DE3400311C1 - Datenverarbeitungseinrichtung mit einem Prozessor - Google Patents

Description

• Die Zeichnung zeigt schematisch einen Mikrocomputer in einer vereinfachten Darstellung. Vom Mikroprozessor CPU gehen drei Bussysteme aus, und zwar ein bidirektionaler Datenbus DS, ein Adressenbus AS und
• ein Steuerbus SS. Von einer Vielzahl für den Betrieb eines Mikrocomputers erforderlichen Peripheriebaugruppen der verschiedensten Art sind als Einheitsbausteine mit der Voraussetzung eines bidirektionalen Datenverkehrs drei Peripheriebaugruppen Pl, P2 und P3 vorgesehen, die mit dem Datenbus DS, dem Adressenbus AS sowie mit dem Steuerbus SS verbunden sind.
• Dabei ist also auf die Darstellung von Peripheriebaugruppen in Form von nur Informationen abgebenden Festwertspeichern oder nur Informationen aufnehmenden Ausgabebaugruppen verzichtet worden, um die Zeichnung übersichtlicher zu halten. Jede der Peripheriebaugruppen Pl, P2 und P3 weist einen Speicherbaustein P11, P21 bzw. P31 sowie je einen Adreßauswerter AR 1, AR 2 bzw. AR 3 auf. Diese Adreßauswerter haben die Aufgabe, zur jeweiligen Baugruppenauswahl eine Bewertung der über den Adressenbus AS vom Mikroprozessor CPU gleichzeitig an alle Adreßauswerter AR1, AR2 und AR3 gegebene Adressen vorzunehmen, Stimmt die über den Adressenbus AS gegebene Adresse beispielsweise mit derjenigen überein, die im Adreßauswerter AR 1 gespeichert ist, so gibt dieser über eine Ausgangsleitung L 1 ein Freigabesignal FL 1 an den zugeordneten Speicherbaustein P 11 der Peripheriebaugruppe Pl. Das Freigabesignal FL 1 kann auch zur Aktivierung des Speicherbausteines P11 in nicht weiter dargestellten zusätzlichen Einrichtungen der Peripheriebaugruppe P 1 mit einem vom Mikroprozessor CPUüber den Steuerbus SS gegebenen Steuersignal verknüpft werden. Entsprechendes gilt sinngemäß für die Peripheriebaugruppen P2 und P3 bezüglich der Freigabesignale FL 2 und FL 3.
• An die drei Bussysteme DS, AS und SS ist ferner für die zwischenzeitliche Speicherung der Freigabesignale ein Sammelregister SR angeschlossen. In diesem kann beispielsweise jeder Peripheriebaugruppe Pl, P2 bzw.
• P3 ein bistabiles Kippglied zugeordnet sein, dessen Setzeingang mit der Ausgangsleitung L 1 bzw. L 2 oder L3 der Adreßauswerter AR 1 bzw. AR2 oder AR3 verbunden ist. Hierdurch ist es möglich, jeweils nach der Ausgabe einer Adresse über den Adressenbus AR zur Aktivierung einer der Peripheriebaugruppen Pi oder P2 bzw. P3 durch ein Freigabesignal eine Markierung dahingehend vorzunehmen, wieviel Freigabesignale tatsächlich aufgrund der Adresse ausgelöst wurden. Somit ist der Mikroprozessor CPU in die Lage versetzt, nach einem Informationsaustausch zu prüfen, ob in vorschriftsmäßiger Weise nur eine einzige Peripheriebaugruppe bzw. eine vorgegebene Anzahl von Peripheriebaugruppen aktiviert wurde. Die Prüfung kann damit beginnen, daß über den Adressenbus AS eine das Sammelregister SR aktivierende Adresse in Verbindung mit einem über den Steuerbus SS gegebenen speziellen Steuersignal gegeben wird, welches eine Generalabfrage aller bistabiler Kippglieder des Sammelregisters SR bewirkt. Anschließend kann unverzüglich das Rücksetzen des Sammelregisters SR in eine vorgegebene Grundstellung erfolgen. Die weitere Datenverarbeitung kann aus Sicherheitsgründen unverzüglich unterbunden werden, wenn vom Mikroprozessor CPU eine unzulässig hohe Anzahl von Freigabesignalen festgestellt wurde.
• - Leerseite -

Claims (1)

1. Patentanspruch: Datenverarbeitungseinrichtung mit einem Prozessor, der über einen Datenbus mit mehreren externen Peripheriebaugruppen mindestens teilweise bidirektional verbunden ist: die Peripheriebaugruppen mit Hilfe von über einen Adressenbus gegebenen Adressen selektiert und durch über einen Steuerbus gegebene Steuersignale aktiviert werden können, wobei jede Peripheriebaugruppe zur Baugruppenauswahl für die Adressen eine Bewertungseinrichtung aufweist, die bei einer für die betreffende Peripheriebaugruppe zutreffenden Adresse ein mit einem Steuersignal verknüpfbares Freigabesignal abgibt, dadurch gekennzeichnet, daß ein Sammelregister (SR) vorgesehen ist, dessen Informationseingänge mit den Ausgängen (L 1, L 2, L 3) der Bewertungseinrichtungen (AR 1, AR 2, AR 3) aller Peripheriebaugruppen (Pl, P2, P3) verbunden sind, welche die Freigabesignale (FL 1, FL 2, FL 3) führen und daß das Sammelregister (SR) mit dem Daten-, Steuer- und Adressenbus (DS, SS, AS) so verbunden ist, daß der Prozessor (CPU) auf die Information im Sammelregister (SR) zugreifen kann.

   Die Erfindung bezieht sich auf eine Datenverarbeitungseinrichtung mit einem Prozessor, der über einen Datenbus mit mehreren externen Peripheriebaugruppen mindestens teilweise bidirektional verbunden ist: die Peripheriebaugruppen mit Hilfe von über einen Adressenbus gegebenen Adressen selektiert und durch über einen Steuerbus gegebene Steuersignale aktiviert werden können, wobei jede Peripheriebaugruppe zur Baugruppenauswahl für die Adressen eine Bewertungseinrichtung aufweist, die bei einer für die betreffende Peripheriebaugruppe zutreffenden Adresse ein mit einem Steuersignal verknüpfbares Freigabesignal abgibt.

   Derartige Einrichtungen sind beispielsweise im Datenbuch 1976/77 der Siemens AG »Mikroprozessor-Bausteine, System SAB 8080«, Seiten 63 bis 79, Bestell-Nr. B 1526, näher beschrieben. Zum Aufbau eines Mikrocomputers wird quasi als Herz der gesamten Einrichtung ein Mikroprozessor benötigt in Verbindung mit einer mehr oder weniger großen Anzahl von zusätzlichen Peripheriebaugruppen, die über einen bidirektionalen Datenbus mit dem Mikroprozessor verbunden sind. Bei den Peripheriebaugruppen handelt es sich z. B.

   um Systemspeicher, die meist in zwei Gruppen aufgeteilt sind. Ein Programmspeicher enthält das für den jeweiligen Verwendungszweck des Mikrocomputers erforderliche Anwendungsprogramm. Als Speicher dienen in den Fällen Festwertspeicher mit wahlfreiem Zugriff (ROM). Der zweite Teil des Systemspeichers ist ein Datenspeicher, der diejenigen Informationen speichert, die sich ständig ändern. Für diesen Anwednungsfall werden Schreib-Lese-Speicher mit wahlfreiem Zugriff (RAM) eingesetzt. Während die Programmspeicher als reine Festwertspeicher nur im Lesebetrieb arbeiten, werden bei den Datenspeichern die Informationen über den bidirektionalen Datenbus sowohl eingeschrieben als auch ausgelesen. Weitere Peripheriebaugruppen zum Aufbau eines Mikrocomputers sind z. B. verschiedene Ein- und Ausgabebaugruppen, über welche der Mikrocomputer mit der Umwelt verbunden ist.

   Zum Selektieren der einen oder anderen Peripheriebaugruppe werden über einen Adressenbus des Mikroprozessors diesbezügliche Adressen gegeben, die in jeder Peripheriebaugruppe decodiert werden. Ferner ist ein Steuerbus vorgesehen, der die zu vorgegebenen Zeitpunkten für die verschiedensten Peripheriebaugruppen erforderlichen Steuersignale vom Mikroprozessor weiterleitet.

   Es ist einleuchtend, daß bei einer hohen Anzahl von Peripheriebaugruppen zunehmend die Wahrscheinlichkeit besteht, daß eine der Peripheriebaugruppen zu einem bestimmten Zeitpunkt fehlerhaft arbeitet und auf eine andere als die zugehörige Adresse anspricht und somit durch ein unzulässiges Freigabesignal eine nicht erwünschte Belegung des bidirektionalen Datenbusses bzw. eine andere ungewollte Funktion ermöglicht. Ungewollte Funktionen sind z. B. fehlerhaftes Beschreiben von Schreib-Lese-Speichern und anderen Registern.

   Die genannten Probleme sind angesprochen im US-Buch: G. Kraft, W. Toy »Microprogrammed Control and Reliable Design of Small Computers«, Prentice Hall, 1981, Seiten 238 bis 259, besonders unter 7.4.6. ab Seite 252. Um prüfen zu können, ob jeweils die richtige Peripheriebaugruppe per Adresse ausgewählt wurde, werden die Adressen der Peripheriebaugruppen nach einem vorgegebenen Algorithmus sortiert. Hierzu sind bei den Peripheriebaugruppen jedoch zusätzliche Dekodierbaugruppen erforderlich, die über zwei gesonderte Bussysteme mit dem Prozessor verbunden sind. Dieser findet bei fortlaufend stattfindenden Vergleichsprozeduren heraus, ob sich aufgrund einer an die Peripherie gegebenen Adresse auch die wirklich dieser Adresse zugeordnete Peripheriebaugruppe gemeldet hat oder etwa eine andere. Der zusätzliche technische Aufwand hierfür ist beträchtlich und daher unerwünscht.

   Der Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungseinrichtung der eingangs angegebenen Gattung dahingehend weiterzubilden, daß fehlerhafte Adressenauswertungen seitens der Peripheriebaugruppen für den Prozessor erkennbar gemacht werden können, ohne daß bei den Peripheriebaugruppen zusätzliche Dekodierbaugruppen und zwischen diesen und dem Prozessor weitere Busleitungen für aus den Adressen durch die Dekodierbaugruppen abgeleitete Vergleichsinformationen vorgesehen werden müssen.

   Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß ein Sammelregister vorgesehen ist, dessen Informationseingänge mit Ausgängen der Bewertungseinrichtungen aller Peripheriebaugruppen verbunden sind, welche die Freigabesignale führen und daß das Sammelregister mit dem Daten-, Steuer- und Adressenbus so verbunden ist, daß der Prozessor auf die Information im Sammelregister zugreifen kann.

   Da der Prozessor die Informationen des Sammelregisters zu vorgegebenen Zeitpunkten per Adresse über den Datenbus abfragen kann, besteht somit ohne großen Aufwand immer die Möglichkeit, festzustellen, ob vorher eine unzulässig hohe Anzahl von Peripheriebaugruppen ein Freigabesignal abgegeben hat, da dies je nur aufgrund einer zusätzlichen fehlerhaften Adressenauswertung zustande kommen kann.

   Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird nachstehend kurz erläutert.