DE3334410C1

DE3334410C1 - Arrangement for digital image processing

Info

Publication number: DE3334410C1
Application number: DE19833334410
Authority: DE
Inventors: Bernhard DDR 1130 Berlin Berlin; Volkmar Dr. DDR 1080 Berlin Kempe; Burkhard Dr. DDR 1100 Berlin Rebel; Hans-Dietrich DDR 1600 Königswusterhausen Sens
Original assignee: Robotron VEB
Current assignee: Robotron VEB
Priority date: 1983-09-23
Filing date: 1983-09-23
Publication date: 1985-06-20

Abstract

The arrangement relates to the field of digital signal processing and is used for interactively evaluating image information. The invention is based on the object of specifying an arrangement for digital image processing, in which several processors can simultaneously digitally process and evaluate and in which the number of image refresh memories shall be small. The arrangement is characterised by the fact that several additional image refresh memories can be allocated individually or in groups by means of a memory control unit to individual display consoles which in each case have at least one image refresh memory. The invention can be applied where images are to be interactively processed as a routine matter. <IMAGE>

Description

Kommandoausgänge der Displaykonsolen, in deren Bits ein Setzsignal, die binär verschlüsselten Adressen der Displaykonsolen, die binär verschlüsselte auszuführende Funktion und die binär verschlüsselte Adresse des mit der Ausführung beauftragten zusätzlichen Bildwleder holspeichers enthalten sind und die danach Bits zur Programmierung der zusätzlichen Biidwiederholspeicher für die durchzuführenden Funktionen führen, sind an Kommandoeingänge der Speichersteuereinheit und Statuseingänge der Displaykonsolen an Statusausgänge der Speichersteuereinheit angeschlossen. Zur Realisierung der Speichersteuereinheit ist vorteilhaft jedem zusätzlichen Blldwiederholspeicher eine identische Teilspeichersteuereinheit zugeordnet, die jeweils einen Eingangsdatenmultiplexer aufweist. Die Datenausgänge aller Displaykonsolen sind an die Dateneingänge des Eingangsdatenmultiplexers geschaltet, dessen Steuereingang mit einem von mehreren Ausgängen einer Kommandoauswertungsanordnung und dessen Datenausgang mit einem mehrkanaligen Signaleingang eines Datenumschalttores verbunden ist. Der Ausgang des Datenumschalttores ist an den Dateneingang des zugeordneten Bildwiederholspeichers, der zweite Dateneingang des Datenumschalttores an den zweiten mehrkanaligen Ausgang der Kommandoauswertungsanordnung und der Steuereingang des Datenumschalttores an den dritten Ausgang der Kommandoauswertungsanordnung angeschlossen. Mit dem Adresseneingang des Bildwiederhoispelchers ist der mehrkanalige Ausgang eines Adressenumschalttores verbunden, wobei dessen Steuereingang und an dessen einen mehrkanaligen Signaleinganwg weitere Ausgänge der Kommandoauswertungsanordnung angeschlossen sind und wobei an den zweiten mehrkanaligen Signaleingang des Adressenumschalttores der Ausgang eines Videoadreßgenerators angeschlossen ist. An den entsprechenden Eingang des Bildwiederholspeichers ist ein Lese-/Schreibausgang der Kommandoauswertungsanordnung angeschlossen. Der Datenausgang jedes zusätzlichen Biidwiederholspeichers ist weiterhin auf einen Dateneingang der Kommandoauswertungsanordnung geschaltet.Command outputs of the display consoles, in whose bits a set signal, the binary encrypted addresses of the display consoles, the binary encrypted function to be executed and the binary encrypted address of the one with the execution commissioned additional Bildwleder holspeichers are included and the thereafter Bits for programming the additional image repeat memories for the ones to be carried out Execute functions are at command inputs of the memory control unit and status inputs of the display consoles connected to the status outputs of the storage control unit. To the realization the memory control unit is beneficial to any additional An identical partial memory control unit is assigned to the repeat memory, the each has an input data multiplexer. The data outputs of all display consoles are connected to the data inputs of the input data multiplexer, its control input with one of several outputs of a command evaluation arrangement and its data output is connected to a multi-channel signal input of a data switching gate. Of the The output of the data switching gate is connected to the data input of the assigned image refresh memory, the second data input of the data switching gate to the second multi-channel output the command evaluation arrangement and the control input of the data switching gate connected to the third output of the command evaluation arrangement. With the address input of the image repeater is the multi-channel output of an address switching gate connected, with its control input and one of its multi-channel signal inputs further outputs of the command evaluation arrangement are connected and where to the second multi-channel signal input of the address switching gate is the output of a Video address generator is connected. To the corresponding input of the refresh memory a read / write output of the command evaluation arrangement is connected. Of the The data output of each additional image repeater is still on a data input the command evaluation arrangement switched.

Jede Kommandoauswertungsanordnung besitzt an die Kommandoausgänge der Displaykonsolen angeschlossene Kommandoeingänge und an die Statuseingänge der Displaykonsolen angeschlossene Statusausgänge, wobei jeder dieser mehrkanaligen Ein- und Ausgänge an den entspreche#nden Eingang bzw. Ausgang jeweils einer Displaykonsole angeschlossen ist. Each command evaluation arrangement has the command outputs command inputs connected to the display consoles and to the status inputs of the Display consoles connected status outputs, each of these multi-channel Inputs and outputs to the corresponding input or output of a display console connected.

In vorteilhafter Ausgestaltung weist jede Kommandoauswertungsanordnung bidirektionale Anschlüsse auf, von denen jeder gleichzeitig mit dem Kommandoausgang und dem Statuseingang einer Displaykonsole verbunden ist. In an advantageous embodiment, each command evaluation arrangement has bidirectional connections, each of which is simultaneous with the command output and the status input of a display console is connected.

Zur vorteilhaften Realisierung der Kommandoauswertungsanordnung ist jeder mit dem Kommandoausgang und dem Statuseingang einer Displaykonsole verbundene bidirektionale Anschluß sowohl an dem Eingang eines Kommandoeingangsregisters zum Puffern der Kommandosignale, mit dessen Takteingang wie üblich jeweils eine synchronisierende Begleitsignale zu den Kanälen führende Leitung - Strobeleitung - verbunden ist, als auch an dem Ausgang eines Statusausgangsregi. For the advantageous implementation of the command evaluation arrangement each connected to the command output and the status input of a display console bidirectional connection both to the input of a command input register Buffer the command signals, with its clock input, as usual, a synchronizing signal Line leading to the channels - strobe line - is connected, as well as at the output of a status output regi.

sters zum Puffern der an die Displaykonsolen zu meldenden Statussignale und Blldwiederholspeicherda ten angeschlossen, wobei jedes Kommandoeingangsregister einen mehrkanaligen Ausgang für das Setzbit sowie die Adreßbits des für die Ausführung einer Funktion vorgesehenen Bildwiederholspeichers, der jeweils mit einem mehrkanaligen Eingang eines Sperrlogikgatters zur Sperrung der zu den nichtadressierten Biidwiederholspeichern gehörenden und nicht das erste Setzbit führenden Kommandoeingangsregister und mit einem Dateneingang eines Multlplexers zur Durchschaltung der auch die Programmierungsbits für den zusätzlichen Bildwiederhoispeicher führenden Ausgänge jeweils eines Kommandoeingangsregisters verbunden ist, sowie einen mehrkanaligen Ausgang für die übrigen Bits der Kommandos der Displaykonsolen, der ebenfalls jeweils mit einem Dateneingang des Multiplexers verbunden ist, aufweist. Das Sperrlogikgatter besitzt Sperrausgänge, wobei jeder Sperrausgang mit einem Sperreingang jeweils eines Kommandoeingangsregisters verbunden ist und zur Durchschaltung der Kommandos einschließlich der Programmierungsbits des nichtgesperrten Kommandoeingangsregisters auf den mehrkanaligen Ausgang des Multiplexers an den Steuereingängen des Multiplexers angeschlossene Steuerausgänge, die die binär verschlüsselten Kommandoeingangsregisteradressen des durchgeschalteten Kommandoeingangsregisters führen. Der Ausgang des Multiplexers ist mit den Dateneingängen mehrerer Ausgangsregister und die die Bits mit der Funktionsangabe und der Nummer der anmeldenden Displaykonsole führenden Leitungen dieses Ausganges mit dem ersten Teil des Adreßeinganges eines ersten Festwertspeichers verbunden, wobei der zweite Teil des Adreßeinganges an dem Ausgang eines Statusregisters angeschlossen ist, in dem sich die Information, welche Funktion für welche Displaykonsole gerade ausgeführt wird, befindet. In jedem Speicherplatz des ersten Festwertspeichers ist ein Wort, bestehend aus Rückweisungsbits, für jede Displaykonsole, aus einem Setzbit für das Statusregister und ein Flip-Flop und Bits für die angemeldeten Funktionen sowie für die Adresse der anfordernden Displaykonsole gespeichert, wobei die Speicherplatzbelegung abhängig ist vom konkreten Anwendungsfall. Jedes Statusausgangsregister ist über jeweils einen Multiplexer, wobei die zweiten mehrkanaligen Eingänge dieser Multiplexer über ein Datenregister an den Datenausgängen des Bildwiederholspeichers dieser Kommandoauswertungsanordnung angeschlossen sind, mit einem der Rückweisungsausgänge des ersten Festwertspeichers verbunden. Der das Setzsignal für jedes neue Kommandowort führende Ausgang des ersten Festwertspeichers ist mit dem Setzeingang des Statusregisters und des Fllp-Flops verbunden. Der mehrkanalige Datenausgang des ersten Festwertspeichers für die angemeldete Funktion und die anmeldende Displaykonsole ist an den Dateneingang des Statusregisters angeschlossen. Der mehrkanalige Ausgang des Statusregisters ist weiterhin mit dem Adreßeingang eines zweiten Festwertspeichers verbunden, in welchem für jede auszuführende Funktion, für die mindestens ein Kommandowort notwendig ist, die Steuersignale der Kommandoauswertungsanordnung gespeichert sind, wobei an dem Setzeingang jedes Ausgangsregisters jeweils ein das entsprechende Bit des im zweiten Festwertspeicher gespeicherten Wortes führender Ausgang dieses Festwertspeichers angeschlossen ist. Ein weiterer Ausgang des zweiten Festwertspeichers ist mit dem Rücksetzeingang des Flip-Flops verbunden, wobei dieser Ausgang beim letzten Kommandowort einer Funktion ein Rücksetz-Signal führt. An dem Q-Ausgang des Flip-Flops ist ein Zähler mit seinem Rücksetzeingang angeschlossen, dessen Ausgang ebenfalls mit dem Adreßeingang des zweiten Festwertspeichers und dessen Takteingang mit der Strobeleitung verbunden ist. Bei der erfindungsgemäßen Anordnung können also mehrere Displaykonsolen, die im Verbund arbeiten, gemeinsam über mindestens einen weiteren Bildwiederholspeicher verfügen, die mittels einer Spiel chersteuereinheit einzeln oder gruppenweise den einzelnen Displaykonsolen zugewiesen werden können. Die Speichersteuereinheit besitzt für jede Displaykonsole eine Statusleitung, über die Zustandsinformationen der zusätzlichen Biidwiederholspeicher zu den Displaykonsolen gelangen und von diesen ausgewertet werden können. Im Betrieb der Anordnung meldet eine Displaykonsole über ihren Kommandoausgang an die Speichersteuereinheit der zusätzlichen Bildwiederholspeicher ihren Bedarf an einen oder mehrere dieser Bildwiederholspeicher an. Über die Statusleitungen wird der entsprechenden Konsole mitgeteilt, ob die angeforderten Blidwlederhoispeicher bereit für die Arbeit als Bildwlederholspeicher dieser Displaykonsole sind. Bei Bereitschaft erfolgt über die Kommandoleitungen die Programmierung der gewünschten Funktion des Bildwiederholspeichers und danach beginnt die Funktionsausführung.sters for buffering the status signals to be reported to the display consoles and image repeat storage data connected, each command input register a multi-channel output for the set bit and the address bits for the execution a function provided image refresh memory, each with a multi-channel Input of a blocking logic gate to block the non-addressed image repeat memories command input register belonging to and not carrying the first set bit and with a data input of a multiplexer for switching through the programming bits each of the outputs of a command input register for the additional image repetition memory connected, as well as a multi-channel output for the remaining bits of the commands the display consoles, which also each have a data input of the multiplexer tied together is, has. The lock logic gate has lock outputs, each Blocking output connected to a blocking input of a command input register and for switching through the commands including the programming bits of the unlocked command input register to the multi-channel output of the Multiplexer control outputs connected to the control inputs of the multiplexer, the binary encrypted command input register addresses of the connected Lead command input register. The output of the multiplexer is with the data inputs several output registers and the bits with the function information and the number the logging display console leading lines of this exit with the first Part of the address input of a first read-only memory connected, the second Part of the address input is connected to the output of a status register, which contains information about which function is currently being carried out for which display console is located. In each memory location of the first read-only memory there is a word consisting of rejection bits for each display console and a set bit for the Status register and a flip-flop and bits for the registered functions as well stored for the address of the requesting display console, with the memory usage depends on the specific application. Each status output register is over one multiplexer each, the second multi-channel inputs of this multiplexer Via a data register at the data outputs of the image refresh memory of this command evaluation arrangement are connected to one of the rejection outputs of the first read-only memory tied together. The output of the first that carries the set signal for each new command word Read-only memory is with the set input of the status register and the fllp-flop tied together. The multi-channel data output of the first read-only memory for the registered Function and the logging display console is at the data input of the status register connected. The multi-channel output of the status register is still with the Address input of a second read-only memory connected in which for each Function for which at least one command word is required, the control signals of the Command evaluation arrangement are stored, with each output register at the set input each one the corresponding bit of the stored in the second read-only memory Word leading output of this read-only memory is connected. Another The output of the second read-only memory is connected to the reset input of the flip-flop connected, whereby this output is a reset signal at the last command word of a function leads. At the Q output of the flip-flop is a counter with its reset input connected, its output also with the address input of the second read-only memory and whose clock input is connected to the strobe line. In the inventive This means that several display consoles that work in a network can be arranged together have at least one additional frame buffer, which by means of a Game control unit individually or in groups of the individual display consoles can be assigned. The memory control unit has for each display console a status line, via the status information of the additional image repeat memories get to the display consoles and can be evaluated by them. Operational the arrangement reports a Display console via its command output to the memory control unit of the additional image refresh memories their needs to one or more of these refresh memories. Via the status lines the corresponding console is informed whether the requested Blidwlederhoispeicher are ready to work as picture retrieval memory for this display console. at Readiness takes place via the command lines the programming of the desired Function of the image refresh memory and then the function execution begins.

Die Erfindung soll nachstehend an Hand eines Ausführungsbeispiels erläutert werden; dabei zeigt Fig. 1 ein Blockschaltbild der erfindungsgemäßen Anordnung für vier Displaykonsolen Fig. 2 ein Blockschaltbild einer Speichersteuereinheit 6 Fig.3 ein Blockschaltbild einer Kommandoauswertungsanordnung 11 Fig. 4 ein Blockschaltbild einer Displaykonsole In Fig. 1 sind die Datenausgänge 7 der Displaykonsolen 1; 2; 3 und 4 über eine Speichersteuereinheit 6 mit den Dateneingängen zusätzlicher Bildwiederholspeicher eines Speicherblocks 5 verbunden. Die Datenausgänge 8 der zusätzlichen Bildwiederholspeicher des Spelcherbiocks 5 sind über Datenleitungen mit den Dateneingängen der Displaykonsolen 1 bis 4 verbunden. Kommandoelngänge der Speichersteuereinheit 6 sind mit Kommandoausgängen 9 und Statusausgänge mit Statuselngängen 10 der Displaykonsolen 1 bis 4 verbunden. Die Kommandoausgänge 9 der Displaykonsolen besitzen dabei eine Wortbreite von 8 Bit, so daß die Displaykonsolen 1 bis 4 an die Speichersteuereinheit 6 ein Kommandowort der Form Do D1 D2 D3 D4 D5 D6 D7 übertragen können. In diesem Kommandowort sind Do: logisch L als Setzsignal D1-D2: die binär verschlüsselte Adresse der Displaykonsolen 1 bis 4, wobei die erste Konsole 1 die Adresse 00, die zweite Konsole 2 die Adresse OL, die dritte Konsole 3 die Adresse LO, die vierte Konsole 4 die Adresse LL besitzen, D3-D5: die binär verschlüsselte auszuführende Funktion, D6-D7: die binär verschlüsselte Adresse des Bildwiederholspeichers, der die mit D3-D5 angegebene Funktion ausführen soll. The invention is intended below on the basis of an exemplary embodiment be explained; 1 shows a block diagram of the arrangement according to the invention for four display consoles Fig. 2 is a block diagram of a memory control unit 6 FIG. 3 is a block diagram of a command evaluation arrangement 11; FIG. 4 is a block diagram a display console In Fig. 1, the data outputs 7 of the display consoles 1; 2; 3 and 4 via a memory control unit 6 with the data inputs of additional image repeat memories a memory block 5 connected. The data outputs 8 of the additional frame buffer of the Spelcherbiocks 5 are via data lines with the data inputs of the display consoles 1 to 4 connected. Command outputs of the memory control unit 6 have command outputs 9 and status outputs are connected to status outputs 10 of the display consoles 1 to 4. The command outputs 9 of the display consoles have a word length of 8 Bit, so that the display consoles 1 to 4 to the memory control unit 6 a command word of the form Do D1 D2 D3 D4 D5 D6 D7. In this command word are Do: logical L as set signal D1-D2: the binary coded address of the display consoles 1 to 4, the first console 1 the address 00, the second console 2 the address OL, the third console 3 has the address LO, the fourth console 4 has the address LL, D3-D5: the binary encrypted function to be executed, D6-D7: the binary encrypted one Address of the image refresh memory that executes the function specified with D3-D5 target.

Durch dieses Kommandowort wird der Speichersteuereinheit 6 mitgeteilt, mit welchem der Bildwiederholspeicher des Speicherblockes 5 welche Dispiaykonsole 1-4 welche Funktionen ausführen will und durch die Reservierung von 3 Bit (D3-Ds) des Kommandowortes besteht die Möglichkeit, insgesamt 8 verschiedene Funktionen zu veranlassen. Nach Auswertung des Kommandowortes sendet die Speichersteuereinheit 6 an die entsprechende Displaykonsole 1 bis 4 über deren Statuseingänge 10 ein Antwortsignal zurück, welches entweder die Bereitschaft zur Ausführung der kommandierten Funktion oder die Nichtbereitschaft anzeigt, wobei diese immer dann an die entsprechende Displaykonsole eingegeben wird, wenn bereits eine andere Displaykonsole eine Funktion mit dem gleichen der zusätzlichen Bildwiederholspelcher kommandiert hat, die mit der neu kommandierten nicht vereinbar ist. Ein solcher Fall tritt z. B. dann ein, wenn eine Displaykonsole als Funktion für einen der Biidwiederholspeicher das Auslesen der Daten mit Videogeschwindigkeit kommandiert hat und während des Auslesens eine andere Displaykonsole in eben diesen Bildwiederhoispeicher Daten einschreiben will. This command word informs the memory control unit 6, with which the refresh memory of the memory block 5 which display console 1-4 which functions want to execute and by reserving 3 bits (D3-Ds) of the command word there is the possibility of a total of 8 different functions to cause. After evaluating the command word, the memory control unit sends 6 to the corresponding display console 1 to 4 via their status inputs 10 a response signal back, indicating either the willingness to execute the commanded function or the unwillingness to indicate, whereby this always then to the appropriate Display console is entered if another display console already has a function with the same of the additional image repeaters that commanded with the newly commanded is not compatible. Such a case occurs e.g. B. then a, if a display console as a function for one of the image repeat memories reading out who commanded data at video speed and while reading out a another display console wants to write data into this very image repeater.

In F 1 g. 2 ist ein Ausführungsbeispiel zur näheren Erläuterung der Struktur der Speichersteuereinheit 6 und ihrer Zusammenschaltung mit vier zusätzlichen Bildwiederholspeichern 12 angegeben. In diesem Beispiel handelt es sich um vier identische Anordnungen, von denen jede einen Bildwiederholspeicher 12 enthält. Die Speichersteuereinheit 6 ist in diesem Ausführungsbeispiel in die Schaltungsteile - Kommandoauswertungsanordnung 11 - Adressenumschalttor 13 - Datenumschalttor 14 - Eingangsdatenmultiplexer 16 - Videoadreßgeneratorl 5 unterteilt. In F 1 g. 2 is an exemplary embodiment for a more detailed explanation of the Structure of the memory control unit 6 and its interconnection with four additional Refresh memory 12 specified. In this example there are four identical arrangements each including a frame buffer 12. the Memory control unit 6 is in this embodiment in the circuit parts - Command evaluation arrangement 11 - Address switchover gate 13 - Data switchover gate 14 - Input data multiplexer 16 - video address generator 5 divided.

Die Kommando- und Statussignale werden dabei über bidirektionale Ein- und Ausgänge 9 und 10 übertragen, was bedeutet, daß über die gleichen Leitungen in Richtung der Kommandoauswertungsanordnung 11 die Kommandoinformation und in die andere Richtung von dort zu den Displaykonsolen 1 bis 4 die Statusinformationen übertragen werden. In diesem Ausführungsbeispiel besteht weiterhin die Möglichkeit, zwischen den -Steuerrechnern der Displaykonsolen und den Bildwiederholspeichern Daten auszutauschen. Dazu werden, wenn die Displaykonsolen das entsprechende Kommando gegeben haben und die Kommandoauswertungsanordnung 11 die Bereitschaft signalisiert hat, über das Adressenumschalttor 13 die aus dem Videoadreßgenerator 15 kommenden Adressen vom Bildwiederholspeicher getrennt und die aus der Kommandoauswertungsanordnung 11 kommenden Adressen an den jeweiligen Bildwlederhoispeicher 12 zugeschaltet. In gleicher Weise wird der Datenausgang über das Datenumschalttor 14 umgeschaltet, so daß die über die bidirektionalen Ein- und Ausgänge 9 und 10 kommenden Daten anstelle der über den Eingangsdatenmultipiexer 16 ausgewählten Videoausgangsdaten einer der vier Displaykonsolen 1 bis 4 in die zusätzlichen Bildwiederholspeicher 12 geschrieben werden können. The command and status signals are bidirectional Inputs and outputs 9 and 10 are transmitted, which means that over the same lines in the direction of the command evaluation arrangement 11 the command information and into the other direction from there to the display consoles 1 to 4 the status information be transmitted. In this embodiment there is still the possibility between the control computers of the display consoles and the image repeat memories Exchange data. This is done when the display consoles give the appropriate command have given and the command evaluation arrangement 11 signals readiness has, the coming from the video address generator 15 via the address switching gate 13 Addresses are separated from the refresh memory and those from the command evaluation system 11 coming addresses are connected to the respective Bildwlederhoispeicher 12. In In the same way, the data output is switched over via the data switchover gate 14, so that the data coming via the bidirectional inputs and outputs 9 and 10 take place of the video output data selected via the input data multiplier 16 of one of the four display consoles 1 to 4 are written into the additional frame buffer 12 can be.

Im folgenden soll in Fig. 3 das für die erfindungsgemäße Mehrfachnutzung der vier weiteren Bildwiederholspeicher 12 wesentliche Schaltungsteil - die Kommandoauswertungsanordnung 11 der Steuereinheit 6 - näher erläutert werden. In the following, FIG. 3 is intended for the multiple use according to the invention the four further image repeat memories 12 essential circuit part - the command evaluation arrangement 11 of the control unit 6 - will be explained in more detail.

Hierbei erfolgt der Austausch von Kommando- und Rückweisungsinformation zwischen den vier weiteren Bildwiederholspeichern 12 des Speicherbiocks 5 und den Displaykonsolen 1; 2; 3 und 4 über bidirektionale Anschlüsse 30; 31; 32 und 33, die mit den Ein- und Ausgängen 9 und 10 identisch sind, wobei die in Richtung der Displaykonsolen 1 bis 4 gehenden Daten in Statusausgangsregistern 18; 20; 22 und 24 und die in umgekehrter Richtung gehenden Daten in Kommandoeingangsregistern 17; 19; 21 und 23 gepuffert werden. Beim Suchen des ersten Kommandowortes von einer der Displaykonsolen 1 bis 4 wird das Bit Do über einen der mehrkanaligen Ausgänge 34; 36; 38 und 40 der Kommandoeingangsregister einem Sperrlogikgatter 42 zugeführt, das über die Sperrausgänge 43 diejenigen Kommandoeingangsregister 17; 19; 21 und 23 sperrt, welche zu den Displaykonsolen gehören, die das erste Kommandowort nicht gesendet haben. Damit wird erreicht, daß die Anmeldung einer Displaykonsole und deren Kommandoauswertung nicht durch das Eintreffen eines ersten Kommandowortes einer anderen Displaykonsole gestört wird. Das Sperrlogikgatter 42 besitzt weiterhin zwei Steuerausgänge 44, die auf die Steuereingänge eines Multiplexers 45 geschaltet sind. The exchange of command and rejection information takes place here between the four other image repeat memories 12 of the memory block 5 and the Display consoles 1; 2; 3 and 4 via bidirectional connections 30; 31; 32 and 33, which are identical to the inputs and outputs 9 and 10, with those in the direction of Display consoles 1 to 4 data going into status output registers 18; 20; 22 and 24 and the data going in the opposite direction in command input registers 17; 19; 21 and 23 are buffered. When looking for the first command word from a of the display consoles 1 to 4, the Do bit is sent via one of the multi-channel outputs 34; 36; 38 and 40 of the command input registers are fed to a blocking logic gate 42, that via the blocking outputs 43 those command input registers 17; 19; 21 and 23 blocks which of the display consoles belongs to the first Command word have not sent. This ensures that the registration of a display console and their command evaluation not by the arrival of a first command word another display console is disturbed. The lock logic gate 42 still has two control outputs 44 which are connected to the control inputs of a multiplexer 45 are.

Damit werden diejenigen Kommandoinformationen auf den mehrkanaligen Ausgang 49 des Multiplexers 45 durchgeschaltet, die von der durch das Sperrlogikgatter 42 ausgewählten Displaykonsole kommen. Diejenigen Leitungen des Ausgangs 49, die die Bits mit der Angabe der Funktion des Bildwiederholspeichers und der Nummer der Displaykonsole enthalten, sind auf die Adreßeingänge eines Festwertspeichers 46 geschaltet und an den restlichen Adreßeingängen liegen über die Ausgänge 48 die Daten eines Statusregisters 50 an.This means that the command information is transferred to the multi-channel Output 49 of the multiplexer 45 switched through by the lock logic gate 42 selected display console. Those lines of the output 49 that the bits specifying the function of the refresh memory and the number of the Display console are on the address inputs of a read-only memory 46 switched and the remaining address inputs are via the outputs 48 the Data of a status register 50 on.

Dieses Register enthält die Information, welche Funktion für welche Displaykonsole gerade ausgeführt wird.This register contains the information which function for which Display console is currently running.

Der tabellarische Vergleich dieser Werte in dem Festwertspeicher 46 bewirkt, daß entweder über dessen Rückweisungsausgänge 47 an die entsprechende Displaykonsole ein Rückweisungsslgnal gesendet wird, oder daß das neue Statuswort über die neue Funktion und die aktuelle Displaykonsole mittels des mehrkanal gen Datenausganges 71 in das Statusregister 50 geschrieben wird.The tabular comparison of these values in the read-only memory 46 causes that either via its rejection outputs 47 to the corresponding display console a rejection signal is sent, or that the new status word over the new Function and the current display console by means of the multi-channel data output 71 is written into the status register 50.

Das Einschreiben dieses neuen Statuswortes geschieht mittels eines Setzsignals über die Leitung 72. Das Setzsignal stellt gleichzeitig ein Flip-Flop 51, dessen Ausgang einen durch Signale einer Strobeleitung getakteten Zähler 52 freigibt. An die Adreßelngänge des Festwertspeichers 46 sind die Leitungen folgendermaßen angeschlossen: - an die ersten fünf Adreßeingänge werden die Leitungen des Multiplexerausganges 49, die die Nummer der Displaykonsole (Dl-D2) und die die auszuführende Funktion (D3-Ds) tragen, angeschlossen - an die zweiten fünf Adreßeingänge wird der Ausgang 48 des Statusregisters 50, wobei drei Leitungen die Funktion tragen, die der Bildwiederholspeicher gerade ausführt und die zwei weiteren Leitungen die Nummer der Displaykonsole, für die die Funktion gerade ausgeführt wird, angeschlossen. This new status word is written in by means of a Set signal via line 72. The set signal is also a flip-flop 51, the output of which is a counter 52 clocked by signals from a strobe line releases. The lines to the address inputs of the read-only memory 46 are as follows connected: - The lines of the multiplexer output are connected to the first five address inputs 49, the number of the display console (Dl-D2) and the function to be carried out (D3-Ds), connected - the output becomes the second five address inputs 48 of the status register 50, with three lines carrying the function of the frame buffer is currently executing and the two other lines are the number of the display console, for that the function is currently being carried out is connected.

Damit wird eine 10-Blt-Spelcheradresse gebildet und in jeder Adresse ist ein aus 10 Bit bestehendes Wort gespeichert, welches nach Adressierung am Speicher ausgang erscheint. Dabei gelangen vier Bit auf die Rückweisungsausgänge 47, ein Bit über den Ausgang 72 an den Setzeingang des Flip-Flops 51 und des Statusregisters 50 und fünf Bit auf die Dateneingänge des Statusregisters. Für das Verständnis der Speicherbelebung seien die in diesem AAusführungsbeispiel vorgesehenen Speicherfunktionen angeführt: Lfd. D3 D4 D5 Funktion Nr. This creates a 10-blt memory address and in every address a word consisting of 10 bits is stored, which after addressing in the memory output appears. Four bits arrive at the rejection outputs 47, Bit via output 72 to the set input of flip-flop 51 and the status register 50 and five bits on the data inputs of the status register. For understanding the Memory utilization is the memory functions provided in this embodiment example quoted: Consec. D3 D4 D5 Function No.

1 0 0 0 keine Operation 2 L O L Lesen mit Videogeschwindigkeit 3 L O O Lesen eines einzelnen Punktes 4 0 O L Schreiben in Videogeschwindiitkeit Lfd. D3 D4 D5 Funktion Nr.1 0 0 0 no operation 2 L O L read at video speed 3 L O O Read a single point 4 0 O L Write at video speed Serial D3 D4 D5 Function No.

5 0 L L Schreiben eines einzelnen Bildpunktes 6 L L O Lesen mit Videogeschwindigkeit, wobei das zeilenweise Lesen nicht mit der ersten Zeile des Bildwiederholspeichers beginnt 7 L L L Schreiben mit Videogeschwindigkeit, wobei das zeilenweise Schreiben nicht mit der ersten Zeile des Bildwiederholspeichers beginnt Daraus ist für das Verständnis der Aufgabe eines zweiten Festwertspeichers notwendige Eigenschaft ersichtlich, daß einige der angegebenen Funktionen zur Funktionsausführung noch weitere Informationen benötigen, die die Displaykonsolen in Form weiterer Kommandoworte an die Speichersteuereinheit geben müssen. So ist für die dritte und fünfte Funktion die Lieferung weiterer drei Kommandoworte notwendig, die beinhalten: - im ersten Kommandowort die niederwertigen acht Bit der Zellenadresse des Bildpunktes - im zweiten Kommandowort die niederwertigen acht Bit der Spaltenadresse des Bildpunktes - im dritten Kommandowort in den Stellen Do und D1 die jeweils höchstwertigen Bit der Zeilen- und Spaltenadresse des Bildpunktes.5 0 L L Write a single pixel 6 L L O Read with video speed, whereby the line-by-line reading does not start with the first line of the frame buffer starts 7 L L L Writing at video speed, with writing line by line does not start with the first line of the refresh memory This is for the Understanding the task of a second read-only memory, the necessary property is evident, that some of the specified functions for function execution still provide further information need that the display consoles in the form of further command words to the memory control unit have to give. So for the third and fifth function is the delivery of another three Command words required, which contain: - the lower-value in the first command word eight bits of the cell address of the pixel - the lower value in the second command word eight bits of the column address of the pixel - in the third command word in the digits Do and D1 are the most significant bits of the row and column addresses of the pixel.

Für die sechste und siebente Funktion ist die Lieferung weiterer zwei Kommandoworte notwendig, die beinhalten: - im ersten Kommandowort die niederwertigen acht Bit der Zeilenadresse mit der das Lesen bzw. For the sixth and seventh function is the delivery of more two command words are necessary, which contain: - the lower-order word in the first command word eight bits of the line address with which reading or

Schreiben begonnen werden soll, - im zweiten Kommandowort das höchstwertlge Bit der Zeilenadresse mit der das Lesen bzw. Schreiben begonnen werden soll. Writing is to be started - the highest value in the second command word Bit of the line address with which reading or writing is to be started.

Für die konkrete Belegung des Festwertspeichers werden erfindungsgemäß keine Vorschriften gemacht, sondern für den konkreten Einsatzfall kann entschieden werden, bei welcher Kombination aus: - angemeldeter Funktion - anmeldende Displaykonsole - gerade laufende Funktion - Dispiaykonsole, für die die gerade laufende Funktion ausgeführt wird eine Rückweisung über das entsprechende Rückweisungssignal erscheint oder die Funktionsausführung vorbereitet wird. Aus diesem Grunde soll hier auf eine weitere Belegungsbeschreibung dieses Festwertspeichers verzichtet werden, da die aufzustellende Tabelle des Speicherinhaits sich für den konkreten Anwendungsfall sofort anschaulich ergibt. Es sollen hier nur drei Beispiele zur Demonstration der Bildung der Speicherinhalte angegeben werden: Beispiel 1 - gerade laufende Funktion: Nr. 2 - Displaykonsole, die diese Funktion Nr. 1 veranlaßt hat: - anmeldende Konsole: Nr. 2 - geforderte Funktion: Nr. 5 Reaktion: Rückweisungssignal an Konsole Nr. 2, da der Bildwiederholspeicher besetzt ist. According to the invention, for the specific occupancy of the read-only memory no rules are made, but a decision can be made for the specific application which combination of: - registered function - registering display console - currently running function - display console for which the currently running function a rejection is carried out via the corresponding rejection signal or the execution of the function is being prepared. For this reason we want to focus on a further description of the assignment of this read-only memory can be dispensed with, since the The table of the memory content to be drawn up is suitable for the specific application immediately vividly results. There are only three examples to demonstrate the Formation of the memory contents can be specified: Example 1 - straight Current function: No. 2 - display console that initiated this function No. 1: - Logging on console: No. 2 - Required function: No. 5 Response: Rejection signal at console no. 2, because the refresh memory is occupied.

Beispiel 2 - gerade laufende Funktion: Nr. 1 - Displaykonsole, die die Funktion Nr. 3 veranlaßt hat: Nr. 3 - anmeldende Konsole: Nr. 2 - geforderte Funktion: Nr. 5 Reaktion: a) es erscheint kein Rückweisungssignai, da der Speicher augenblicklich keine andere Funktion ausführt. Example 2 - currently running function: No. 1 - display console, the which caused function no. 3: no. 3 - logging on console: no. 2 - requested Function: No. 5 Reaction: a) No rejection signal appears because the memory is in storage is not currently performing any other function.

b) In das Statusregister 50 wird die Bitkombination für Konsole Nr. 2 und Funktion Nr. 5 geschrieben und mittels des Setzsignals der Zähler für den zweiten Festwertspeicher freigegeben.b) The bit combination for console no. 2 and function no. 5 are written and the counter for the second read-only memory released.

Beispiel 3 Es besitzt eine Displaykonsole besonderer Priorität, die erfordert, daß diese stets zu den vier weiteren Bild wiederhoispeichern zugreifen kann. Jede Funktionsan meldung dieser Konsole wird dann zum Setzen des Statusregisters 50 und des Flip-Flop 51 führen und ein Rückweisungssignal an die Konsole bewirken, für die gerade eine Funktion läuft und nun unterbrochen wird. Example 3 It has a special priority display console that requires that this always access to the four other image repeats can. Every function registration of this console is then used to set the status register 50 and the flip-flop 51 and cause a rejection signal to the console, for which a function is currently running and is now being interrupted.

Es ist anschaulich klar, daß es eine Vielzahl von Möglichkeiten zur Festlegung derartiger Arbelisregime gibt und diese allein durch die Speicherbelegung dieses Festwertspeichers 46 festgelegt werden können. Der Ausgang 55 des Zählers 52 und der Ausgang 48 des Statusregisters 50 liegen als Adressen an einem weiteren Festwertspeicher 53. Der Inhalt des Zählers 52 wird nun im Betrieb der Anordnung mit dem Eintreffen jedes weiteren Kommandowortes der aktuellen Displaykonsole um den Wert 1 erhöht und damit wird für jeden Inhalt des Statusregisters 50 mit jedem Kommandoschritt eine 8stellige Speicherzelle des Festwertspeichers 53 aktiviert. Die Inhalte dieser Speicherzeilen gelangen an die Datenausgänge 56 des Festwertspeichers 53, die mit den Setzeingängen des Ausgangsregl sters 57; 58; 59; 60; 61; 62 und 63 zum Laden dieser Ausgangsregister mit den auf den Leitungen 49 anliegenden Kommando informationen verbunden sind, wobei durch einen weiteren Ausgang 54 des Festwertspeichers 53 das Flip-Flop 51 nach dem Eintreffen des letzten für die Funktionsausführung erforderlichen Kommandowortes zurückgesetzt wird. It is vividly clear that there are a multitude of ways to do this Determination of such Arbelis regime is there and this solely through the memory allocation this read-only memory 46 can be set. The output 55 of the counter 52 and the output 48 of the status register 50 are located as addresses at another Read-only memory 53. The content of the counter 52 is now in operation of the arrangement with the arrival of every further command word of the current display console increases the value 1 and thus for each content of the status register 50 with each Command step an 8-digit memory cell of the read-only memory 53 is activated. The contents of these memory lines reach the data outputs 56 of the read-only memory 53, the star with the set inputs of the output regulator 57; 58; 59; 60; 61; 62 and 63 for loading these output registers with the command on lines 49 information are connected, through a further output 54 of the read-only memory 53 the flip-flop 51 after the arrival of the last one for the function execution required command word is reset.

In diesem Ausführungsbeispiel führen der Ausgang 64 des Ausgangsregisters 57 die acht niederwertigen Bit der Zeilenadresse des Bildwiederholspeichers, der Ausgang 65 des Ausgangsregisters 58 die acht niederwertigen Bit der Spaltenadresse des Biidwiederhoispeichers, der Ausgang 66 des Ausgangsregisters 59 die jeweils höchstwertigen Bit der Spalten- und Zeilenadresse des Bildwiederholspeichers, der Ausgang 67 des Ausgangsregisters 60 die Lese-/Schreibleitung für den Biidwiederhoispelcher und das Umschaltsignal für das in Fig. 3 dargestellte Adreßumschalttor 13, der Ausgang 68 des Ausgangsregisters 61 die Dateneingangsleitungen für den Blldwlederholspeicher 12, der Ausgang 69 des Ausgangsregisters 62 das Umschaltsignal für das in Fig.3 dargestellte Datenumschalttor 14 und der Ausgang 70 des Ausgangsregisters 63 die Steuersignale für die Auswahl der mit Videogeschwindigkeit eintreffenden Bilddaten der Displaykonsolen über den Multiplexer 16. In this exemplary embodiment, the output 64 of the output register leads 57 the eight low-order bits of the line address of the frame buffer, the Output 65 of output register 58 contains the eight low-order bits of the column address of the image repeat memory, the output 66 of the output register 59 the each of the highest value Bit of the column and row address of the frame buffer, the output 67 of the Output register 60 the read / write line for the image repeater and the switchover signal for the address switchover gate 13 shown in FIG. 3, the output 68 of the output register 61, the data input lines for the image pickup memory 12, the output 69 of the output register 62 is the switching signal for the in Fig.3 Data switching gate 14 shown and the output 70 of the output register 63 the Control signals for the selection of the incoming image data at video speed the display consoles via the multiplexer 16.

Im folgenden soll die Speicherbelegung dieses zweiten Festwertspeichers näher erläutert werden. The following is the memory occupancy of this second read-only memory are explained in more detail.

An die Adreßeingänge sind folgende Leitungen angeschlossen: - an die ersten drei Adreßeingänge die Ausgänge des Statusregisters, die die Information über die auszuführende Funktion tragen, - an die zweiten 2 Adreßeingänge die Ausgänge des Zählers. The following lines are connected to the address inputs: - to the first three address inputs are the outputs of the status register that contain the information carry over the function to be carried out, - the outputs to the second 2 address inputs of the counter.

Damit wird eine fünf Blt-Adresse gebildet und in jeder Adresse ist ein aus acht Bit bestehendes Wort gespeichert, welches nach Adressierung am Ausgang erscheint. This creates a five Blt address and is in every address an eight-bit word is saved, which after addressing at the output appears.

Die Adresse dieses Festwertspeichers ist also stets eine Kombination aus angemeldeten Funktionen und Zählerstand. Da die für jede Funktion erforderlichen Kommandoworte, wie oben erläutert wurde, festgelegt sind und mit dem Eintreffen jedes Kommandowortes der Zähler um den Wert 1 erhöht wird, ist die Speicherbelegung des Festwertspeichers sofort anschaulich klar und soll hier nur an Hand zweier Beispiele erläutert werden: Beispiel 1 Im Statusregister steht als angemeldete Funktion die Funktion Nr. 3 und der Zähler hat den Zählerstand 0. The address of this read-only memory is therefore always a combination from registered functions and counter reading. Because the necessary for each function Command words, as explained above, are fixed and with the arrival Each command word the counter is increased by the value 1, is the memory usage of the read-only memory immediately clear and is only intended here with the aid of two examples are explained: Example 1 The registered function is in the status register Function no. 3 and the counter has the count 0.

Der Speicherplatz dieser Adresse beinhaltet in der Stelle, deren Ausgang mit dem Register 60 verbunden ist ein Setzsignal, so daß die Information - Lesen - Umschaltung des Adressenumschalttores (Trennung des Adresseneingangs des Bildwiederholspei chers vom Adreßgenerator 15) in dieses Register geschrieben werden.The memory location of this address contains its output in the place a set signal is connected to the register 60, so that the information is read - Switching of the address switching gate (separation of the address input of the image repeat memory chers from the address generator 15) are written into this register.

Durch das nächstfolgende Kommandowort wird der Zähler um den Wert 1 erhöht. Die damit gebildete Adresse adressiert einen Speicherplatz, welcher in der Stelle, dessen Ausgang mit dem Register 57 verbunden ist, ein Setzsignal beinhaltet, so daß die in diesem Kommandowort durch die Displaykonsole gelieferten niederwertigen acht Bit der Zellenadresse des zu lesenden Punktes in das Register 57 eingeladen werden. The next command word increases the counter by the value 1 increased. The address thus formed addresses a memory location which is in the point whose output is connected to register 57 contains a set signal, so that the lower value ones supplied in this command word by the display console eight bits of the cell address of the point to be read are loaded into register 57 will.

Durch das nächstfolgende Kommandowort wird der Zähler wieder um den Wert 1 erhöht. Die damit gebildete Adresse adressiert einen Speicherplatz, welcher in der Stelle, dessen Ausgang mit dem Register 58 verbunden ist, ein Setzsignal beinhaltet, so daß die in diesem Kommandowort durch die Displaykonsole gelieferten niederwertigen acht Bit der Spaltenadresse des zu lesenden Punktes in das Register 58 eingeladen werden.With the next command word, the counter is increased by the Value 1 increased. The address thus formed addresses a memory location, which at the point whose output is connected to the register 58, a set signal includes, so that the command word supplied by the display console in this command word low-order eight bits of the column address of the point to be read into the register 58 be invited.

Durch das nächstfolgende Kommandowort wird der Zähler wieder um den Wert 1 erhöht. Die damit gebil~ dete Adresse adressiert einen Speicherplatz, welcher in der Stelle, die mit dem Register 59 verbunden ist, ein Setzsignal beinhaltet, so daß die in diesem Kommandowort durch die Displaykonsole gelieferten höchstwerti gen Bit der Zeilen- und Spaltenadresse des zu lesenden Punktes in das Register 59 eingeladen werden. Da dieses Kommandowort gleichzeitig das letzte für die auszuführende Funktion ist, enthält der letztgenannte Speicherplatz außerdem in der letzten Stelle ebenfalls ein Setzsignal, welches das Flip-Flop 51 rücksetzt. Die Programmierung der angemeldeten Funktion Nr. 3 Ist damit beendet. With the next command word, the counter is increased by the Value 1 increased. The address thus formed addresses a memory location, which contains a set signal in the place connected to register 59, so that the highest value delivered in this command word by the display console Gen bit of the row and column address of the point to be read into the register 59 to be invited. Since this command word is also the last one for the Function is, the latter also contains space in the last digit also a set signal which resets the flip-flop 51. The programming the registered function no. 3 is ended.

Beispiel 2 Im Statusregister steht als angemeldete Funktion Nr. 2 und der Zähler hat den Zählerstand 0. Der Spiel cherplatz dieser Adresse beinhaltet In den Stellen, dessen Ausgang mit dem Register 60 verbunden ist, ein Setzsignal, so daß die Informationen - Lesen - Umschaltung des Adressenumschalttors 13 auf die Ausgänge des Adressengenerators 15 In diese Regl ster geschrieben werden. Example 2 The status register contains the registered function no.2 and the counter has the count 0. The play cherplatz contains this address In the places whose output is connected to register 60, a set signal, so that the information - reading - switching of the address switching gate 13 to the Outputs of the address generator 15 can be written into these registers.

Da für diese Funktionen keine weiteren Kommandoworte benötigt werden, enthält dieser Speicherplatz außerdem in der letzten Stelle ebenfalls ein Setzsignal, welches das Flip-Flop 51 rücksetzt. Die Programmlerung der angemeldeten Funktion Nr. 2 ist damit beendet. Since no further command words are required for these functions, this memory location also contains a set signal in the last position, which resets the flip-flop 51. The programming of the registered function No. 2 is over.

Auf weitere Ausführungen zur Spelcherbelegung des zweiten Festwertspeichers 53 soll hier verzichtet werden, da mit den - angegebenen Beispielen und der oben gegebenen Zusammenstellung der Inhalte der einzelnen Kommandoworte für die mit den Bildwiederholspeichern ausführbaren Funktionen die Belegungstabelle sofort auf der Hand liegt. Für die Realisierung der Funktionen des Lesens werden die Daten des Biidwiederholspeichers über ein Datenregister 29 und die Multiplexer 25; 26; 27 bzw. 28 in die Statusausgangsregister 18; 20; 22 bzw. 24 eingegeben und sie können damit durch die entsprechende Displaykonsole ausgelesen werden. Dieses Ausführungsbeispiel veranschaulicht, daß damit jede Displaykonsole 1 bis 4 zeitweilig über insgesamt vier zusätzliche Bildwiederholspelcher 12 verfügen kann und damit jede Dispiaykonsole, wenn sie selbst je über vier eigene Bildwiederholspelcher verfügt, Algorithmen verarbeiten kann, für die die gleichzeitige Verwendung von bis zu acht Bildwiederholspei chern erforderllch ist. To further information on the memory allocation of the second read-only memory 53 should be omitted here, as with the - given examples and the above given compilation of the contents of the individual command words for those with the The functions that can be carried out refresh memory immediately on the allocation table Hand lies. For the implementation of the reading functions, the data of the Image repeat memory via a data register 29 and the multiplexer 25; 26; 27 or 28 into the status output register 18; 20; Enter 22 or 24 and you can so that they can be read out by the corresponding display console. This embodiment illustrates that thus each display console 1 to 4 temporarily over a total of four additional image repeaters 12 can have and thus each display console, if they themselves have four of their own image repeaters, they process algorithms can, for the simultaneous use of up to eight image repeat memories is required.

Abschließend sei noch zur Erläuterung der Gesamtanordnung ein Ausführungsbeispiel für eine Displaykonsole angegeben. Diese ist in F 1 g. 4 dargestellt. Darin gelangen die Ausgangsdaten der vier Bildwiederholspeicher 79; 80; 81 und 82 über die Leitungen 93 und die Ausgangsdaten der vier weiteren Bildwiederholspeicher über die Videoeingangsleitungen 77 auf die Eingänge eines Eingangsmuitiplexers 75, in dem bestimmt wird, welcher der insgesamt acht Dateneingänge, auf welchen der insgesamt zwölf Eingänge des SIMD-Prozessors 88, 73 und 74 geschaltet wird. Finally, an exemplary embodiment will be used to explain the overall arrangement specified for a display console. This is in F 1 g. 4 shown. Get into it the output data of the four frame memories 79; 80; 81 and 82 over the lines 93 and the output data of the four further frame memories via the video input lines 77 to the inputs of an input multiplexer 75, in which it is determined which of the total of eight data inputs, on which of the total of twelve inputs of the SIMD processor 88, 73 and 74 is switched.

Die Datenausgänge 78 des aus drei identischen Prozessoren bestehenden SIMD-Prozessors, die identisch mit den Datenausgängen 7 der Displaykonsolen 1 bis 4 aus Fig. 1 sind, gelangen an die Digital-Analog-Wandier 89; 90; 91, in denen die analogen Signale für die Farbdarstellung auf den Farbmonitor 92 erzeugt werden, und sie gelangen gleichzeitig auf ein Umschalttor 76, das diese Daten auf die vier Bildwiederholspeicher aufteilt, so daß alle vier Bildwiederholspeicher mit den Daten über die Leitungen 93 beschrieben werden können und weiterhin zu den vier weiteren Blldwieder holspeichern. Dabei sind die Videoeingangsleitungen 77 mit den Datenausgängen 8 der zusätzlichen Bildwieder holspeicher des Speicherblocks 5 aus Fig. 1 verbunden.The data outputs 78 of the consisting of three identical processors SIMD processor, which is identical to the data outputs 7 of the display consoles 1 to 4 off 1, arrive at the digital-to-analog converter 89; 90; 91 in which the analog signals for the color display are generated on the color monitor 92, and they arrive at the same time on a switching gate 76, which this data on the four Image refresh memory divides so that all four refresh memories with the data can be written via the lines 93 and continue to the four others Save images again. The video input lines 77 are connected to the data outputs 8 of the additional image repeat memory of the memory block 5 from FIG. 1 connected.

Die Kommandos zur Ausführung der einzelnen Funktionen erhalten die Baugruppen der Displaykonsole durch eine Steuereinheit 87, die im allgemeinen ein Mikroprozessorsystem ist, über die Kommandoleitungen 83; 84; 85 und 86 und der Austausch von Kommando-und Rückweisungsinformationen zwischen Displaykonsole und der Speichersteuereinheit der vier weiteren Bildwiederholspeicher geschieht über den bidirektiona len Ausgang 95 (Ein- und Ausgänge 9 und 10).The commands for executing the individual functions receive the Assemblies of the display console by a control unit 87, which is generally a Microprocessor system is via the command lines 83; 84; 85 and 86 and the exchange of command and rejection information between the display console and the memory control unit the four other image repeat memories are made via the bidirectional output 95 (inputs and outputs 9 and 10).

Claims

Claims: 1 arrangement for digital image processing, consisting from several display consoles, each with a control unit, at least one image repeater and a video speed SIMD processor, thereby characterized in that one of at least one additional frame buffer existing memory block (5) and an associated memory control unit (6) with the display consoles (1 to 4) are connected, the data outputs (7) of the display consoles (1 to 4) via the memory control unit (6) to the data inputs of the additional Image repeat memory, the data outputs (8) of the additional image repeat memory to the data inputs of the display consoles (1 to 4), command outputs (9) of the display consoles (1 to 4), in their bits a set signal, the binary encrypted addresses of the Display consoles (1 to 4), the binary encrypted function to be carried out and the binary encrypted address of the additional one commissioned with the execution Refresh memory are included and then bits for programming the lead additional refresh memory for the functions to be carried out Command inputs of the memory control unit (6) and status inputs (10) of the display consoles (1 to 4) are connected to the status outputs of the memory control unit (6).

2. Arrangement according to claim 1, characterized in that for Realization of the memory control unit (6) for each additional image repeat memory (12) an identical Telispeichersteuerelnheit is assigned, each one Has input data multiplexer (16), at whose data inputs the data outputs of all display consoles (1 to 4) are switched, the control input of which is connected to a of several outputs of a command evaluation arrangement (11) and its data output is connected to a multi-channel signal input of a data switching gate (14), the output of the data switching gate (14) to the data input of the assigned image repeater memory (12), the second data input of the data switching gate (14) to the second multi-channel Output of the command evaluation arrangement (11) and the control input of the reversing gate (14) connected to the third output of the command evaluation arrangement (11) is, with the address input of the refresh memory (12) the multi-channel output an address switching gate (13) is connected, at the control input and on its multi-channel signal input further outputs of the command evaluation arrangement (11) are connected and the second multi-channel signal input of the Address switching gates (13) connected to the output of a video address generator (15) is, a read / write output of the command evaluation arrangement (11) to the corresponding Input of the assigned image refresh memory (12) is connected, the data output each additional frame buffer (12) continues to have a data input the command evaluation arrangement (11) is switched and each command evaluation arrangement (11) Commands connected to the command outputs (9) of the display consoles mando inputs and status outputs connected to the status inputs (10) of the display consoles (1 to 4) each of these multi-channel inputs and outputs to the corresponding Entrance or

Output is connected to a display console.

3. Arrangement according to claims 1 and 2, characterized in that that each command evaluation arrangement (11) has bidirectional connections of each of which simultaneously with the command output and the status input of a display console (1 to 4) is connected.

4. Arrangement according to claims 1 to 3, characterized in that that to implement the command evaluation arrangement (11) each with the command output and the status input of a display console (1 to 4) connected bidirectional connection (30 to 33) both to the input of a command input register (17; 19; 21; 23) for buffering the command signals, with its clock input, as usual, one each Synchronizing accompanying signals to the channels leading line - strobe line - Is connected, as well as at the output of a status output register (18; 20; 22; 24) for buffering the status signals and image storage data to be reported to the display consoles is connected, each command input register (17; 19; 21; 23) having a multi-channel Output (34; 36; 38; 40) for the set bit and the address bits for the execution a function provided image refresh memory (12), each with a multi-channel Input of a blocking logic gate (42) for blocking the non-addressed image repeat memories belonging command register (17; 19; 21; 23) and with a data input of a multiplexer (45) for switching the also the program bits for the additional frame memory (12) leading outputs each of a command input register (17; 19; 21; 23) is connected, as well as one multi-channel output (35; 37; 39; 41) for the remaining bits of the commands of the display consoles (1 to 4), which are also each connected to a data input of the multiplexer (45) has, the lock logic gate (42) lock outputs (43), each lock output (43) each with a blocking input of a command input register (17; 19; 21; 23) is connected and for switching through the commands including the programming blts of the unlocked command input register to the multi-channel output (49) of the multiplexer (45) connected to the control inputs of the multiplexer (45) Control outputs (44), which contain the binary encrypted command input register addresses the switched command input controller (17; 19; 21; 23) lead, has, the multi-channel output (49) of the multiplexer (45) with the data inputs of several Output register (57 to 63) and the bits with the function information and the number the logging display console leading lines of this exit with the first Part of the address input of a first read-only memory (46) are connected, with the second part of the address input at the multi-channel output (48) of a status register (50) is connected, in which the information, which function for which Display console (1 to 4) is currently running, located in each Storage location of the first read-only memory (46) a word consisting of rejection bits for each display console (1 to 4), from a set bit for the status register (50) and a flip-flop (51) and bits for the registered functions and for the address the requesting display console (1 to 4) is stored, whereby the memory space depends on the specific application, each status output register (18; 20; 22; 24) each have a multiplexer (25 to 28), the second multi-channel Inputs of these multiplexers (25 to 28) via a data register (29) at the data outputs of the refresh memory (12) connected to this command evaluation arrangement with one of the rejection outputs (47) of the first read-only memory (46) is connected, the output (72) which carries the set signal for each new command word the first read-only memory (46) with the set input of the status register (50) and of the flip-flop (51) and the multi-channel data output (71) of the first Fixed value spelchers (46) for the registered function and the registering display console (1 to 4) is connected to the data input of the status register (50), the multi-channel Output (48) of the status register (50) continues with the address input of a second Read-only memory (53) is connected in which for each function to be carried out for at least one command word is required, the control signals of the command evaluation arrangement (11) are stored, the set input of each output register (57 to 63) in each case the corresponding bit of the second read-only memory (53) stored Word leading output (56) of this read-only memory (53) is connected and another output (54) is connected to the reset input of the flip-flop (51) is, whereby this output is a reset signal at the last command word of a function leads, and at the (2 output of the flip-flop (51) a counter (52) with its reset input is connected, its output (55) also with the address input of the second Read-only memory (53) and whose clock input is connected to the strobe line.

The invention relates to the field of digital signal processing and serves for the interactive evaluation of pictorial information.

The known technical solutions are used as processing units mostly universal computers in the form of micro-computers or mini-computers, with which the digitalized images stored in the arrangements are processed and evaluated (DE-OS 24 18 361).

These arrangements have the disadvantage that, in particular for large-format Images large computing times are required even for very simple algorithms.

A large class of tasks that digital image processing offers the application of the SIMD principle (slngle instruction - mulöl data), according to which a central control unit gives a command to the specialized processing unit and these the command dated operation point by point for the entire image or

for other images. Such arrangements include in the Usually several refresh memories, which line by line with video speed can be read out and written to. These arrangements are with a parent Coupled to a computer that provides you with the images to be processed and the result images receives at the end of a processing stage. In practice and especially there, where image processing tasks are routinely performed there are often several such Arrangements connected to the higher-level computer, so that it worked in parallel can be. (New Concepts in Display Techn.-USER-70 Display, Computer, Aug. 1977) It is characteristic of such arrangements that for the execution of some image processing-type operations such as B. the formation of Linearkomblna multiple images or linear two-dimensional image filtering, one large numbers of refresh buffers are needed and for the execution of others typical image processing operations, such as B. for false color display of an image on a color monitor, only a few image repeat memories are required. The disadvantage of these arrangements is that the number of their image repeat memories always must be so large that it is sufficient for all operations to be carried out, although only a small percentage of some of these image refresh memories namely only if a memory-intensive operation is being carried out, are needed. This disadvantage adds weight to the image repeat memory the most expensive circuit parts of such arrangements are.

The aim of the invention is in the digital processing of images perform a broad class of image processing operations based on the SIMD principle to be able to and therefore by effectively using the refresh memory with a as small a number of these as possible.

The invention is based on the object of an arrangement for digital To create image processing, with which several editors digital images at the same time can process and evaluate, with the number of image repeat memories in the arrangement should be small. According to the invention, the object is achieved using several display consoles, each consisting of a control unit, at least one Frame memory and a SIMD processor working at video speed, solved in that one of at least one additional image repeat memory existing memory block and an associated memory control unit with the display consoles are connected.

The data outputs of the display consoles are via the memory control unit to the data inputs of the additional image repeat memories and the data outputs the additional refresh memory to the data inputs of the display consoles connected.