DE3327465C2 - - Google Patents

Info

Publication number
DE3327465C2
DE3327465C2 DE3327465A DE3327465A DE3327465C2 DE 3327465 C2 DE3327465 C2 DE 3327465C2 DE 3327465 A DE3327465 A DE 3327465A DE 3327465 A DE3327465 A DE 3327465A DE 3327465 C2 DE3327465 C2 DE 3327465C2
Authority
DE
Germany
Prior art keywords
input
page
address
output
list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3327465A
Other languages
English (en)
Other versions
DE3327465A1 (de
Inventor
Sotaro Oome Tokio/Tokyo Jp Ushiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3327465A1 publication Critical patent/DE3327465A1/de
Application granted granted Critical
Publication of DE3327465C2 publication Critical patent/DE3327465C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1081Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

Die Erfindung betrifft eine Eingabe/Ausgabe-Sei­ tenabbildungsanordnung für ein Datenverarbeitungs­ gerät nach dem Oberbegriff des Patentanspruches 1.
Ein virtueller Speicher ermöglicht einem Benutzer eines Datenverarbeitungsgerätes eine Sekundär­ speicherung als Erweiterung einer Hauptspeicherein­ heit zu behandeln, so daß die Leistung eines ins­ gesamt größeren Hauptspeichers erhalten wird.
Der Aufbau eines bisherigen einen virtuellen Spei­ cher verwendenden Datenverarbeitungsgeräte ist in Fig. 1 dargestellt.
Gemäß Fig. 1 sind ein eine Zentraleinheit 11 bil­ dender Systemsteuer-Prozessor (SCP), eine Haupt­ speichereinheit (MMU) 13 sowie Eingabe/Ausgabe- Verarbeitungseinheiten bzw. -Prozessoren (IOP) 17, 18 mit einer System-Sammelschiene 15 verbunden. Weiterhin sind an die Verarbeitungseinheiten 17,18 eine Magnetplatteneinheit (MK) als Eingabe/Ausgabe­ einrichtung 19 bzw. eine Floppyplatteneinheit (FP) als Eingabe/Ausgabeeinrichtung 20 angeschlossen. Die System-Sammelschiene 15 umfaßt Adressen-, Daten­ und Steuerleitungen. Insbesondere besteht die Steuer­ leitung aus 32 Leitungen, so daß sie in der Lage ist, virtuelle Adressen bis zu 4 Gigabytes (GB), d. h. 4 x 10⁹ Bytes, zu bezeichnen.
Die Zentraleinheit 11 steuert die verschie­ denen, an die System-Sammelschiene 15 angeschlosse­ nen Einheiten nach Maßgabe eines in der Hauptspeicher­ einheit 13 gespeicherten Programms, wobei in der Haupt­ speichereinheit 13 verschiedene Programme und Daten ge­ speichert slnd, elnschließlich Kanalprogramme und Adressenumsetztabellen (Seitentabellen) zur Verwendung für einen Listen- und einen Daten­ dienst. Der Listendienst bestimmt die Operation für den Zugriff zu einer Kanalbefehl-Eintragliste (CCE-Liste), während der Datendienst die Operation einer Datenübertragung bestimmt.
Die Eingabe/Ausgabe-Verarbeitungseinheiten 17 und 18 steuern den Datenfluß zwischen den Eingabe/Aus­ gabeeinrichtungen 19, 20 und der Hauptspeicherein­ heit 13. Die Freistellung der Zentraleinheit 11 von der Eingabe/Ausgabeverarbeitung ermöglicht damit die Paralleloperation der Systemsteuer-Pro­ zessor- bzw. SCP-Verarbeitung und der Eingabe/Aus­ gabe bzw. E/A-Verarbeitung. Die E/A-Verarbeitung wird mit einem Start-E/A- bzw. SEA-Befehl und einem Kanalprogramm ausgeführt. Der SEA-Befehl enthält eine eine Startadresse des Kanalprogramms, eine Kanalzahl und die Zahl der zu steuernden E/A-Vor­ richtung bezeichnende Adresse. Die Ausführung des SEA-Befehls durch die Zentraleinheit 11 triggert die Verarbeitungseinheit 17 zur Steuerung der E/A-Operation. Das Kanalprogramm besteht aus der genannten CCE-Liste und einem Kanal­ programmvorsatz (CPH). Die CCE-Liste besteht aus einer Reihe von Kanalbefehlen. Der Kanalprogrammvorsatz enthält eine Startadresse der CCE-Liste, einen Abschlußstatus, die Zahl der reellen Datenübertragungsbytes, eine Abschluß-CCE-Adresse usw.
Das Kanalprogramm ist in der Hauptspeichereinheit (MMU) 13 gespeichert. Der Adressenraum der Haupt­ speichereinheit 13 beträgt z. B. 16 Megabytes (MB) und ist in als Seiten bezeichnete physika­ lische Blöcke von Worten mit jeweils 4 Kilobit (KB) unterteilt.
Es gibt zwei verschiedene Adressierarten: eine phy­ sikalische Adressierart und eine logische Adressierart (vgl. Fig. 2A und 2B). Bei der physikalischen Adressierart wird eine physikalische Adresse in einem effektiven Adressenraum der Hauptspeichereinheit 13 in einem Distanzfeld von z. B. Bits 0 bis 31 bezeichnet. Bei der logischen Adressierart wird eine logische Seitenzahl, welche die Seite im virtuellen Adressenraum angibt, in Bits 8 bis 19 bezeichnet, und die relative Adresse in der Seite wird z. B. in Bits 20 bis 31 des Distanz­ felds bezeichnet.
Wenn der SEA-Befehl durch die Zentraleinheit 11 ausgeführt wird, liest die bezeichnete Verarbeitungseinheit E/A-Pro­ zessor) den Kanalprogrammvorsatz (CPH) zur Bestimmung der Startadresse der CCE-Liste aus. Sodann liest die Verarbeitungseinheit 17 auf der Grundlage der erhalte­ nen Startadresse die entsprechende CCE-Liste aus.
Die Verarbeitungseinheit bewirkt die Dekodierung und Ausfüh­ rung eines jeden Kanalbefehlseintrags unabhängig von der Verarbeitung durch die Zentraleinheit 11. Bei der Aus­ führung des Kanalbefehlseintrags informiert die Verarbeitungs­ einheit 17 die Zentraleinheit 11 von der Beendigung der Datenübertragung unter Benutzung einer Unterbrechungs­ funktion.
Bei der bisherigen Anordnung muß jedoch eine im SEA- Befehl bezeichnete virtuelle Adresse durch Software- bzw. Programmausstattungseinheiten, wie ein Operations­ system (OS), unter der Steuerung der Zentraleinheit 11 in eine effektive Adresse umgesetzt werden. Die Ver­ größerung der Zahl der Gesamtoperationen bzw. orga­ nisatorischen Operationen für die Adressenumsetzung beeinträchtigt dabei die Lei­ stung der Anordnung.
Zur Ausschaltung des genannten Mangels ist bereits eine Eingabe/Ausgabe-Verarbeitungseinheit (E/A-Prozessor) mit einem Adressenumsetzmechanis­ mus, der als Eingabe- und Ausgabe-Seitenabbildungsme­ chanismus (E/A-Seitenabbildungsmechanismus) wirkt, ent­ wickelt worden. Bei dieser Anordnung ist in der Haupt­ speichereinheit 13 eine Seitentabelle zur Niederlegung bzw. zum Halten der die Kanalbe­ fehlseinträge (CCEs) bezeichnenden logischen Adressen vorgesehen. Weiterhin ist im Kanalprogrammvorsatz (CPH) ein die Seitentabelle bezeichnender Seitenta­ bellen-Zeiger (PTP 1) gespeichert. Wenn der SEA-Befehl durch die Zentraleinheit 11 ausgeführt wird, liest die bezeichnete E/A-Verarbeitungseinheit den Kanalpro­ grammvorsatz aus, um einen Seitentabellen-Zeiger (PTP) zu ermitteln, welcher die Startadresse einer Seitentabelle (PT) bezeichnet. Sodann liest die Verarbeitungseinheit 17 die Seitentabelle (PT) zwecks Ableitung eines PT-Worts von dem durch einen Teil eines Kanalbefehlseintrag-Zeigers (CCEP) bezeichneten Speicherplatz aus. Hierauf liest die E/A-Verarbeitungseinheit 17 die CCE- Liste und leitet die Adresse eines Datenüber­ tragungsbereichs, die Datenübertragungsgröße usw. von den durch das PT-Wort und einen anderen Teil des Kanalbefehlseintrag-Zeigers (CCEP) be­ zeichneten Speicherplätzen ab. In der Hauptspei­ chereinheit 13 ist jedoch keine Seitentabelle zur logischen Bezeichnung eines Datenübertragungsbe­ reichs vorgesehen. Es besteht daher eine Ein­ schränkung dahingehend, daß der Datenübertragungs­ bereich innerhalb eines kontinuierlichen, durch den Kanalbefehlseintrag bezeichneten Raums liegen sollte. Dies bedeutet, daß die CCE-Liste nicht über mehrere Seiten gesetzt werden kann. In einem solchen Fall muß ein Operationssystem-Konstrukteur in einer physikalischen Adressierbetriebsart stets die Plätze des Datenübertragungsbereichs im Ge­ dächtnis behalten.
Aus dem DE-Buch "Interaktive Systeme" von Wilhelm G. Spruth, Science Research Associates GmbH, 1977, Seiten 103 bis 127 und 156 bis 172, ist ein Daten­ verarbeitungsgerät mit einer Eingabe/Ausgabe-Ver­ arbeitungseinheit sowie einer Eingabe/Ausgabe­ einrichtung und einer Zentraleinheit bekannt. Bei diesem Datenverarbeitungsgerät kann eine Adreßum­ setzung auch bei Eingabe/Ausgabe-Operationen nach allgemeinen Prinzipien über Tabellen- bzw. Tafel­ zeiger und Tabellen bzw. Tafeln erfolgen. Dabei wird bei den Eingabe/Ausgabe-Operationen für Datenübertragungsbereiche (Dateien) eine ge­ trennte Adreßübersetzung vorgesehen. Weiterhin ist aus der DE-OS 24 31 520 eine Datenverarbeitungs­ anlage mit einem virtuellen Kanal-Programm bekannt, bei der von einer Zentraleinheit virtuelle Adres­ sen verwendet werden, wobei in den Steuerworten des Kanal-Programms ebenfalls virtuelle Adressen vorhanden sind. Kanalseitenpuffer übersetzen diese virtuellen Adressen in reelle Hautspeicheradressen. Eine durch das Kanalprogramm adressierte Datenseite in einem Hauptspeicher der Datenverarbeitungsanla­ ge ist gegen Zugriffe durch die Zentraleinheit ge­ sperrt. Zähleinrichtungen zählen Kanalzugriffe zu der gesperrten Datenseite und heben die Sperrung bei einem bestimmten Zählstand auf. Durch diese so­ genannte Kanalverschiebung wird es ermöglicht, Be­ fehle in dem Bereich des Hauptspeichers auszuführen, in welchem die Befehle nicht eingeschrieben sind.
Es ist Aufgabe der vorliegenden Erfindung, eine Eingabe/Ausgabe-Seitenabbildungsanordnung zu schaf­ fen, bei der auch bei rascher Ausdehnung des Adressenraumes eine Festlegung durch absolute Adressen vermieden und eine hohe Flexibilität bzw. Anpassungsfähigkeit bezüglich Software-Design geboten wird.
Diese Aufgabe wird bei einer Eingabe/Ausgabe- Seitenabbildungsanordnung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 4.
Bei der erfindungsgemäßen Eingabe/Ausgabe-Seiten­ abbildungsanordnung sind verschiedene Zeiger oder Hinweisadressen für Listen-und Datendienst vorge­ sehen, wodurch eine hohe Flexibilität bzw. An­ passungsfähigkeit bezüglich Software-Design geboten wird.
Eine Seitentabelle (PT 1) zur Abbildung eines logi­ schen Bereichs, an welchem sich Kanalbefehlsein­ träge (CCE) befinden, und eine Seitentabelle (PT 2) zur Abbildung von durch die CCEs bezeichneten Daten­ übertragungsbereichen in der Hauptspeichereinheit (MMU) abgespeichert. Weiterhin sind ein Speicherbe­ reich zur Aufnahme des PT 1-Zeigers (PTP 1) und ein Speicherbereich zur Aufnahme des PT 2-Zeigers (PTP 2) in der Eingabe/Ausgabe-Verarbeitungseinheit vorgesehen. Die Eingabe/Angabe-Verarbeitungs­ einheit liest diese Zeiger (Hinweisadressen) aus dem Kanal­ programmvorsatz (CPH) aus und lädt sie in die betref­ fenden Speicherbereiche, wenn der SEA-Befehl durch die Zentraleinheit (CPU) ausgeführt wird. Sodann führt die Eingabe/Ausgabe-Verarbeitungseinheit die Adressenumsetzung bezüg­ lich der bezeichneten Seitentabellen mittels der In­ halte der Speicherbereiche durch.
Ein Operationssystem (OS) kann alle Datenübertragungsbereiche in logischen Adressen be­ handeln. Die Eingabe/Ausgabelast des Operations­ systems kann damit verringert werden. Außerdem wird durch den zulässigen Parallelbetrieb von Zentraleinheit (SCP) und Eingabe/Ausgabe-Verarbeitungseinheit (IOP) der Systemdurchsatz verbessert.
Der Datenübertragungsbereich kann über mehrere Sei­ ten hinweg angeordnet sein. Die Flexibilität bzw. An­ passungsfähigkeit der Programmmierung ermöglicht es somit dem Software-Konstrukteur, Programme ohne Rück­ sicht auf die Speicherplätze der CCE-Liste und den Datenübertragungsbereich in der physikalischen Adressierart zu entwickeln.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild zur Darstellung des Auf­ baus eines bisherigen Datenverarbeitungs­ geräts mit einem virtuellen Speicher,
Fig. 2A und 2B herkömmliche Formate von durch einen Kanalbefehlseintrag vorgegebenen Adressen,
Fig. 3A und 3B eine CPH-Liste bzw. eine CCE-Liste,
Fig. 4 ein Blockschaltbild des Innenaufbaus der Eingabe/Ausgabe-Verarbeitungseinheit (E/A-Prozessor),
Fig. 5 eine schaubildliche schematische Darstellung einer Operation und
Fig. 6A und 6B schematische Darstellungen einer Adressenerzeugung im Listendienst.
Die Fig. 1 und 2 sind eingangs bereits erläutert wor­ den.
Die Fig. 3A und 3B veranschaulichen die Formate der CPH- bzw. CCE-Listen. Der Kanalpro­ grammvorsatz CPH umfaßt 8 Worte und speichert eine Vorrichtungsadresse einer durch den E/A-Prozessor 17 zu steuernden Eingabe/Ausgabe- bzw. E/A-Vorrichtung, einen Kanalbefehlseintrag- bzw. CCE-Zeiger (Hinweis­ adresse), dessen einer Teil einen Versatz der Sei­ tentabelle PT 1 und dessen anderer Teil einen Versatz der Seitentabelle PT 2 bezeichnet, Kennzeichen L und D zur Bezeichnung, ob die virtuelle Adresse (logische Adresse) oder die effektive (physikalische) Adresse für Listen- und Datendienst benutzt wird, die Sei­ tentabellen-Zeiger PTP 1 und PTP 2 für die Seiten­ tabellen PT 1 und PT 2, einen Abschlußstatus, die Zahl der reellen Datenübertragungsbytes und eine Abschluß­ CCE-Adresse.
Fig. 3 veranschaulicht eine CCE-Liste, in welcher eine Reihe von Kanalbefehlseinträgen bzw. CCEs aufge­ listet sind. Jeder Kanalbefehlseintrag enthält einen Befehl für den E/A-Prozessor, Daten, Datenübertragungs­ größe oder -format und eine oder mehrere Adressen für einen Versatz (bzw. mehrere Versätze) für die Seiten­ tabelle (und effektiven Speicherraum).
Weiterhin ist ein 1-Byte-E/A-Befehl Bits 0 bis 7 des Kanalbefehlseintrag zugewiesen, und das Befehlsketten­ Kennzeichen (CC) ist Bit 8 zugewiesen. Wenn das Kenn­ zeichen CC den logischen Pegel "1" besitzt, wird der nächste Kanalbefehlseintrag nach Abschluß des genann­ ten Kennzeichens CC ausgeführt. Wenn das Kennzeichen mit dem logischen Pegel "0" festgestellt wird, wird die Listendienstoperation nach Ausführung des das Kennzeichen CC der logischen "0" enthaltenden Kanal­ befehlseintrags abgeschlossen. Das Daten­ ketten-Kennzeichen DC ist Bit 9 zugewiesen. Wenn das Kennzeichen DC den logischen Pegel "1" be­ sitzt, werden die Inhalte von in der Hauptspeicher­ einheit (MMU) 13 verteilten Pufferspeichern ohne Not­ wendigkeit für die Berücksichtigung ihrer jeweiligen physikalischen Speicherplätze übertragen.
Fig. 4 veranschaulicht des Innenaufbau des E/A-Pro­ zessors 17 gemäß Fig. 1, wobei den Teilen von Fig. 1 entsprechende Teile mit denselben Bezugsziffern wie vor­ her bezeichnet sind. Gemäß Fig. 4 ist eine System(daten)­ sammelschienen-Schnittstelleneinheit 21 zwischen die Sammelschiene 15 und eine interne Sammelschiene 25 für einen Mikroprozessor 23 zur Übertragung oder Übermitt­ lung von Befehlen, Adressen und Daten geschaltet. Der Mikroprozessor 23 dekodiert die Befehle von einem Festwert­ speicher (ROM) 27 und steuert die Datenübertragung.
Die E/A-Seitenabbildung kann durch den Mikroprozessor (MCPU) 23 ge­ steuert werden. Ein Randomspeicher (RAM) 29 wirkt so­ wohl als Arbeitsbereich für den Mikroprozessor 23 als auch als Pufferspeicherbereich für die Datenübertragung zwischen der Hauptspeichereinheit 13 und dem Magnet­ plattenspeicher 19 großer Kapazität. Ein Zwischenspeicher (SPM) 31 speichert die Seitentabellen-Zeiger PTP 1, PTP 2 und den CCE-Zeiger CCEP. Obgleich die Zeiger PTP 1 und PTP 2 bei dieser Ausführungsform im Zwischenspeicher SPM abgespeichert sind, können sie auch in bestimmten Be­ reichen des Randomspeichers 29 gespeichert sein.
Ein E/A-Adapter (IOA) 33 stellt eine Verbindung bzw. Schnittstelle zwischen dem Magnetplatten­ speicher 19 großer Kapazität und dem E/A-Prozessor 17 her.
Die Schnittstelleneinheit 21, der Festwertspeicher 27, der Randomspeicher 29, der Zwischenspeicher 31 und der E/A-Adapter 33 sind mit der internen Sammelschiene 27 verbunden.
Fig. 5 ist eine schaubildliche schemati­ sche Darstellung einer Operation des E/A-Prozessors mit dem E/A-Seitenabbildungsanordnung gemäß der Erfin­ dung.
Eine Operation des E/A-Prozessors ist nachstehend anhand der Fig. 5 und 6 beschrieben.
Zunächst wird der SEA-Befehl durch die Zentraleinheit bzw. den Systemsteuer- Prozessor 11 ausgeführt. Der E/A-Prozessor 17 (oder 18) wird dabei zur Durchführung der vorgeschriebenen E/A- Operation getriggert. Auf der Grundlage der durch den SEA-Befehl vorgegebenen Adresse liest der E/A-Prozessor (IOP) 17 den Kanalprogrammvorsatz (CPH) und speichert die Zeiger (Hinweisadressen) CCEP, PTP 1 und PTP 2 in den betreffenden Bereichen des Zwischenspeichers 31 ab. So­ dann bezieht sich dieser Prozessor 17 auf die Kennzei­ chen L und D. Es sei angenommen, daß die Kennzeichen L und D den logischen Pegel "1" besitzen. Der Zeiger PTP 1 bezeichnet die Startadresse der Seitentabelle PT 1, und die Bits 10 - 19 des Zeigers CCEP bezeichnen einen Ver­ satz bzw. eine Verschiebung von der Startadresse der Seitentabelle PT 1. Gemäß Fig. 6A wird somit die reelle Seitentabellenadresse durch Addition von PTP 1 und CCEP erhalten. Der erhaltene Inhalt des Seitentabellenworts, d. h. die reelle Seitenadresse bezeichnet daher die Start­ adresse der CCE-Liste, und Bits 20 - 31 des Kanalbefehls­ eintrag-Zeigers CCEP bezeichnen einen Versatz von der Startadresse der CCE-Liste. Gemäß Fig. 6B wird somit die reelle CCE-Adresse durch Addition der reellen Seiten­ adresse und der Bits 20 - 32 des Zeigers CCEP erhalten. Die E/A-Prozessor 17 erreicht daher das Daten­ übertragungsformat S und die Versätze a 1 und a 2, die zum Erreichen der Speicherplätze des Datenübertragungs­ bereichs benutzt werden.
Auf der Grundlage des Zeigers PTP 2 und des Versatzes a 1 bewirkt der E/A-Prozessor 17 einen Zugriff zur Sei­ tentabelle PT 2 in derselben Weise wie beim Zugriff im Listendienst. Die erhaltene reelle Seiten­ tabellenadresse bezeichnet dann die Startadresse der reellen Seite, in welcher sich der Datenübertragungs­ bereich befindet, und der Versatz a 2 bezeichnet den Ver­ satz von der Startadresse der CCE-Liste.
Bei dieser Ausführungsform ist der Datenübertragungs­ bereich als über mehrere Seiten hinweg angeordnet dar­ gestellt. Wenn die effektive Adresse für den Datenüber­ tragungsbereich eine Seite von 4 Kilobyte übersteigt, bezeichnet das Operationssystem automatisch die nächste Seite als den restlichen Datenübertragungsbereich.

Claims (5)

1. Eingabe/Ausgabe-Seitenabbildungsanordnung für ein Datenverarbeitungsgerät, mit:
  • - einer Eingabe/Ausgabe-Verarbeitungseinheit (17, 18),
  • - einer mit der Eingabe/Ausgabe-Verarbeitungseinheit (17, 18) gekoppelten Eingabe/Ausgabeeinrichtung (19, 20),
  • - einer mit der Eingabe/Ausgabe-Verarbeitungseinheit (17, 18) gekoppelten Zentraleinheit (11), die für die Einleitung des Betriebes der Eingabe/Aus­ gabeeinrichtung einen Eingabe/Ausgabeeinrichtung- Startbefehl ausführt,
  • - einer mit der Eingabe/Ausgabe-Verarbeitungseinheit gekoppelten Hauptspeichereinheit (13), die spei­ chert:
  • - eine Kanalbefehl-Eintragliste (CCE-LIST) mit Be­ fehlen, die die Eingabe/Ausgabeeinrichtung (19, 20) steuern, und
  • - ein Kanalprogramm einschließlich der Kanalbefehl- Eintragliste (CCE-LIST) und eines Kanalprogramm­ vorsatzes, der Bezugsinformation zu einem Daten­ übertragungsbereich enthält,
gekennzeichnet durch
  • a) eine erste Seitentabelle (PT 1)in der Hauptspeicher­ einheit (13) zur Abbildung des logischen Raumes der Kanalbefehl-Eintragliste,
  • b) eine zweite Seitentabelle (PT 2), auf der ein Datenübertragungsbereich abgebildet ist, der durch die Kanalbefehl-Eintragliste festgelegt ist, wobei
  • - die Zentraleinheit (11) bei der Ausführung des Eingabe/Ausgabeeinrichtung-Startbefehls Start­ adressen der ersten und zweiten Seitentabelle (PT 1, PT 2) und einen ersten Versatzwert (Bits 10- 18) als Versatzadresse in der ersten Seitenta­ belle (PT 1) sowie einen zweiten Versatzwert (Bits 20-31) als Versatzadresse in der Kanalbefehl­ Eintragliste ausgibt.
2. Seitenabbildungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Seiten­ tabellen (PT 1, PT 2) durch Adressen wiedergegeben sind, die physikalische oder logische Adressen sind.
3. Seitenabbildungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Hauptspeicher­ einheit (13) außerdem ein erstes Kennzeichen (L), das angibt, ob die erste Seitentabelle (PT 1) einen logischen oder einen physikalischen Raum abbildet, und ein zweites Kennzeichen (D), das angibt, ob die zweite Seitentabelle (PT 2) einen logischen oder ei­ nen physikalischen Raum abbildet, speichert, und daß das erste und zweite Kennzeichen auch die Eingabe/ Ausgabe-Verarbeitungseinheit (17, 18) steuert, so daß Adressenumsetzungen nach Maßgabe der Kennzeichen (L, D) erfolgen.
4. Seitenabbildungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Kanalbe­ fehl-Eintragliste einen dritten Versatzwert (a 1) für die zweite Seitentabelle und einen vierten Versatz­ wert (a 2) für die Darstellung eines zweiten effektiven Adressenraums enthält.
DE19833327465 1982-07-30 1983-07-29 Eingabe/ausgabe-seitenbildungsmechanismus fuer ein datenverarbeitungsgeraet Granted DE3327465A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57132192A JPS5924485A (ja) 1982-07-30 1982-07-30 入出力ペ−ジング機構

Publications (2)

Publication Number Publication Date
DE3327465A1 DE3327465A1 (de) 1984-02-02
DE3327465C2 true DE3327465C2 (de) 1990-05-03

Family

ID=15075541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833327465 Granted DE3327465A1 (de) 1982-07-30 1983-07-29 Eingabe/ausgabe-seitenbildungsmechanismus fuer ein datenverarbeitungsgeraet

Country Status (3)

Country Link
US (1) US4654791A (de)
JP (1) JPS5924485A (de)
DE (1) DE3327465A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760423B2 (ja) * 1984-12-24 1995-06-28 株式会社日立製作所 データ転送方式
JPH0814803B2 (ja) * 1986-05-23 1996-02-14 株式会社日立製作所 アドレス変換方式
US5301327A (en) * 1989-06-30 1994-04-05 Digital Equipment Corporation Virtual memory management for source-code development system
GB2251102B (en) * 1990-12-21 1995-03-15 Sun Microsystems Inc Translation lookaside buffer
US5784706A (en) * 1993-12-13 1998-07-21 Cray Research, Inc. Virtual to logical to physical address translation for distributed memory massively parallel processing systems
US6412057B1 (en) * 1999-02-08 2002-06-25 Kabushiki Kaisha Toshiba Microprocessor with virtual-to-physical address translation using flags
US8438003B2 (en) * 2007-04-12 2013-05-07 Cadence Design Systems, Inc. Methods for improved simulation of integrated circuit designs
US8078848B2 (en) 2009-01-09 2011-12-13 Micron Technology, Inc. Memory controller having front end and back end channels for modifying commands
US8055816B2 (en) * 2009-04-09 2011-11-08 Micron Technology, Inc. Memory controllers, memory systems, solid state drives and methods for processing a number of commands
CN103907099B (zh) * 2011-11-02 2016-10-05 华为技术有限公司 高速缓存一致性计算机系统中未缓存的短地址转换表

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839706A (en) * 1973-07-02 1974-10-01 Ibm Input/output channel relocation storage protect mechanism
US4173783A (en) * 1975-06-30 1979-11-06 Honeywell Information Systems, Inc. Method of accessing paged memory by an input-output unit
US4084227A (en) * 1976-09-24 1978-04-11 Sperry Rand Corporation Virtual address translator
US4155119A (en) * 1977-09-21 1979-05-15 Sperry Rand Corporation Method for providing virtual addressing for externally specified addressed input/output operations
US4319323A (en) * 1980-04-04 1982-03-09 Digital Equipment Corporation Communications device for data processing system

Also Published As

Publication number Publication date
DE3327465A1 (de) 1984-02-02
JPS5924485A (ja) 1984-02-08
US4654791A (en) 1987-03-31
JPS6150345B2 (de) 1986-11-04

Similar Documents

Publication Publication Date Title
DE3131341C2 (de)
DE2459006C2 (de) Einrichtung zum Bilden einer absoluten Adresse in einer Datenverarbeitunsanlage
DE4410060B4 (de) Übersetzungsvorrichtung zum Umsetzen einer virtuellen Speicheradresse in eine physikalische Speicheradresse
DE2226382C3 (de) Datenverarbeitungsanlage mit mehreren Prozessoren und diesen zugeordneten Pufferspeichern
DE69932874T2 (de) Verfahren und Computersystem zur dynamischen Generationsverwaltung von Rechnerspeicher
DE3151745C2 (de)
DE2725718C2 (de) Datenverarbeitungsanordnung zum Übersetzen von virtuellen Adressen
DE2227882A1 (de) Virtuelle Speicheranordnung
DE3833933A1 (de) Informationsverarbeitungseinrichtung mit einer adressenerweiterungsfunktion
DE3932675A1 (de) Virtuelles maschinensystem
DE2556661A1 (de) Steuerschaltung mit adressenerweiterung
DE2241257A1 (de) Datenverarbeitende anlage
DE3327465C2 (de)
DE2235841A1 (de) Anordnung zur speichersteuerung mit logischer und echter adressierung
DE2054830C3 (de) Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge
DE4123550C2 (de) Informationsverarbeitungssystem mit direktem Speicherzugriff
DE3046912C2 (de) Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage
DE2710477C2 (de)
DE3919802A1 (de) Speicherbaustein mit vektorprozessoren und einem skalarprozessor
EP0265636A1 (de) Multiprozessor mit mehreren mit Cache-Speichern ausgerüsteten Prozessoren und einem gemeinsamen Speicher
DE3025167C2 (de) Datenverarbeitungseinrichtung
DE19905541B4 (de) Verfahren zum Steuern des Speicherzugriffs in einer Maschine mit einem Speicher mit ungleichmäßigem Zugriff und Maschine zur Ausführung eines solchen Verfahrens
DE4238593A1 (de) Mehrprozessor-Computersystem
DE2516050A1 (de) Verfahren und einrichtung zur informationsspeicherung in einem datenverarbeitungssystem
EP0101938A2 (de) Schaltungsanordnung zum Adressieren eines Plattenspeichers in einer Datensignale verarbeitenden Anlage, insbesondere Fernschreib- und Datenvermittlungsanlage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Free format text: USHIRO, SOTARO, OOME, TOKYO, JP

8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee