DE3041898C2

DE3041898C2 -

Info

Publication number: DE3041898C2
Application number: DE3041898A
Authority: DE
Inventors: Juergen Dipl.-Ing. 6104 Seeheim De Heitmann; Hans-Peter Dipl.-Ing. 5060 Bergisch Gladbach De Maly
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1980-11-06
Filing date: 1980-11-06
Publication date: 1989-04-06
Also published as: CA1173153A; JPH0251313B2; GB2087193A; JPS57107677A; DE3041898A1; GB2087193B; US4445135A

Description

Die Erfindung geht aus von einem System nach dem Oberbegriff des Patentanspruchs 1.The invention is based on a system according to the preamble of claim 1.

Es ist schon ein Synchronisiersystem für Fernsehsignale mit einem digitalen Speicher bekannt (DE-AS 25 44 691), bei welchem Eingangssignale in digitaler Form in Speicher eingeschrieben werden. Hierzu werden aus den Eingangssignalen ein Schreibtakt und Einschreibadressen abgeleitet. Im Takt von Auslese-Taktimpulsen, welche von einem Bezugssignal abgeleitet werden, erfolgt das Auslesen der Signale. Durch eine entsprechende Steuerung ist sichergestellt, daß jeweils zwei von drei vorgesehenen Speichern im Lese- und einer im Einschreibbetrieb arbeiten.There is already a synchronization system for television signals with a digital memory known (DE-AS 25 44 691), in which Input signals written in digital form in memory will. For this purpose, the input signals become a write clock and registered addresses. In time with Readout clock pulses derived from a reference signal the signals are read out. By a appropriate control ensures that two of three designated memories in the read and one in Working with registered mail.

Ferner ist ein Synchronisiersystem bekannt geworden (BBC Research Report BBC RD 1978/16), bei welchem lediglich ein Halbbildspeicher verwendet wird. Die Steuerung dieses einen Speichers ist jedoch recht aufwendig. Außerdem muß - wie beim Gegenstand der DE-AS 25 44 691 - zu Beginn jeder Zeile ein Kontrollwert in den Speicher eingeschrieben werden.A synchronization system has also become known (BBC Research Report BBC RD 1978/16), in which only one Field memory is used. Controlling this one However, memory is quite expensive. In addition - as with Subject of DE-AS 25 44 691 - at the beginning of each line Control value can be written into the memory.

Weiterhin ist aus der DE 27 11 992 B2 eine Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen unter Zwischenspeicherung eines der Videosignale und Auslesung in Synchronismus mit einem Bezugssignal, mit einer Eingangsschaltung, der die ankommenden, zu synchronisierenden Signale zugeführt werden, und die mit einer ersten Taktschaltung zur Ableitung eines mit den ankommenden Signalen synchronen Taktsignals und mit einem ersten Umsetzer zur Umcodierung der ankommenden Videosignale und der Steuerung durch die Taktsignale verbunden ist, ferner mit einem Speicher, in den die umcodierten Signale eingeschrieben werden und mit einer zweiten Taktschaltung zur Erzeugung bezugssignal-synchroner Taktsignale, unter deren Steuerung die aus dem Speicher wieder ausgelesenen Signale mittels eines zweiten Umsetzers rückcodiert und einer Ausgangsschaltung zugeführt werden, und mit einer Speichersteuerschaltung, welcher die beiden Taktsignale zugeführt werden und welche Einschreibsteuersignale und solche Auslesesteuersignale für den Speicher mit einer periodischen, zum zweiten Taktsignal synchronen Rate ausgelesen werden, bekannt, bei welcher die Speichersteuerschaltung solche Einschreibsteuersignale erzeugt, daß die ankommenden Videosignale in den Speicher mit einer nichtperiodischen durch das zweite Taktsignal bestimmten Rate eingeschrieben werden. Bei dieser bekannten Anordnung muß das A/D-gewandelte nichtsynchrone Fernsehsignal über einen ersten Pufferspeicher geführt werden, um die Dateneinleserate für integrierte RAM-Speicher des digitalen Halbbildspeichers zu reduzieren. Um die im Halbbildspeicher enthaltenen Bildinformationen wiederzugewinnen, wird der Signalumwandlungsprozeß mit Hilfe eines am Ausgang des Halbbildspeichers angeschlossenen, zweiten Pufferspeichers umgekehrt. Die beiden Pufferspeicher dienen somit lediglich zur Datenratenwandlung.Furthermore, from DE 27 11 992 B2 an arrangement for Synchronization from at least two unsynchronized sources originating video signals with buffering one of the Video signals and readout in synchronism with one Reference signal, with an input circuit, which the incoming, signals to be synchronized, and with a first clock circuit for deriving one with the incoming signals synchronous clock signal and with a first converter for transcoding the incoming video signals and is connected to the controller by the clock signals with a memory in which the transcoded signals be registered and with a second clock circuit for Generation of reference signal-synchronous clock signals, among them Control the signals read out of the memory again back-coded by means of a second converter and one Output circuit are supplied, and with a Memory control circuit, which the two clock signals are supplied and which enrollment control signals and such Readout control signals for the memory with a periodic, read out at the second clock signal synchronous rate, known in which the memory control circuit such Enroll control signals that the incoming Video signals into memory with a non-periodic through the second clock signal certain rate to be written. In this known arrangement, the A / D-converted non-synchronous TV signal via a first buffer memory be guided to the data read rate for integrated Reduce RAM memory of the digital field memory. Around the image information contained in the field memory regain the signal conversion process with the help one connected to the output of the field memory, second Buffer storage reversed. The two buffer stores serve thus only for data rate conversion.

Schließlich ist aus der DE 29 09 155 A1 eine digitale Phasenfangschaltung zur Synchronisierung eines ein horizontales und ein vertikales Synchronisiersignal sowie ein einen Farbhilfsträger enthaltendes zusammengesetztes Videosignal mit einem Bezugssignal bekannt, bei der in einem Phasenvergleicher die Phasendifferenz eines der Synchronisiersignale des Videosignals gegenüber einem der Synchronisiersignale des Bezugssignals bestimmt und daraus ein Steuersignal abgeleitet wird, welches in Abhängigkeit von der Phasendifferenz einen Schalter betätigt, der die Umschaltung einer direkten Zuleitung des Ausgangs eines A/D-Wandlers zum Halbbildspeicher auf eine direkte Zuleitung des Ausgangs des A/D-Wandlers zum Halbbildspeicher über eine zwischengeschaltete Verzögerungsleitung vornimmt. Durch diese Maßnahme werden unterschiedliche Phasenlagen eines NTSC-Farbhilfsträgersignals zwischen aufeinanderfolgenden Vollbildern sowie der Halbzeilenversatz zwischen zwei Teilbildern ausgeglichen. Die Verkoppelung zwischen den Synchronisiersignalen des nichtsynchronen Fernsehsignals und dem Bezugsfernsehsignal erfolgt auch hier durch eine relativ grobe Adreß-Steuerung des digitalen Halbbildspeichers, so daß die Synchronisation nur unvollständig und mit Fehlern behaftet erfolgt.Finally, DE 29 09 155 A1 is a digital one Phase capture circuit for synchronizing a horizontal one and a vertical sync signal and a Composite video signal containing color subcarriers a reference signal known in a phase comparator the phase difference of one of the synchronizing signals of the Video signal against one of the synchronization signals of the Determines reference signal and derived a control signal from it which is a function of the phase difference Actuates switch that switches a direct supply line the output of an A / D converter to the field memory to one direct supply of the output of the A / D converter to Field memory via an intermediate Delay line. Through this measure different phase positions of an NTSC color subcarrier signal between successive frames and the Half-line offset between two drawing files compensated. The Coupling between the synchronizing signals of the unsynchronized television signal and the reference television signal is also done here by a relatively rough address control of the digital field memory, so that the synchronization only incomplete and with errors.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die Steuerung des Einschreib- und Auslesevorgangs zu vereinfachen.The present invention is therefore based on the object the control of the enrollment and readout process simplify.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.This task is carried out in the characterizing part of the Features specified claim 1 solved.

Das erfindungsgemäße System mit den kennzeichnenden Merkmalen des Patentanspruchs 1 hat den Vorteil, daß neben einer Vereinfachung der Steuerung des Einschreib- und Auslesevorgangs auch die Synchronisierung nichtsynchronisierter Fernsehsignale mit wesentlich höherer Genauigkeit erfolgt als bei bekannten Systemen.The system according to the invention with the characteristic features of claim 1 has the advantage that in addition to a Simplify the control of the write-in and read-out process also the synchronization of unsynchronized television signals with much higher accuracy than in known Systems.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Patentanspruch 1 angegebenen Systems möglich.By the measures listed in the subclaims advantageous developments and improvements in System specified claim 1 possible.

drawing

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert.An embodiment of the invention is in the drawing represented with several figures and in the following description explained in more detail.

Fig. 1 zeigt ein Blockschaltbild eines erfindungsgemäßen Synchronisiersystems, Fig. 1 shows a block diagram of a synchronization system according to the invention,

Fig. 2 zeigt ebenfalls als Blockschaltbild einen bei dem System nach Fig. 1 angewendeten Pufferspeicher, FIG. 2 also shows a block diagram of a buffer memory used in the system according to FIG. 1,

Fig. 3a zeigt in schematischer Darstellung die unterschiedlichen Verhältnisse zwischen Einschreiben und Auslesen der Signale in bzw. aus dem Hauptspeicher für verschiedene Halbbilddifferenzen, Fig. 3a shows a schematic representation of the different relationships between writing and reading of signals into and from the main memory for different field differences,

Fig. 3b zeigt eine Schaltungsanordnung zur Feststellung der Halbbilddifferenz, FIG. 3b shows a circuit arrangement for determining the field difference,

Fig. 4 zeigt eine Schaltungsanordnung zur Ableitung eines Startimpulses, Fig. 4 shows a circuit arrangement for deriving a start pulse,

Fig. 5 zeigt eine Schaltungsanordnung zur Ableitung eines Taktsignals aus Schwarzweißfernsehsignalen und Fig. 5 shows a circuit arrangement for deriving a clock signal from black and white television signals and

Fig. 6 zeigt eine Schaltungsanordnung zur Phasensteuerung der Auslesetaktsignale. Fig. 6 shows a circuit arrangement for phase control of the read-out clock signals.

Description of the invention

Dem in Fig. 1 gezeigten Synchronisiersystem wird bei 21 ein Farbfernsehsignal als Eingangssignal zugeführt. The synchronization system shown in FIG. 1 is supplied with a color television signal at 21 as an input signal.

Dieses Farbfernsehsignal ist mit einem bei 22 zugeführten Bezugssignal nicht synchron. Am Ausgang 23 ist ein Farbfernsehsignal abnehmbar, welches den gleichen Bildinhalt wie das bei 21 zugeführte Signal aufweist und mit dem bei 22 zugeführten Referenzsignal synchron ist.This color television signal is out of sync with a reference signal supplied at 22 . A color television signal can be taken off at the output 23 , which has the same picture content as the signal supplied at 21 and is synchronous with the reference signal supplied at 22 .

Das bei 21 zugeführte Eingangssignal wird zunächst einer Eingangsschaltung 1 zugeführt, welche auch eine Schaltung zur Abtrennung der Synchronisiersignale umfaßt. Im Anschluß daran wird das Eingangssignal in der Schaltung 2 bandbegrenzt und analog-digital gewandelt. Die digitalen Eingangssignale werden in einem Pufferspeicher 3 kurzzeitig gespeichert und gelangen in den Hauptspeicher 4. Entsprechend dem jeweils herrschenden zeitlichen Versatz zwischen den Eingangssignalen und dem Bezugssignal werden die digitalen Signale aus dem Hauptspeicher 4 ausgelesen, im Digital-Analog-Wandler 5, welcher mit einem anschließenden Tiefpaß versehen ist, in analoge Signale zurückgewandelt und schließlich in einem Ausgangsprozessor 6 aufbereitet.The input signal supplied at 21 is first fed to an input circuit 1 , which also includes a circuit for separating the synchronization signals. The input signal in the circuit 2 is then band-limited and converted from analog to digital. The digital input signals are briefly stored in a buffer memory 3 and reach the main memory 4. According to the prevailing temporal offset between the input signals and the reference signal, the digital signals are read out of the main memory 4 , in the digital-to-analog converter 5, which is equipped with a subsequent low pass is provided, converted back into analog signals and finally processed in an output processor 6 .

Bei der Konzeption des Systems nach Fig. 1 wurde von folgenden Voraussetzungen ausgegangen:The following prerequisites were assumed when designing the system according to FIG. 1:

- The expected frequency deviation of the color television signal supplied at 21 from the reference signal is extremely small, so that there are only a few pixels with a period difference with respect to one field;
- The main memory 4 should be as small as possible for cost reasons, only the information of one field is stored;
- The main memory is constantly with one and the same Clock controlled;
- Any change between registered and reading is not possible in the main memory.

Daraus ergibt sich folgende Funktionsteilung des Pufferspeichers 3 und des Hauptspeichers 4: In den Pufferspeicher 3 werden mit einem Takt, welcher von den Eingangssignalen abgeleitet wird die digitalisierten Eingangssignale eingeschrieben und mit einem Takt, welcher vom Bezugssignal abgeleitet ist, ausgelesen. Der Pufferspeicher übernimmt somit die Aufgabe, Frequenzunterschiede zwischen dem Eingangs- und dem Bezugssignal auszugleichen. Seine Kapazität beträgt nur wenige Bildpunkte.This results in the following division of functions of the buffer memory 3 and of the main memory 4: The digitized input signals are written into the buffer memory 3 with a clock which is derived from the input signals and read out with a clock which is derived from the reference signal. The buffer memory therefore takes on the task of compensating for frequency differences between the input signal and the reference signal. Its capacity is only a few pixels.

Der Hauptspeicher arbeitet mit einem Takt, welcher von den Bezugssignalen abgeleitet ist. Hierbei hat es sich - wie auch beim Pufferspeicher - als günstig erwiesen, die dreifache Farbträgerfrequenz anzuwenden. Jedem der Speicher ist eine Steuereinheit zugeordnet, welche beim Pufferspeicher 3 die Puffersteuerung 10 und beim Hauptspeicher 4 der Adressengenerator 11 ist.The main memory works with a clock which is derived from the reference signals. As with buffer storage, it has proven to be advantageous to use three times the color carrier frequency. A control unit is assigned to each of the memories, which is the buffer controller 10 in the buffer memory 3 and the address generator 11 in the main memory 4 .

Sowohl beim Einschreiben als auch beim Lesen ist eine Definition des Bildanfangs erforderlich. Hierzu werden aus der in der Schaltung 1 abgetrennten Synchronisierinformation in einem Separator 7 H-, 2 H-, V- und 2 V-Impulse gewonnen. Ferner ist ein Generator 8 vorgesehen, welcher aus der bei 1 abgetrennten Synchronisierinformation den Farbträger und Impulse mit dreifacher Farbträgerfrequenz ableitet. Die Impulse mit dreifacher Farbträgerfrequenz werden einerseits dem A/D-Wandler 2 und andererseits der Puffersteuerung 10 zugeführt. Sie dienen dort einerseits zur Abtastung des analogen Farbfernsehsignals und andererseits als Einschreibimpulse in den Pufferspeicher. Zur Bestimmung des Bildumfangs wird in der Schaltung 9 ein sogenannter V-Start-Impuls V _ES erzeugt, was im Zusammenhang mit Fig. 4 näher beschrieben ist. Der Impuls V _ES wird der Puffersteuerung 10 und einem im Zusammenhang mit Fig. 3 näher beschriebenen Halbbild-Komparator 12 zugeführt. In ähnlicher Weise wie aus dem Eingangssignal mit Hilfe der Schaltungen 7, 8 werden aus dem Bezugssignal mit Hilfe der Schaltung 14 und 15 die entsprechenden Synchronisiersignale bzw. der Abtasttakt mit dreifacher Farbträgerfrequenz abgeleitet. Auch hier ist wieder ein V-Start- Zähler 13 vorgesehen, welcher einen V-Start-Impuls V _AS erzeugt, welcher mit dem Bezugssignal verkoppelt ist. Der Impuls V _AS wird dem Adressengenerator 11 und dem Halbbild-Komparator 12 zugeführt.A definition of the beginning of the image is required for both writing and reading. For this purpose, 7 H, 2 H, V and 2 V pulses are obtained from the synchronization information separated in circuit 1 in a separator. Furthermore, a generator 8 is provided, which derives the color carrier and pulses at three times the color carrier frequency from the synchronization information separated at 1 . The pulses with three times the color carrier frequency are supplied on the one hand to the A / D converter 2 and on the other hand to the buffer control 10 . There they serve on the one hand for sampling the analog color television signal and on the other hand as write-in pulses in the buffer memory. To determine the image size, a so-called V-start pulse V _{ES is} generated in the circuit 9 , which is described in more detail in connection with FIG. 4. The pulse V _ES is fed to the buffer control 10 and a field comparator 12 described in more detail in connection with FIG. 3. In a similar way as from the input signal with the aid of the circuits 7, 8 , the corresponding synchronization signals or the sampling clock with three times the color carrier frequency are derived from the reference signal with the aid of the circuits 14 and 15 . Here too, a V-start counter 13 is provided, which generates a V-start pulse V _AS , which is coupled to the reference signal. The pulse V _AS is supplied to the address generator 11 and the field comparator 12 .

Der Adressengenerator besteht im wesentlichen in an sich bekannter Weise aus je einem Zähler für die Einschreib- und Ausleseadressen. Die Zähler werden von den Impulsen V _ES und V _AS gestartet und mit dem aus dem Bezugssignal abgeleiteten Taktsignal mit dreifacher Farbträgerfrequenz getaktet.The address generator essentially consists, in a manner known per se, of one counter each for the write-in and read-out addresses. The counters are started by the pulses V _ES and V _AS and clocked at three times the color carrier frequency with the clock signal derived from the reference signal.

Der Hauptspeicher 4 kann in an sich bekannter digitaler Technik aufgebaut sein und hat eine Kapazität von etwa 2.1 Mbit.The main memory 4 can be constructed using known digital technology and has a capacity of approximately 2.1 Mbit.

Die aus dem Hauptspeicher 4 ausgelesenen digitalen Signale werden im D/A-Wandler 5 in analoge Signale umgewandelt. Im Ausgangsprozessor 6 werden die Signale H- und V-frequent ausgetastet und mit einem neuen Farbsynchronsignal versehen und stehen dann am Ausgang 23 synchron zum Bezugssignal zur Verfügung.The digital signals read from the main memory 4 are converted into analog signals in the D / A converter 5 . In the output processor 6 , the signals H- and V-frequent are blanked out and provided with a new color synchronization signal and are then available at the output 23 in synchronism with the reference signal.

Fig. 2 zeigt ein Blockschaltbild des in Fig. 1 lediglich als Funktionseinheiten angedeuteten Pufferspeichers 3 und der Puffersteuerung 10. Der eigentliche Speicher des Pufferspeichers 3 besteht aus einem sogenannten First-In-First-Out (FIFO-)Puffer 32. Dieser hat die Eigenschaft, daß Signale, welche mit einem ersten Takt eingeschrieben wurden, unabhängig davon mit einem zweiten Takt in der gleichen Reihenfolge ausgelesen werden können, wobei lediglich vorausgesetzt wird, daß beim Auslesen bereits Eingangsdaten vorhanden sind und die Kapazität des Speichers Unterschieden des Eingangs- und Ausgangsdatenflusses angemessen ist. Dem FIFO-Puffer 32 ist jeweils ein Eingangsregister 31 und ein Ausgangsregister 33 vor- bzw. nachgeschaltet. Die digitalen Videosignale liegen in Paralleldarstellung an. Der Pufferspeicher 3 wird nun von einer Puffersteuerung 10 gesteuert. Zum Einschreiben werden bei 105 Taktimpulse mit dreifacher Farbträgerfrequenz zugeführt. Diese takten einerseits das Eingangsregister 31 und andererseits den Einschreibtakt des FIFO-Puffers 32. Am Eingang 106 liegt der Eingangs-Start-Impuls V _ES an. Er wird dem Rücksetzeingang des FIFO-Puffers 32 zugeführt. Damit wird erreicht, daß der FIFO-Puffer 32 zu Beginn eines jeden Teilbildes einen definierten Ausgangszustand aufweist. Ferner wird der Impuls V _ES einer aus den D-Flip- Flops 101 und 102 und dem Schieberegister 103 bestehenden Verzögerungsleitung zugeführt, nämlich dem Takteingang des D-Flip-Flops 101. Dadurch wird der invertierende Ausgang, der dem Gatter 104 und Einschreibadressenzähler in 11 zugeführt wird, in den LOW-Zustand gebracht. Der nichtinvertierende Ausgang von 101 wird am D-Eingang des D-Flip-Flops 102 von einem bei 109 zugeführten Adressentaktimpuls abgefragt, und somit in dessen Taktraster gebracht. Der invertierende Ausgang von 102 wird in dem nachgeschalteten Schieberegister 103 weiter verzögert, der Ausgang von 103 setzt das D-Flip-Flop 101 wieder in seinen Ruhezustand zurück, d. h. das Gatter 104 leitet den bei 108 anliegenden Ausgangstakt, welcher der dreifachen Farbträgerfrequenz des Bezugssignals entspricht, zum FIFO 32, und der Einschreibadressenzähler in 11 (Fig. 1) beginnt mit der Adressenerzeugung. FIG. 2 shows a block diagram of the buffer memory 3 and the buffer control 10 indicated only as functional units in FIG. 1. The actual memory of the buffer memory 3 consists of a so-called first-in-first-out (FIFO) buffer 32. This has the property that signals which have been written in with a first clock pulse can be read out independently of this with a second clock pulse in the same order, with the only requirement being that input data are already available when reading out and that the capacity of the memory adequately differentiates the input and output data flow is. An input register 31 and an output register 33 are connected upstream or downstream of the FIFO buffer 32 . The digital video signals are present in parallel. The buffer memory 3 is now controlled by a buffer controller 10 . For registration, 105 clock pulses are supplied at three times the color carrier frequency. These clock on the one hand the input register 31 and on the other hand the write clock of the FIFO buffer 32. The input start pulse V _{ES is present} at the input 106 . It is fed to the reset input of the FIFO buffer 32 . This ensures that the FIFO buffer 32 has a defined initial state at the beginning of each field. Further, the pulse V _ES is supplied to a group consisting of the D flip-flops 101 and 102 and the shift register 103 delay line, namely, the clock input of the D flip-flop 101. This causes the inverting output of the gate 104 and Einschreibadressenzähler in 11 is brought into the LOW state. The non-inverting output of 101 is queried at the D input of the D flip-flop 102 by an address clock pulse supplied at 109 , and is thus brought into its clock pattern. The inverting output of 102 is further delayed in the downstream shift register 103 , the output of 103 resets the D flip-flop 101 to its idle state again, ie the gate 104 conducts the output clock present at 108 , which corresponds to three times the color carrier frequency of the reference signal to FIFO 32, and the write-in address counter in 11 ( Fig. 1) begins address generation.

Hierdurch wird erreicht, daß das Auslesen aus dem FIFO- Puffer 32 gegenüber dem Einschreiben derart verzögert wird, daß zu Beginn eines jeden Halbbildes der FIFO- Puffer 32 halb gefüllt ist, so daß Frequenzänderungen in beiden Richtungen während des anschließenden Halbbildes ausgeglichen werden können. Über das Ausgangsregister 33 werden schließlich die nunmehr im Taktraster des Bezugssignals liegenden Datenbits dem Hauptspeicher 4 zugeführt.It is hereby achieved that the reading out of the FIFO buffer 32 is delayed compared to the writing in such a way that the FIFO buffer 32 is half full at the beginning of each field, so that frequency changes in both directions can be compensated for during the subsequent field. Finally, the data bits now in the clock pattern of the reference signal are fed to the main memory 4 via the output register 33 .

Bevor auf die spezielle Funktion des in Fig. 3b als Blockschaltbild dargestellten Halbbildkomparators 12 eingegangen wird, werden folgende grundsätzliche Erläuterungen vorangestellt: Wegen der Verkoppelung der Farbträgerfrequenz mit der Horizonal- bzw. Vertikalfrequenz beim PAL-Farbfernsehsystem ergibt sich, daß erst alle vier Vollbilder bzw. alle acht Halbbilder sich die Phasen- und Schaltphasenbeziehung zwischen dem Farbträger und der Bildfrequenz wiederholt. Um ein Synchronisiersystem der beschriebenen Art ohne Demodulation und anschließender Remodulation des Farbartsignals zu verwirklichen, wäre eine Verzögerungsleitung mit einer Maximallänge von 160 Millisekunden (8 Halbbilder) notwendig.Before going into the special function of the field comparator 12 shown as a block diagram in FIG. 3b, the following basic explanations are given: Because of the coupling of the color carrier frequency with the horizontal or vertical frequency in the PAL color television system, it follows that only all four frames or every eight fields the phase and switching phase relationship between the color carrier and the frame rate is repeated. In order to implement a synchronization system of the type described without demodulation and subsequent remodulation of the chrominance signal, a delay line with a maximum length of 160 milliseconds (8 fields) would be necessary.

Wie eingangs erwähnt, wurde aus Kostengründen jedoch die Kapazität des Hauptspeichers 4 auf ein Halbbild beschränkt. Um hierbei die Zuordnung von Farbträgerphase und PAL-Schaltphase zur Teilbildsequenz des Bezugssignals richtigzustellen, wird der Bildinhalt zum Synchronisationsrahmen horizontal um 180° Farbträgerphase und vertikal bis zu zwei geometrische Zeilen verschoben. Dabei ist diese Verschiebung abhängig von der sogenannten Halbbild-Differenz zwischen Eingangs- und Referenzsignal.As mentioned at the beginning, however, the capacity of the main memory 4 was limited to one field for reasons of cost. In order to correctly assign the color carrier phase and PAL switching phase to the field sequence of the reference signal, the image content is shifted horizontally by 180 ° color carrier phase and vertically up to two geometric lines to the synchronization frame. This shift is dependent on the so-called field difference between the input and reference signals.

Wird beispielsweise der Bildinhalt eines dritten Halbbildes des Eingangssignals um wenige Millisekunden verzögert als Bildinhalt eines zweiten Halbbildes (entsprechendes Bezugssignal) synchron ausgegeben, so ist die Halbbild-Differenz 3 - 2 = 1. Im darauffolgenden Halbbild wird aus einem vierten Halbbild ein drittes usw. Die Halbbild-Differenz bleibt konstant so lange, bis der Speicher als gesteuerte Verzögerungsleitung betrachtet leer wird oder überläuft. Dann ändert sich die Teilbild- Differenz um 1.For example, the image content of a third field of the input signal delayed by a few milliseconds as the image content of a second field (corresponding Reference signal) is output synchronously, so the Field difference 3 - 2 = 1. In the following field a fourth field becomes a third, etc. The field difference remains constant until the memory is considered a controlled delay line becomes empty or overflows. Then the drawing file changes Difference by 1.

Diese Vorgänge werden anhand des in Fig. 2a dargestellten Diagramms erläutert. In den Rechtecken ist jeweils die Halbbild-Differenz angegeben, welche sich aus der Phasenlage der Eingangssignale zu dem Bezugssignal ergibt, sowie die sich daraus ergebende vertikale Verschiebung zwischen Eingangs- und Ausgangssignal. Hierbei bedeutet ein Pfeil nach oben, daß das Bild nach oben verschoben ist bzw. ein Pfeil nach unten eine Verschiebung nach unten. Beim Übergang von einem zu einem anderen statischen Zustand ändert sich diese statische Verschiebung um jeweils eine Zeile nach oben oder unten, wobei der Drehsinn durch den Betrag der Frequenzabweichung gegeben ist. Lediglich beim Übergang von einer Halbbilddifferenz von 2 mit einer Verschiebung von zwei Zeilen nach oben zu der gleichen Halbbild-Differenz bei einer Verschiebung von zwei Zeilen nach unten ergibt sich ein vertikaler Sprung des Bildes um vier geometrische Zeilen nach oben bzw. unten. Da jedoch die Frequenzabweichungen wie eingangs erwähnt äußerst gering sind, treten in der Praxis Sprünge um eine Zeile innerhalb von mehreren Stunden einmal auf, Sprünge um vier Zeilen noch wesentlich seltener.These processes are explained using the diagram shown in FIG. 2a. In the rectangles, the field difference is given, which results from the phase relationship of the input signals to the reference signal, and the resulting vertical shift between the input and output signals. Here, an up arrow means that the image is shifted up or an arrow down means a shift down. When changing from one static state to another, this static shift changes one line up or down, the direction of rotation being given by the amount of the frequency deviation. Only when moving from a field difference of 2 with a shift of two lines up to the same field difference with a shift of two lines does the image jump vertically by four geometric lines up or down. However, since the frequency deviations are extremely small, as mentioned at the beginning, in practice jumps by one line occur once within several hours, jumps by four lines even more rarely.

Diese vertikale Verschiebung wird durch eine entsprechende Steuerung des Auslesens aus dem Hauptspeicher 4 erreicht, wozu ein Halbbildkomparator 12 (Fig. 1 und 3b) vorgesehen ist, welcher den V _AS -Zähler 13 entsprechend steuert.This vertical displacement is achieved by appropriate control of the reading from the main memory 4, for which purpose a Halbbildkomparator 12 (Figure 1 and 3b.) Are provided, wherein the V _AS - controls counter 13 accordingly.

Dem in Fig. 3b dargestellten Halbbildkomparator werden vom V-Start-Zähler 9 2 V- und 4 V-Impulse zugeführt. Ferner wird von dem Adressengenerator 11 (Fig. 1) ein Kennimpuls erzeugt und dem Halbbildkomparator 12 zugeführt, welcher jeweils in der Mitte des Halbbildes auftritt. Schließlich werden vom V-Start-Zähler 13 V-, 2 V- und 4 V-Impulse zugeführt. Das Register 121 hat die Aufgabe, die Halbbild-Kennimpulse von der V-Start-Zählerschaltung 9 in dem Moment abzufragen, in dem auch die Halbbildimpulse des V-Start-Zählers 13 auftreten. Somit kann die aktuelle Halbbild-Differenz vor Beginn eines neuen auslesenden Halbbildes rechtzeitig ermittelt werden. Sämtliche anliegenden Impulse werden einer Verknüpfungslogik 122, die am einfachsten durch ein sogenanntes PROM realisert werden kann, zugeführt. An den Ausgängen 123 und 124 stehen dann entsprechende logische Signale, welche die Halbbild-Differenz kennzeichnen, zur Weiterleitung an den V-Start-Zähler 13 zur Verfügung. Dieser kann dadurch wiederum den Impuls V _AS zu einer Zeit abgeben, zu der in bezug auf die Schaltphase des Farbsignales mit dem Bezugssignal übereinstimmende Signale aus dem Hauptspeicher 4 (Fig. 1) entnommen werden können. Einzelheiten hierzu sind im Zusammenhang mit dem V _AS - Zähler, welcher in Fig. 4 dargestellt ist, erläutert.The field comparator shown in FIG. 3b is supplied with 2 V and 4 V pulses by the V start counter 9 . Furthermore, a characteristic pulse is generated by the address generator 11 ( FIG. 1) and fed to the field comparator 12 , which occurs in the middle of the field. Finally, the V-start counter supplies 13 V, 2 V and 4 V pulses. The register 121 has the task of interrogating the field identification pulses from the V-start counter circuit 9 at the moment when the field pulses of the V-start counter 13 also occur. The current field difference can thus be determined in good time before the start of a new field to be read out. All applied pulses are fed to a logic logic 122, which can be implemented most simply by a so-called PROM. Corresponding logic signals, which characterize the field difference, are then available at the outputs 123 and 124 for forwarding to the V-start counter 13 . This in turn can thereby emit the pulse V _AS at a time at which signals which correspond to the reference signal in relation to the switching phase of the color signal can be taken from the main memory 4 ( FIG. 1). Details are in connection with the V _AS - explains counter which is shown in Fig. 4.

Eine Schaltung zur Festlegung eines vertikalfrequenten Startimpulses ist für einen digitalen Bildspeicher bereits in der Druckschrift DE 26 45 017 B2 beschrieben. Bei einem Synchronisiersystem besteht jedoch zusätzlich die Aufgabe, daß der vertikalfrequente Startimpuls in bezug auf die Farbträgerfrequenz zeitlich genau definiert sein muß. Dazu ist es notwendig, die Anzahl der Farbträgerperioden pro Teilbild genau festzulegen, um beim Einschreiben und Auslesen der Videodaten in und aus dem Hauptspeicher gleiche Verhältnisse zu haben. Da der Beginn der Adressierung stets mit dem Beginn ganzer Zeilen geschieht, wird für das Synchronisiersystem zweckmäßigerweise das Vollbild in zwei Halbbilder zerlegt, wobei das eine 312 und das andere 313 Zeilen enthält. Um eine möglichst nahe Anlehnung an den tatsächlichen Zeilenbeginn (durch die Flanke des Synchronimpulses festgelegt) zu erhalten, kommt man beim PAL-Signal zu folgender Halbbildfolge:A circuit for establishing a vertical frequency Start pulse is already for a digital image memory described in the document DE 26 45 017 B2. However, in the case of a synchronization system the task that the vertical frequency start pulse in with respect to the color carrier frequency precisely defined in time have to be. To do this, it is necessary to determine the number of ink carrier periods to be precisely defined per drawing file in order to Write and read the video data in and out of the Main memory to have the same conditions. Since the beginning addressing always with the beginning of whole lines happens, is convenient for the synchronization system the full screen divided into two fields, where one containing 312 and the other 313 lines. To one as close as possible to the actual beginning of the line (determined by the edge of the sync pulse) to get, one comes to the following with the PAL signal Field sequence:

Der Vorteil dieser genauen Festlegung des Impulses V _AS ist die feste Zuordnung der Farbträgerphase des Videosignals zu den Adressen und damit Speicherplätzen. Beim Auslesen des Signals muß also bei Verwendung eines äquivalenten V _AS -Impulses keine Sorge bezüglich der Farbträgerphase getragen werden, sie ist automatisch stets richtig.The advantage of this precise definition of the pulse V _AS is the fixed assignment of the color carrier phase of the video signal to the addresses and thus memory locations. When reading out the signal of an equivalent V _AS must therefore using - pulse of the burst phase are carried no concern about, it is automatically always right.

Fig. 4 zeigt ein Blockschaltbild des V _AS -Zählers 13. Über die Eingänge 139 und 140 werden die aus der Schaltung 15 (Fig. 1) kommenden horizontal- und vertikalfrequenten Impulse H bzw. V einem D-Flip-Flop 131 zugeführt. Damit wird ein vertikalfrequenter Impuls gewonnen, der sich nur zum Beginn von Zeilen ändern kann, das heißt, daß zwei aufeinanderfolgende positive Flanken dieses Impulses einmal 312 und das andere Mal 313 Zeilen Abstand haben. An den parallelen Ausgängen des Schieberegisters 132, welches mit horizontalfrequenten Impulsen getaktet wird, stehen zum Beginn jedes Teilbildes jeweils in bestimmten aufeinanderfolgenden Zeilen diese Impulse zur Verfügung. Ein Multiplexer 133 wählt gesteuert von dem Halbbildkomparator 12 (Fig. 1) einen dieser Impulse aus, in der Regel von Halbbild zu Halbbild einen anderen, je nach Halbbilddifferenz und momentaner Halbbildnummer des Bezugssignals. In der Zählschaltung 9 (Fig. 1) sind diese Steuereingänge fest eingestellt; beispielsweise liefert dann der Ausgang des Multiplexers 133 immer zu Beginn der 4. und 317. Zeile eine positive Flanke. Fig. 4 is a block diagram of the V _AS shows - counter 13. Via the inputs 139 and 140 are supplied to horizontal and vertical rate pulses coming H and V a D flip-flop 131 from the circuit 15 (FIG. 1). A vertical frequency pulse is thus obtained which can only change at the beginning of lines, that is to say that two successive positive edges of this pulse have a distance of 312 and the other 313 lines. At the parallel outputs of the shift register 132, which is clocked with horizontal-frequency pulses, these pulses are available in certain successive lines at the beginning of each field. A multiplexer 133 , controlled by the field comparator 12 ( FIG. 1), selects one of these pulses, usually from field to field, depending on the field difference and the current field number of the reference signal. In the counter circuit 9 ( Fig. 1) these control inputs are fixed; for example, the output of the multiplexer 133 then always provides a positive edge at the beginning of the 4th and 317th lines.

Die D-Flip-Flops 134 und 135 bilden aus dieser positiven Flanke einen Impuls mit der Länge einer Farbträgerperiode und zwingen somit den vertikalfrequenten Impuls auch noch in das Taktraster der Farbträgerfrequenz. Der so erzeugte Impuls wird zum Synchronisieren des Zählers 137 verwendet.The D flip-flops 134 and 135 form a pulse with the length of one color carrier period from this positive edge and thus force the vertical frequency pulse into the clock pattern of the color carrier frequency. The pulse thus generated is used to synchronize the counter 137 .

Der Zähler 137 ist als Ringzähler ausgebildet und zählt entsprechend der oben dargestellten Tabelle von sich aus abwechselnd 88 814 und 88 531 bzw. 88 530 Farbträgerperioden aus, gesteuert von Halbbildkennimpulsen (PAL 8-V-Sequenz). Mit Hilfe der Verknüpfungsschaltung 138 wird ein Fensterimpuls erzeugt und zwar immer zu demjenigen Zeitpunkt, zu dem der Zähler seinen Durchlauf von neuem beginnt. Liegt der Impuls am Ausgang des D-Flip-Flops 135 innerhalb dieses Fensters, so wird er durch das Gatter 136 unterdrückt. Der Zähler 137 läuft dann bereits synchron. Liegt der am Ausgang des D-Flip- Flops 135 anliegende Impuls außerhalb des Fensters, so wird am Ausgang des Gatters 136 ein Ladeimpuls anstehen, der den Zähler 137 wieder synchronisiert - beispielsweise beim Einlaufen der gesamten Schaltung. The counter 137 is designed as a ring counter and, according to the table shown above, alternately counts 88 814 and 88 531 or 88 530 color carrier periods, controlled by field identification pulses (PAL 8-V sequence). With the aid of the logic circuit 138 , a window pulse is generated and always at the point in time at which the counter begins its run again. If the pulse at the output of the D flip-flop 135 lies within this window, it is suppressed by the gate 136 . The counter 137 is then already running synchronously. If the pulse present at the output of the D flip-flop 135 is outside the window, then a charge pulse will be present at the output of the gate 136 , which will synchronize the counter 137 again - for example when the entire circuit comes in.

Der Ringzähler 137 gibt nach jedem Durchlauf einen Übertragsimpuls ab, der als V _AS -Impuls dem Adressenzähler in dem Adressengenerator 11 zugeführt wird. Der Impuls V _ES , welcher in ähnlicher Weise in der Zählerschaltung 9 entsteht, wird an die Puffersteuerung 10 geleitet.The ring counter 137 is after each run from a carry pulse as V _AS - pulse is supplied to the address counter in the address generator. 11 The pulse V _ES , which arises in a similar manner in the counter circuit 9 , is passed to the buffer controller 10 .

Bei der Anordnung nach Fig. 1 wird der Einschreibtakt aus dem Farbhilfsträger der Eingangssignale erzeugt. Für den Fall, daß Schwarzweißfernsehsignale als Eingangssignale einem erfindungsgemäßen System zugeführt werden, kann mit einer Anordnung nach Fig. 5 ein Signal mit dreifacher Farbträgerfrequenz - und damit der Einschreibtakt - in einfacher Weise gewonnen werden. Hierzu werden horizontalfrequente Impulse einem Phasenkomparator 151 zugeführt. Dieser Phasenkomparator 151 erzeugt in Abhängigkeit von der Phasendifferenz zwischen den Impulsen H und den Impulsen H′ eine Steuerspannung, welche über einen Regelverstärker 152 einem steuerbaren Oszillator 153 zugeführt wird. Der steuerbare Oszillator 153 erzeugt ein Signal mit dreifacher Farbträgerfrequenz.In the arrangement according to FIG. 1, the write-in clock is generated from the color subcarrier of the input signals. In the event that black-and-white television signals are fed as input signals to a system according to the invention, an arrangement according to FIG. 5 can be used to obtain a signal with a triple color carrier frequency - and thus the registration clock - in a simple manner. For this purpose, horizontal frequency pulses are fed to a phase comparator 151 . This phase comparator 151 generates a control voltage as a function of the phase difference between the pulses H and the pulses H ' , which is fed to a controllable oscillator 153 via a control amplifier 152 . The controllable oscillator 153 generates a signal with three times the color carrier frequency.

Entsprechend der PAL-Norm ist das Verhältnis zwischen Horizontalfrequenz und dreifacher Farbträgerfrequenz 1 : 851,2548. Zur Gewinnung des Impulses H′ müßten also entsprechend viele Perioden der dreifachen Farbträgerfrequenz ausgezählt werden. Dieses Verhältnis wird dadurch angenähert, daß der Zähler 154 in einer bestimmten Reihenfolge 851 und 852 Perioden auszählt, und zwar derart, daß bei einer Mittelung über die Zeitdauer von 8 Halbbildern das genaue Verhältnis entsteht. In erster Näherung wird dreimal 851 und einmal 852 gezählt, das ergibt im Mittel 851,25, das heißt den Viertelzeilen- Offset. Diese Vierersequenz wird in bestimmten Abständen durch eine Dreiersequenz 851/851/852 ersetzt. Diese Abstände ergeben sich daraus, daß diese Dreiersequenz 48mal in 8 Halbbildern auftreten muß, um das exakte Verhältnis zu bekommen, das ist im Mittel alle 52,083 Zeilen. Diese Zahl wird wiederum angenähert, indem die 2500 Zeilen von 8 Halbbildern so gleichmäßig wie möglich in 13 × 55 und 35 × 51 Zeilen unterteilt werden.According to the PAL standard, the ratio between horizontal frequency and triple color carrier frequency is 1: 851.2548. In order to obtain the pulse H ' , a corresponding number of periods of three times the color carrier frequency would have to be counted. This ratio is approximated by the counter 154 counting 851 and 852 periods in a specific order, in such a way that the exact ratio is obtained when averaging over the period of 8 fields. In a first approximation, 851 and 852 are counted three times, which gives an average of 851.25, that is, the quarter-line offset. This sequence of four is replaced at certain intervals by a sequence of three 851/851/852. These distances result from the fact that this sequence of three must occur 48 times in 8 fields in order to get the exact ratio, that is on average every 52,083 lines. This number is again approximated by dividing the 2500 lines of 8 fields as evenly as possible into 13 × 55 and 35 × 51 lines.

In den genannten 51 Zeilen sind dann 12mal die o. g. Vierersequenzen und einmal die o. g. Dreiersequenz enthalten, während 55 Zeilen 13mal eine Vierersequenz und einmal eine Dreiersequenz umfassen. Die Aufteilung der 13 × 55 Zeilen auf die 8 Halbbilder erfolgt im folgenden Rhythmus dieser 51- bzw. 55-Zeilengruppen:In the 51 lines mentioned there are 12 times the above. Quad sequences and once the above. Contain three sequence, during 55 lines 13 times a sequence of four and once include a sequence of three. The division of the 13 × 55 lines on the 8 fields follows Rhythm of these 51 or 55 line groups:

Die Steuerung des Zählers 154, welcher in der beschriebenen Reihenfolge durch 851 oder durch 852 teilt, erfolgt durch weitere Zähler 155, 156, 157, 158. Abgesehen vom Zähler 158 verfügen diese Zähler über Steuereingänge, mit deren Hilfe das durch die Zähler bewirkte Teilergebnis einstellbar ist. Solche Zähler sind beispielsweise im application report der Firma Texas Instruments SN74 LS161 beschrieben. Der Ausgang des Zählers 154 ist einerseits mit einem Eingang des Phasenkomparators 151 und andererseits mit den Zähleingängen der Zähler 155 und 156 verbunden. Der Zähler 155 kann in Abhängigkeit von einem bei 159 zugeführten Steuersignal bei 51 oder bei 55 zurückgesetzt werden, wonach er am Ausgang 160 ein Ausgangssignal abgibt, dessen Frequenz gegenüber dem Eingangssignal durch 51 bzw. 52 geteilt ist. Dieses Ausgangssignal wird dem Steuereingang des Zählers 156 zugeführt, welcher ebenfalls als Zählimpuls das Ausgangssignal H′ des Zählers 154 erhält. Das Ausgangssignal des Zählers 156, welcher in Abhängigkeit von der Steuerspannung bis 4 oder bis 3 zählt, wird einem Steuereingang 161 des Zählers 154 zugeführt. Dadurch wird erreicht, daß der Zähler 154 jeweils dreimal bis 151 und einmal bis 852 zählt, solange der Zähler 155 noch nicht bis 51 oder 55 gezählt hat. Hat der Zähler 155 eines dieser Ergebnisse erreicht, wird der Zähler 156 umgeschaltet, so daß der Zähler 154 während der folgenden drei Zeilen nur zweimal bis 851 und einmal bis 852 zählt.Counter 154, which divides in the order described by 851 or by 852, is controlled by further counters 155, 156, 157, 158. Apart from counter 158 , these counters have control inputs with the aid of which the partial result brought about by the counters can be set is. Such counters are described, for example, in the Texas Instruments SN74 LS161 application report. The output of the counter 154 is connected on the one hand to an input of the phase comparator 151 and on the other hand to the counter inputs of the counters 155 and 156 . The counter 155 can be reset as a function of a control signal supplied at 159 at 51 or at 55 , after which it outputs an output signal at the output 160 , the frequency of which is divided by 51 or 52 compared to the input signal. This output signal is fed to the control input of the counter 156 , which also receives the output signal H 'of the counter 154 as a counting pulse. The output signal of the counter 156, which counts up to 4 or up to 3 depending on the control voltage, is fed to a control input 161 of the counter 154 . It is thereby achieved that the counter 154 counts three times to 151 and once to 852, as long as the counter 155 has not yet counted to 51 or 55. If the counter 155 has reached one of these results, the counter 156 is switched over so that the counter 154 counts only twice to 851 and once to 852 during the following three lines.

Zur Steuerung des Zählers 155 wird dessen Ausgangssignal einem weiteren Zähler 157 zugeführt, der mit Hilfe eines bei 162 zugeführten Steuersignals von 4 auf 3 umgeschaltet werden kann. Das Ausgangssignal des Zählers 157 wird einerseits einem Teiler 158 und andererseits dem Steuereingang 159 des Zählers 155 zugeführt. Der Zähler 158 zählt jeweils 13 Impulse des Ausgangssignals des Zählers 157 und gibt dann ein Steuersignal an den Zähler 157 ab. Dadurch wird eine etwa gleichmäßige Verteilung der o. g. 1355-Zeilen- und 3551-Zeilen-Pakete über 8 Teilbilder erreicht. Es verbleibt eine Störkomponente von 300 Hz dadurch, daß etwa alle 52 Zeilen die Vierersequenz durch eine Dreiersequenz ersetzt wird. Diese Störkomponente kann jedoch durch einen in an sich bekannter Weise der Phasenvergleichsschaltung nachgeschalteten Tiefpaß (im Regelverstärker 152 enthalten) beseitigt werden. To control the counter 155 , its output signal is fed to a further counter 157 , which can be switched from 4 to 3 with the aid of a control signal supplied at 162 . The output signal of the counter 157 is supplied on the one hand to a divider 158 and on the other hand to the control input 159 of the counter 155 . The counter 158 counts 13 pulses of the output signal of the counter 157 and then outputs a control signal to the counter 157 . This results in an approximately even distribution of the above-mentioned 1355-line and 3551-line packets over 8 fields. An interference component of 300 Hz remains in that the sequence of four is replaced by a sequence of three approximately every 52 lines. This interference component can, however, be eliminated by a low-pass filter (contained in the control amplifier 152 ) which follows the phase comparison circuit in a manner known per se.

Am Ausgang 164 kann ein Signal mit dreifacher Farbträgerfrequenz abgenommen werden. Dieses Signal wird außerdem einem Frequenzteiler 163 zugeführt, an dessen Ausgang ein Signal mit Farbträgerfrequenz zur Verfügung steht.A signal with three times the color carrier frequency can be obtained at output 164 . This signal is also fed to a frequency divider 163 , at the output of which a signal with a color carrier frequency is available.

An sich gewährleistet das erfindungsgemäße System durch Abspeicherung des Farbsynchronsignals der Eingangssignale und durch entsprechende Adressierung, daß das Ausgangssignal bezüglich der Parameter V-Phase, H-Phase, PAL-Schaltphase und Farbträgerphase dem Referenzsignal entspricht. Durch Temperatur- und Alterungsdriften läßt sich jedoch die Farbträger- bzw. Farbsynchronsignalphase in gewissen Grenzen bezüglich des Bezugssignals nicht extakt festhalten.In itself, the system according to the invention ensures Storage of the color burst signal of the input signals and by appropriate addressing that the output signal regarding the parameters V-phase, H-phase, PAL switching phase and color carrier phase of the reference signal corresponds. Due to temperature and aging drifts however, the color carrier or color synchronizing signal phase within certain limits with respect to the reference signal do not hold on exactly.

Um eine möglichst genaue Übereinstimmung der Phasenlage des Farbsynchronsignals des Bezugssignals und der Phasenlage des Farbsynchronsignals der Ausgangssignale des Synchronisiersystems sicherzustellen, wird die Phasenlage des aus dem Bezugssignal gewonnenen Farbträgers und des Abtasttaktes mit dreifacher Farbträgerfrequenz in der Einrichtung 14 im Sinne einer Verringerung dieser Abweichung nachgeregelt.In order to ensure that the phase position of the color synchronizing signal of the reference signal and the phase position of the color synchronizing signal of the output signals of the synchronization system match as closely as possible, the phase position of the color carrier obtained from the reference signal and the sampling clock with three times the color carrier frequency is adjusted in the device 14 in order to reduce this deviation.

Diese Regelung wird anhand von Fig. 6, welche ein Blockschaltbild der Einrichtung 14 darstellt, näher erläutert. Der Schaltung 14 wird bei 170 das Bezugssignal zugeführt, aus dem mit Hilfe eines an sich bekannten Farbträgerregenerators 171 ein Bezugsfarbträger F _B gewonnen wird. Zur Durchführung eventueller Korrekturen wird der Bezugsfarbträger F _B über einen manuell einstellbaren Phasenschieber 172 geleitet. Aus dem Bezugsfarbträger F _B wird in einem an sich bekannten Burst-Generator 173 ein Farbsynchronsignal erzeugt, welches in einem Phasen-Komparator 174 mit der Phase eines im Ausgangsprozessor 6 (Fig. 1) vom Ausgangssignal abgetrennten Farbsynchronsignal verglichen wird. Die somit entstandene Regelspannung wird einem steuerbaren Phasenschieber 175 zugeführt. Der am Ausgang des steuerbaren Phasenschiebers 175 anstehende Farbträger wird dann einerseits direkt und andererseits nach Verdreifachung in der Schaltung 177 zur Steuerung des Synchronisiersystems weitergeleitet. Da durch diese Steuerung wiederum die Phasenlage des Ausgangssignals und damit die Phasenlage des bei 176 der Schaltung 14 zugeführten Farbsynchronsignals beeinflußt wird, ergibt sich eine Regelung der Phasenlage der Ausgangssignale im Sinne einer Verringerung der Phasenunterschiede zwischen dem Farbsynchronsignal des Bezugssignals und dem Farbsynchronsignal des Ausgangssignals.This regulation is explained in more detail with reference to FIG. 6, which represents a block diagram of the device 14 . The circuit 14 is supplied with the reference signal at 170 , from which a reference color carrier F _{B is} obtained with the aid of a color carrier regenerator 171 known per se. To carry out any corrections, the reference color carrier F _{B is passed} through a manually adjustable phase shifter 172 . A color synchronization signal is generated from the reference color carrier F _B in a burst generator 173 known per se, which is compared in a phase comparator 174 with the phase of a color synchronization signal separated from the output signal in the output processor 6 ( FIG. 1). The resulting control voltage is fed to a controllable phase shifter 175 . The ink carrier present at the output of the controllable phase shifter 175 is then passed on, on the one hand, directly and, on the other hand, after tripling in the circuit 177 for controlling the synchronization system. Again, since the phase of the output signal and hence the phase position of being influenced 14 supplied burst signal for 176 of the circuit by this control results in a regulation of the phase position of the output signals in the sense of a reduction of the phase differences between the color burst signal of the reference signal and the color burst signal of the output signal.

Wie bereits erwähnt, ist für manche Halbbilddifferenzen eine horizontale Verschiebung des aus dem Hauptspeicher 4 (Fig. 1) auszulesenden Signals um ±180° der Farbträgerperiode erforderlich. Dieses erfolgt selbsttätig durch die im Zusammenhang mit Fig. 6 beschriebene Regelung der Phasenlage der Taktsignale.As already mentioned, a horizontal shift of the signal to be read from the main memory 4 ( FIG. 1) by ± 180 ° of the color carrier period is required for some field differences. This takes place automatically through the regulation of the phase position of the clock signals described in connection with FIG. 6.

Da die Ausgangssignale je nach Halbbilddifferenz in bezug auf den Synchronisationsrahmen horizontal um ±180° der Farbträgerperiode und vertikal um bis zu ± zwei geometrische Zeilen verschoben sind, ist es erforderlich, horizontale und vertikale Austastlücken zu regenerieren. Dazu werden in der Impulsschaltung 15 (Fig. 1) aus dem Bezugssignal entsprechende Austastsignale A gewonnen und dem Ausgangsprozessor 6 zugeführt. Außerdem wird ein Farbsynchronsignal in die Ausgangssignale eingetastet, wozu das aus dem Bezugssignal mit Hilfe des Farbträgerregenerators 171 der Phasenschieberschaltung 120 und dem Burst-Generator 173 gewonnene Farbsynchronsignal über den Ausgang 178 (Fig. 6) dem Ausgangsprozessor 6 (Fig. 1) zugeführt wird.Since the output signals are shifted horizontally by ± 180 ° of the ink carrier period and vertically by up to ± two geometric lines, depending on the field difference with respect to the synchronization frame, it is necessary to regenerate horizontal and vertical blanking gaps. For this purpose, corresponding blanking signals A are obtained from the reference signal in the pulse circuit 15 ( FIG. 1) and fed to the output processor 6 . In addition, a color synchronizing signal is keyed into the output signals, for which purpose the color synchronizing signal obtained from the reference signal with the aid of the color carrier regenerator 171, the phase shifter circuit 120 and the burst generator 173 is fed via the output 178 ( FIG. 6) to the output processor 6 ( FIG. 1).

Claims

1. System for synchronizing television signals, in which non-synchronous television signals are adapted in terms of their frequency and phase position to a reference television signal,
with an A / D converter for A / D conversion of a non-synchronous television signal,
with a digital field memory,
with a buffer memory between the A / D converter and the field memory,
with a D / A converter connected to the field memory,
with a first input circuit for separating synchronous signals from the non-synchronous television signal,
with a first clock generator for deriving a first clock signal from the non-synchronous television signal,
with a second input circuit for separating synchronous signals from the reference television signal,
with a second clock signal generator for deriving a second clock signal from the reference television signal,
with an address generator for generating address signals and
with a comparator for comparing vertical synchronizing signals of the non-synchronous television signal and the reference television signal,
characterized,
that with the aid of the first buffer memory ( 3 ) frequency differences between the synchronizing signals of the non-synchronous television signal and the reference television signal are compensated and
that with the help of the digital field memory ( 4 ) phase differences between the synchronizing signals of the non-synchronous television signal and the reference television signal are compensated.

2. System according to claim 1, characterized in that a signal derived from the non-synchronous television signal vertical rate start signal (V _ES) the write-in and read-out operation controls of the buffer memory (3) and that a signal derived from the reference television signal vertical rate start signal (V _AS) the read-out operation of the Field memory ( 4 ) controls.

3. System according to claim 2, characterized by digital storage elements ( 3, 31, 32, 33 ) which are connected to one another and are controlled in such a way that the information written into them can be read out in the same order but at a selectable point in time, wherein the first clock signal writes the information, a third clock signal derived from the reference television signal controls the readout process and the digital storage elements ( 3, 31, 32, 33 ) are reset at the beginning of each field of the non-synchronous television signal, and thereafter the supply of read pulses of the third clock signal is omitted until the digital memory elements ( 3, 31, 32, 33 ) are approximately half full.

4. System according to claim 2, characterized by a clock signal which is derived from the reference television signal, and controls the reading process of the buffer memory ( 3 ) and the writing and reading process of the field memory ( 4 ).

5. System according to claim 1, characterized by means ( 12 ) for determining the time difference between the non-synchronous television signal and the reference signal, taking into account the relative phase position of the color subcarrier and the switching phase of a difference signal (for PAL), the difference as a whole number of fields is detected, and by means for controlling the readout from the field memory (4) in such a way to be read when there is a time difference of signals from the field memory (4) which with respect to the relative phase position of the color subcarrier, and the switching phase of a color difference signal correspond to the reference television signals and are locally adjacent to the corresponding non-synchronous television signals.

6. System according to claim 5, characterized in that, depending on the output signals of the means ( 12 ) for determining the difference, a time shift of a start signal (V _AS ) which is derived from the reference television signal and controls the reading process of the field memory ( 4 ) .

7. System according to claim 5, characterized in that, depending on the output signals of the means ( 12 ) for determining the time difference, there is a change in the readout addresses of the field memory ( 4 ).

8. System according to claim 1, characterized in that a phase comparator ( 151 ) is provided for generating clock signals with multiple color carrier frequency, the one input horizontal-frequency pulses (H) are supplied and the output via a low-pass filter ( 152 ) with the control input a controllable oscillator ( 153 ) is connected, that the output of the controllable comparator ( 153 ) is connected to the input of a switchable frequency divider, the output of which is connected to the second input of the phase comparator ( 151 ), and that the frequency divider ( 154 ) is switched in this way is seen that the multiple required according to the color television standard is created over several field periods.

9. System according to claim 8, characterized in that the frequency divider ( 154 ) for PAL signals between 851 and 852 is switchable.

10. System according to claim 9, characterized in that a second and third frequency divider are connected to the frequency divider ( 154 ) and that a fourth frequency divider and a fifth frequency divider is connected to the output of the second frequency divider.

11. System according to claim 1, characterized in that the Input signals including the color burst signal be stored that a from the output signals of the Synchronization system separated color burst signal in relation to the phase position with the color burst signal of the Reference television signal is compared and that depending the phase difference of the read clock signals from the phase difference is controlled.