DE3032673A1

DE3032673A1 - PCM PLAYER.

Info

Publication number: DE3032673A1
Application number: DE19803032673
Authority: DE
Inventors: Ken Kohriyama Fukushima Onishi; Minoru Ozaki; Kunimaro Amagasaki Hyogo Tanaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1979-08-30
Filing date: 1980-08-29
Publication date: 1981-03-12
Also published as: GB2057745B; GB2057745A; DE3032673C2; US4423441A

Description

ME-510
(F-1936)ME-510
(F-1936)

MITSUBISHI DENKI KABUSHIKI KAISHA Tokyo, JapanMITSUBISHI DENKI KABUSHIKI KAISHA Tokyo, Japan

PCM-WiedergabegerätPCM playback device

Die Erfindung betrifft ein PCM-Wiedergabegerät zur Wiedergabe einer Magnetbandaufzeichnung, welche Impulscodemodulations signale oder Impulszahlmodulationssignale (codifizierte Tonsignale) enthält. Insbesondere betrifft die Erfindung ein Editionsdetektorverfahren, welches bei der Edition von Daten auf einem Magnetband angewendet wird.The invention relates to a PCM reproducing apparatus for reproducing a magnetic tape recording which pulse code modulation contains signals or pulse number modulation signals (coded audio signals). In particular, the invention relates an edition detection method used when editing data on a magnetic tape.

Fig. 1 zeigt ein herkömmliches PCM-Wiedergabegerät mit einem Analogsignaleingang 1, einem Analog-zu-Digital-Wandler 2, einer Codierschaltung 61, welche die PCM-Signaldaten des Analog-zu-Digital-Wandlers 2 einer Vielzahl von Spulen zuweist unter jeweiliger Hinzufügung eines Codes zur Fehlerermittlung in der jeweiligen Anzahl der PCM-Signale der jeweiligen Spur und mit einer Modulatorschaltung 5 zur Aufzeichnung der PCM-Signale auf dem Magnetband.1 shows a conventional PCM playback device with an analog signal input 1, an analog-to-digital converter 2, a coding circuit 61, which the PCM signal data of the analog-to-digital converter 2 of a plurality of Coils assigns with the addition of a code for error detection in the respective number of PCM signals of the respective track and with a modulator circuit 5 for recording the PCM signals on the magnetic tape.

130011/0813130011/0813

Die Aufzeichnung erfolgt mittels eines Magnetkopfes 6 auf ein Magnetband 7. Zur Wiedergabe ist ein Wiedergabekopf 8 vorgesehen; eine Demodulatorschaltung 9 dient zur Demodulation der Ausgangssignale des Wiedergabekopfes 9 in PCM-Signale. Etwaige Fehler in den wiedergegebenen PCM-Signalen werden durch eine Fehlerdetektorschaltung 10 ermittelt. Ferner ist eine Detektorschaltung 12 zur Ermittlung einer Verbindungs- oder Spleißstelle vorgesehen. Hierbei handelt es sich um einen durch Edition gebildeten Verbindungspunkt, welcher im folgenden als ⁿSpleißpunkt" bezeichnet wird. Schließlich dient ein Parallel-zu-Seriell-Wandler 62 zur Anordnung der PCM-Signale der Vielzahl von Spuren in serielle PCM-Signale mit der gleichen Form, welche auch bei der Aufzeichnung vorlag. Eine Signalverarbeitungsschal tung 26 verbindet die Signale in der Nähe der Spleißstelle ohne jeglichen Pegelsprung, und zwar aufgrund des Signals der Spleißdetektorschaltung 12. Ferner ist eine Speicherschaltung 27 vorgesehen, und der Zeitpunkt des Auslesens der Signale aus der Speichereinrichtung 27 und des Einlesens in die Speichereinrichtung 27 wird durch eine SpeieherSteuerschaltung 28 gesteuert. Taktgeneratorschaltungen 29, 30 dienen in Verbindung mit einem Schwingquarz 31 der Steuerung des PCM-Wiedergabegeräts. Eine Wählschaltung 32 dient der Umschaltung auf einen der beiden Takte der beiden Taktgeneratorschaltungen 29, 30, und zwar aufgrund des Ausgangssignals der Speichersteuerschaltung 28. Eine Servosteuerschaltung 33 dient zur Steuerung des Laufs des Magnetbandes je nach dem durch die Wählschaltung 32 ausgewählten Takt. Das Servosystem umfaßt einen Ausgangsanschluß 34. Schließlich umfaßt die Schaltung eine Digital-zu-Analog-Wandlerschaltung 15 und einen Ausgangsanschluß 16 für das Analogsignal.The recording takes place by means of a magnetic head 6 on a magnetic tape 7. A playback head 8 is provided for playback; a demodulator circuit 9 serves to demodulate the output signals of the playback head 9 into PCM signals. Any errors in the reproduced PCM signals are detected by an error detection circuit 10. Furthermore, a detector circuit 12 is provided for determining a connection or splice point. This is a connection point formed by edition, which is ^{hereinafter referred to as "n} splice point". Finally, a parallel-to-serial converter 62 is used to arrange the PCM signals of the plurality of tracks into serial PCM signals with the same A signal processing circuit 26 connects the signals in the vicinity of the splice without any level jump, based on the signal from the splice detector circuit 12. Furthermore, a memory circuit 27 is provided, and the time of reading out the signals from the The storage device 27 and the reading into the storage device 27 is controlled by a storage control circuit 28. Clock generator circuits 29, 30 are used in conjunction with a quartz oscillator 31 to control the PCM playback device. 30, based on the original code nals of the memory control circuit 28. A servo control circuit 33 serves to control the running of the magnetic tape in accordance with the clock selected by the selection circuit 32. The servo system comprises an output terminal 34. Finally, the circuit comprises a digital-to-analog converter circuit 15 and an output terminal 16 for the analog signal.

Im folgenden soll die Arbeitsweise dieser herkömmlichen Schaltung erläutert werden. Zur Vereinfachung der Diskus-The operation of this conventional circuit will now be explained. To simplify the discussion

130011/0819130011/0819

sion soll angenonunen werden, daß insgesamt vier Spuren vorgesehen sind und daß die Anzahl der Rahmen der PCM-Signale ebenfalls vier beträgt. Die Analogsignale, welche am Eingangsanschluß 1 anstehen, werden durch den Analogzu-Digital-Wandler 2 in PCM-Signale umgewandelt. Die PCM-Signale (i) in Fig. 1 werden in Daten umgewandelt, welche in Fig. 9a gezeigt sind, in der die PCM-Signale b1, b2, zeitlichaigeordnet sind. Diese PCM-Signale werden durch einen Spurzuweiser 61 den einzelnen Spuren zugewiesen. Dabei erfolgt auch eine Codierung des Fehlerdetektorsignals. Ferner wird eine Synchronisiermarkierung (a) hinzugefügt. Das Format des Ausgangssignals (j) ist in Fig. 9b gezeigt, wobei die Fehlerdetektorcodes mit d1, d2, d3, d4 bezeichnet sind. Das Ausgangesignal der Codierschaltung 61 wird durch die Modulierschaltung 5 moduliert, derart, daß eine Aufzeichnung auf einem Magnetband 7 mit Hilfe des Magnetkopfes 6 möglich ist.sion should be assumed that a total of four tracks are provided and that the number of frames of the PCM signals is also four. The analog signals which are present at input terminal 1, are processed by the analog-to-digital converter 2 converted into PCM signals. The PCM signals (i) in Fig. 1 are converted into data, which are shown in Fig. 9a, in which the PCM signals b1, b2, are time-ordered. These PCM signals are through a track assigner 61 is assigned to the individual tracks. The error detector signal is also coded in the process. A sync mark (a) is also added. The format of the output signal (j) is shown in Fig. 9b, where the error detector codes are denoted by d1, d2, d3, d4 are. The output signal of the coding circuit 61 is modulated by the modulating circuit 5, so that a Recording on a magnetic tape 7 with the aid of the magnetic head 6 is possible.

Im folgenden soll die Wiedergabe erläutert werden. Dje Signale werden durch den Wiedergabekopf 8 aus dem Magnetband 7 ausgelesen und in der Demodulatorschaltung 9 in PCM-Signale umgewandelt. Ein etwaiger Fehler wird durch die Fehlerdetektorschaltung 10 erfaßt. Sodann werden die Signale in einem Parallel-zu-Seriell-Wandler 62 umgewandelt. Zunächst soll die Arbeitsweise bei einer normalen Wiedergabe ohne Spleißstelle erläutert werden. Die Ausgangs-PCM-Signale des Parallel-zu-Seriell-Wandlers 62 werden in der Signalverarbeitungsechaltung 26 verarbeitet, in der die Daten gesammelt werden. In der Speicherschaltung 27 werden die Daten verzögert. Schließlich werden die PCM-Signale im Digital-zu-Analog-Wandler 15 in Analogsignale umgewandelt, welche am Ausgangsanschluß 16 ausgegeben werden.The reproduction will now be explained. The signals are read out from the magnetic tape 7 by the reproducing head 8 and stored in the demodulator circuit 9 in FIG Converted to PCM signals. Any fault is detected by the fault detection circuit 10. Then the Signals converted in a parallel-to-serial converter 62. First of all, the mode of operation for normal playback without a splice will be explained. The output PCM signals of the parallel-to-serial converter 62 processed in the signal processing circuit 26, in which the data is collected. In the memory circuit 27, the data is delayed. Eventually be the PCM signals in the digital-to-analog converter 15 to analog signals converted, which are output at the output terminal 16.

130011/0819130011/0819

Im folgenden soll die Arbeitsweise im Falle eines Magnetbandes mit Spleißstelle erläutert werden. Sobald die Spleißstelle durch die Spleißdetektorschaltung 12 festgestellt wird, stoppt die Speichersteuerschaltung 28 den Einlesetakt, so daß der Einlesevorgang unterbrochen wird und die der Spleißstelle zugeordneten, fehlerhaften Daten in der Speicherschaltung 27 gestoppt werden. Wenn andererseits das Auslesen aus der Speicherschaltung 27 beim Fehler der Spleißstelle beendet wird, so betätigt die Speichersteuerschaltung 28 den Einschreibetakt der Speicherschaltung 27f so daß das Einschreiben des PCM-Signals in die Speicherschaltung 27 wieder gestartet wird. Man erhält auf diese Weise eine glatte Verbindung der Daten vor und hinter der Spleißstelle. Somit wird ein Einschreiben des Fehlers an der Spleißstelle in die Speicherschaltung vermieden. The following describes the operation in the case of a magnetic tape are explained with splice point. Once the splice is detected by the splice detector circuit 12 becomes, the memory control circuit 28 stops the Read-in cycle so that the read-in process is interrupted and the faulty data assigned to the splice point in the memory circuit 27 are stopped. On the other hand, when reading out from the memory circuit 27 in the event of an error the splice is ended, the memory control circuit 28 operates the write clock of the memory circuit 27f so that the writing of the PCM signal in the memory circuit 27 is started again. In this way you get a smooth connection of the data in front of and behind the splice. This prevents the fault from being written into the memory circuit at the splice point.

Die Menge der in die Speicherschaltung eingespeicherten PCM-Signale wird durch die Signalverarbeitung an der Spleißstelle verringert, und somit ist es erforderlich, den freibleibenden Raum der Speicherschaltung mit PCM-Signalen zu füllen. Die zusätzliche Einspeisung von PCM-Signalen zur Auffüllung der Speicherschaltung 27 soll im folgenden erläutert werden.The amount of PCM signals stored in the memory circuit is determined by the signal processing at the Splice is reduced, and thus it is necessary to use the remaining space of the memory circuit with PCM signals to fill. The additional feed of PCM signals to fill the memory circuit 27 should be in will be explained below.

Die Speichermenge in der Speicherschaltung 27 wird ständig durch die Speichersteuerschaltung 28 ermittelt. Wenn die Speichermenge in der Speicherschaltung im Vergleich zu einem vorgegebenen Wert verringert ist, und zwar durch Verarbeitung einer Spleißstelle, so wird der Takt der zweiten Taktgeneratorschaltung 30 ausgewählt. Andererseits wird der Takt der ersten Taktgeneratorschaltung 29 als Auslesetakt für die Speicherschaltung verwendet sowie als Takt für den Digital-zu-Analog-Wandler. Der Takt des zweiten Taktgenerators 30 ist geringfügig schneller als der TaktThe amount of memory in the memory circuit 27 is continuously determined by the memory control circuit 28. If the The amount of memory in the memory circuit is reduced compared to a predetermined value by processing a splice, the clock of the second clock generator circuit 30 is selected. On the other hand will the clock of the first clock generator circuit 29 is used as a read-out clock for the memory circuit and as a clock for the digital-to-analog converter. The beat of the second Clock generator 30 is slightly faster than the clock

13 0 0 11/081913 0 0 11/0819

der ersten Taktgeneratorschaltung. Hierdurch wird die Geschwindigkeit des Betriebsablaufs für den Bandlauf und das Einschreiben der Signale in die Speicherschaltung erhöht, jedoch mit Ausnahme des Auslesens der Signale aus der Speicherschaltung. Durch diese Erhöhung der Geschwindigkeit wird die Speichermenge ausgefüllt. Sobald die Speichermenge über einen vorbestimmten Wert erhöht wird, führt die Speichersteuerschaltung 28 der Wählschaltung ein Steuersignal zu, wodurch wiederum der Takt des ersten Taktgenerators 29 gewählt wird.the first clock generator circuit. This will increase the speed the operational sequence for the belt run and the writing of the signals in the memory circuit is increased, but with the exception of the reading out of the signals the memory circuit. This increase in speed fills the amount of memory. As soon as the Memory amount is increased above a predetermined value, the memory control circuit 28 performs the selection circuit a control signal, which in turn selects the clock of the first clock generator 29.

Im folgenden soll die Arbeitsweise der Signalverarbeitungsschaltung 26 erläutert werden. Fig. 2 zeigt ein Blockschaltbild der Signalverarbeitungsschaltung gemäß Fig. 1. Sie umfaßt einen Eingangsanschluß 51 für die PCM-Signale, erste und zweite Speicher 52, 54 für die potentielle Einspeicherung der PCM-Signale, eine Adressenschaltung 58 für die Steuerung des Einschreibens in die Speicher 52 und 54 sowie Multiplizierschaltungen 53, 55 und einen Signifikanzgenerator 59 zur Erzeugung von Koeffizienten für die Multiplizierschaltungen 53» 55 sowie eine Addierschaltung 56, einen Ausgang 57 und einen Eingangsanschluß 60 für das Spleißdetektorsignal.The operation of the signal processing circuit 26 will now be explained. 2 shows a block diagram of the signal processing circuit according to FIG. 1. It comprises an input connection 51 for the PCM signals, first and second memories 52, 54 for the potential storage of the PCM signals, an address circuit 58 for controlling the writing into the Memories 52 and 54 as well as multiplier circuits 53 , 55 and a significance generator 59 for generating coefficients for the multiplier circuits 53 »55 and an adder circuit 56, an output 57 and an input terminal 60 for the splice detector signal.

Solange das Fehlen einer Spleißstelle festgestellt wird, arbeitet die Signalverarbeitungsschaltung 26 gewöhnlich derart, daß das Eingangssignal, welches durch den ersten Speicher 52 hindurchtritt, in der ersten Multiplizierschaltung 53 mit X1 multipliziert und das Eingangssignal des zweiten Speichers 54 durch die zweite Multiplizierschaltung 55 mit XO multipliziert. Die Addierschaltung 56 bildet hieraus die Summe. Am Ausgangsanschluß 57 erscheinen die gleichen Signale wie am Eingangsanschluß.As long as the absence of a splice is detected, the signal processing circuit 26 operates normally such that the input signal which passes through the first memory 52 in the first multiplier circuit 53 multiplied by X1 and the input signal of the second memory 54 by the second multiplier circuit 55 multiplied by XO. The adding circuit 56 forms the sum of this. Appear at output terminal 57 the same signals as at the input terminal.

1 3001 1 /08191 3001 1/0819

-40--40-

Im folgenden soll der Editionsvorgang erläutert werden. Die Adressenschaltung 58 wird durch die Eingabe des Spleißdetektorsignals über den Eingang 60 betätigt. Nun wird das Einschreiben in die erste Speicherschaltung 52 und das Auslesen aus diesem Speicher 52 gestoppt. Andererseits wird das Einschreiben in den zweiten Speicher 54 fortgesetzt. Wenn das Spleißsignal beendet ist, so wird die Adressenschaltung 58 derart angesteuert, daß das Einschreiben in den ersten Speicher 52 sowie das Auslesen aus diesem Speicher wiederum begonnen wird. In diesem Moment handelt es sich bei den im zweiten Speicher 52 gespeicherten Daten um die PCM-Signale an der Stelle hinter der Spleißstelle. Die Ausgangs-PCM-Signale des ersten Speichers 52 werden durch die erste Modifizierschaltung 53 ausgeblendet, indem man den Multiplizierfaktor allmählich von X1 zu XO verringert. Andererseits werden die Ausgangs-PCM-Signale der zweiten Speicherschaltung 54 durch die zweite Multiplizierschaltung 55 eingeblendet, indem man den Multiplizierfaktor aufeinanderfolgend von XO auf X1 erhöht. D_abei erfolgt die Steuerung durch die Signifikanzgeneratorschaltung 22. Die Ausgangssignale der Multiplizierschaltungen werden in der Addierschaltung 19 addiert und über den Ausgangsanschluß 57 ausgegeben.The editing process will be explained below. The address circuit 58 is actuated by the input of the splice detector signal via the input 60. The writing into the first memory circuit 52 and the reading out from this memory 52 are now stopped. On the other hand, the writing in the second memory 54 is continued. When the splice signal has ended, the address circuit 58 is controlled in such a way that the writing into the first memory 52 and the reading out from this memory are started again. At this moment, the data stored in the second memory 52 are the PCM signals at the point behind the splice point. The output PCM signals of the first memory 52 are masked out by the first modification circuit 53 by gradually reducing the multiplication factor from X1 to XO. On the other hand, the output PCM signals of the second memory circuit 54 are superimposed by the second multiplier circuit 55 by successively increasing the multiplication factor from X0 to X1. D _a at the control is carried by the significance generator circuit 22. The output signals of the multiplying circuits are added together in the adder circuit 19 and output through the output terminal 57th

Bei der herkömmlichen PCM-Wiedergabeeinrichtung mit obigem Aufbau ist es nachteiligerweise erforderlich, die Bandlauf gee chwindigkeit zu variieren, und man benötigt zwei Arten von Taktgeneratorschaltungen. Es wurde bereits in Betracht gezogen, PCM-Signale derart auf einem Magnetband aufzuzeichnen, daß man bei der Edition eines der Signale durch Multiplizität desselben verzögert, um so einen Fehler an der Spleißstelle zu verhindern und dabei die Daten vor der Spleißstelle und die Daten hinter der Spleißstelle glatt zu verbinden. Dieses Verfahren erfordert jedoch nachteiligerweise hohe Aufzeichnungsdichten auf dem Magnetband. In the conventional PCM reproducing device having the above structure, it is disadvantageously necessary to keep the tape running gee to vary the speed, and it takes two Types of clock generator circuits. It has already been considered to have PCM signals in such a way on a magnetic tape to record that one of the signals is delayed in the edition by multiplicity of the same, so as to avoid an error at the splice, keeping the data in front of the splice and the data behind the splice connect smoothly. However, this method disadvantageously requires high recording densities on the magnetic tape.

13001 1/081913001 1/0819

Es ist Aufgabe der vorliegenden Erfindung, die obigen Nachteile zu vermeiden und eine Änderung der Bandlaufgeschwindigkeit zu vermeiden oder die Verwendung von zwei Arten von Taktgeneratorschaltungen für ein doppeltes Einschreiben. It is an object of the present invention to avoid the above disadvantages and to change the tape running speed to avoid or use two types of clock generator circuits for double write.

Erfindungsgemäß wird ein PCM-Wiedergabegerät geschaffen, welches jeweils unterschiedliche Verzögerungsschaltungen in jeder Spur aufweist, der PCM-Signale zugewiesen werden und in der PCM-Signale aufgezeichnet sind. Dabei erfolgt die Edition sowohl mit den Daten vor der Spleißstelle als auch mit den Daten hinter der Spleißstelle, und zwar während einer vorbestimmten Zeitdauer in der Nähe der Spleißstelle. According to the invention, a PCM playback device is created, each of which has different delay circuits in each track to which PCM signals are assigned and in which PCM signals are recorded. The edition takes place both with the data in front of the splice point and with the also with the data behind the splice, for a predetermined period of time in the vicinity of the splice.

Erfindungsgemäß wird ferner ein PCM-Wiedergabegerät geschaffen, welches eine Spleißdetektorschaltung umfaßt, die eine Spleißstelle in einem Magnetband, auf dem PCM-Signale aufgezeichnet sind, erfaßt. Dies geschieht durch die Ermittlung einer Inkonsistenz zwischen zwei oder mehreren Fehlererfassungscodes bei der Wiedergabe der PCM-Signale mit zwei oder mehreren Fehlererfassungscodes.According to the invention, a PCM playback device is also provided which comprises a splice detector circuit, which detects a splice in a magnetic tape on which PCM signals are recorded. This is done through the detection of an inconsistency between two or more error detection codes in the reproduction of the PCM signals with two or more fault detection codes.

Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert; es zeigen:In the following the invention is explained in more detail with reference to drawings; show it:

Fig. 1 den Aufbau einer herkömmlichen PCM-Wiedergabeeinrichtung; Fig. 1 shows the construction of a conventional PCM reproducing device;

Fig. 2 ein Blockdiagramm einer Signalverarbeitungsschaltung in der Einrichtung gemäß Fig. 1;Fig. 2 is a block diagram of a signal processing circuit in the device of Fig. 1;

Fig. 3 den Aufbau einer Ausführungsform der erfindungsgemäßen PCM-Wiedergabeeinrichtung; Fig. ha ein Zeitdiagrainm von Signalen; Fig. 4b Produktcodes;3 shows the structure of an embodiment of the PCM playback device according to the invention; Fig. 14 is a time diagram of signals; Fig. 4b product codes;

Fig. 5 ein Magnetbandformat;Fig. 5 shows a magnetic tape format;

Fig. 6 ein Magnetbandformat in der Nähe der Spleißstelle; Fig. 6 shows a format of magnetic tape in the vicinity of the splice;

13 0 0 11/081913 0 0 11/0819

Pig. 7 ein Laufzeitdiagramm der Signale in einer Editionsschaltung;Pig. 7 shows a timing diagram of the signals in an editing circuit;

Fig. 8 ein Blockdiagramm der Editionsschaltung; Fig. 9a ein Laufzeitdiagramm von Signalen; Fig. 9b Produktcodes;Fig. 8 is a block diagram of the editing circuit; 9a shows a timing diagram of signals; Fig. 9b product codes;

Fig. 10 ein Blockschaltbild einer zweiten Ausführungsform des erfindungsgemäßen PCM-Wiedergabegeräts; Fig. 11 ein Magnetbandformat an der Spleißstelle;10 is a block diagram of a second embodiment of the PCM reproducing device according to the invention; Figure 11 shows a magnetic tape format at the splice;

Fig. 12 den Aufbau der in Fig. 3 gezeigten Blockcodierschaltung 3; undFIG. 12 shows the construction of the block coding circuit shown in FIG 3; and

Fig. 13 den Detailaufbau einzelner Schaltungsteile der erfindungsgemäßen Wiedergabeeinrichtung.13 shows the detailed structure of individual circuit parts of the reproduction device according to the invention.

Fig. 3 zeigt ein Blockschaltbild der erfindungsgemäßen PCM-Wiedergabeeinrichtung mit einem Analogsignaleingang 1, einem Analog-zu-Digital-Wandler 2, einer Blockcodierschaltung 3f einer Verzögerungsschaltung 4, einer Modulationsschaltung 5 für die Aufzeichnung von PCM-Signalen auf dem Magnetband; einem Multikanalaufzeichnungskopf 6, einem Magnetband 7, einem Multikanalwiedergabekopf 8, einer Demodulatorschaltung 9 für die Demodulation der Ausgangssignale des Wiedergabekopfes 8 unter Gewinnung von PCM-Signalen; einer CRC-Prüfschaltung 10, einer Decodierschaltung 11 für Codes in der vertikalen Richtung; einer ersten Spleißdetektorschaltung 12; einer zweiten Spleißdetektorschaltung 13; einer Editionsschaltung 14, einem Digitalzu-Analog-Wandler 15 und einem Analogausgangsanschluß 16.3 shows a block diagram of the PCM playback device according to the invention with an analog signal input 1, an analog-to-digital converter 2, a block coding circuit 3f a delay circuit 4, a modulation circuit 5 for recording PCM signals on the Magnetic tape; a multi-channel recording head 6, a Magnetic tape 7, a multi-channel reproducing head 8, a demodulator circuit 9 for the demodulation of the output signals of the playback head 8 with the production of PCM signals; a CRC checking circuit 10, a decoding circuit 11 for codes in the vertical direction; a first splice detector circuit 12; a second splice detector circuit 13; an editing circuit 14, a digital to analog converter 15 and an analog output connector 16.

Fig. 4a zeigt die Eingangsdaten der Blockcodierschaltung 3 in Fig. 3, und Fig. 4b zeigt die Ausgangsdaten (j) der Blockcodierschaltung mit der Synchronisiermarkierung (a), den PCM-Signalen b1, b2, .... eines Ausschnitts, dem Fehlerdetektorcode (d) für die Daten auf den Datenspuren und mit Fehlerdetektorcodes a7, a8 in Spurrichtung (als Longitudinalrichtung bezeichnet).Fig. 4a shows the input data of the block coding circuit 3 in Fig. 3, and Fig. 4b shows the output data (j) of the Block coding circuit with the synchronization mark (a), the PCM signals b1, b2, .... of a section, the error detector code (d) for the data on the data tracks and with error detector codes a7, a8 in the track direction (as the longitudinal direction designated).

13001 1/081913001 1/0819

- Al- - Al-

Im folgenden sollen die Fehlerdetektorcodes gemäß vorliegender Erfindung erläutert werden. Bei dieser Ausführungsform wird ein Magnetband mit acht Spuren betrachtet. Der Block wird gebildet durch Kombination eines Linearcodes 8, 6 (im folgenden als "Code c" bezeichnet) auf GF (2 ) als Code in Spurrichtung und eines Linearcodes 240, 224 (im folgenden als "Code d" bezeichnet) auf GF(2) als Code in Bandlaufrichtung (im folgenden als Transversalrichtung bezeichnet) . In vorliegender Beschreibung bedeutet ein (n, k)-Code einen Code mit einer Länge η und einer Symbolnummer k. GF(2) hat zwei Elemente 0 und 1 und GF(2 ) hat 28 Elemente. Der Code d kann ein CRC-Code sein, bei dem 16 Bits als Prüfbits vorliegen (Burst-Fehlerdetektorcode).The following explains the error detection codes according to the present invention. In this embodiment, a magnetic tape having eight tracks is considered. Of the Block is formed by combining a linear code 8, 6 (hereinafter referred to as "code c") on GF (2) as Code in the track direction and a linear code 240, 224 (hereinafter referred to as "code d") on GF (2) as code in Belt running direction (hereinafter referred to as the transverse direction). In the present description, an (n, k) code a code with a length η and a symbol number k. GF (2) has two elements 0 and 1 and GF (2) has 28 elements. The code d can be a CRC code in which 16 bits are present as check bits (burst error detector code).

Das Polynom ergibt sich auf der folgenden Gleichung: G(X) = X¹⁶ + X¹² + X + 1 (mod 2) (1)The polynomial results from the following equation: G (X) = X ¹⁶ + X ¹² + X + 1 (mod 2) (1)

Als Code c kann der Read-Solomon-Code mit GF(2 ) dienen. Die Paritätdetektordaten a7> a8 des Codes c sind durch folgende Gleichungen gegeben:The Read-Solomon code with GF (2) can serve as code c. The parity detector data a7> a8 of the code c is given by the following equations:

6
a7 = 5 aioci6th
a7 = 5 aioci

a8 a y~ ai
wobei oci(i=1-6) 2? Elemente bedeutet.a8 a y ~ ai
where oci (i = 1-6) 2? Elements means.

Die Blockcodes als Kombination des Codes c und des Codes d haben die folgenden Funktionen für die Datenverbindung: (A) Ermittlung der Tatsache, daß kein Fehler im Code c und im Code d vorliegt, wenn keine Fehlerspur gefunden wird.The block codes as a combination of the code c and the code d have the following functions for the data connection: (A) Determine that there is no error in the Code c and is present in code d if no error trace is found.

130011/0819130011/0819

-4fr--4fr-

(B) Ermittlung der Spur mit einem Fehler im Code c zur Korrektur des Fehlers und Ermittlung der Spur mit einem Fehler im Code d, wenn ein Spurfehler gefunden wird.(B) Find the track with an error in code c to correct the error and find the track with a Error in code d when a tracking error is found.

(C) Beide Fehler in den beiden Spuren werden korrigiert in Abhängigkeit von den Daten der Spuren mit dem Fehler im Code d und im Code c, wenn zwei Spurfehler ermittelt werden.(C) Both errors in the two tracks are corrected depending on the data of the tracks with the Errors in code d and code c when two tracking errors are detected.

(D) Die PCM-Signale in den Spuren mit dem Fehler im Code d werden korrigiert, wenn drei oder mehr Spurfehler gefunden werden. Der Code c hat keine Korrekturfunktion.(D) The PCM signals in the tracks with the error in the Code d will be corrected if three or more tracking errors are found. The code c has no correction function.

Im folgenden soll die Arbeitsweise der erfindungsgemäßen Einrichtung erläutert werden. Die am Analogeingangsanschluß 1 eingegebenen Signale werden durch den Analog-zu-Digital-Wandler 2 in PCM-Signale umgewandelt und die Blockcodes werden in die Codierschaltung 3 eingegeben. Die Blockcodierschaltung 3 bildet die Blockcodes mit den Codes c in Longitudinalrichtung und den Codes d in Transversalrichtung. Jeder Spur wird ein Synchronsignal(a)zugefügt. Das Ausgangssignal der Blockcodierschaltung 3 ist in Fig. 4b gezeigt. Die Verzogerungsschaltung 4 ist eine Schaltung zur Verzögerung um 1 Rahmen. In der ersten Spur und in der siebten Spur erfolgt keine Verzögerung. In der dritten und fünften Spur erfolgt eine Verzögerung um 1 Rahmen. In der zweiten und vierten Spur erfolgt eine Verzögerung um 2 1 Rahmen. In der sechsten und achten Spur erfolgt eine Verzögerung um 3 1 Rahmen. Die Signale werden in die Modulierschaltung 5 eingegeben, in der die PCM-Signale derart moduliert werden, daß sie mit Hilfe des Magnetkopfes 6 leicht auf dem Magnetband 7 aufgezeichnet werden können.The method of operation of the device according to the invention will be explained below. The one at the analog input connector 1 input signals are processed by the analog-to-digital converter 2 are converted into PCM signals and the block codes are input to the coding circuit 3. the Block coding circuit 3 forms the block codes with codes c in the longitudinal direction and codes d in the transverse direction. A sync signal (a) is added to each track. The output of the block coding circuit 3 is shown in Fig. 4b shown. The delay circuit 4 is a circuit to delay by 1 frame. There is no delay in the first lane and in the seventh lane. In the third and The fifth track is delayed by 1 frame. There is a delay of 2 1 in the second and fourth tracks Frame. There is a delay of 3 1 frames in the sixth and eighth tracks. The signals are fed into the modulating circuit 5 input, in which the PCM signals are modulated in such a way that, with the aid of the magnetic head 6 can be easily recorded on the magnetic tape 7.

Fig. 5 zeigt das Magnetbandaufzeichnungsformat, wobei die Blockcodes durch die schraffierten Rahmen angedeutet sind. Dieses Ergebnis kann erhalten werden durch Aufzeichnung mit jeweils unterschiedlicher Verzögerung in den einzelnenFig. 5 shows the magnetic tape recording format, the Block codes are indicated by the hatched frame. This result can be obtained by recording each with a different delay in each

13001 1/081913001 1/0819

Spuren. Die aufgezeichneten Signale des Magnetbandes 7, welche in Fig. 5 gezeigt sind, werden durch den Wiedergabekopf 8 wiedergegeben, und sodann werden diese Signale durch die Demodulatorschaltung 9 in PCM-Signale zurückverwandelt. Die PCM-Signale werden synchronisiert durch Ermittlung der Synchronmarkierung (a) und die Fehler in den Rahmen in den Spuren werden durch die CRC-Prüfschaltung 10 ermittelt.Traces. The recorded signals of the magnetic tape 7 shown in Fig. 5 are read by the reproducing head 8, and then these signals are converted back to PCM signals by the demodulator circuit 9. The PCM signals are synchronized by determining the sync mark (a) and the errors in the Frames in the tracks are checked by the CRC checking circuit 10 determined.

Die erste Spleißdetektorschaltung 12 gibt das erste Spleißdetektorsignal aus, wenn die CRC-Prüfschaltung 10 feststellt, daß in allen Rahmen gleichzeitig Fehler vorliegen. Die durch die CRC-Prüfschaltung 10 gelaufenen PCM-Signale werden nun in der Verzögerungsschaltung 4 verzögert, und zwar um 3 1 Rahmen bezüglich der ersten und siebten Spur; um 2 1 Rahmen bezüglich der zweiten und vierten Spur und um 1 Rahmen bezüglich der dritten und fünften Spur. In der sechsten und achten Spur werden die PCM-Signale ohne Verzögerung in die Decodierschaltung 11 eingegeben. Auf diese Weise kehren die Eingangssignale der acht Spuren wieder zu den ursprünglichen Blockcodes zurück. In der Decodierschaltung 11 werden die fehlerhaften PCM-Daten im Code c korrigiert und die PCM-Signale werden an die Editionsschaltung 14 ausgegeben. Wenn eine Inkonsistenz zwischen der CRC-Prüfrichtung und den Fehlerdaten im Code c besteht, so wird das zweite Spleißdetektorsignal von der zweiten Spleißdetektorschaltung 13 ausgegeben.The first splice detector circuit 12 outputs the first splice detector signal when the CRC check circuit 10 determines that there are errors in all frames at the same time. The PCM signals passed through the CRC check circuit 10 are now delayed in the delay circuit 4 by 3 1 frames with respect to the first and seventh Track; by 2 1 frame with respect to the second and fourth tracks and by 1 frame with respect to the third and fifth Track. In the sixth and eighth tracks, the PCM signals are input to the decoding circuit 11 without delay. In this way, the input signals of the eight tracks are returned to the original block codes. In of the decoding circuit 11, the erroneous PCM data in the code c are corrected and the PCM signals are sent to the Edition circuit 14 issued. If there is an inconsistency between the CRC check direction and the error data in the code c exists, the second splice detector signal is output from the second splice detector circuit 13.

Die Arbeitsweise der zweiten Spleißdetektorschaltung 13 soll im folgenden im einzelnen erläutert werden. Das zweite Spleißdetektorsignal wird unter folgenden Bedingungen ausgegeben:The operation of the second splice detector circuit 13 will now be explained in detail. The second Splice detector signal is output under the following conditions:

(A) Das Ergebnis der Erfassung des Codes d in einer Blockeinheit zeigt, daß auf allen Spuren kein Fehler(A) The result of the detection of the code d in a unit of block shows that there is no error in any of the tracks

130011/0819130011/0819

vorliegt, jedoch die Erfassung des Codes c zeigt einen Fehler in der Blockeinheit.exists, but the detection of the code c shows an error in the block unit.

(B) Das Ergebnis der Erfassung des Codes d in einer Blockeinheit zeigt einen Fehler nur in der k-Spur, aber die Erfassung des Codes c zeigt einen Fehler in einer anderen Spur zusätzlich zur k-Spur.(B) The result of detecting the code d in a block unit shows an error only in the k track, but the detection of the code c shows an error in another track in addition to the k track.

Die Bedingung (A) oder (B) liegt vor, wenn die CRC-PrUfschaltung einen an sich zu erfassenden Zustand fehlerhafterweise übersieht oder wenn die Daten in den Rahmen der Blockeinheit bei der Aufzeichnung verschieden sind von den Daten in den Rahmen der Blockeinheit bei der Wiedergabe. Der letztere Fall tritt auf an der Spleißstelle, welche in Fig. 6 gezeigt ist. Die Blockeinheit der acht schraffierten Rahmen wird durch nicht in Relation zueinander bringbare Rahmen gebildet, und zwar als Gemisch der Rahmen für die Daten an Stellen vor der Spleißstelle und der Rahmen für die Daten an Stellen hinter der Spleißstelle.Condition (A) or (B) is present when the CRC checking circuit erroneously enters a state that is to be detected is overlooked or when the data in the frames of the block unit when recorded is different from the Data in the frame of the block unit upon reproduction. The latter case occurs at the splice point, which is shown in FIG. The block unit of the eight hatched frames is not related to each other by Bringable frames formed, namely as a mixture of the frame for the data at points in front of the splice and the Frame for the data in places after the splice.

Das zweite Spleißdetektorsignal wird ausgegeben, wenn das fehlerhafte Übersehen durch die CRC-Prüfschaltung vorliegt oder wenn eine Spleißstelle vorliegt. Sobald das zweite Spleißdetektorsignal an der Spleißstelle ausgegeben wird, so liegen Rahmenfehler in allen Spuren vor, und zwar unmittelbar vor der Ausgabe. Demgemäß kann eine solche Ausgabe nur während einer spezifischen Zeitdauer nach der Ausgabe des ersten Spleißdetektorsignals erfolgen. Wenn das zweite Spleißdetektorsignal während der Zeitdauer T nach der Ausgabe des ersten Spleißdetektorsignals ausgegeben wird, so sollte es als Spleißstelle angesehen werden. Nun erfolgt die Edition durch die Editionsschaltung 14. Die bei der Edition erhaltenen Signale werden in den Digital-zu-Analog-Wandler 15 eingegeben und bilden die Analogsignale, und diese werden am Anschluß 16 ausgegeben. The second splice detector signal is output when the erroneous overlook by the CRC checking circuit is present or when there is a splice. As soon as the second splice detector signal is issued at the splice point there are frame errors in all tracks immediately before output. Accordingly, such Output only take place during a specific period of time after the output of the first splice detector signal. If the second splice detector signal occurs during the period T after the output of the first splice detector signal is issued, it should be considered a splice point. The edition now takes place through the edition switching 14. The signals obtained during the edition are input to the digital-to-analog converter 15 and form the analog signals, and these are output at connection 16.

1 3001 1 /08191 3001 1/0819

Wenn das Vorliegen einer Spleißstelle angenommen wird, so wird der Eingangs-PCM-Signalzug in der Editionsschaltung bereitgestellt durch Verwendung der Verzögerungsschaltungen, wobei das PCM-Signal (p) an Stellen vor der Spleißstelle und das PCM-Signal (q) an Stellen hinter der Spleißstelle alternierend gegeben werden, wie dies in Fig. 7e gezeigt ist.If the presence of a splice is assumed, the input PCM signal train will be in the editing circuit provided by using the delay circuits, the PCM signal (p) at positions before the Splice point and the PCM signal (q) are given alternately at points behind the splice point, as shown in 7e is shown.

Im folgenden soll die Arbeitsweise der Editionsschaltung im Detail erläutert werden. Die Schaltung gemäß Fig. 8 umfaßt einen Eingangsanschluß 35, Einfügungsschaltungen 17, 24, Multiplizierschaltungen 18, 25, eine Addierschaltung 19, einen Eingang 20 für das Spleißdetektorsignal, eine Korrekturbefehlsschaltung 21, eine Signifikanzgeneratorschaltung 22 und einen Ausgang 23.The mode of operation of the edition circuit will be explained in detail below. The circuit according to FIG. 8 comprises an input terminal 35, inserting circuits 17, 24, multiplying circuits 18, 25, an adding circuit 19, an input 20 for the splice detector signal, a correction command circuit 21, a significance generator circuit 22 and an exit 23.

Wenn ein Spleißdetektorsignal nicht vorliegt und nicht in die Editionsschaltung 14 eingegeben wird, so gelangen die Signale durch die ersten Korrekturschaltungen 17, 24 und werden in der Multiplizierschaltung 18 mit X1 multipliziert und in der zweiten Multiplizierschaltung 25 mit Xo und dann werden die beiden Signale in der Addierschaltung 25 addiert und am Ausgangsanschluß 23 ausgegeben. If a splice detector signal is not present and is not input to the editing circuit 14, the signals pass through the first correction circuits 17, 24 and are multiplied by X1 in the multiplier circuit 18 and by Xo in the second multiplier circuit 25 and then the two signals in the Adding circuit 25 is added and output at the output terminal 23.

Es soll nun angenommen werden, daß am Eingangsanschluß 20 Spleißdetektorsignale eintreffen. In diesem Falle wird durch die Korrekturbefehlsschaltung 21 eine Veränderung der PCM-Signale herbeigeführt, welche vom Eingangsanschluß 35 in die erste Einfügungsschaltung 17 eingegeben werden. Bei dieser Änderung werden die PCM-Signale (q) ersetzt durch Korrektur-PCM-Signale (r), welche durch die PCM-Signale (p) an der Stelle vor der Spleißstelle gebildet werden. Das Ausgangssignal der ersten Einfügungsschaltung 17 bildet den PCM-Signalzug gemäß F'g. 7f, wobei die Bezugszeichen r und s die eingefügten PCM-Signale be-It will now be assumed that the input terminal 20 receives splice detector signals. In this case it will the PCM signals inputted from the input terminal 35 to the first inserting circuit 17 are changed by the correction command circuit 21 will. With this change, the PCM signals (q) are replaced by correction PCM signals (r), which are replaced by the PCM signals (p) are generated at the point in front of the splice point. The output signal of the first insertion circuit 17 forms the PCM signal train according to FIG. 7f, where the reference symbols r and s represent the inserted PCM signals

13001 1/081913001 1/0819

deuten. Andererseits werden bei den in die zweite Einfügungsschaltung 24 eingegebenen PCM-Signalen die PCM-Signale (p) durch Korrektur-PCM-Signale (s) ersetzt, welch letztere durch PCM-Signale (q) an der Stelle hinter der Spleißstelle gebildet werden, und zwar durch Einfügungssignale der Korrekturbefehlsschaltung 21. Das Ausgangssignal der zweiten Einfügungsschaltung bildet den PCM-Signalzug gemäß Fig. 7g. Der Signalzug (f) weist nur Daten von der Stelle vor der Spleißstelle auf und der Signalzug (g) weist nur Daten von Stellen hinter der Spleißstelle auf.interpret. On the other hand, those in the second insertion circuit 24 input PCM signals represent the PCM signals (p) replaced by correction PCM signals (s), which the latter by PCM signals (q) at the point after the Splice are formed by inserting signals from the correction command circuit 21. The output signal of the second insertion circuit forms the PCM signal train according to FIG. 7g. The signal train (f) only shows data from the point before the splice point and the signal train (g) shows only records data from locations behind the splice.

Die Signifikanz wird durch den Signifikanzgenerator 22 vorgegeben, und zwar im Sinne einer Multiplizierung des PCM-Impulszuges (f) mit X1 bis Xo durch die erste Multiplizierschaltung und im Sinne einer Multiplizierung des PCM-Signals (g) von Xo bis X1 durch die zweite Multiplizierschaltung 25. Die Ausgangssignale der beiden Multiplizierschaltungen 18, 25 werden in der Addierschaltung 19 summiert, und man erhält somit am Ausgang 23 der Editionsverarbeitungsschaltung 13 ein Ausgangssignal. Erfindungsgemäß werden die Signale vor der Spleißstelle und die Signale hinter der Spleißstelle glatt eingeblendet bzw. ausgeblendet. The significance is specified by the significance generator 22, specifically in the sense of a multiplication of the PCM pulse train (f) with X1 to Xo through the first multiplier circuit and in the sense of multiplying the PCM signal (g) from Xo to X1 by the second multiplier circuit 25. The output signals of the two multiplier circuits 18, 25 are in the adder circuit 19 summed, and one thus obtains at the output 23 of the edition processing circuit 13 an output signal. According to the invention, the signals before the splice and the signals Faded in or faded out smoothly behind the splice point.

Bei obiger Ausführungsform gibt die erste Spleißdetektorschaltung das erste Spleißdetektorsignal nur aus, wenn alle Spuren in ihren Rahmen Fehler aufweisen. Es ist auch möglich, das erste Spleißdetektorsignal auszugeben, wenn mehr als eine spezifische Anzahl von Spuren Fehler in ihren Rahmen aufweist.In the above embodiment, the first splice detector circuit outputs the first splice detector signal only if all of them Traces show defects in their frame. It is also possible to output the first splice detector signal, if more than a specific number of tracks has errors in their frames.

Erfindungsgemäß werden die PCM-Signale einer Reihe von Spuren zugeordnet, so daß Blockcodes gebildet werden. Sie werden sodann spurenweise verzögert und auf dem PCM-Magnetband aufgezeichnet. Das Wiedergabegerät umfaßt die erste Spleißdetektorschaltung zur Ermittlung der Spleißstelle,According to the invention, the PCM signals are assigned to a series of tracks so that block codes are formed. you will be then delayed track by track and recorded on the PCM magnetic tape. The playback device includes the first Splice detector circuit to determine the splice point,

13001 1/081913001 1/0819

-49--49-

und zwar anhand der Verteilung der Fehler an der Spleißstelle. Ferner ist die zweite Spleißdetektorschaltung vorgesehen zur Erfassung der Spleißstelle aufgrund der Funktion der Erfassung zweier Arten von Blockcodes in Longitudinalrichtung und in Transversalrichtung. Daher kann die Spleißstelle fehlerfrei ermittelt werden. Wenn ein Magnetband verwendet wird, welches unter manueller Edition durch Schneiden hergestellt wurde, so wird die Editionsverarbeitung nicht durchgeführt, da die zweite Spleißdetektorschaltung die Spleißstelle nicht ermittelt. Wenn das Hagnetband wiederholt verwendet wird, so ist es äquivalent einem Band mit einem großen Defekt in der zur longitudinalen Richtung senkrechten Richtung. Es liegen jedoch unterschiedliche Verzögerungen für die Blockcodes in unterschiedlichen Spuren vor. Erfindungsgemäß weisen nur zwei Spuren gleichzeitig Fehler in den Blockcodes auf, und somit können die Fehler korrigiert werden und die Analogsignale können ohne Schwierigkeit wiedergegeben werden.based on the distribution of defects at the splice point. Furthermore, the second splice detector circuit is provided for detecting the splice on the basis of the Function of detecting two types of block codes in the longitudinal direction and in the transverse direction. Therefore, the splice can be determined without errors. If a magnetic tape which is made by cutting under manual edition is used, the edition processing is not performed because the second splice detector circuit the splice point not determined. If the magnetic tape is used repeatedly, it is equivalent a tape with a large defect in the direction perpendicular to the longitudinal direction. However, there are different delays for the block codes in different tracks. According to the invention, only two tracks at the same time show errors in the block codes, and thus the errors can be corrected and the analog signals can be played back without difficulty.

Bei einer fehlerhaften Prüfung der CRC-Prüfschaltung ermittelt die erste Spleißdetektorschaltung keine Spleißstelle. Es wird somit die Tatsache festgestellt, daß das Ausgangssignal der zweiten Spleißdetektorschaltung abhängt von der Ermittlung des CRC-Übersehens ohne eine Spleißstelle. Die Fehler der PCM-Signale können somit korrigiert werden durch das Ausgangssignal bei der Fehlprüfung. Die präzise Erfassung der Spleißstelle wird durch zwei Spleißdetektorschaltungen erreicht.If the CRC checking circuit is incorrectly checked, the first splice detector circuit does not detect a splice point. It is thus found that the output of the second splice detector circuit depends of determining CRC missed without a splice. The errors in the PCM signals can thus be corrected by the output signal during the false test. The precise detection of the splice point is made by two splice detector circuits achieved.

Die Signale in unterschiedlichen Spuren werden um eine unterschiedliche Anzahl von Rahmen verzögert, wobei das PCM-Signal an einer Stelle vor der Spleißstelle und das PCM-Signal an einer Stelle hinter der Spleißstelle für den Bereich in der Nähe der Spleißstelle unter Verwendung dieser Korrekturen gebildet werden können. Somit können die DatenThe signals in different tracks will be a different one Number of frames delayed, with the PCM signal at a point before the splice and the PCM signal at a location behind the splice for the area near the splice using it Corrections can be made. Thus, the data

13001 1/081913001 1/0819

der Vor-Spleißstelle allmählich verringert werden, und die Daten in der Nach-Spleißsteile können allmählich erhöht werden, und zwar im Sinne eines Ausblendens bzw. Einblendens. Hierdurch wird ein Pegelsprung der wiedergegebenen Tonsignale verhindert.the pre-splice will be gradually reduced, and the Data in the post-splice parts can be gradually increased namely in the sense of fading out or fading in. This prevents a level jump in the reproduced audio signals.

Im folgenden soll auf die Fig. 12 und 13 Bezug genommen werden. Anhand dieser Figuren sollen die Blockcodierschaltung 3, die erste und zweite Spleißdetektorschaltung 12, 13, die CRC-PrUfschaltung 10 und die Decodierschaltung 11 näher erläutert werden. Die Schaltungen der Fig. 12 und 13 umfassen einen Eingangsanschluß 300 für die PCM-Signale, welche durch den Analog-zu-Dlgital-Wandler umgewandelt wurden, sowie ein RAM 301 (Speicher mit freiem Zugriff) zur Zuweisung der PCM-Signale zu den einzelnen Spuren. Ferner sind Adressenwahlschaltungen 302, 303 vorgesehen sowie ein Einschreibadressengeneratorteil 304 im RAM 301 und ein Ausleseadressengeneratorteil 305 im RAM 301, und eine Wählschaltung 306 zur Auswahl des Ausgangssignals des RAM 301 auf der Seite des Auslesezyklus des RAM 301. Ferner ist ein Seriell-zu-Parallel-Wandler 307 vorgesehen, welcher die Ausgangsignale der Wählschaltung 306 den Spuren zuweist. Nach Zuweisung zu den einzelnen Spuren sind die Ausgangssignale PCM-Signale. Ferner sind arithmetische Einheit 308, 309 vorgesehen sowie eine CRC-Codierschaltung 310 zur Codierung in Transversalrichtung, eine Synchronmarkierungsgeneratorschaltung 311, eine Wählschaltung 312 zur HinzufUgung der Synchronmarkierungen zu den Signalzügen und ein Ausgangsanschluß 313 für die Blockcodierschaltung. Ferner ist ein Eingangsanschluß 100 für die wiedergegebenen PCM-Signale der Decodierschaltung 9 vorgesehen sowie eine CRC-PrUfschaltung 101, eine erste Spleißdetektorschaltung 12, ein Parallel-zu-Seriell-Wandler 102 für die Multiverarbeitung der PCM-Signale, welche den Spuren unter richtiger Zeitgebung zugewiesen wurden. Ferner ist eine Fehler-Reference should now be made to FIGS. 12 and 13. The block coding circuit should be based on these figures 3, the first and second splice detector circuits 12, 13, the CRC checking circuit 10 and the decoding circuit 11 in more detail explained. The circuits of Figs. 12 and 13 include an input terminal 300 for the PCM signals which have been converted by the analog-to-digital converter, and a RAM 301 (memory with free access) for assigning the PCM signals to the individual tracks. Furthermore are Address selection circuits 302, 303 are provided and a write-in address generator part 304 in RAM 301 and a readout address generator part 305 in RAM 301, and a selection circuit 306 for selecting the output signal of the RAM 301 on the side of the read-out cycle of the RAM 301. Further, a serial-to-parallel converter 307 is provided, which the Assigns output signals of the selector circuit 306 to the tracks. The output signals are after assignment to the individual tracks PCM signals. Furthermore, arithmetic unit 308, 309 and a CRC coding circuit 310 are provided Transverse encoding, a sync mark generator circuit 311, a selection circuit 312 for adding the sync marks to the signal trains and an output terminal 313 for the block coding circuit. There is also an input terminal 100 for the reproduced PCM signals provided by the decoding circuit 9 and a CRC checking circuit 101, a first splice detector circuit 12, a parallel-to-serial converter 102 for multi-processing the PCM signals assigned to the tracks with proper timing. Furthermore, an error

13001 1 /081913001 1/0819

datentastschaltung 110 für die Codierung in vertikaler Richtung vorgesehen. Ferner umfaßt die Einrichtung Addierschaltungen 111, 113 für den Modulus von 2 sowie Potentialspeicherschaltungen 112, 114, eine Multiplizierschaltung 115 mit GF(2 ) sowie eine Fehlerdatentastschaltung 116 für die Codes in Transversalrichtung. Die Einrichtung umfaßt ferner eine zweite Spleißdetektorschaltung 130 für die Bestätigung der Koinzidenz der Daten, welche durch die Fehlerdatenverarbeitungsschaltung 110 für Codes in der Vertikalrichtung erfaßt wurden, und der Daten, welche durch die Fehlerdatenverarbeitungsschaltung 110 für Codes in der Transversalrichtung erfaßt wurden. Die Einrichtung umfaßt ferner eine Dividierschaltung 131 für GF(2 ); eine Komparatorschaltung 132 und einen Ausgangsanschluß 119 für das Spleißdetektorsignal. Ferner ist eine Blockcode-Fehlercomputerschaltung 140 vorgesehen sowie eine Multiplizierschaltung 141 für GF(2 ). Die Einrichtung umfaßt ferner Addierglieder 142, 143, 145 für den Modul 2 und eine Dividierschaltung 144 für GF(2 ) sowie schließlich eine Korrektursteuerschaltung 146, eine Addierschaltung 117 für den Modul 2 und einen Ausgangsanschluß 118 für die Decodierschaltung 11.data key circuit 110 for coding in vertical Direction provided. The device further comprises adding circuits 111, 113 for the modulus of 2 and potential storage circuits 112, 114, a multiplier circuit 115 with GF (2) and an error data key circuit 116 for the codes in the transverse direction. The facility includes a second splice detector circuit 130 for confirming the coincidence of the data transmitted by the error data processing circuit 110 for codes detected in the vertical direction, and the data transmitted by the Error data processing circuit 110 for codes in the transverse direction have been detected. The facility includes a dividing circuit 131 for GF (2); a comparator circuit 132 and an output terminal 119 for the splice detector signal. Also is a block code error computer circuit 140 and a multiplier circuit 141 for GF (2). The device also includes Adders 142, 143, 145 for module 2 and a dividing circuit 144 for GF (2) and finally a correction control circuit 146, an adder circuit 117 for the Module 2 and an output connection 118 for the decoding circuit 11.

Unter Bezugnahme auf Fig. 12 soll die Blockcodierschaltung 3 im folgenden näher erläutert werden. Die durch den Analog-zu-Digital-Wandler umgewandelten PCM-Signale werden in das RAM 301 eingeschrieben, und zwar die PCM-Signale für die Samples in einem Block, z.B. 42 Samples bei der Ausführungsform gemäß Fig. 4, bei der Adresse des Einschreibadressengenerators 304 gemäß einer zweckentsprechenden Regel. Zwei RAM 301 sind vorgesehen und derart gesteuert, daß, wenn ein RAM sich in dem Einschreibzyklus befindet, das andere RAM sich im Auslesezyklus befindet. Die Funktion wird Jedesmal nach dem Einschreiben von 42 Samples gewechselt. Die Regel für das Auslesen wird durchWith reference to Fig. 12, the block coding circuit 3 will be explained in more detail below. The through the Analog-to-digital converters are converted to PCM signals written in the RAM 301, namely the PCM signals for the samples in a block, e.g. 42 samples in the Embodiment according to FIG. 4, in the case of the address of the write-in address generator 304 according to an appropriate one Rule. Two RAM 301 are provided and controlled so that when one RAM is in the write cycle the other RAM is in the read cycle. The function is activated every time after writing 42 Samples changed. The rule for reading is through

1 3001 1/08191 3001 1/0819

ZZ-ZZ-

den Ausleseadressengeneratorteil 305 gesteuert und die PCM-Signale, welche gemäß Fig. 4b angeordnet sind, werden ausgelesen. Die Ausgangssignale der Wählschaltung 306 für die Auswahl der Ausleseseite des RAM 301 werden den Spuren durch den Seriell-zu-Parallel-Wandler 307 zugewiesen. Die den sechs Spuren zugewiesenen PCM-Signale werden durch die arithmetischen Einheiten 308, 309 gemäß den Gleichungen (2) und (3) verarbeitet, und man erhält Codes in der Vertikalrichtung. Die Codes in der Transversalrichtung werden durch die CRC-Codierschaltung 310 den Spuren hinzugefügt, so daß Blockcodes gebildet werden. Die Synchronmarkierung (a) wird durch den Synchronmarkierungsgenerator 311 gebildet und die Wählschaltung 312 wird derart gesteuert, daß die Synchronmarkierung in der in Fig. 4b gezeigten Position hinzugefügt wird. Das Ausgangssignal der Blockcodierschaltung 3 ist in Fig. 4b gezeigt.the readout address generator part 305 controlled and the PCM signals, which are arranged according to Fig. 4b, are read out. The output signals of the selection circuit 306 for the selection of the read-out side of the RAM 301 are assigned to the tracks by the serial-to-parallel converter 307. the PCM signals assigned to the six tracks are determined by the arithmetic units 308, 309 according to the equations (2) and (3) are processed, and codes in the vertical direction are obtained. The codes in the transverse direction will be is added to the tracks by the CRC coding circuit 310 so that block codes are formed. The sync mark (a) is formed by the sync mark generator 311 and the selection circuit 312 is controlled so that that the sync mark is added in the position shown in Fig. 4b. The output signal of the Block coding circuit 3 is shown in Figure 4b.

Im folgenden wird auf Fig. 13 Bezug genommen. Die Arbeitsweise der ersten Spleißdetektorschaltung 12 und der zweiten Spleißdetektorschaltung 13 sowie der CRC-Prüfschaltung 10 und der Decodierschaltung 11 soll nun erläutert werden. In der Decodierschaltung 11 werden die Daten der einzelnen Spuren in einen einzigen Signalzug umgewandelt, und zwar durch den Seriell-zu-Parallel-Wandler 102 und Fehlerdaten So und S1 werden durch die Fehlerdatentastschaltung 110 für die Codes in der Vertikalrichtung gezählt. Die Referenzwerte So und S1 ergeben sich aus den folgenden Gleichungen: Reference is now made to FIG. The operation of the first splice detector circuit 12 and the second Splice detector circuit 13 and the CRC checking circuit 10 and the decoding circuit 11 will now be explained. In the decoding circuit 11, the data of the individual Tracks converted into a single waveform by serial-to-parallel converter 102 and error data So and S1 are counted by the error data key circuit 110 for the codes in the vertical direction. The reference values So and S1 result from the following equations:

8
So = Τ" aJ (4)8th
So = Τ "aJ (4)

31 = y"~ ajoci . (5)31 = y "~ ajoci. (5)

wobei aJ ein Symbol ist für die Division der wiedergegebenen Daten in den Spuren für jeweils vier Bits. Falls einwhere aJ is a symbol for dividing the reproduced data in the tracks for every four bits. If a

13001 1/081913001 1/0819

Fehler in der i-ten Spur vorliegt, so sind die folgenden Gleichlangen erfüllt:If there is an error in the i-th track, the following are as follows Equal lengths fulfilled:

50 = ei (6)50 = egg (6)

51 = eicci (7) wobei aj = ai + ei gilt.51 = eicci (7) where aj = ai + ei.

8 78 7

Dabei werden die Bedingungen y ai = O und V aiai=OThe conditions y ai = O and V aiai = O are thereby

verwendet.used.

Der Wert ai kann durch die Fehlerdatenverarbeitungsschaltung 116 gegeben werden, da die Fehlerspur von der CRC-Prüfschaltung 10 erkannt wird. Der Wert ei wird durch die Blockcode-Fehlercomputerschaltung 140 gegeben, und zwar ausgehend von So, Si und ai. Dabei wird ei durch die Korrektursteuerschaltung 146 ausgegeben und korrigiert, wenn a£ in die Addierschaltung 117 eingegeben wird. Gewöhnlich hat das Ausgangssignal der Korrektursteuerschaltung 146 den Wert "0", wenn kein Fehler vorliegt. In vorstehender Beschreibung wurde das Vorhandensein eines Fehlers in einer Spur diskutiert. Die Korrektur kann auch vorgenommen werden, wenn Fehler in zwei Spuren vorliegen. Die Spur mit einem Fehler kann durch die Codes in der Vertikalrichtung ermittelt werden, und zwar durch Errechnung von Si/So gemäß den Gleichungen (6), (7)» und zwar in der Decodierstufe. Wenn das Prüfergebnis nicht inkonsistent ist mit dem Prüfergebnis der Fehlerdatenverarbeitungsschaltung für die Codes in der Transversalrichtung, so gibt die zweite Spleißdetektorschaltung 13 das Spleißdetektorsignal aus.The value ai can be obtained by the failure data processing circuit 116 are given as the error trace from the CRC checking circuit 10 is recognized. The value ei is given by the block code error computer circuit 140, namely based on So, Si and ai. At this time, ei is controlled by the correction control circuit 146 is output and corrected when a £ is input to the adding circuit 117. Usually the output of the correction control circuit 146 is "0" when there is no error. In the above Description, the presence of a fault in a lane was discussed. The correction can also be made if there are errors in two lanes. The track with an error can be identified by the codes in the vertical direction can be determined by calculating Si / So according to equations (6), (7) »in the decoding stage. If the check result is not inconsistent with the check result of the fault data processing circuit for the codes in the transverse direction, the second splice detection circuit 13 outputs the splice detection signal.

Der beschriebene Vorgang kann mehrmals wiederholt werden im Sinne der Gewinnung einer Vielzahl yon Spleißdetektorsignalen, und zwar zum Zwecke der Erhöhung der Zuverlässigkeit. Die Schaltung kann gebildet werden durch die Kombination der Komparatorschaltung 132 und eines Zählers.The process described can be repeated several times in the sense of obtaining a large number of splice detector signals, for the purpose of increasing reliability. The circuit can be formed by the combination the comparator circuit 132 and a counter.

1 3001 1/08191 3001 1/0819

Bei diesen Ausführungsformen werden eine erste Spleißdetektorschaltung 12 und eine zweite Spleißdetektorschaltung 13 verwendet. Es ist jedoch auch möglich, die Schaltung zu vereinfachen, und zwar durch Verwendung nur einer ersten Spleißdetektorschaltung 12 zur Ermittlung der Spleißstelle. Eine solche AusfUhrungsform soll nun erläutert werden. Fig. 10 zeigt ein Blockschaltbild des erfindungsgemäßen PCM-Wiedergabegeräts mit einem Analogsignaleingang 1, einem Analog-zu-Digital-¥andler 2, einer Codierschaltung 3'ι die Daten in Form der PCM-Signale einer Vielzahl von Spuren zuweist und Codes fUr die Fehlerermittlung den PCM-Signalen in den einzelnen Spuren hinzufügt, und zwar jeweils nach einer vorbestimmten Anzahl von Daten. Ferner umfaßt die Schaltung eine Verzögerungsschaltung 4 zur Verzögerung der Signale in den einzelnen Spuren um eine vorbestimmte Anzahl von Rahmen 1. Eine Modulatorschaltung 5 dient der Aufzeichnung der PCM-Signale auf dem Magnetband 7 mit Hilfe eines Aufzeichnungskopfes 6. Ein Wiedergabekopf 9 dient der Wiedergabe der aufgezeichneten Signale. Eine Demodulatorschaltung 9 dient zur Demodulierung der Ausgangssignale des Wiedergabekopfes 8 in PCM-Signale. Ferner ist eine Fehlerdetektorschaltung 10 für die wiedergegebenen PCM-Signale vorgesehen sowie eine Spleißdetektorschaltung 12, in die das Ergebnis der Fehlerdetektorschaltung 10 eingegeben wird, sowie eine Parallel-zu-Seriell-Wandlerschaltung 11 zur Umwandlung des PCM-Signals in der Vielzahl der Spuren in einen Zeitdiagramm-PCM-Signalzug gemäß den Aufzeichnungszeitpunkten. Ferner umfaßt die Einrichtung eine Editionsschaltung 14 für die Verarbeitung der Signale in Abhängigkeit von dem Ausgangssignal der Spleißdetektorschaltung 12 und eine Digital-zu-Analog-Wandlerschaltung 15 und schließlich einen Ausgangsanschluß für das Analogsignal 16.In these embodiments, a first splice detector circuit 12 and a second splice detector circuit 13 are used. However, it is also possible to use the circuit by using only a first splice detector circuit 12 to determine the splice location. Such an embodiment will now be explained. Fig. 10 shows a block diagram of the PCM playback device according to the invention with an analog signal input 1, an analog-to-digital ¥ andler 2, a coding circuit 3'ι the Data in the form of the PCM signals of a plurality of tracks assigns and adds codes for error detection to the PCM signals in the individual tracks, in each case after a predetermined number of data. Furthermore, the circuit comprises a delay circuit 4 for delaying the Signals in the individual tracks by a predetermined number of frames 1. A modulator circuit 5 is used for recording of the PCM signals on the magnetic tape 7 with the aid of a recording head 6. A reproducing head 9 is used for reproduction of the recorded signals. A demodulator circuit 9 is used to demodulate the output signals of the Playback head 8 in PCM signals. Furthermore, there is an error detection circuit 10 for the reproduced PCM signals and a splice detector circuit 12 to which the result of the error detector circuit 10 is input and a parallel-to-serial converter circuit 11 for converting the PCM signal in the plurality of tracks into a timing diagram PCM signal train in accordance with the recording times. The device further comprises an editing circuit 14 for processing the signals as a function from the output of the splice detector circuit 12 and a digital-to-analog converter circuit 15 and finally, an output connection for the analog signal 16.

Fig. 9a zeigt das Signal (i) und Fig. 9b zeigt das Signal (j). Das Bezugszeichen(a) bezeichnet eine Synchronisier-Fig. 9a shows the signal (i) and Fig. 9b shows the signal (j). The reference symbol (a) denotes a synchronizing

13001 1 /081913001 1/0819

markierung und die Bezugszeichen b1, b2, t>3» ... bezeichnen PCM-Signale für ein Sample, welche in einem Zeitdiagramm angeordnet sind. Die Bezugszeichen d1, d2, d3, d4 bezeichnen jeweils Fehlerdetektorcodes in den einzelnen Spuren. Zur Vereinfachung der Diskussion soll nun ein Fall betrachtet werden, bei dem eine Anzahl von vier Spuren vorliegt und wobei die Anzahl der Rahmen im PCM-Signal ebenfalls vier beträgt. Unter diesen Annahmen soll nun die Arbeitsweise der Ausführungsform gemäß Fig. 8 erläutert werden. Die über den Eingangsanschluß 1 eingegebenen Analogsignale werden durch den Analog-zu-Digital-Wandler 2 in PCM-Signale umgewandelt, und man erhält die Daten gemäß Fig. 9a. Die PCM-Signale werden den Spuren zugewiesen, und zwar durch die Codierschaltung 3¹ für die Spurzuweisung, welche auch die Fehlerdetektorcodes (CRCC) (kontrahierte Rückführcodes■= contracted recycling code) hinzufügt sowie schließlich auch die Synchronmarkierung (a).mark and the reference symbols b1, b2, t> 3 »... denote PCM signals for a sample, which are arranged in a time diagram. The reference symbols d1, d2, d3, d4 each designate error detector codes in the individual tracks. To simplify the discussion, consider a case where there are four tracks in number and where the number of frames in the PCM signal is also four. With these assumptions, the operation of the embodiment according to FIG. 8 will now be explained. The analog signals input through the input terminal 1 are converted into PCM signals by the analog-to-digital converter 2, and the data shown in FIG. 9a is obtained. The PCM signals are assigned to the lanes by the ^{lane allocation coding circuit 3 1} which also adds the contracted recycling code (CRCC) and finally the sync mark (a).

Die Signale in der zweiten und vierten Spur werden durch die Verzögerungsschaltung 4 um 1 Rahmen verzögert und in die Modulatorschaltung 5 eingegeben. Das Eingangssignal wird gemäß Fig. 9b arrangiert. Der Ausgang der Modulatorschaltung 5 wird auf dem Magnetband 7 durch den Aufzeichnungskopf für eine Vielzahl von Kanälen aufgezeichnet.The signals in the second and fourth tracks are delayed by 1 frame by the delay circuit 4 and in the modulator circuit 5 is input. The input signal is arranged as shown in Fig. 9b. The output of the modulator circuit 5 is recorded on the magnetic tape 7 by the recording head for a plurality of channels.

Der Vorgang der Edition soll im folgenden erläutert werden. Es soll die manuelle Edition durch Schneiden von Hand betrachtet werden, wobei die Magnetbänder durch ein Spleißband miteinander verbunden werden. Es kommen zwei Arten der Edition für die PCM-Signale in Frage. Im Falle der Wiedergabe einer PCM-Aufzeichnung ist es erforderlich, das Band senkrecht zur Longitudinalrichtung des Bandes zu schneiden.The process of the edition will be explained in the following. It is intended to be considered the manual edition by cutting by hand The magnetic tapes are connected to one another by a splicing tape. There are two types the edition for the PCM signals in question. When playing back a PCM recording, it is necessary to cut the tape perpendicular to the longitudinal direction of the tape.

130011/0819130011/0819

Andererseits kommt aber auch ein elektronisches Editionsverfahren in Frage, bei dem die Daten der Hagnetbänder sequentiell auf einem Meistermagnetband aufgezeichnet werden. Das Bandformat an der Spleißstelle ist in Fig. 11 für beide Editionsmethoden dargestellt, wobei χ Rahmen des PCM-Signals vor der Spleißstelle und y Rahmen des PCM-Signals hinter der Spleißstelle bezeichnen.On the other hand, there is also an electronic editing process in question, in which the data of the magnetic tapes are sequentially recorded on a master magnetic tape. The tape format at the splice is shown in Figure 11 for both edition methods, where χ frame of the PCM signal before the splice and y denote frames of the PCM signal after the splice.

Der Vorgang der Wiedergabe der Aufzeichnung von dem Magnetband soll im folgenden erläutert werden. Die Daten auf dem Magnetband 7 werden durch den Wiedergabekopf 8 ausgelesen und es werden PCM-Signale für vier Spuren von der Demodulatorschaltung 9 ausgegeben. Der Rahmen wird anhand der Synchronmarkierung (a) in der Fehlerdetektorschaltung 10 ermittelt, wobei die CRC-Prüfung stattfindet. Die Signale in der ersten und dritten Spur werden durch die Verzögerungsschaltung 4 um 1 Rahmen verzögert, wobei die Signale in Form der ursprünglichen zwei Elementblocks zurückkehren. Die Signale werden durch den Parallel-zu-Seriell-Wandler 11 in einen PCM-Signalzug gemäß dem Zeitdiagramm umgewandelt. Die PCM-Signale in den Rahmen mit Fehlern, welche durch die CRC-Prüfschaltung ermittelt werden, werden durch die Einfügungsverarbeitung korrigiert. Andererseits überwacht die Spleißdetektorschaltung den Zustand des Fehlers in den Rahmen, und zwar in den einzelnen Spuren, welche durch die Fehlerdetektorschaltung 10 erfaßt werden. Wenn Fehler in allen Spuren gleichzeitig auftreten, so w ird ein Spleißstellendetektorsignal der Editionsschaltung zugeführt. Die Editionsschaltung 14 ist identisch mit der Editionsschaltung 12 der vorhergehenden Ausführungsform. Daher kann deren Beschreibung ausgelassen werden. Es können die gleichen Modifikationen wie bei der ersten Ausführungsform vorgenommen werden.The act of reproducing the recording from the magnetic tape shall be explained in the following. The data on the magnetic tape 7 are read out by the reproducing head 8 and there are PCM signals for four tracks from the demodulator circuit 9 issued. The frame is determined based on the sync mark (a) in the error detection circuit 10 determined, whereby the CRC check takes place. The signals in the first and third tracks are delayed by 1 frame by the delay circuit 4, the signals return in the form of the original two element blocks. The signals are sent through the parallel-to-serial converter 11 into a PCM signal train according to the timing diagram converted. The PCM signals in the frames with errors, which are detected by the CRC checking circuit, are corrected by the insert processing. On the other hand, the splice detector circuit monitors the state of the error in the frames, specifically in the individual tracks, which are detected by the error detection circuit 10 will. If errors occur in all of the tracks at the same time, a splice detector signal is sent to the editing circuit fed. The editing circuit 14 is identical to the editing circuit 12 of the previous embodiment. Therefore, its description can be omitted. The same modifications as in the first embodiment can be made.

13001 1/081913001 1/0819

Erfindungsgemäß werden die PCM-Signale den einzelnen Spuren zugewiesen und innerhalb der Spuren verzögert und sodann im PCM-Magnetband aufgezeichnet, und die Spleißstelle kann ermittelt werden, je nach der Verteilung der Fehler an der Spleißstelle über das gesamte Magnetband mit der Vielzahl der Spuren.According to the invention, the PCM signals are the individual Tracks assigned and delayed within the tracks and then recorded on PCM magnetic tape, and the splice point can be determined, depending on the distribution of the Defect at the splice point across the entire magnetic tape with the multitude of tracks.

Erfindungsgemäß werden die PCM-Signale vor der Spleißstelle und die PCM-Signale hinter der Spleißstelle verwendet, um in der Nähe der Spleißstelle eine Korrektur vorzunehmen, und zwar im Sinne eines Ausblendens der Daten vor der Spleißstelle und eines Einblendens der Daten hinter der Spleißstelle. Auf diese Weise wird ein Pegelsprung der Wiedergabetonsignale verhindert. Es ist nicht erforderlich, die Bandlaufgeschwindigkeit zu ändern oder zwei Arten von Taktgeneratorschaltungen für ein doppeltes Einschreiben zu verwenden, so daß die Kosten erheblich gesenkt werden können.According to the invention, the PCM signals are used in front of the splice point and the PCM signals behind the splice point, to make a correction in the vicinity of the splice, in the sense of fading out the data the splice point and a fade-in of the data behind the splice point. In this way there is a level jump which prevents playback sound signals. There is no need to change the tape speed or two To use kinds of clock generator circuits for double writing, so that the cost is significant can be lowered.

130011/0819130011/0819

Claims

1. PCM playback device, indicated by a Godier circuit for the formation of PCM signals with addition from error detector codes to the data signals according to a predetermined pattern; by a splice detector circuit to determine a splice point of the magnetic tape based on the determination of an inconsistency of the result the test item of the fault detector element as a function of the PCM signals read out from the magnetic tape; and by an editing circuit for editing the PCM signals when the splice is through the splice detector circuit determined 1st.

2. PCM playback device, in particular according to claim 1, characterized by a coding circuit for the formation of Frames by adding respective error detector codes to each of a number of frames of the PCM signals, assigned to a plurality of lanes; by a detector circuit to detect any errors for each Track of a magnetic tape, with the © PCM signals in different tracks by a predetermined number of frames are delayed; as well as by a splice detector circuit for determining the splitting stölle of the magnetic tape the detection of errors in frames of more than a predetermined number of tracks or of all tracks by the detector circuit and by a delay circuit to bring about an equal sum of the delayed frames in recording and delayed ones Frame when playing in all tracks; and by an editing circuit for editing the PCM signals when the splice point is detected by the splice detector chal tung.

130011/0819130011/0819

ORIGINAL INSPECTED

3 · PCM playback device according to one of claims 1 or 2, characterized in that the edition circuit a circuit for forming a first PCM signal train, which corresponds to audio signals, during a period before the splice, only by PCM signals before the splice, based on a determination of the splice in the splice detector circuit; as well as a circuit to form a second PCM signal train, which corresponds to the audio signals corresponds, for a period after the splice, only by the PCM signals behind the splice site; and a significance circuit for gradually decreasing the audio level associated with the PCM signal train corresponds to, from X1 to Xo, as well as a significance circuit for gradually increasing the sound level, which corresponds to the PCM signal train from Xo to X1; and an adding circuit for summing the output signals of the two significance circuits.

4. PCM playback device according to claim 1, characterized in that that the coding circuit adds two or more kinds of error detection codes to the data signals and that the splice detector circuit detects the splice point of the magnetic tape at a point in time at which at least there is an inconsistency in the check result of two or more kinds of the error detector codes.

5. PCM playback device, in particular according to one of claims 1 to 4, for playing back PCM signals that recorded on a magnetic tape, characterized in that the PCM signals of a plurality of tracks are assigned with the formation of block codes and with the addition of error detector codes in the track direction and in the direction of tape travel, the signals being recorded with different delays in the different tracks and marked by a splice

13001 1/0819

detektorschaltung zur Ermittlung der Spleißstelle des Magnetbandes durch Auffinden mindestens einer Inkonsistenz zwischen den erfaßten Fehlercodes In Spurrichtung und den erfaßten Fehlercodea in Bandlaufrichtung.detector circuit for determining the splice point of the magnetic tape by finding at least one inconsistency between the detected error codes in the track direction and the detected error codes a in the direction of tape travel.

6. PCM-Wiedergabegerät nach Anspruch 4 oder 5, gekennzeichnet durch eine erste Spleißdetektorschaltung zur Ausgabe eines ersten Spleißdetektorsignals durch Auffinden von Fehlern in den Rahmen von mehr als einer vorbestimmten Anzahl von Spuren; eine Verzögerungeschaltung zur Verzögerung der Signale, so daß die gleiche Gesamtzahl von Verzögerungsrahmen bei allen Spuren vorliegt, und zwar sowohl bei der Aufzeichnung als auch bei der Wiedergabe; sowie eine zweite Spleißdetektorschaltung zur Ausgabe eines zweiten Spleißdetektorsignals unter Auffindung einer Inkonsistenz zwischen den erfaßten Fehlercodes in den Spurrichtungen und den erfaßten Fehlercodes in der Bandlaufrichtung, und zwar für jede Blockeinheit nach6. PCM playback device according to claim 4 or 5, characterized by a first splice detector circuit for Outputting a first splice detector signal by finding errors in the frames of more than a predetermined number of tracks; a delay circuit to delay the signals so that there are the same total number of delay frames on all tracks, and both during recording and playback; and a second splice detector circuit for outputting a second splice detector signal upon detection an inconsistency between the detected error codes in the lane directions and the detected error codes in the Direction of tape travel, for each block unit after der Verzögerung; sowie eine Editionsschaltung zur Edition nur wenn das zweite Spleißdetektorsignal ausgegeben wird, während einer vorbestimmten Zeitdauer nach der Ausgabe des ersten Spleißdetektorsignals.the delay; as well as an edition circuit for the edition only when the second splice detector signal is output during a predetermined period of time after the output of the first splice detector signal.

7. PCM-Wiedergabegerät nach Anspruch 6, dadurch gekennzeichnet, daß die Editionsschaltung folgende Teile umfaßt: ein· Schaltung zur Bildung eines PCM-Signalzugs, welcher den Tonsignalen entspricht, und zwar während einer Zeltdauer vor der Spleißstelle, durch PCM-Signale vor der Spleißstelle unter Erfassung der Spleißstelle in7. PCM playback device according to claim 6, characterized in that the editing circuit includes the following parts comprises: a circuit for forming a PCM signal train, which corresponds to the audio signals, during a period in front of the splice, by PCM signals the splice with recording of the splice in der Spleißdetektorschaltung; eine Schaltung zur Bildung eines PCM-Signalzugs, der den Tonsignalen entspricht, und zwar für eine Zeitdauer nach der Spleißstelle, durch PCM-Signale nach der Spleißstelle; sowie eine Signifikanzschaltung zur allmählichen Verringerung des Tonpegelsthe splice detector circuit; a circuit for education a PCM signal train corresponding to the audio signals for a period after the splice Post-splice PCM signals; and a significance circuit for gradually reducing the sound level

130011/0819130011/0819

entsprechend dem PCM-Signalzug von X1 auf Xo; sowie eine Signifikanzschaltung zur allmählichen Erhöhung des Tonpegels entsprechend dem PCM-Signalzug von Xo auf X1; sowie eine Addierschaltung zur Summierung der Ausgangssignale der beiden Signifikanzschaltungen.corresponding to the PCM signal train from X1 to Xo; as well as a Significance circuit for gradually increasing the sound level in accordance with the PCM signal train from Xo to X1; as well as an adding circuit for summing the output signals of the two significance circuits.

13001 1/081913001 1/0819