DE2703559A1 - Rechnersystem - Google Patents
RechnersystemInfo
- Publication number
- DE2703559A1 DE2703559A1 DE19772703559 DE2703559A DE2703559A1 DE 2703559 A1 DE2703559 A1 DE 2703559A1 DE 19772703559 DE19772703559 DE 19772703559 DE 2703559 A DE2703559 A DE 2703559A DE 2703559 A1 DE2703559 A1 DE 2703559A1
- Authority
- DE
- Germany
- Prior art keywords
- read
- memory
- data
- write
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München Ij. 77 P 7 0 0 6 BRO
Rechnersystem
Die vorliegende Erfindung betrifft ein Rechnersystem, utnfasaend
eine aus System-Adressenscbiene und zumindest einer System-Datenschiene
bestehende Systemschiene, eine Anzahl Einzelrechner, für
jeden Einzelrechner ein als Koppelglied zwischen letzteren und der Systemschiene dienenden Scbreib-ZLesespeicher, auf den wahlweise
die Systemschiene oder der Einzelrechner Zugriff hat.
Ein Rechnersystem der eingangs genannten Art ist in unserer älteren
Patentanmeldung P 25 46 202.6 (VPA 75 P 7195) bereits vorgeschlagen worden. Bei einem solchen Rechnersystem erfolgt der gesamte
Datenverkehr zwischen den Einzelrechnern über die Systemschiene. Über die System-Datenschiene werden dabei die Daten und
über die System-Adressenschiene die zugehörigen Adressen übertragen.
Der Datenaustausch zwischen den Einzelrechnern und der Systemschiene wird über die Schreib-/Lesespeicher vorgenommen.
Die von den Einzelrechnern in den Schreib-Zlesespeichern abgelegten
Informationen - in der Regel Ergebnisse - für andere Einzelrechner werden folgendermaßen verteilt:
Ein zentraler Steuerrechner legt durch einen Schaltbefehl einen Datenweg fest, der von einem ausgewählten Schreib-/Leseapeicber
zu allen anderen Scbreib-/Lesespeichern führt. Durch anschließende
Transferbefehle werden Daten auf diesem Weg aus dem ausgewählten Schreib-/Lesespeicher gelesen und simultan in die entsprechenden
Speicherzellen aller anderen Schreib-/Lesespeicher geschrieben.
Dieser Vorgang wird für die Ergebnisse aller Einzelrechner wiederholt.
Daraus folgt, daß alle Schreib-/lesespeicher die gleichen
Datenstrukturen haben. Jeder erhält alle Ergebnisse, auch dann,
Ed 1 sti/21.1.77 809831/0196
2703553
■*- 77 P 7 0 0 6 BRO
wenn die einzelnen Einzelrechner nur einen Teil davon brauchen.
Im allgemeinen, z.B. bei den zahlreichen Problemen mit Nachbarschaftskopplungen,
ist der Anteil der von den Einzelrechnern benötigten Ergebnisse klein. Wächst die Einzelrechnerzahl mit der
Zahl der Teilaufgaben, aus denen sich die Gesamtaufgabe zusammensetzt, so ist die Zahl der pro Einzelrechner benötigten Daten
konstant. Z.B. werden sechs Worte pro Einzelrechner bei einem dreidimensionalen Finitelement-Differenzenverfahren benötigt.
Die Speicherkapazität der Schreib-/Lesespeicher muß jedoch für
die in allen Einzelrechnern benötigten Daten ausreichen. Dadurch ist für letztere eine erhebliche Kapazität erforderlich.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Rechnersystem
der eingangs genannten Art anzugeben, bei dem die Schreib-/ ,15 Lesespeicher erheblich weniger Speicherkapazität aufweisen müssen.
Die Aufgabe wird dadurch gelöst, daß zwischen jedem Schreib-/Lesespeicher
und der Systemschiene ein Datenfilter geschaltet ist, welches einerseits aus den von der Systemschiene gelieferten Daten
nur die für den Einzelrechner benötigten Daten ausfiltert und andererseits nur die vom Schreib-/Lesespeicher auf die
Systemschiene auszulesenden Daten auf diese überträgt. Auf diese Weise ist es möglich, den Speicherplatzbedarf des Schreib-/Lesespeichers
klein zu halten und außerdem kann er optimal ausgenutzt werden.
Ein solches Datenfilter für einen Schreib-/Lesespeicher zum Ausfiltern
der für letzteren tatsächlich benötigten Daten aus einem vorgebbaren Datenangebot, insbesondere für ein vorstehend angegebenes
Rechnersystem, ist vorteilhafterweise so ausgebildet, daß die Adressen des vorgebbaren Datenangebotes an einen assoziativen
Speicher gebbar sind, in dem jede Adresse, der ein für den Schreib-/ Lesespeioher tatsächlich benötigtes Datenwort zugeordnet ist, zusammen
mit einem individuellen Scbreib-ZLesekennzeichen in Form
eines Erkennungswortes markiert ist, daß jeder im assoziativen Speicher markierten und damit erkennbaren Adresse eindeutig eine
Speicherplatzadresse, die dem der erkennbaren Adresse zugeordneten Datenwort einen Speicherplatz im Schreib-/Lesespeicber zu-
809831/0196
·#- 77 P 7 0 0 6 BRG
ordnet, zuweisbar und letzterem zuführbar ist, und daß zugleich in Abhängigkeit von der Treffermeldung des Assoziativspeichers und
vom individuellen Schreib-/Lesekennzeichen, welches angibt, ob
das zugeordnete Datenwort in den Schreib-/Lesespeicher einzuschreiben
ist, ein Schreib-/Lesebefehl einem Schreib- oder Leseeingang
des Schreib-/Lesespeichers zuführbar ist.
Eine erste bevorzugte Variante eines solchen Datenfilters ist so ausgebildet, daß im assoziativen Speicher jedem Erkennungswort
eine Speicherplatzadresse hinzugefügt ist, wodurch auf diese Weise jedem Erkennungswort eine Speicherplatzadresse bereits
fest zugewiesen ist. Es besteht also auf diese Weise eine direkte Zuordnung zwischen der Adresse, die zur Kennzeichnung der Daten
notwendig ist und der Speicherplatzadresse, unter der die Daten im Schreib-/Lesespeicher abzuspeichern sind. Der Hardware-Aufwand
dieser ersten Variante wächst mit der Anzahl der für den Schreib-/ Lesespeicher tatsächlich benötigten Daten. Da die derzeit verfügbaren
Assoziativ-Speicherbaustein nur eine geringe Kapazität aufweisen, ist die Realisierung dieser ersten Variante vorerst nur
bei einer geringen Anzahl von Austauschadressen je Scbreib-/Lesespeicher
sinnvoll.
Um eine größere Anzahl von Daten austauschen zu können, ist derzeit
eine zweite Variante eines solchen Datenfilters besonders vorteilhaft. Diese zweite Variante ist so ausgebildet, daß mittels
einer digitalen Zählschaltung die aufeinanderfolgenden Adresserkennungen im assoziativen Speicher abzählbar sind und daß jeder
in der Zählschaltung durchlaufende Zählwert dem Scbreib-/Lesespeicher
als Speicherplatzadresse zuführbar ist, wodurch jedem Erkennungswort eindeutig eine Speicherplatzadresse zugewiesen ist.
Es besteht also hier keine feste Zuordnung zwischen Adresse und Speicherplatzadresse. Die Speicherplatzadresse wird bei dieser
zweiten Variante durch einen Stapelspeicher-Zeiger erzeugt. Eine reproduzierbare Zuordnung zwischen Adressen und Speicherplatzadressen
kann indirekt durch ein definiertes Austauschverfahren - beispielsweise
durch Festlegen eines Anfangswertes und der Reihenfolge der angelegten Adressen - auf einfachste Weise erreicht wer
den. Da bei dieser zweiten Variante im assoziativen Speicher nur die Erkennungsworte abzuspeichern sind, wird gegenüber der ersten
809831 /0196
2703b59 77P7 00 6BRO
Variante hier erheblich weniger Speicherplatz benötigt.
Bei beiden Varianten ist eine bevorzugte Ausführungsform so gestaltet,
daß jedes Erkennungswort aus einer Adresse, der ein für den Schreib-ZLesespeicher tatsächlich benötigtes Datenwort zugeordnet
ist, und aus einem hinzugefügten Sohreib-ZLesekennzeichen
besteht. Ein wesentlicher Vorteil dieser Ausführungsform ist mit der zweiten Variante verbunden und wird im folgenden noch näher
angegeben.
Eine erhebliche Verringerung des Hardware-Aufwandes kann durch
eine besonders vorteilhafte Ausführungsform der zweiten Variante erreicht werden. Diese vorteilhafte Ausführungsform ist so ausgebildet,
daß der assoziative Speicher mit einem durch die Adressen des vorgebbaren Datenangebots direkt adressierbaren Speicher
in dem in jeden Speicherplatz, der zu einer Adresse, der ein für den Schreib-/Lesespeicher tatsächlich benötigtes Datenwort zugeordnet
ist, gehört, lediglich ein Schreib- oder Lesekennzeichen abgespeichert ist, realisiert ist. Damit besteht jedes Erkennungswort
lediglich aus einem Schreib-/Lesekennzeichen, welches durch
zwei Bits (z.B. ein Bit ist für die Kennzeichnung der im Schreib-/ Lesespeicher benötigten Daten, ein zweites Bit für die Angabe
der Richtung nötig: schreiben oder lesen; andere Kodierungen sind möglich) bereits realisierbar ist. Mit der zweiten Variante läßt
sich aber auch eine bereits vorstehend angedeutete vorteilhafte Ausführungsform gestalten. Bei dieser vorteilhaften Ausführungsform
ist jedes Erkennungswort aus einer Adresse und einem Schreib-/ Lesekennzeichen zusammengesetzt, wobei jetzt aber jedes Erkennungswort so gestaltet ist, daß jede Adresse, der ein für den Schreib-/
Lesespeicher tatsächlich benötigtes Datenwort zugeordnet ist, sich aus einer, individuell dem Schreib-ZLesespeicher zugeordneten
Blockadresse und aus einer, individuell dem tatsächlich benötigten Datenwort zugeordneten Einzeladresse zusammensetzt. Auf diese
Weise ist eine blockweise Auswahl von Daten möglich. Dies ist besonders zweckmäßig bei dem beschriebenen Rechnersystem, wo in
der Regel mehrere Scbreib-/Lesespeicher vorhanden sind. Der
gesamte Adressraum dieses Rechnersystems kann dann in individuell den Schreib-/Lesespeichern zugeordnete Blöcke unterteilt werden.
Der Assoziativspeicher des Datenfilters, das einem bestimmten
809831/0196
->T- 77P7 00 6BRO
Schreib-/Lesespeicher zugeordnet ist, braucht nur die Adressen
der von diesen benötigten Datenblöcke zu enthalten und zu vergleichen.
Alle zu einem Block gehörigen Daten werden dann entsprechend dem Schreib-/Lesekennzeichen übernommen bzw. übergeben.
5
Allgemein ist es vorteilhaft, wenn der Inhalt des assoziativen Speichers eines Datenfilters wahlweise veränderbar ist.
Für den Einsatz eines Datenfilters für ein beschriebenes Rechnersystem
ist ersteres vorteilhafterweise so weitergebildet, daß eine umschaltbare Adressenweiche vorgesehen ist, über die in der
einen Weichenstellung Speicherplatzadressen vom Datenfilter her an den Schreib-/Lesespeicher gebbar sind und die in der anderen
Weichenstellung dazu geeignet ist, daß Speicherplatzadressen von einem Einzelrechner her an den Schreib-/Lesespeicher gebbar sind.
Für den gleichen Zweck ist ein solches. Datenfilter so weitergebildet,
daß eine umschaltbare bidirektionale Datenweiche vorgesehen ist, die geeignet ist, in der einen Weichenstellung einen
Datenweg zwischen einer System-Datenschiene und dem Schreib-/Lesespeicher
und in der anderen Weichenstellung einen Datenweg zwischen einem Einzelrechner und dem Schreib-/Lesespeicher freizugeben
und deren Durchlaßrichtung in der einen Weichenstellung durch die erkannten Schreib-/Lesekennzeichen umschaltbar ist.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt
und werden im folgenden näher beschrieben. Es zeigen: Figur 1 in einem Blockschaltbild die Ausführung der ersten
Variante eines Datenfilters,
Figur 2 in einem Blockschaltbild die Ausführung der zweiten Variante eines Datenfilters,
Figur 3 den Aufbau der Ausführung nach Figur 2 mittels handelsüblichen
Bausteinen.
In der Figur 1 ist das Datenfilter durch den gestrichelt umrahmten
Bereich 1 gegeben. Der zugehörige Scbreib-/Leeespeioher
ist mit 2 bezeichnet. Das Datenfilter enthält den Assoziativspeicher 10, eine Adressenweicbe 20, eine Datenweiche 30 und eine
Gatterlogik 40. Im Assoziativspeicher sind Worte abgespeichert,
809831/0196
2703569 R
-#-
77P 7 00 6 BRD
die jedes in drei Anteile unterteilt sind. Ein erster Anteil
eines jeden Wortes ist eine Adresse aus dem Datenangebot. Diese ersten Anteile sind im linken Speicherbereich 11 des Assoziativspeichers abgespeichert. Ein zweiter Anteil gibt ein Schreib-/
Lesekennzeichen an, welches bestimmt, ob ein Datenwort in dem Schreib-/Lesespeicber 2 eingelesen oder aus ihm ausgelesen werden
soll. Diese zweiten Anteile sind im mittleren Teilbereich 12 des Assoziativspeichers abgespeichert. Erster und zweiter Anteil eines
jeden Wortes bilden zusammen ein Erkennungswort. Der dritte Anteil eines jeden Wortes gibt eine Speicherplatzadresse für ein
Datenwort im Schreib-ZLesespeicher an. Die dritten Anteile sind
im dritten Teilbereich 13 des Assoziativspeichers abgespeichert. Die Adressen des vorgebbaren Datenangebotes werden beispielsweise
über eine Adressenscbiene 3 an den Eingang E des Assoziativspeichers
gegeben. Bei Einsatz des Datenfilters in einem Rechnersystem wird die Adressenschiene 3 an die System-Adressenschiene
des Rechnersystems angeschlossen. Eine an den Eingang E gegebene Adresse wird gleichzeitig an alle im linken Teilbereich 11 des
Assoziativspeichers vorhandenen Speicherplätze gegeben und für den Fall, daß der Adresse ein tatsächlich benötigtes Datenwort zugeordnet
ist, der richtige Speicherplatz durch Vergleich sofort erkannt. Damit sind aber auch das Erkennungswort und die diesem
eindeutig zugeordnete Speicherplatzadresse eindeutig erkannt. Das im Erkennungswort enthaltene Schreib-/Lesekennzeichen gibt zusammen
mit der Treffermeldung des Assoziativspeichers nun je nach Bedeutungsinhalt zum einen über die Gatterlogik 40 den Leseeingang
21 oder den Schreibeingang 22 des Schreib-/Lesespeichers
für einen Leseimpuls oder Schreibimpuls frei, zum anderen bewirkt
es, daß die Datenweiche 30 auf Durchlaß zum Schreib-/Lesespeicher
oder von ihm weg geschaltet wird. Die Datenweiche ist dabex durch einen Freigabeimpuls, der den Assoziativspeicher zur
Adressaufnahme freigibt, auf den Datenweg geschaltet worden, der durch die Datenschienen 4 und 5 gegeben ist. Gleichzeitig mit
der Freigabe des Assoziativspeiobers ist die Adressenweicbe auf
den Datenweg, der durch die Adressenschienen 7 und 8 gegeben ist, geschaltet worden. Die erkannte Speicherplatzadresse liegt so a,
Adresseingang AE des Schreib-/Lesespeichers 2 an, una es kann in
Abhängigkeit vom Bedeutungsinhalt des Schreib-/Lesekennzeichens
ein Datenwort über die Datenschienen 4 und 5 in den so adressier-
809831/0196
27Ü355S 77 P 7 00 6 RRO
ten Speicherplatz eingelesen und aus ihm ausgelesen werden. Beim Einsatz des Datenfilters in einem beschriebenen Rechnersystem
ist die Datenschiene 5 mit der System-Datenschiene zu verbinden. Die Datenschiene 6 ist mit einem Datenein-/-ausgang und die
Adressenschiene 9 mit einem Adressenein-/-ausgang eines Einzelrechners zu verbinden. TJm Zugriff vom Einzelrechner her auf den
Schreib-/Lesespeicher zu ermöglichen, sind die Adressweiche und
die Datenweicbe umzuschalten. Die Datenflußrichtung und die daran
gekoppelte Alternative Schreiben oder Lesen werden vom Einzelrechner her gesteuert. Das Umschalten der Adress- und Datenweiche
erfolgt generell über die Steuerleitung 50. Zum Laden und Prüfen des Assoziativspeichers ist ein direkter Speicherzugriff über
einen Kanal 31, der an einen Eingang E. angeschlossen ist und
über zwei Steuerleitungen 310 und 311, von denen die Leitung 310
einen Freigabebefehl und die Leitung 311 einen Schreibbefehl überträgt, möglich.
Der Hardware-Aufwand dieser ersten Variante wächst mit der Anzahl
der Adressen, die für den Scbreib-/Lesespeicher von Bedeutung sind und daher im Assoziativspeicher gespeichert werden müssen.
Bei einer Adressbreite von beispielsweise 16 Bit ist für jedes im Assoziativspeicher abgespeicherte Wort mindestens ein Speicherplatz
von 33 Bit, nämlich 16 Bit für die Adresse und mindestens 1 Bit für das Schreib-/Lesekennzeichen und wiederum 16 Bit für die
Speicberplatzadresse, notwendig. Da die derzeit verfügbaren Assoziativspeicher-Bausteine
nur eine geringe Kapazität - z.B. Intel 3104 der Fa. Intel Corp. hat eine Kapazität von 16 Bit - aufweisen,
ist die Realisierung dieser ersten Variante vorerst nur bei einer kleinen Zahl von höchstens zehn Austauschadressen je
Schreib-/Lesespeicher sinnvoll.
Müssen mehr Daten ausgetauscht werden, so ist derzeit die zweite Variante,von der ein Ausführungsbeispiel in den Figuren 2 und 3
dargestellt ist, vorzuziehen. In der Figur 2 ist ein Blockschaltbild des Ausführungsbeispiels dargestellt. Im Unterschied zum
Ausführungsbeispiß 1 nach Figur 1 enthält dieses einen assoziativen
Speicher 100, in dem nur die Erkennungsworte abgespeichert sind, einen Zähler 200 und eine zusätzliche Gatterlogik 30O0 Alles
übrige ist wie im Ausführungsbeispiel nach Figur 1 aufgebaut.
809831/0196
Es sind daher alle gegenüber Figur 1 unveränderten Bauteile mit denselben Bezugszeichen wie dort versehen. In der Wirkungsweise
besteht ein Unterschied gegenüber dem Ausführungsbeispiel nach Figur 1 nur in der Zuordnung zwischen Adresse und Speioherplatzadresse.
Im Gegensatz zum Ausführungsbeispiel nach Figur 1 besteht hier keine feste Zuordnung zwischen Adresse und Speicherplatzadresse.
Die Speicherplatzadresse wird durch einen in der Zählschaltung 200 erzeugten Stapelspeicher-Zeiger erzeugt. Dies
geht folgendermaßen vor sich: Der assoziative Speicher vergleicht die am Eingang E anliegenden Adressen mit den abgespeicherten Erkennungsworten
und überprüft auf Übereinstimmung. Das in einem aufgefundenen Erkennungswort enthaltene Schreib-/Lesekennzeichen
öffnet zusammen mit der Treffermeldung des Assoziativspeiobers die Gatterlogik 300, so daß ein ebenfalls dort anliegender Schreib-/
Leseimpuls an den ZähIeingang Z der Zählschaltung gelangen kann.
Die rückwärtige Flanke dieses Schreib- oder Leseimpulses erhöht den Inhalt der Zählschaltung um 1. Dieser um 1 erhöhte Inhalt
zeigt dann auf die Speicherzelle des Schreib-/Lesespeichers, die
vom nachfolgenden Datentransfer betroffen ist. Die Zählschaltung kann über einen Rücksetzeingang R auf einen vorgewählten Anfangswert zurückgesetzt werden. Eine reproduzierbare Zuordnung zwischen
Adressen und Speicherplatzadresse - in diesem Fall die Adresse des Stapelspeicher-Zeigers - wird indirekt durch ein definiertes
Austauschverfahren - durch Festsetzen des Anfangswertes und der Reihenfolge der angelegten Adressen - erreicht.
Der Hardware-Aufwand der soeben beschriebenen zweiten Variante
ist geringer als bei der ersten, da es ausreicht, nur die Erkennungsworte,
bestehend aus Auswahladresse und Schreib-/Lesekennzeichen im assoziativen Speicher abzuspeichern. Ein weiterer
Vorteil dieser zweiten Variante besteht darin, daß der assoziative
Speicher durch einen direkt adressierbaren, bei Bit breiten Direktzugriffsspeicher, der den gesamten Adressraum überdeckt,
nachgebildet werden kann. Jedes Erkennungswort umfaßt nur zwei Bits und gibt die Transferrichtung an, z.B. in folgender Kodierung:
00 = kein Datentransfer
01 = Einschreiben
10 = Auslesen.
10 = Auslesen.
809831/0196
Wenn der Inhalt des assoziativen Speichers nicht verändert werden muß, z.B. in Spezialrechnersystemen, die mit gleichbleibenden
Datenaustauschprogrammen arbeiten, kann der Direktzugriffsspeicher
ein Festwertspeicher sein. Der Direktzugriffsspeicher kann aber auch eine programmierbare logische Anordnung sein.
Mit der zweiten Variante ist auch eine blockweise Auswahl von Daten möglich. Dazu wird das gesamte Adressenangebot in Blöcke
unterteilt. Jede Adresse eines Datenwortes setzt sich dann zusammen
aus einer Blockadresse und einer Einzeladresse. Der Assoziativspeicher enthält und vergleicht nur die Adressen der vom
Schreib-/Lesespeicher tatsächlich benötigten Datenblöcke. Alle zu dem Block gehörigen Daten werden dann, entsprechend dem
Schreib-/Lesekennzeichen, übernommen bzw. übergeben. 15
In der Figur 3 ist eine Realisierung des in Figur 2 dargestellten Ausführungsbeispiels mit handelsüblichen Bausteinen dargestellt.
Der Assoziativspeicher 100 enthält einen Schreib-/Lesespeicher
von zwei Bit Breite der Speicherkapazität 65 536 χ 2 Bit, welcher aus den Speicherbausteinen AMD 9130 der Fa. AMD und Adressdecodern
SAB 8205 der Fa. Siemens aufgebaut ist. Weiter enthält er einen bidirektionalen 4-Bit-Schienenstreiber Intel 8216 der Pa.
Intel. Die Datenweiche ist aus vier bidirektionalen 8-Bit-Schienentreibern
8216 der Fa. Intel zusammengesetzt. Die Zählschaltung enthält einen 16-Bit-Binärzähler mit Ladeeingängen, der
aus 4-Bit-Binärzäblern mit Ladeeingang des Typs 74 193 der Pa. Siemens aufgebaut ist. Weiter enthält die Zählschaltung einen
16-Bit-Kodierschalter, der aus 16 einseitig geerdeten Ein/Auaschaltern
besteht. Der Ausgang eines jeden Ein/Ausschalters ist mit einem pull up-Widerstand versehen. Die Adressenweiche besteht
aus einem 16-fachen 2:1-Multiplexer, der aus vier 4-fachen 2:1-Multiplexern
des Typs 74 157 der Fa. Siemens zusammengesetzt ist. Weiter sind ein UND-Gatter mit zwei Eingängen, drei ODER-Gatter
mit je zwei Eingängen, drei NAND-Gatter mit je zwei invertierenden Eingängen und drei NOR-Gatter mit je zwei invertierenden Eingängen
vorhanden. Alle in den Bausteinen verwendeten Eingänge, Ausgänge und Anschlüsse sind wie in den Datenkatalogen der einzelnen
Lieferfirmen bezeichnet.
10 Patentansprüche
3 Figuren
10 Patentansprüche
3 Figuren
80983 1/0196
L e e r s e i t
Claims (10)
- 2 7 ΰ 3 b S 5 77P 7 006 BRDPatentansprücher\J Rechnersystem, umfassend eine aus System-Adressenschiene und zumindest einer System-Datenschiene bestehende Systemschiene, eine Anzahl Einzelrechner, für jeden Einzelrechner ein als Koppelglied zwischen letzteren und der Systemschiene dienenden Schreib~/Lesespeicher, auf den wahlweise die Systemschiene oder der Einzelrechner Zugriff hat, dadurch gekennzeichnet , daß zwischen jedem Schreib-ZLesespeicher und der Systemschiene ein Datenfilter geschaltet ist, welches einerseits aus den von der Systemschiene gelieferten Daten nur die für den Einzelrecbner benötigten Daten ausfiltert und andererseits nur die vom Schreib-/ Lesespeicher auf die Systemschiene ausgelesenen Daten auf diese überträgt.
- 2. Datenfilter für einen Schreib-/Iesespeicher zum Ausfiltern der für letzteren tatsächlich benötigten Daten aus einem vorgebbaren Datenangebot, insbesondere für ein Rechnersystem nach Anspruch 1, dadurch gekennzeichnet , daß die Adressen des vorgebbaren Datenangebots an einen assoziativen Speicher (10, 100) gebbar sind, in dem jede Adresse, der ein tatsächlich benötigtes Datenwort zugeordnet ist, zusammen mit einem individuellen Schreib-/ Lesekennzeichen in Form eines Erkennungswortes markiert ist, daß jeder im assoziativen Speicher markierten und damit erkennbaren Adresse eindeutig eine Speicherplatzadresse, die dem der erkennbaren Adresse zugeordneten Datenwort einen Speicherplatz im Scbreib-/Lesespeicher zuordnet, zuweisbar und letzterem zuführbar ist und daß zugleich in Abhängigkeit von der Treffermeldung des Assoziativspeicher und vom individuellen Schreib-/Lesekennzeiohen, welches angibt, ob das zugeordnete Datenwort in den Schreib-/ Lesespeicher einzuschreiben oder aus ihm auszulesen ist, ein Schreib-/Lesebefebl einem Schreib- oder Leseθingang des Schreib-/ Lesespeichers zuführbar ist.
- 3. Datenfilter nach Anspruch 2, dadurch gekennzeichnet, daß im assoziativen Speicher (10) jedem Erkennungswort eine Speicherplatzadresse hinzugefügt ist, wodurch jedem Erkennungswort eine Speicherplatzadresse fest zugewiesen ist.809831/0196 ORIGINAL
- 4. Datenfilter nach Anspruch 2, dadurch gekennzeichnet, daß mittels einer digitalen Zählschaltung (200) die aufeinanderfolgenden Adresserkennungen im assoziativen Speicher abzählbar sind und daß jeder in der Zählschaltung durchlaufene Zählwert dem Schreib-/Lesespeicher als Speicherplatzadresse zuführbar ist, wodurch jedem Erkennungswort eindeutig eine Speicberplatzadresse zugewiesen ist.
- 5. Datenfilter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß jedes Erkennungswort aus einer Adresse, der ein für den Schreib-/Lesespeicher tatsächlich benötigtes Datenwort zugeordnet ist, und aus einem hinzugefügten Schreib-/Lesekennzeichen besteht.
- 6. Datenfilter nach Anspruch 4, dadurch gekennzeichnet, daß der assoziative Speicher mit einem durch die Adressen des vorgebbaren Datenangebotes direkt adressierbaren Speicher, in dem in jedem Speicherplatz, der zu einer Adresse, der ein für den Scbreib-/Lesespeicher tatsächlich benötigtes Datenwort zuge ordnet ist, gehört, lediglich ein Schreib- oder Lesekennzeicben abgespeichert ist.
- 7. Datenfilter nach Anspruch 4 und 5, dadurch gekennzeichnet, daß jede Adresse, der ein für den Schreib-/Lesespeicber tatsächlich benötigtes Datenwort zugeordnet ist, sich aus einer individuell dem Schreib-/Lesespeicher zugeordneten Blockadresse und aus einer individuell dem tatsächlich benötigten Datenwort zugeordneten Einzeladresse zusammensetzt.
- 8. Datenfilter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß der Inhalt des assoziativen Speichers wahlweise veränderbar ist.
- 9. Datenfilter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß eine umschaltbare Adressenweiche (20) vorgesehen ist, über die in der einen Weicnenstellung Speicherplatzadressen vom Datenfilter her an den Schreib-/Lesespeicher gebbar sind und die in der anderen Weichenstellung dazu809831/019627Ü35S93 >7.-**- 77P7 00 6BRDgeeignet ist, daß Speicherplatzadressen von einem Einzelrechner her an den Schreib-Zlesespeicher gebbar sind.
- 10. Datenfilter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß eine bidirektionale Datenweiche (30) vorgesehen ist, die geeignet ist, in der einen Weichenstellung einen Datenweg zwischen einer System-Datenschiene und dem Schreib-/Lesespeicber und in der anderen Weicbenstellung einen Datenweg zwischen einem Einzelrechner und dem Schreib-/ Lesespeicher freizugeben und deren Durchlaßrichtung in Abhängigkeit von dem erkannten Schreib-/Lesekennzeichen umschaltbar ist.809831 /0196
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772703559 DE2703559A1 (de) | 1977-01-28 | 1977-01-28 | Rechnersystem |
CH1445377A CH633642A5 (de) | 1977-01-28 | 1977-11-25 | Rechenanlage. |
US05/870,756 US4183086A (en) | 1977-01-28 | 1978-01-19 | Computer system having individual computers with data filters |
FR7801651A FR2379114A1 (fr) | 1977-01-28 | 1978-01-20 | Systeme de calculateur |
AT0056878A AT380342B (de) | 1977-01-28 | 1978-01-26 | Rechnersystem |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772703559 DE2703559A1 (de) | 1977-01-28 | 1977-01-28 | Rechnersystem |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2703559A1 true DE2703559A1 (de) | 1978-08-03 |
DE2703559C2 DE2703559C2 (de) | 1988-08-04 |
Family
ID=5999814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772703559 Granted DE2703559A1 (de) | 1977-01-28 | 1977-01-28 | Rechnersystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US4183086A (de) |
AT (1) | AT380342B (de) |
CH (1) | CH633642A5 (de) |
DE (1) | DE2703559A1 (de) |
FR (1) | FR2379114A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0009625A2 (de) * | 1978-09-28 | 1980-04-16 | Siemens Aktiengesellschaft | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4424565A (en) * | 1981-06-22 | 1984-01-03 | Bell Telephone Laboratories, Incorporated | Channel interface circuit with high speed data message header field translation and direct memory access |
EP0132069A3 (de) * | 1983-06-29 | 1987-11-11 | Westinghouse Electric Corporation | Verteiltes Prozesssteuersystem mit Mittel und Verfahren für automatisches Datenbank-Management von Rundfunkinformationen |
EP0130802B1 (de) * | 1983-06-29 | 1991-10-16 | Westinghouse Electric Corporation | Verteiltes Prozesssteuersystem mit Mittel und Verfahren für automatisches Datenbank-Management von Rundfunkinformationen |
JP2709705B2 (ja) * | 1985-06-12 | 1998-02-04 | 株式会社日立製作所 | マルチコンピユータシステムにおけるプログラム管理方法 |
US5228137A (en) * | 1985-10-29 | 1993-07-13 | Mitem Corporation | Method for controlling execution of host computer application programs through a second computer by establishing relevant parameters having variable time of occurrence and context |
JPH06103481B2 (ja) * | 1985-11-15 | 1994-12-14 | 株式会社日立製作所 | プログラムロ−デイング方式 |
DE3684270D1 (de) * | 1985-12-27 | 1992-04-16 | Toshiba Kawasaki Kk | Verfahren und kommunikationsnetzwerk zur begrenzten rundschreibuebertragung. |
JPH02503121A (ja) * | 1987-10-06 | 1990-09-27 | ベル、コミュニケーションズ、リサーチ、インコーポレーテッド | マルチプルプロセッサシステムにおける各プロセッサ用選択受信器 |
US5247688A (en) * | 1988-10-14 | 1993-09-21 | Ricoh Company, Ltd. | Character recognition sorting apparatus having comparators for simultaneous comparison of data and corresponding key against respective multistage shift arrays |
US5680151A (en) * | 1990-06-12 | 1997-10-21 | Radius Inc. | Method and apparatus for transmitting video, data over a computer bus using block transfers |
US5255388A (en) * | 1990-09-26 | 1993-10-19 | Honeywell Inc. | Synchronizing slave processors through eavesdrop by one on a write request message directed to another followed by comparison of individual status request replies |
US5261092A (en) * | 1990-09-26 | 1993-11-09 | Honeywell Inc. | Synchronizing slave processors through eavesdrop by one on periodic sync-verify messages directed to another followed by comparison of individual status |
US5263156A (en) * | 1990-12-20 | 1993-11-16 | Bell Communications Research, Inc. | Parallel, distributed optimistic concurrency control certification using hardware filtering |
US5657222A (en) * | 1992-09-29 | 1997-08-12 | Supercomm, Inc. | Revenue sharing system with data capture from video buffer |
DE69330431T2 (de) * | 1992-10-09 | 2002-05-02 | Catalina Marketing Int | Verfahren und gerät zum filtern von verkaufsstellendaten |
JPH07334450A (ja) * | 1994-06-10 | 1995-12-22 | Mitsubishi Denki Semiconductor Software Kk | インタフェイス装置 |
US5615340A (en) * | 1994-07-21 | 1997-03-25 | Allied Telesyn Int'l Corp. | Network interfacing apparatus and method using repeater and cascade interface with scrambling |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3618040A (en) * | 1968-09-18 | 1971-11-02 | Hitachi Ltd | Memory control apparatus in multiprocessor system |
US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7106491A (de) * | 1971-05-12 | 1972-11-14 | ||
US3815095A (en) * | 1972-08-29 | 1974-06-04 | Texas Instruments Inc | General-purpose array processor |
US3967247A (en) * | 1974-11-11 | 1976-06-29 | Sperry Rand Corporation | Storage interface unit |
-
1977
- 1977-01-28 DE DE19772703559 patent/DE2703559A1/de active Granted
- 1977-11-25 CH CH1445377A patent/CH633642A5/de not_active IP Right Cessation
-
1978
- 1978-01-19 US US05/870,756 patent/US4183086A/en not_active Expired - Lifetime
- 1978-01-20 FR FR7801651A patent/FR2379114A1/fr active Granted
- 1978-01-26 AT AT0056878A patent/AT380342B/de not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3618040A (en) * | 1968-09-18 | 1971-11-02 | Hitachi Ltd | Memory control apparatus in multiprocessor system |
US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
Non-Patent Citations (1)
Title |
---|
STETSYURA, G.G., Large-Scale Systems and Operations Management Decentralized Coalitional Control in Data Processing Systems, In: Automation and Remote Control, Vol. 34, 1973, S. 573-580 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0009625A2 (de) * | 1978-09-28 | 1980-04-16 | Siemens Aktiengesellschaft | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher |
EP0009625A3 (en) * | 1978-09-28 | 1981-05-13 | Siemens Aktiengesellschaft Berlin Und Munchen | Data transfer commutator with associative address selection in a virtual store |
Also Published As
Publication number | Publication date |
---|---|
CH633642A5 (de) | 1982-12-15 |
FR2379114B1 (de) | 1980-06-13 |
AT380342B (de) | 1986-05-12 |
ATA56878A (de) | 1985-09-15 |
FR2379114A1 (fr) | 1978-08-25 |
US4183086A (en) | 1980-01-08 |
DE2703559C2 (de) | 1988-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703559A1 (de) | Rechnersystem | |
DE2753063C3 (de) | ||
DE2803989C2 (de) | Digitaldatenspeicher mit wahlfreiem Zugriff | |
DE2637054C3 (de) | Steuervorrichtung für einen Pufferspeicher | |
DE2523414B2 (de) | Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen | |
DE2725718A1 (de) | Verarbeitungssystem mit mehreren virtuellen adressenraeumen | |
DE2948159A1 (de) | Integrierter speicherbaustein mit waehlbaren betriebsfunktionen | |
CH638913A5 (de) | Vorrichtung in textverarbeitungsanlagen zum auswaehlen von zum ordnen qualifizierten datensaetzen unterschiedlicher laenge. | |
CH620306A5 (de) | ||
DE2556661A1 (de) | Steuerschaltung mit adressenerweiterung | |
DE2310631C3 (de) | Speicherhierarchie für ein Datenverarbeitungssystem | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE3618136C2 (de) | ||
DE2031040B2 (de) | Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens | |
DE2148956C3 (de) | Datenübertragungssystem | |
DE2432608A1 (de) | Speicheranordnung fuer datenverarbeitungseinrichtungen | |
DE2900586A1 (de) | Anordnung zum decodieren von codewoertern variabler laenge | |
DE2648225A1 (de) | Datenspeicherwerk mit mehreren speichermodulen | |
DE2558417A1 (de) | Datenverarbeitungssystem | |
DE3024153A1 (de) | Speicher-subsystem | |
EP0134822B1 (de) | Digitalspeicher | |
EP0101938B1 (de) | Schaltungsanordnung zum Adressieren eines Plattenspeichers in einer Datensignale verarbeitenden Anlage, insbesondere Fernschreib- und Datenvermittlungsanlage | |
DE2842288A1 (de) | Datentransferschalter mit assoziativer adressauswahl in einem virtuellen speicher | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE1774041B2 (de) | Datenverarbeitungsanlage mit einer einrichtung zur transparenten uebersetzung von daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OC | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 15/16 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |