DE2653996A1 - Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores - Google Patents

Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores

Info

Publication number
DE2653996A1
DE2653996A1 DE19762653996 DE2653996A DE2653996A1 DE 2653996 A1 DE2653996 A1 DE 2653996A1 DE 19762653996 DE19762653996 DE 19762653996 DE 2653996 A DE2653996 A DE 2653996A DE 2653996 A1 DE2653996 A1 DE 2653996A1
Authority
DE
Germany
Prior art keywords
data
control
storage locations
signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762653996
Other languages
German (de)
Inventor
Volker Dr Rer Nat Graefe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fried Krupp AG
Original Assignee
Fried Krupp AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fried Krupp AG filed Critical Fried Krupp AG
Priority to DE19762653996 priority Critical patent/DE2653996A1/en
Publication of DE2653996A1 publication Critical patent/DE2653996A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14—Calling by using pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling

Abstract

A circuit for transferring digital data between a central location and a number of widely distributed terminals is designed for transfer of data in rapid succession to all terminals with exact time relations between terminal data supply. This is achieved with minimal circuitry. Each terminal (1) has an associated data station (5) and store (6). The data stations contain logical gating circuits (8) between store and terminal and the stores are connected in series with the central unit. A central gate signal generator (20) is connected to all gate circuits and a central clock generator (18) to all stores. Data transfer occurs serially through the stores as in a shift register transfer under clock signal control.

Description

Schaltanordnung zum übertragen von Daten zwischen einer Zentrale und einer Vielzahl von Endstellen #Die Erfindung betrifft eine Schaltanordnung zum übertragen digitaler Daten zwischen einer Zentrale und einer Vielzahl von verteilt angeordneten Endstellen.Switching arrangement for the transmission of data between a control center and a plurality of terminals #The invention relates to a switching arrangement for transmitting digital data between a center and a large number of distributed Terminals.

Sollen zwischen einer Zentrale und einer Vielzahl örtlich verteilter Endstellen digitale Daten übertragen werden, so ist es err,Yünsci#t, den Aufwand an übertragungsleltungen sowie an Schalt- und Steuerorganen möglichst gering zu halten. Eine sinnvolle Auswertung der übertragenen Daten ist jedoch nur möglich, wenn Daten, die den Endstellen zugehen und von diesen abgegeben werden, sich zeitlich einander zuordnen lassen.Should be between a central office and a large number of locally distributed Terminal digital data are transmitted, so it is err, Yünsci # t, the effort on transmission lines as well as on switching and control organs as little as possible keep. A meaningful evaluation of the transmitted data is only possible, however, if data that are sent to and from the terminals differ in time can be assigned to each other.

Eine Ubertragung-von Daten von örtlich weit verteilten Endstellen zu einer Zentrale ist aus der deutschen Patentschrift 15 16 573 bereits bekannt. Dabei sind Unterzentralen mit Speichern vorgesehen, die bei einzelnen Gruppen von Endstellen angeordnet sind. Der Inhalt der Unterzentralen wird nach einem Frequenzmultiplexverfahren von der Zentrale reizen abgefragt.A transmission of data from locally widely distributed terminals to a center is already known from German patent specification 15 16 573. Sub-centers are provided with memories that can be used for individual groups of Terminals are arranged. The content of the sub-centers is based on a frequency division multiplex method inquired from the control center irritate.

mit einer derartigen Anordnung lassen sich von einer Vielzahl von Endstellen jedoch nicht fortlaufend Daten ohne einen Informationsverlust übertragen, da die Zeit für das Ansteuern und Abfragen der Unterzentralen für die Datenübertragung verlorengeht. Auch läßt sich diese Anordnung nur dann zweckdienlich anwenden, wenn sich die Endstellen in ihrer räwXlichen Verteilung in Gruppen zusammenTassen lassen, weil der erstrebte Gewinn an Übertragungsleitungen wieder sonst verlorengeht.with such an arrangement can be of a variety of However, end stations do not continuously transmit data without a loss of information, because the time for controlling and querying the sub-centers for data transmission get lost. This can also be Only then is the arrangement expedient apply when the terminals are divided into groups in their spatial distribution because the desired gain in transmission lines will otherwise be lost.

Aus der deutschen 0ffenlegungsschrift 19 50 751 ist ein Verfahren zur Datenübertragung zu einer Zentrale bekannt, bei dem jeder Endstelle Übertragungsorgane zugeordnet sind, deren Ausgänge an einem gemeinsamen übertragungskanal angeschlossen sind. Ein Taktgeber ist mit der Endstelle verbunden, die von der Zentrale am entferntesten angeordnet ist, und löst die Datenabgabe dieser Endstelle aus. Daraufhin gibt diese Endstelle ihre Daten an den gemeinsazen Ubertragungskanal ab und erzeugt einen Informationsimpuls, der die nachfolgende Endstelle zur übertragung ihrer Daten antriggert. In dieser Art wird kaskadenartig weiter verfahren, bis die Daten aller Endstellen abgegeben sind, Bei diesem Verfahren muß jedoch jede Endstelle eine Vorrichtung zur Abgabe von Informationsimpulsen und eine Vorrichtung zum Empfang von Informationsimpulsen aufweisen. Der zeitliche Bezug der von den einzelnen Endstellen abgegebenen Daten zueinander muß in der Zentrale aus dem Zeitverlauf der eintreffenden Signale erst ermittelt werden.From the German disclosure document 19 50 751 is a method for data transmission to a control center known, in which each terminal transmission organs are assigned, the outputs of which are connected to a common transmission channel are. A clock is connected to the terminal that is furthest away from the central office is arranged, and triggers the data delivery of this terminal. Thereupon this gives Terminal sends its data to the common transmission channel and generates an information pulse, which triggers the following terminal to transmit its data. In this Art continues to proceed in a cascade manner until the data from all terminals is released are, with this method, however, each terminal must have a device for delivery of information pulses and a device for receiving information pulses exhibit. The time reference of the data provided by the individual terminals to each other must first in the control center from the timing of the incoming signals be determined.

Es ist Aufgabe vorliegender Erfindung, eine Schaltanordnung zum übertragen von digitalen Daten zu schaffen, die bei geringem schaltungsmäßigen Aufwand eine übertragung zwischen einer Zentrale und einer Vielzahl von weit verteilt angeordneten Endstellen in schneller Folge und mit exaktem Zeitbezug der Datenabgabe aller Endstellen ermoglicht.It is the object of the present invention to provide a switching arrangement for transmission of digital data to create a Transmission between a control center and a large number of widely distributed ones Terminals in quick succession and with an exact time reference for the data delivery from all terminals made possible.

Diese Aufgabe wird erfindungsmäßig dadurch gelöst, daß jeder Endstelle eine Datenstation mit einem Speicher zugeordnet ist, daß die Datenstationen logische Torschaltungen enthalten, die zwischen die Endstellen und die Speicher geschaltet sind, daß die Speicher in einer vorgegebenen Reihenfolge, mit der Zentrale als Anfangs- und Endglied der Reihenfolge, in Serie gekoppelt sind, daß die Zentrale einen Torsignalgenerator enthält, der mit allen logischen Torschaltungen verbunden ist, daß die Zentrale eine Vorrichtung zur Abgabe von übernahmesignalen enthält, die mit allen Speichern verbunden ist, wobei ein übernahmesignal aus einer Folge von wenigstens so vielen Taktimpulsen besteht, wie Speicher in Reihe geschaltet sind, und daß eine Datenübertragung zwischen der Zentrale und den Speichern und umgekehrt mit den Takten des übernahmesignals nach Art einer Schieberegisterübertragung seriell durch die Reihenfolge der Speicher hindurch erfolgt.This object is achieved according to the invention in that each terminal a data station with a memory is assigned that the data stations are logical Contain gate circuits that are connected between the terminals and the memory are that the memories are in a predetermined order, with the central unit as the start and final element of the sequence, coupled in series, that the control center has a gate signal generator contains, which is connected to all logical gates that the control center contains a device for the delivery of takeover signals with all memories is connected, with a takeover signal from a sequence of at least as many Clock pulses consists of how memories are connected in series and that a data transfer between the control center and the storage and vice versa with the clocks of the takeover signal in the manner of a shift register transfer serially through the order of the memories takes place through.

Bei einer zweckmäßigen Ausbildungsform der Erfindung ist jede Endstelle mit wenigstens einem Meßwandler versehen, dessen Ausgang soviele Stellen aufweist, wie parallel kodierte Bits vom Meßwandler abzugeben sind. Der Speicher in der zugehörigen Datenstation enthält Datenspeicherstellen in Anzahl der Stellen des Ausgangs des Meßwandlers, die über Datentore mit den Stellen des Ausgangs verbunden sind.In an expedient embodiment of the invention, each terminal is provided with at least one transducer, the output of which has so many places, how bits coded in parallel are to be delivered by the transducer. The memory in the associated Data station contains data storage locations in the number of locations of the output of the Transducers, which are connected to the points of the output via data ports.

Die von den Meßwandlern übernommenen Daten werden über einen Datensignalweg, der aus einer Reihenschaltung sämtlicher Datenspeicherstellen in jedem Speicher und einem Dateneingang in der Zentrale besteht, übertragen, Zum Ansteuern der Endstellen auf vorgegebene Meßprogramme sind in einer weiteren erfindungsmäßigen Ausbildung alle oder ausgewählte Endstellen mit wenigstens einem Steuerwandler versehen, der einen Eingang mit so vielen Stellen aufweist, wie parallel kodierte Bits aufzunehmen sind. Der Speicher in der zugehörigen Datenstation enthält so viele Steuersignalspeicherstellen, wie der Eingang des Steuerwandlers Stellen aufweist. Die Steuersignalspeicherstellen sind über Steuertorschaltung mit den Stellen der Eingänge der Steuerwandler verbunden.The data received from the transducers are transmitted via a data signal path, that of a series connection of all of the data storage locations in each memory and a data input in the control center, transmitted, to control the terminals on predetermined measuring programs are in a further training according to the invention Everyone or selected terminals provided with at least one control converter, the one Has input with as many digits as there are bits coded in parallel. The memory in the associated data station contains as many control signal memory locations as how the input of the control converter has places. The control signal storage locations are connected to the points of the inputs of the control converter via a control gate circuit.

Die Steuersignale werden über einen Steuersignalweg übertragen, der aus einem Datenaußgang der Zentrale und einer Reihenschaltung sämtlicher Steuersignalspeicher in jedem Speicher besteht.The control signals are transmitted via a control signal path, the from a data output of the control center and a series connection of all control signal memories exists in every memory.

In einer weiteren besonders vorteilhaften erfindungsmäzeigen Ausbildungsform ist vorgesehen, in den Speichern die Datenspeicherstellen und die Steuersignaispeicherstellen in Reihe zu schalten,womit der Datensignalweg und der Steuersignalweg zu einem einzigen Signalweg werden, der am Datenausgang der Zentrale beginnt, durch sämtliche Speicher hindurchführt und am Dateneingang der Zentrale endet In einer anderen besonders vorteilhaften Weiterbildung der Erfindung werden im Speicher Speicherstellen vorgesehen, die sowohl als Datenspeicherstelle als auch als Steuersignalspeicherstelle ausgebildet sind und die sowohl mit einer Datentorschaltung als auch mit einer Steuersignaltorschaltung verbunden sind.In a further particularly advantageous embodiment of the invention is provided in the memories, the data storage locations and the control signal storage locations to be connected in series, bringing the data signal path and the control signal path into a single one The signal path, which begins at the data output of the control center, goes through all memories leads through and ends at the data input of the headquarters in another special advantageous further development of the invention, storage locations are provided in the memory, which are designed both as a data storage location and as a control signal storage location and which have both a data gate circuit and a control signal gate circuit are connected.

Der Torsignalgenerator enthält einen Datentorsignalgenerator, der mit allen Datentorschaltungen verbunden ist, und einen Steuertorsignalgenerator, der mit allen Steuersignaltoren verbunden ist. Für einen geregelten Betriebsablauf sind der Datentorsignalgenerator und der Steuertorsignalgenerator mit dem Taktgenerator über einen Zentraltaktgeber synchronisiert, so daß der Taktgenerator erst dann ein übernahmesignal abgibt, wenn zuvor der Torsignalgenerator angesteuert wurde, und eine auf das übernalimesignal folgende Ansteuerung des orsignalgenerators ist erst dann möglich, wenn zuvor der letzte Takt des Übernahmesignals abgegeben worden ist.The gate signal generator includes a data gate signal generator which connected to all data gates, and a control gate signal generator, which is connected to all control signal gates. For a regulated business process are the data gate signal generator and the control gate signal generator with the clock generator above synchronized a central clock, so that the clock generator only then emits a takeover signal if the gate signal generator has been activated beforehand and an activation of the orignal generator following the over-limit signal is only possible if the last cycle of the takeover signal has been issued beforehand has been.

Dabei ist mit dem Zeitpunkt des Auslösens des Datentorsignals der Zeitpunkt einer Datenabgabe durch die Endstellen gegeben.The time at which the data gate signal is triggered is the Time of data delivery given by the terminals.

Falls am Datenausgang der Zentrale seriell anstehende Steuerdaten für die Steuerwandler in den Endstellen anstehen, so werden vom Taktgenerator eine Folge von so vielen Takten abgegeben, wie insgesamt Datenspeicherstellen, Steuersignalspeicherstellen und Speicherstellen in den Speichern enthalten sind. In die Folge der Steuerdaten werden Leersignale für die in der Reihenschaltung enthaltenen Datenspeicherstellen eingesetzt.If there are serial control data at the data output of the central unit pending for the control converter in the terminals, the clock generator generates a Sequence of as many clocks as a total of data storage locations, control signal storage locations and storage locations are contained in the memories. In the sequence of tax data become empty signals for the data storage locations contained in the series circuit used.

Nach dieser seriellen Einspeisung der Steuersignale in die Speicher wird das Steuertorsignal ausgelöst und damit die Steuersignaltore geöffnet und die Steuersignale den Steuerwandlern zugeführt.After this serial feeding of the control signals into the memory the control gate signal is triggered and thus the control signal gates are opened and the Control signals fed to the control converters.

Nach einer durch die Betriebsgeschwindigkeit der Steuerwandler bestit##.ten Zeit wird das Datentorsignal ausgelöst und damit die Datentore geöffnet, womit die Daten der Endstellen in die zugehörigen Datenspeicherstellen eingelesen werden. Ein nachfolgendes Taktsignal taktet dann alle Daten seriell in den Eingang der Zentrale.According to one determined by the operating speed of the control converter Time, the data gate signal is triggered and thus the data gates are opened, with which the Data from the terminals are read into the associated data storage locations. A subsequent clock signal then clocks all data serially into the input of the control center.

Zur Kontrolle der Datenübertragung aller Speicherstellen ist es vorgesehen, den Datenausgang der Zentrale wahlweise auf den Zustand logisch eins oder logisch null zu setzen und damit die gesamten Speicherstellen in vorgegebener Reihenfolge mit Kenndaten zu füllen. Werden diese Kenndaten mit dem Taktsignal an den Dateneingang der Zentrale abgegeben, so kann dort kontrolliert werden, ob die vorgegebene Reihenfolge der erzeugten Daten eingehalten ist, ob also die Speicherstellen in der vorgegebenen Reihenfolge abgefragt werden.To control the data transfer of all storage locations, it is provided the data output of the control center optionally to the state logical one or logical zero to set and thus the entire memory locations in the specified Order to be filled with characteristic data. Are these characteristics with the clock signal the data input of the control center, it can be checked there whether the the specified sequence of the generated data is maintained, i.e. whether the storage locations be queried in the specified order.

Mit dieser erfindungsgemäßen Anordnung ist sowohl eine übertragung einzelner Datenbits möglich, als auch eine serielle Mehrbitübertragung, z.B.in Form eines Fernschreibsignals als seriell kodierte Meßgröße beliebigen Bitumfangs. Die für eine übertragung in Form eines Fernschreibsignals erforderlichen Start- und Stopimpulse vor und nach insbesondere je fünf Datenbits lassen sich in einer vorteilhaften Weiterbildung dieser Erfindung dadurch erzeugen, daß in den Signalweg vor und nach wenigstens einer auswählbaren Gruppe voneinander benachbarter Speicherstellen vorgegebener Anzahl je ein Synchronisator angeordnet ist, der bei Eintreffen des ersten Betriebszeichens einen Synchronisationsimpuls speichert uiid diesen mit dem übernahmesignal abgibt.With this arrangement according to the invention, there is both a transmission individual data bits as well as serial multi-bit transmission, e.g. in the form of of a teletype signal as a serially encoded measured variable of any bit size. the for a transmission in the form of a teletype signal required start and Stop pulses before and after, in particular, five data bits each can be advantageously used Further development of this invention generate that in the signal path before and after at least one selectable group of mutually adjacent memory locations of predetermined ones Number of each a synchronizer is arranged, which when the first operating code arrives a synchronization pulse is stored and it is emitted with the takeover signal.

Die Erfindung ermöglicht es, eine Schaltanordnung ru schaffen, die eine Datenübertragung zu und von einer Vielzahl von verteilt angeordneten Endstellen in schnel-1er folge gestattet Dabei weisen alle Daten den gleichen Zeitbezug auf.The invention makes it possible to create a switching arrangement ru that a data transmission to and from a plurality of distributed terminals Allowed in quick succession. All data have the same time reference.

Der besondere Vorteil dieser erfindungsgemäßen Schaltanordnung liegt darin, daß nur ein Minimum von Verbindungsleit'aiigen erforderlich ist, da der für alle Daten gemeinsame Signalweg aus einer einzigen Reihenschaltung aller Speicherstellen von mnd zu der Zentrale besteht.The particular advantage of this switching arrangement according to the invention lies in that only a minimum of connection lines are required, since the for all data common signal path from a single series connection of all storage locations from mnd to the head office.

Dazu kommen neben den erforderlichen Energieversorgungsleitungen nur noch drei Leitungen für Arbeitstakte.In addition to the necessary power supply lines, only three more lines for work cycles.

Die Erfindung ist nachstehend an Hand der Zeichnung in Ausführungsbeispielen näher erläutert. Es zeigt: Fig. 1 ein Blockschaltbild mit einem Ausschnitt aus einer Datenübertragung zwischen einer von mehreren Endstellen und einer Zentrale, Fig. 2 ein Schaltbild zweier benachbarter Speicherstellen eines Speichers aus dem Blockschaltbild gemäß Fig. 1, Fig. 3 Einrichtungen zum Abgeben von Synchronisationsimpulsen im Zusammenhang mit dem Blockschaltbild der Datenübertragungsanlage gemäß Fig. 1.The invention is illustrated below with reference to the drawing in exemplary embodiments explained in more detail. It shows: FIG. 1 a block diagram with an excerpt from a Data transmission between one of several terminals and a control center, Fig. 2 shows a circuit diagram of two adjacent storage locations of a memory from the block diagram according to Fig. 1, Fig. 3 devices for emitting synchronization pulses in connection with the block diagram of the data transmission system according to FIG. 1.

Eine Vielzahl von Endstellen ist, wie Fig. 1 für eine Endsteg le 1 zeigt, nach Maßgabe aufzunehmender Daten örtlich verteilt angeordnet. Jede Endstelle 1 weist einen Meßwandler 2auf, dessen Ausgang 3 so viele Stellen 4 hat, wie parallel kodierte Bits von dem Meßwandler 2 abzugeben sind. Der Endstelle 1 ist örtlich eine Datenstation 5 mit einem Speicher 6 zugeordnet, wobei jeder Stelle 4 des Ausgangs 3-des Meßwandlers 2 im Speicher 6 der Datenstation 5 eine Datenspeicherstelle 7 zugeordnet ist.A plurality of end points is, as in FIG. 1, for an end web 1 shows, arranged locally distributed according to the data to be recorded. Each end point 1 has a transducer 2, the output 3 of which has as many positions 4 as there are in parallel encoded bits from the transducer 2 are to be delivered. The terminal 1 is locally one Data station 5 assigned to a memory 6, each digit 4 of the output 3-of the transducer 2 has a data storage location 7 in the memory 6 of the data station 5 assigned.

Die Datenstation 5 enthält eine logische Torschaltung 8, die zwischen die Endstelle 1 und den Speicher 6 in der Datenstation 5 geschaltet ist. Die Torschaltungen 8 enthalten Datentorschaltungen 9, über die die Ausgänge 3 der Meßwandler 2 an die Datenspeicherstellen 7 anschaltbar sind.The data station 5 contains a logical gate circuit 8, which between the terminal 1 and the memory 6 in the data station 5 is switched. The gates 8 contain data gate circuits 9 via which the outputs 3 of the transducers 2 to the Data storage locations 7 can be switched on.

Die Endstelle 1 weist des weiteren einen Steuemsandler 10 auf, dessen Eingang 12 so viele Stellen 13 aufwei3t, wie parallel kodierte Bits von dem Steuerwandler 10 aufzunehmen sind. Im Speicher 6 ist für jede Stelle 13 des Eingangs 12 eine Steuersignalspeicherstelle 14 enthalten.The terminal 1 also has a control converter 10, the Input 12 has as many digits 13 as there are bits coded in parallel from the control converter 10 are to be included. In the memory 6 there is a control signal storage location for each location 13 of the input 12 14 included.

Die Torschaltung 8 enthält Steuersignaltorschaltungen 15, über die die Steuersignalspeicherstellen 14 an die Eingänge 12 des Steuerwandlers 10 anschaltbar sind. Im Speicher 6 sind Speicherstellen 16 enthalten, die sowohl zum Speichern der Daten entsprechend den Datenspeicherstellen 7 als auch zum Speichern der Steuersignale entsprechend der Steuersignalspeicherstellen 14 ausgbildet sind und durch die Datentorschaltung 9 mit dem Meßwandler 2 und über die Steuersignaltorschaltung 15 mit dem Steuerwandler 10 zu verbinden sind.The gate circuit 8 contains control signal gate circuits 15 through which the control signal storage locations 14 can be connected to the inputs 12 of the control converter 10 are. In the memory 6 storage locations 16 are contained, both for storing the data corresponding to the data storage locations 7 as well as for storing the control signals are formed in accordance with the control signal storage locations 14 and by the data gate circuit 9 with the transducer 2 and via the control signal gate circuit 15 with the control converter 10 are to be connected.

Eine allen Endstellen 1 gemeinsam zugeordnete Zentrale le 17 enthält einen Taktgenerator 18 zur Abgabe eines übernahmesignals S1 in der Form einer Folge von so vielen Taktimpulsen wie Datenspeicherstellen 7, Steuersignalspeicherstellen 14 bzw. Speicherstellen 16 in den Speichern 6 der Datenstationen 5 enthalten sind. Der Taktgenerator 18 ist über eine Taktleitung 19 mit allen Speichern 6 der Datenstationen 5 verbunden. Ferner enthält die Zentrale 17 einen Torsignalgenerator 20 mit einem Datentorsignalgenerator 21 zur Abgabe eines Datentorsignals S2 2und einem Steuertorsignalgenerator 22 zur Abgabe eines Steuertorsignals S3. Der Datentorsignalgenerator 21 ist über eine Verbindung 24 mit allen Datentorschaltungen 9, der Steuertorsignalgenerator 22 über eine V~rbindung 23 mit allen Steuersignaltorschaltungen 15 verbunden. Der Taktgenerator 18 und der orsignalgenerator 20 sind steuerseitig mit einem Zentraltaktgeber 25 verbunden.A control center le 17 which is assigned jointly to all terminals 1 contains a clock generator 18 for outputting a takeover signal S1 in the form of a sequence of as many clock pulses as there are data storage locations 7, control signal storage locations 14 or memory locations 16 are contained in the memories 6 of the data stations 5. The clock generator 18 is connected to all memories 6 of the data stations via a clock line 19 5 connected. Furthermore, the control center 17 contains a gate signal generator 20 with a Data gate signal generator 21 for outputting a data gate signal S2 2 and a control gate signal generator 22 for outputting a control gate signal S3. The data gate signal generator 21 is over a connection 24 to all of the data gates 9, the control gate signal generator 22 connected to all control signal gate circuits 15 via a connection 23. Of the Clock generator 18 and the orsignalgenerator 20 are on the control side with a central clock 25 connected.

Die Reihenschaltung sämtlicher Datanspeicherstellen 7, Steuersignalspeicherstellen 14 und Speicherstellen t6 eines Speichers 6 und eine Rçihenschaltung aller Speieher 6 über Kopplungsleitungen 27 bildet einen durchgehenden Signalweg, dessen Beginn ein Datenausgang 28 der Zentrale 17 und dessen Ende ein Dateneingang 29 der Zentrale 17 ist, wobei der Eingang desjenigen Speichers 6, ier-langs des Signalweges von der Zentrale 17 am weitesten entfernt angeordnet ist, mit dem Datenausgang 28 verbunden ist und der Ausgang desjenigen Speichers 6, der längs des Signalweges der Zentrale 17 benachbart angeordnet ist, mit dem Dateneingang 29 der Zentrale 17 verbunden ist.The series connection of all data storage locations 7, control signal storage locations 14 and memory locations t6 of a memory 6 and a series connection of all memories 6 via coupling lines 27 forms a continuous signal path, the beginning of which a data output 28 of the control center 17 and its end a data input 29 of the control center 17, the input of that memory 6 being at a speed of the signal path from the control center 17 is located furthest away, connected to the data output 28 is and the output of that memory 6, which is located along the signal path of the control center 17 is arranged adjacent, connected to the data input 29 of the control center 17 is.

Zum Prüfen der Wirkungsweise der Datenübertragung durch sämtliche Speicher 6 hindurch ist in der Zentrale 17 ein Impulsgeber 30 angeordnet, der mit dem Datenausgang 28 verbunden ist. Der Impulsgeber 30 speichert Daten, die mit dem Übernahmesignal S1 durch sämtliche Speicher anden Dateneingang 29 der Zentrale 17 übertragen werden und dort zur Anzeige einer einwandfreien, vollständigen übertragung der Daten über den Signalweg dienen.To check the effectiveness of the data transmission by all Memory 6 through a pulse generator 30 is arranged in the center 17, which with the data output 28 is connected. The pulse generator 30 stores data associated with the Acceptance signal S1 through all memories at the data input 29 of the control center 17 are transmitted and there to indicate a perfect, complete transmission serve the data via the signal path.

Der Impulsgeber 30 ist auch zur Abgabe von Steuerdaten an die Steuerwandler 40 von der Zentrale 17 vorgesehen. Stehen Steuersignale in serieller Form an, so wird der Taktgenerator 18 zur Abgabe des übernahmesignals S1 angesteuert und damit sämtliche Steuersignale seriell in die Reihenfolge der Speicher 6 eingespeichart.The pulse generator 30 is also used to output control data to the control converter 40 provided by the control center 17. If there are control signals in serial form, see above the clock generator 18 is controlled to output the takeover signal S1 and thus all control signals are stored serially in the order of the memory 6.

ITach Abgabe sämtlicher Taktimpulse durch den Taktgenerator 18 wird der Steuertorsignalgenerator 22 zur Abgabe des Stauertorsignals 53 ##esteuert, womit die Steuersignaltorschaltungen 15 geöffnet und der Inhalt der Steuersignalspeicherstellen 14 bzw. der Speichern stellen 16 auf die Eingänge 12 der Steuerwandler 10 geschaltet werden.After all clock pulses have been emitted by the clock generator 18 the control gate signal generator 22 for outputting the jam gate signal 53 ## controls, with which the Control signal gate circuits 15 open and the content of the control signal storage locations 14 or the memories are 16 connected to the inputs 12 of the control converter 10 will.

Zur Übergabe anstehender Daten an den Ausgängen 3 der Meßwandler 2 an die Datenstationen 5 wird in der Zentrale 17 der Datentorsignalgenerator 21 zur Abgabe des Datentorsignals S2 angesteuert und damit alle Datentorschaltungen 9 geöffnet, womit die Daten von den Ausgang gen 3 der Meßwandler 2 in die zugehörigen Datenspeicherstellen 7 bzw. Speicherstellen 16 eingespeichert sind.For the transfer of pending data to the outputs 3 of the transducers 2 The data gate signal generator 21 is sent to the data stations 5 in the control center 17 Output of the data gate signal S2 controlled and thus all data gate circuits 9 open, with which the data from the output gen 3 of the transducer 2 in the associated data storage locations 7 or memory locations 16 are stored.

Mit den Taktimpulsen des übernahmesignale S1 werden dann sämtliche Daten seriell durch alle auf dem Signalweg Liegenden Speicher 6 hindurch an den Dateneingang 29 der Zentrale 17 geschaltet.With the clock pulses of the takeover signals S1 then all Data serially through all memories 6 lying on the signal path to the Data input 29 of the control center 17 switched.

Fig. 2 zeigt für einen Speicher 6 mit zwei Speicherstellen 16, daß dis Datenspeicherstellen 7, die Steuersignalspeicherstellen 14 und die Speicherstellen 16 (vgl.Fig.1) der Speicher 6 in Reihe geschaltete bistabile Kippstufen 31 sind, deren Setzeingänge 32 mit den zugehörigen Datentorschaltungen 9 (siehe Fig.1) verbunden sind und deren auslösende Eingänge 33 mit dem Taktgenerator 18 verbunden sind.Fig. 2 shows for a memory 6 with two storage locations 16 that dis data storage locations 7, the control signal storage locations 14 and the storage locations 16 (see Fig. 1) the memory 6 are bistable multivibrators 31 connected in series, whose set inputs 32 are connected to the associated data gate circuits 9 (see FIG. 1) and the triggering inputs 33 of which are connected to the clock generator 18.

Die Ausgänge 34 der Kippstufe 31 sind jeweils mit einem vorbereiteten Eingang 35 der in der Reihenschaltung zur Zentrale 17 nachfolgenden Kippstufe 31 verbunden. Der Ausgang derjenigen Kippstufe 31, die in der Reihenschaltung längs des Signalweges der Zentrale 17 benachbart angeordnet ist, ist mit dem Dateneingang 29 der Zentrale le 17 verbunden. Die Ausgänge 34 der Kippstufen 31 sind außerdem mit den zugeordneten Steuersignaltorschaltungen 15 verbunden (siehe Fig.1).The outputs 34 of the flip-flop 31 are each prepared with a Input 35 of the flip-flop 31 following in the series connection to the control center 17 tied together. The output of those flip-flops 31 that are in series in the series connection of the signal path of the control center 17 is arranged adjacent to the data input 29 of the headquarters le 17 connected. The outputs 34 of the flip-flops 31 are also connected to the associated control signal gate circuits 15 (see FIG. 1).

Der vorbereitende Eingang 35 derjenigen Kippstufe 31, die in der Reihenschaltung längs des Signalweges von der Zentrale 17 am entferntesten angeordnet ist, ist mit dem Datenausgang 28 der Zentrale 17 verbunden.The preparatory input 35 of that flip-flop 31 that is in the series circuit is located farthest along the signal path from the control center 17, is with the data output 28 of the control center 17 is connected.

Fig. 3 zeigt ein Beispiel zum Bilden von Synchronisationsimpulsen vor und nach je einer Folge von Bits, wie sie z.B. bei einer Fernschreiberaufzeichnung in der Zentrale 17 als Start-und Stoppsignal benötigt werden. Vor und nach einer Gruppe von z fünf einander benachbarten Speichern 6 wird je ein Synchronisator 37, 38 in den Signalweg eingeschaltet. Die Synchronisatoren 37, 38 sind als bistabile Ki.ppstufen ausgebildet, die in Reihe in den Signal weg eingeschaltet sind und deren Setzeingange 32 über die Verbindung 24 mit dem Datentorsignalgenerator 21 verbunden sind. Zum Zeitpunkt des Auslösens des Datentorsignals S2 werden in den Synchronisatoren 37, 38 Impulse gespeichert, die mit dem übernahmesignal S1 vom-Taktgenerator 18 in Serie mit den Daten aus den Spnichern 6 zur Zentrale 17 übertragen-werden.3 shows an example for the formation of synchronization pulses before and after a sequence of bits, such as those used in a teletype recording, for example are required in the control center 17 as a start and stop signal. Before and after one Group of z five adjacent memories 6 are each a synchronizer 37, 38 switched into the signal path. The synchronizers 37, 38 are bistable Ki.ppstufe formed, which are switched off in series in the signal and their Set inputs 32 are connected to the data gate signal generator 21 via the connection 24 are. At the time when the data gate signal S2 is triggered, the synchronizers 37, 38 pulses are stored, which with the takeover signal S1 from the clock generator 18 to be transmitted in series with the data from the memories 6 to the control center 17.

Ansprüche: L e e r s e i t e Expectations: L e r s e i t e

Claims (11)

A-n s p r ü c h e -: 1. Schaltanordnung zum Übertragen von digitalen Daten zwischen einer Zentrale und einer Vielzahl von verteilt angeordneten Endstellen, dadurch gekennzeicnnet, daß jeder Endstelle (1) eine Datenstation (5) mit einem Speicher (6) zugeordnet ist, daß die Datenstationen (5) logische Torschaltungen (8) enthalten, die zwischen die Endstellen (1) und die Speicher (6) geschaltet sind, daß die Speicher (6) in einer vorgegebenen Reihenfolge mit einer Zentrale (17) als Anfangs~ und Endglied in Serie gekoppelt sind, daß die Zentrale (17)-einen Torsignalgenerator (20) enthält, der mit allen logischen Torschaltungen (8) verbunden ist, daß die Zentrale (17) eine Vorrichtung zur Abgabe von Ubernahmesignalen (Taktgenerator 18) enthält, die mit allen Speichern (6) verbunden ist, wobei ein Übernahmesignal (sl) aus einer Folge von wenigstens so vielen Taktimpulsen besteht, wie Speicher (6) in Reihe geschaltet sind, und daß eine Datenübertragung zwischen der Zentrale (17) und den Speichern (6) und umgekehrt mit den Takten des Ubernahmesignals (S1) nach Art einer Schieberegisterübertragung seriell durch die Reihenfolge der Speicher (6) hindurch erfolgt. A-n s p r ü c h e -: 1. Switching arrangement for the transmission of digital Data between a control center and a large number of distributed terminals, characterized in that each terminal (1) has a data station (5) with a Memory (6) is assigned to the data stations (5) logical gate circuits (8), which are connected between the terminals (1) and the memory (6), that the memory (6) in a predetermined order with a center (17) as The start and end link are coupled in series, that the control center (17) has a gate signal generator (20) which is connected to all logic gates (8) that the Central (17) a device for the delivery of takeover signals (clock generator 18) which is connected to all memories (6), with an acceptance signal (sl) consists of a sequence of at least as many clock pulses as memory (6) are connected in series, and that a data transmission between the center (17) and the memories (6) and vice versa with the clocks of the takeover signal (S1) Type of shift register transfer serially through the order of the memories (6) takes place through it. 2. Schaltanordnung nach Anspruch 1, dadurch gekenn~eichnets daß die Endstellen (1) mit wenigstens einem Meßwandler (2) zur Umwandlung anstehender Meßergebnisse in dii gitale Daten versehen sind, die wenigstens einen Ausgang (3) mit so vielen Stellen (4) aufweisen, wie parallel kodierte Bits von dem Meßwandler (2) abzugeben sind, wobei diese Ausgänge (3) Ausgänge der Endstellen (1) sind und wobei der Speicher (6) in der zugeordneten Datenstation (5) Datenspeicherstellen (7) zur Aufnahme von Daten von den Meßwandlern (2) in Anzahl der entsprechenden Stellen (4) der Ausgänge (3) der Meßwandler (2) enthält'und daß ein Datensig~al.wag vorgesehen ist, der aus einer Reihenschaltung sämtlicher Datenspeicherstellen (7) in jedem Speicher (6) und einem nateneingang (29) in der Zentrale (17) besteht. 2. Switching arrangement according to claim 1, characterized in that the Terminals (1) with at least one transducer (2) for converting pending measurement results in digital data are provided, the at least one output (3) with so many Digits (4) have how to deliver bits coded in parallel from the transducer (2) are, where these outputs (3) are outputs of the terminals (1) and where the memory (6) in the assigned data station (5) data storage locations (7) for recording from Data from the transducers (2) in the number of the corresponding positions (4) of the outputs (3) the transducer (2) contains' and that a data signal is provided which consists of a series connection of all data storage locations (7) in each memory (6) and a data input (29) in the control center (17). 3. Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß alle oder vorgegebene Endstellen (1) mit wenigstens einem Steuerwandler (10) zum Ansteuern der Endstellen (1) durch Steuersignale von der Zentrale (17) versehen sind, die wenigstens einen Ausgang (12) mit so vielen Stellen (13) aufweisen, wie parallel kodierte Bits zu empfangen sind, wobei die Eingänge (12) Eingänge der Endstellen (1) sind und wobei der Speicher (6) in der zugeordneten Datenstation (5) Steuersi'gnalspeicherstellen (14) in Anzahl der Stellen (13) der Eingänge (12) enthält und wobei ein Steuersignalweg vorgesehen ist, der aus einer Reihenschaltung der Stsuersignalspeicherstelle (14) in jedem Speicher (6) und einem Datenausgang (28) der Zentrale (17) besteht.3. Switching arrangement according to claim 1, characterized in that all or predetermined terminals (1) with at least one control converter (10) for driving of the terminals (1) are provided by control signals from the control center (17), which have at least one output (12) with as many points (13) as in parallel coded bits are to be received, the inputs (12) being inputs of the terminals (1) and wherein the memory (6) in the assigned data station (5) are control signal storage locations (14) contains the number of places (13) of the inputs (12) and wherein a control signal path is provided, which consists of a series connection of the control signal memory location (14) in each memory (6) and a data output (28) of the control center (17). 4. Schaltanordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß das Übernahmesignal (sl) aus einer Folge von wenigstens so vielen Taktimpulsen besteht, wie Datenspeicherstellen (7) und Steuersignalspeicherstellen (14) in den Speichern (6) enthalten sind.4. Switching arrangement according to claim 2 and 3, characterized in that that the takeover signal (sl) from a sequence of at least as many clock pulses consists, such as data storage locations (7) and control signal storage locations (14) in the Stores (6) are included. 5. Schaltanordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Torschaltungen (8) Datentorschaltungen (9) enthalten, die zwischen Stellen (4) der Ausgänge (3) der Meßwandler (2) und I)atenspeicherstellen (7) geschaltet sind und daß alle oder ausgewählte Torschaltungen (8) Steuersignaltorschaltungen (15) enthalten, die zwischen Stellen (13) der Eingänge (12) der Steuerwandler (io) und Steuersignaispeicherstellen (14) geschaltet sind.5. Switching arrangement according to claim 2 and 3, characterized in that that the gates (8) contain data gates (9) between places (4) the outputs (3) of the transducers (2) and I) data storage locations (7) switched and that all or selected gate circuits (8) control signal gate circuits (15) contained between points (13) of the inputs (12) of the control converter (io) and control signal storage locations (14) are connected. 6. Schaltanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Torsignalgenerator (20) einen Datentorsignalgenerator (21) enthält, der über eine Verbindung (23) mit den Datentorschaltungen (9) verbunden ist, und einen Steuertorsignalgenerator (22) enthält, der über eine andere Verbindung (24) mit den Steuersignaltorschaltungen (15) verbunden ist. 6. Switching arrangement according to claim 5, characterized in that the Gate signal generator (20) contains a data gate signal generator (21) which has a Connection (23) is connected to the data gate circuits (9), and a control gate signal generator (22), which via another connection (24) to the control signal gate circuits (15) is connected. 7. Schaltanodnung nach Anspruch 6, dadurch gekennzeichnet, daß der Datentorsignalgenerator (21),der Steuertorsignalgenerator (22) und der Taktgenerator (18) steuerseitig mit einem Zentraltaktgeber (25) verbunden sind. 7. switching arrangement according to claim 6, characterized in that the Data gate signal generator (21), the control gate signal generator (22) and the clock generator (18) are connected on the control side to a central clock generator (25). 8. Schaltanordnung nach Anspruch 2 und 3, dadurch gekennsoichnet, daß in jedem Speicher (6) die Datenspeicherstellen (7). 8. Switching arrangement according to claim 2 and 3, characterized thereby, that in each memory (6) the data storage locations (7). und die Steuersignalspeicherstellen (14) in Reihe geschaltet sind und daß. der Datensignalweg und der Steuersignalweg ein einziger Signalweg sind, der an dem Datenausgang (28) der Zentrale (17) beginnt, alle Speicher (6) durchläuft und an dex Dateneingang (29) der Zentrale (17) endet. and the control signal storage locations (14) are connected in series and that. the data signal path and the control signal path are a single signal path, which starts at the data output (28) of the control center (17) and runs through all memories (6) and ends at the data input (29) of the control center (17). 9. Schaltanordnung nach Anspruch 8, dadurch gekennæeichnet, daß die Datenstationen (5) Speicherstellen (16) enthalten, die sowohl als Datenspeicherstelle (7) als auch als Steuersignalspeicherstellen (14)ausgebildet sind. 9. Switching arrangement according to claim 8, characterized gekennæeichnet that the Data stations (5) contain storage locations (16), both as a data storage location (7) and as control signal storage locations (14) are formed. 10. Schaltanordnung nach Anspruch 2, 3 und 9, dadurch gekennzeichnet, daß die Datenspeicherstellen (7), die Steuersignalspeicherstellen (14) und die Speicherstellen (16) bistabile Eippstufen t31) sind, deren Setzeingang (32) mit einer Datentorschaltung (9), deren auslösender Eingang (33) mit dem Taktgenerator (18), deren Ausgang (34) mit einer Steuersignaltorschaltung (15) sowie über Kopplungsleitungen (27) mit dem vorbereiteten Eingang (35) der in der Reihenschaltung längs des Signalweges zur Zentrale (17) nachfolgenden Kippstufe (31) und deren eigener vorbe eitender Eingang (35) über Kopplungsleitungen (27) mit dem Ausgang der in der Reihenschaltung vorhergehenden Kippstufe (31) verbunden sind, wobei der Ausgang (34) derjenigen Kippstufe (31), die längs des Signalweges der Zentrale (17) am nächsten angeordnet ist, mit dem Dateneingang (29) der Zentrale (17) verbunden ist und wobei der vorbereitende Eingang (35) derjenigen kippstufe (31), die längs des Signalweges von dem Dateneingang (29) am entferntesten angeordnet ist, mit dem Datenausgang (28) der Zentrale (17) verbunden ist.10. Switching arrangement according to claim 2, 3 and 9, characterized in that that the data storage locations (7), the control signal storage locations (14) and the storage locations (16) are bistable eipp-stages t31) whose set input (32) is connected to a data gate circuit (9), whose triggering input (33) with the clock generator (18), whose output (34) with a control signal gate circuit (15) and via coupling lines (27) with the prepared entrance (35) in the series connection along the Signal path to the center (17) subsequent flip-flop (31) and its own vorbe Eitende input (35) via coupling lines (27) with the output of the series circuit preceding flip-flop (31) are connected, the output (34) of those Flip-flop (31), which are arranged along the signal path of the control center (17) closest is connected to the data input (29) of the control center (17) and the preparatory Input (35) of that flip-flop (31), which along the signal path from the data input (29) is arranged furthest away, with the data output (28) of the control center (17) connected is. 11. Schaltanordnung nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekenn#eichnet# daß Synchronisatoren (37, 38) längs des Signalweges vorgesehen sind, von denen jeweils einer vor und einer nach einer Daten station (5) in die Reihenschaltung der Speicher (6) eingeschaltet ist und die als bistabile Kippstufe (31) ausgebildet sind, deren Setzeingänge (32) mit dem ersten Signalgenerator (21) verbunden sind und deren vorbereitende Eingänge (35) über eine Kopplungsleitung (27) mit dem Ausgang der in der Reihenfolge vorangehenden Datenstation (5) verbunden sind, deren auslösende Eingänge (33) über die Taktleitung (19) mit dem Taktgenerator (18) verbunden sind und deren Ausgänge mit dem Eingang der in der Reihenfolge nachfolgenden Datenstation (5) verbunden sind11. Switching arrangement according to one or more of the preceding claims, characterized in that synchronizers (37, 38) are provided along the signal path are, of which one before and one after a data station (5) in the Series connection of the memory (6) is switched on and as a bistable multivibrator (31) are formed, the set inputs (32) with the first signal generator (21) are connected and their preparatory inputs (35) via a coupling line (27) connected to the output of the data station (5) preceding in the sequence are, the triggering inputs (33) via the clock line (19) to the clock generator (18) are connected and their outputs with the input of the following in the sequence Data station (5) are connected
DE19762653996 1976-11-27 1976-11-27 Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores Pending DE2653996A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762653996 DE2653996A1 (en) 1976-11-27 1976-11-27 Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762653996 DE2653996A1 (en) 1976-11-27 1976-11-27 Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores

Publications (1)

Publication Number Publication Date
DE2653996A1 true DE2653996A1 (en) 1978-06-01

Family

ID=5994158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762653996 Pending DE2653996A1 (en) 1976-11-27 1976-11-27 Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores

Country Status (1)

Country Link
DE (1) DE2653996A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2483104A1 (en) * 1980-05-21 1981-11-27 American District Telegraph Co ALARM ZONE INDICATOR DEVICE
EP0726160A1 (en) * 1995-02-10 1996-08-14 Canon Kabushiki Kaisha Optional apparatus connectable to other apparatus
FR2735933A1 (en) * 1995-06-22 1996-12-27 Electricite De France Digital data communication network between central control and machine

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2483104A1 (en) * 1980-05-21 1981-11-27 American District Telegraph Co ALARM ZONE INDICATOR DEVICE
EP0726160A1 (en) * 1995-02-10 1996-08-14 Canon Kabushiki Kaisha Optional apparatus connectable to other apparatus
US5841362A (en) * 1995-02-10 1998-11-24 Canon Kabushiki Kaisha Optional apparatus connectable to other apparatus
EP1006001A1 (en) * 1995-02-10 2000-06-07 Canon Kabushiki Kaisha Optional apparatus connectable to other apparatus
FR2735933A1 (en) * 1995-06-22 1996-12-27 Electricite De France Digital data communication network between central control and machine

Similar Documents

Publication Publication Date Title
DE2740620C2 (en)
DE3618865C2 (en) Maximum length shift register switching sequence generator
DE2205260C3 (en) Circuit arrangement for transmitting data between a central data processing system and a number of data stations
DE3038639C2 (en) Arrangement for data transmission between a central processing unit and n I / O units
DE2659621C2 (en) Arrangement for transferring data blocks between two devices in a data processing system
DE2226339A1 (en) METHOD AND DEVICE FOR GENERATING DETERMINED PULSE SEQUENCES AND APPLICATION OF THE METHOD
DE3639609C2 (en)
EP0201634B1 (en) Digital word generator for automatically generating periodic permanent signals from n bit words of all weights and their permutations
DE2653996A1 (en) Digital data transfer between central unit and terminals - uses clock pulse signal control of serially connected terminal stores
DE3039306A1 (en) Serial data bit receiving circuit - includes gate elements and flip=flop to separate data into address and information strings for storage in buffers
DE1966286B2 (en)
DE2733875A1 (en) Digital signal transmission system - supplies power current pulses to transmitters between synchronised information transmission cycles
DE1277921B (en) Code converter for the transmission of information characters of a specified first coding into equivalent information characters of a selected second coding
DE2659360B2 (en) PCM - switching arrangement
DE1966370C3 (en) Arrangement for receiving and transmitting binary coded information
DE1437360B2 (en) DEVICE FOR TRANSMISSION OF DIGITAL INFORMATION
DE2241089C3 (en) Circuit arrangement for the transmission of a large number of binary coded telex message signals, continuous signals and dialing signals between signal transmitters and signal receivers
DE2131353A1 (en) Transponder
EP0193553A1 (en) Data compression and expansion system for the transfer or storage of data
DE3504983C2 (en) Data transmission arrangement
DE2100887B2 (en) Method for monitoring the information content of a circular memory
DE1424747C (en) Expandable digital data processing system
DE1462687C (en) Circuit arrangement for data transmission between transmission lines and an output channel
DE1537452A1 (en) Method for generating synchronization characters
DE4107593C1 (en)

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee