DE2641700A1

DE2641700A1 - Taktueberwachung in digitalsystemen

Info

Publication number: DE2641700A1
Application number: DE19762641700
Authority: DE
Inventors: Jens Erland Pehrson; Sture Goesta Roos; Bartolo Valastro
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1975-09-29
Filing date: 1976-09-16
Publication date: 1977-04-07
Also published as: DE2641700C2; US4081662A; BR7606344A; HU174136B; CH607460A5; YU37408B; IT1072928B; NO147199C; NL187136C; FR2326080B1; CA1074020A; DK436276A; AR212340A1; DD126299A5; PL108782B1; NL7610427A; ES451922A1; FI64474B; DK153605B; FI64474C

Description

Telefonaktiebolaget L M Ericsson, Stockholm/Schweden Taktüberwachung in Digitalsystemen

Die Erfindung betrifft ein Verfahren zur Überwachung von Taktsignalen in einem Digitalsystem mit einem oder mehreren Registern, durch die Daten von den Taktsignalen fortschreitend hindurchgetaktet werden.

In digitalen Systemen, beispielsweise in digitalen Datenvermittlungseinrichtungen, bestehen bestimmte Schwierigkeiten bezüglich der Überwachung von verteilten Taktimpulsen des Systems. Beispielsweise können die durch Rücktaktungs-Schieberegister des Systems hindurch übertragenen Daten ein sie begleitendes Paritätsbit aufweisen. Paritäts-Überprüfungseinrichtungen zwischen den Registern würden sicherlich Fehler in der Hardware ermitteln, vorausgesetzt, daß diese Fehler Paritätsfehler verursachen. Die Paritäts-Überprüfungseinrichtungen würden jedoch kein Versagen der Takteinrichtungen ermitteln, die den verschiedenen Registern Signale zuführen, d.h. wenn also irgendeines der Taktsignale aufhört, so werden keine neuen Daten durch das Register hindurchgetaktet, welches von dem fehlerhaften Taktsignal gesteuert wird. Dies führt jedoch nicht zu Paritätsfehlern, da die in dem Register verbleibenden alten Daten die richtige Parität aufweisen.

709814/09

Zur Überwachung dieser Fehlerart gibt es eine Reihe von Möglichkeiten, die bereits vorgeschlagen wurden. Diese werden gemeinsam mit den ihnen anhaftenden Mängeln nachstehend diskutiert.

a) Überwachung durch Verbindungsüberprüfung

Die Überprüfung der durchlaufenden Verbindung ist ein allgemein üblicher Test, der in digitalen Datenvermittlungseinrichtungen durchgeführt wird. Die Überprüfung wird zu Anfang einer Verbindung ausgeführt und beinhaltet das Aussenden eines spezifischen Signalmusters oder irgendeines Datenmusters mit unkorrekter Parität durch die Vermittlungseinrichtung hindurch. Am Ausgang der betreffenden Vermittlungseinrichtung wird eine Überprüfung vorgenommen, um festzustellen, daß das erwartete Testwort-Muster der durchlaufenden Verbindung bzw. des Signalmusters mit Paritätsverletzung empfangen wurde. Ein bei der Überprüfung einer durchlaufenden Verbindung ermittelter Fehler bedeutet normalerweise, daß ein durch die Vermittlungseinrichtung durchführender Weg nicht in der korrekten Weise aufgebaut wurde.

Eine große Anzahl von Fehlern, einschließlich Taktfehler, kann zur Ermittlung eines Fehlers bei der Überprüfung der hindurchlaufenden Verbindung führen.

Die dieser Art von Überprüfung innewohnenden Schwierigkeiten sind:

1. Es ist schwierig, die Fehlerart und Fehlerstelle anzugeben;

2. Es läuft eine relativ lange Zeit ab, bevor ein Fehler ermittelt wurde, weil die Frequenz der Übertragung der hindurchlaufenden Verbindung verkehrsabhängig ist. Natürlich könnte diese Überprüfung mit einer von der Verkehrsbelastung

7098U/0923

unabhängigen Geschwindigkeit durchgeführt werden, dies könnte jedoch zur Überlastung der Datenverarbeitungseinrichtungen bzw. Prozessoren führen.

b) Überwachung durch "Überwachungs-Transportklinken" in den TaktSignalen

Dieses System der Taktüberwachung beruht darauf, daß monostabile Schaltungen jedem Takt-Pufferausgang auf jeder gedruckten Schaltungsplatine innerhalb des Digitalsystems zugeordnet sind. Mit anderen Worten, jedes der Taktsignale, welches einem Register auf einer Platine über einen Puffer zugeführt wird, wird ebenfalls einer monostabilen Schaltung zugeführt. Die monostabile Schaltung arbeitet derart, daß sie, wenn sie Taktsignale nicht innerhalb einer festgelegten Zeit empfängt, in ihren stabilen Zustand zurückkehrt und ein Fehlerkennzeichen erzeugt. Diese Kennzeichen können dann von einem regionalen Prozessor routinemäßig abgetastet werden. Dadurch entsteht also eine schnelle Anzeige des Fehlertyps und der Stelle seines Auftretens. Dieses System ist insofern recht zufriedenstellend, als es möglich ist, Taktfehler schnell zu diagnostizieren und die genaue Stelle des Auftretens des Fehlers aufzuzeigen. Dieses System besitzt jedoch den Nachteil, daß eine beträchtliche Menge an Logikeinrichtungen erforderlich ist, um eine wirksame überwachung zu ermöglichen, und ferner werden Taktpuffer im Inneren der Rücktäktungsregister nicht überwacht.

c) Indirekte überwachung durch Parität

Ein weiteres Verfahren zur überwachung von Taktfehlern besteht darin, daß die Schaltungen in einer solchen Art angeordnet sind, daß gewährleistet ist, daß irgendein Taktfehler zur Erzeugung von Paritatsfehlern führt. Gewöhnlich besteht ein Rücktäktungsregister bauteilemäßig aus mehr als einer integrierten

7098U/0923

Schaltung, beispielsweise zwei hexagonalen integrierten D-Flip-Flops zur Bildung eines 11 Bit breiten Rücktaktungsregisters. Die Anordnung besteht dann darin, daß diese beiden integrierten Schaltungen mit separat gepufferten Taktsignalen versorgt werden. Im Falle des Versagens eines der Taktpuffer würden somit Paritätsfehler auftreten, weil bei der Rücktaktung Registerhälften die neuen Daten nicht übertragen würden, während die andere Hälfte überträgt. Das Paritätskennzeichen wird routinemäßig durch einen regionalen Prozessor abgetastet, so daß eine schnelle Anzeige für den Fehler erhalten wird.

Die Nachteile dieser Anordnung sind:

1. Die Fehleranzeige weist nicht direkt auf einen Taktfehler hin, und es muß eine weitere Analyse durchgeführt werden, um die Art des Fehlers zu ermitteln;

2. die Anzahl der erforderlichen Taktpuffer müßte stark erhöht werden, um dem Register zwei unabhängige Taktsignale zuzuführen .

Aufgabe der Erfindung ist es daher, ein Verfahren und eine Vorrichtung zur überwachung von Taktsignalen zu schaffen, durch die mit einfachen Mitteln eine zufriedenstellende Fehlerermittlung möglich ist, wobei die vorstehend aufgeführten Nachteile der bekannten Lösungen vermieden werden sollen.

Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art gelöst, das gemäß der Erfindung dadurch gekennzeichnet ist, daß ein Taktüberwachungsbit fortschreitend durch überwachungs-Flip-Flops hindurchgetaktet wi?rd* .. von denen jedes einem der Register zugeordnet ist und die zusammen eine derSteuerung der Taktsignale unterliegende Überwachungskette bilden, derart, daß die Abwesenheit eines oder mehrerer Taktsignale verhindert, daß das Taktüberwachungsbit zum Ende der Überwachungskette fort-

709814/0923

schreitet, und daß das Taktüberwachungsbit nach Durchlauf durch die Überwachungskette überprüft wird um zu bestimmen, ob es durch die Überwachungskette hindurch fortgeschritten ist oder nicht.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine schematische Darstellung der wichtigen Teile einer gedruckten Schaltungsplatine eines Digitalsystems, in dem die Erfindung verwirklicht wurde; und

Fig. 2 eine schematische Darstellung einer Mehrzahl von gedruckten Schaltungsplatinen entsprechend Fig. 1, die zusammen einen Block bilden.

Die in Figur 1 gezeigte Schaltungsplatine 10 enthält eine Reihe von Rücktaktungsregistern 11, welche Daten auf ankommenden Leitungen auf auslaufende Leitungen hindurchtakten. Für jedes Register 11 ist an den jeweiligen Takteingängen 14 bis 17 ein getrenntes Taktsignal vorgesehen. Jedes Taktsignal wird seinem zugehörigen Register 11 über einen getrennten Taktpuffer 18 zugeführt.

In den meisten Fällen ist in den im Handel erhältlichen Registern, die das Rücktaktungsregister 11 bilden, die exakte Bitanzahl nicht vorgesehen, die rückgetastet werden soll, und somit sind in den Rücktaktungsregistern Reservebits vorhanden. Bei der vorliegenden Erfindung wird diese Tatsache ausgenutzt, wobei jedoch berücksichtigt werden muß, daß Reservebits nicht immer verfügbar sein müssen und es in einigen Fällen erforderlich sein .kann, die Register 11 mit Redundanz auszustatten, um ein Extrabit zur Durchführung der Erfindung vorzusehen. Natürlich ist es

7098U/0923

möglich, die Erfindung mittels eines Flip-Flop auszuführen, das getrennt von dem Register angeordnet und von dem überwachten Taktsignal gesteuert wird.

Die vorliegende Ausführungsform der Erfindung besteht im wesentlichen aus der Hinzufügung einer Taktüberwachungsbit-Einrastschaltung 19 auf der Platine 10, so daß am Anschluß 20 ein Taktüberwachungsbit vorgesehen ist. Die Taktüberwachungsbit-Einrastschaltung 19 wird von einem Steuersignal am Anschluß 21 aus einem regionalen Prozessor (nicht dargestellt) gesteuert. Das Taktüberwachungsbit amAnschluß 20 ist geeignet zur Verbindung mit allen Registern 11, wie dies in der Zeichnung dargestellt ist, und kann am Anschluß 22 auf der Ausgangsseite der Platine erscheinen. Jedes Register 11 enthält ein Überwachungs-Flip-Flop, welches aus einer der Registerstufen bestehen kann und dessen einem Eingang das Überwachungsbit zugeführt wird. Beim Empfang eines Signals aus der mit dem Register verbundenen Taktleitung wird das Überwachungs-Flip-Flop gesetzt und sendet das Überwachungsbit zu dem darauffolgenden Register. Dies erfolgt kontinuierlich durch die gesamte Registergruppe hindurch.

In Figur 2 ist ein Digitalsystem-Block 23 mit einer Mehrzahl von Karten oder Platinen 10 gezeigt, die mit Karte 1 bis Karte η bezeichnet sind. Der Block 23 steht unter Steuerung eines regionalen Prozessors 24, und die Platine 1 weist wie vorstehend beschrieben eine Taktüberwachungsbit-Einrastschaltung 19 auf. Das am Ausgang 22 der Platine 1 erscheinende Taktüberwachungsbit wird der Platine 2 zugeführt, wo es mit allen Rücktaktungsregistern verbunden wird, die vorstehend unter Bezugnahme auf Figur 1 beschrieben wurden. In ähnlicher Weise wird das Taktüberwachungsbit seriell allen anderen Platinen in dem Block zugeführt, und das Ausgangssignal der letzten Platine (Platine n) wird zu dem regionalen Prozessor 24 zurückgeführt.

Die Arbeitsweise besteht darin, daß der regionale Prozessor die Taktüberwachungsbit-Einrastschaltung 19 derart steuert, daß

7098H/0923

ihr Ausgang auf eine logische Eins gesetzt wird. Vorausgesetzt, daß kein Taktfehler vorhanden ist, schreitet dieses Bit durch Platine 1 und alle weiteren Platinen im Block 23 fort. Der regionale Prozessor, dem ausreichend Zeit zur Verfügung steht, damit das Taktüberwachungsbit durch den gesamten Block durchlaufen kann, untersucht dann dieses Bit am Ausgang der letzten Rücktaktungsstufe der letzten Platine (Platine n). Wenn das Bit eine logische Eins ist, so weiß" der regionale Prozessor, daß alle Taktphasen vorhanden waren. Der regionale Prozessor stellt dann die Taktüberwachungsbit-Einrastschaltung auf Null und prüft, ob diese Null auch in korrekter Weise durch den Block 23 hindurchläuft. Dieser Vorgang wird kontinuierlich wiederholt. Wenn das Taktüberwachungsbit durch den Block hindurchläuft, so kann der regionale Prozessor anschließend den Zustand des Bits amAusgang jeder Platine des Blockes überprüfen, so daß eine Lokalisierung des Fehlers auf eine Platine möglich wird. Diese Lokalisierung auf eine Platine wird als ausreichend betrachtet. Es ist jedoch offensichtlich, daß eine weitergehende Lokalisierung, die das Auffinden einer bestimmten Taktphase auf einer bestimmten Platine ermöglicht, durch dieses Überwachungsverfahren möglich wird. Es ist zu beachten, daß der normale über die Register erfolgende Datenfluß in herkömmlicher Weise überwacht wird, beispielsweise durch Paritätsüberprüfung, unabhängig von den zuvor beschriebenen Verfahren zur überwachung des Taktsignals.

Der Vorteil des erfindungsgemäßen überwachungsVerfahrens gegenüber dem eingangs beschriebenen "überprüfungs-Transportklinken"-Verfahren besteht darin, daß eine beträchtliche Einsparung an Hardware bzw. Bauelementen ermöglicht wird. Ein Grund hierfür besteht darin, daß bei einem Rücktaktungsregister häufig eines oder mehrere Reservebits in dem Register vorhanden sind, die für die Rücktaktung des Taktüberwachungsbits verwendet werden können. Bei Anwendung des "überprüfungs-Transportklinken"-Ver-

fahrens müßte eine monostabile Schaltung eingesetzt werden, obwohl Reservebits in den Registern vorhanden sind. Ferner wäre es erforderlich, eine logische ODER-Funktion an den Ausgängen der monostabilen Schaltungen auszuführen, um ein Hauptbzw. Master-Fehlerkennzeichen zu erzeugen, so daß eine individuelle Abtastung jedes Takt-Fehlerkennzeichens, wenn keine Taktfehler vorhanden sind, vermieden wird. Diese logische ODER-Funktion wird durch die Erfindung automatisch verfügbar, ohne daß irgendwelche zusätzliche Logikeinrichtungen erforderlich wären.

Ferner werden durch die Erfindung ebenfalls die Taktpuffer intern in den Rücktaktungsregistern überwacht. Natürlich gibt es einige Fälle, wo ein Register kein Reservebit aufweist oder wo das zu überwachende Taktsignal nicht für Rücktaktungszwecke verwendet wird. In diesen Fällen müssen zusätzliche Flip-Flops vorgesehen werden, um das Taktüberwachungsbit mit diesen Phasen sequentiell durchzuschalten bzw. durchzutakten.

Der grundlegende Vorteil der Erfindung gegenüber Lösungen nach dem Stand der Technik besteht darin, daß eine sehr schnelle Ermittlung und präzise Lokalisierung von Taktfehlern ermöglicht wird, ohne daß an irgendwelchen Stellen auch nur annähernd so viel zusätzliche Logikeinrichtungen erforderlich sind, wie sie bei den bekannten Lösungen dieses Problems erforderlich wären.

709814/0923

Leerseite

Claims

Patentansprüche

1.) Verfahren zur Überwachung von Taktsignalen in einem digitalen Datensystem mit einem oder mehreren Registern, durch die Daten von den Taktsignalen fortschreitend hindurchgetaktet werden, dadurch gekennzeichnet, daß ein Taktüberwachungsbit fortschreitend durch Überwachuns-Flip-Flops hindurchgetaktet wird,: ■ von denen j-edes einem der Register zugeordnet ist und die zusammen eine der Steuerung der Taktsignale unterliegende Überwachungskette bilden, derart, daß die Abwesenheit eines oder mehrerer Taktsignale verhindert, daß das Taktüberwachungsbit zum Ende der Überwachungskette fortschreitet, und daß das Taktüberwachungsbit nach Durchlauf durch die Überwachungskette überprüft wird um zu bestimmen, ob es durch die Überwachungskette hindurch fortgeschritten ist oder nicht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Taktüberwachungsbit nach einem erfolgreichen Durchlauf durch die Überwachungskette invertiert wird und erneut fortschreitend durch diese hindurchgetaktet wird und nach dem Durchlauf erneut überwacht wird und daß das Überwachungsbit nach jedem Durchlauf wiederholt invertiert wird, bis ein Fehler ermittelt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Taktüberwachungsbit für den Fall, daß ein Fehler ermittelt wird, an verschiedenen Stufen entlang der Überwachungskette überprüft wird, um die Stelle des Fehlers zu lokalisieren.

4. _t Verfahren nach einem der vorstehenden Ansprüche, dadurch

gekennzeichnet, daß für die Überwachungs-Flip-Flops Leerlauf-Funktionen Positionen in dem Register verwendet werden, ohne die normalen/ der Register zu beeinflussen oder durch diese beeinflußt zu werden.

709 8 U/0 92'3 . original inspected

26417Ou

5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Überwachungs-Flip-Flops unabhängige Einheiten sind, die von den Registern getrennt sind, jedoch von den Register-Taktsignalen gesteuert werden.