DE2516679B1

DE2516679B1 - Integratable FM demodulator for amplitude limited data-signals - has limiting active RC low pass supplied from input multiplier

Info

Publication number: DE2516679B1
Application number: DE19752516679
Authority: DE
Inventors: Karl Dipl-Ing Witte
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-04-16
Filing date: 1975-04-16
Publication date: 1976-07-08
Also published as: DE2516679C2

Abstract

The FM demodulator, for amplitude-limited data signals, has the FM signal applied directly and over a phase-shifter to the inputs of a multiplier whose output is coupled to the LP filter that gives the demodulated signal. The phase shifter consists of the series combination of an active RC low-pass of the second order (PD) and an amplitude limiter. a digital half-adder (HA) is used as multiplier. The advantage lies in the demodulator's containing few components and in being readily integratable. It also functions with relative independence from the input signal level. The phase shifter (PD) contains the operational amplifier (V1), the resistors (R1 &2), the capacitors (C1 & 2) and the amplitude limiter (AB).

Description

Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung zur Demodulation ampiltuden- The invention is based on the object of a circuit arrangement for demodulation ampiltuden-

begrenzter frequenzmodulierter D atensignale anzugeben, die sich durch geringen technischen Aufwand auszeichnet und in integrierter Bauweise erstellbar ist.to indicate limited frequency-modulated data signals, which extend through characterized by low technical effort and can be created in an integrated design is.

Erfindungsgemäß wird das Phasendrehglied aus einer Serienkombination gebildet, die aus einem aktiven RC-Tiefpaß zweiter Ordnung und einem Amplitudenbegrenzer besteht und als Multiplizierer ist ein digitaler Halbaddierer vorgesehen. According to the invention, the phase shift member is made from a series combination formed by an active second-order RC low-pass filter and an amplitude limiter exists and a digital half adder is provided as a multiplier.

Die erfindungsgemäße Schaltungsanordnung ist mit relativ geringem technischem Aufwand realisierbar, weil sowohI der aktive RC-Tiefpaß zweiter Ordnung als auch der Halbaddierer in integrierter Bauweise erstellbar sind. Ein weiterer Vorteil der beschriebenen Schaltungsanordnung ist darin zu sehen, daß sie weitgehend unabhängig vom Pegel des eingangs zugeführten Datensignals arbeitet, so daß ein besonderer Regelverstärker zur Konstanthaltung dieses Pegels auch dann nicht erforderlich ist, wenn große Pegelschwankungen vorausgesetzt werden. The circuit arrangement according to the invention is with relatively little Technical effort can be realized because the active second-order RC low-pass filter as well as the half adder can be created in an integrated design. Another The advantage of the circuit arrangement described is that it is largely operates independently of the level of the input data signal, so that a no special control amplifier is required to keep this level constant is when large level fluctuations are assumed.

Der aktive Tiefpaß zweiter Ordnung kann einen Operationsverstärker enthalten mit einem ersten bzw. The active second-order low-pass filter can be an operational amplifier included with a first resp.

zweiten Eingang, der über einen nichtinvertierenden bzw. über einen invertierenden Kanal mit dem Ausgang des Operationsverstärkers verbunden ist, dessen erster Eingang mit einem Ende eines aus zwei Widerständen gebildeten Spannungsteilers verbunden ist, dessen zweiter Eingang einerseits über einen ersten Kondensator mit einem Abgriff des Spannungsteilers und andererseits mit dem Ausgang des Operationsverstärkers verbunden ist und dessen erster Eingang über einen zweiten Kondensator an einen Schaltungspunkt festen Potentials angeschlossen ist. Ein derart aufgebauter, aktiver Tiefpaß zeichnet sich durch besonders geringen technischen Aufwand aus.second input, via a non-inverting or via a inverting channel is connected to the output of the operational amplifier whose first input with one end of a voltage divider formed from two resistors is connected, the second input on the one hand via a first capacitor with one tap of the voltage divider and on the other hand with the output of the operational amplifier is connected and its first input via a second capacitor to a Connection point of fixed potential is connected. An active one built in this way Low-pass is characterized by a particularly low technical effort.

Die beiden Binärwerte eines Datensignals werden mit Hilfe eines frequenzmodulierten Signals übertragen, wobei den beiden Binärwerten zwei unterschiedliche Kennfrequenzen zugeordnet werden. Ein Demodulator zur Demodulation eines frequenzmodulierten Datensignals ist im allgemeinen auf zwei bestimmte Kennfrequenzen und eine zugehörige Mittenfrequenz abgestimmt. Falls ein derartiger Demodulator nicht nur zur Demodulation eines einzigen frequenzmodulierten Datensignals, sondern zur Demodulation zweier frequenzmodulierter D atensignale mit insgesamt vier verschiedenen Kennfrequenzen herangezogen werden soll, dann ist es zweckmäßig, den ersten Eingang des Operationsverstärkers über einen dritten Kondensator an die Emitter-Kollektor-Strecke eines Schalttransistors anzuschließen und den Demodulator bei leitender Emitter-Kollektor-Strecke des Transistors auf eine der beiden Mittenfrequenzen und bei gesperrter Emitter-Kollektor-Strecke des Transistors auf die andere der beiden Mittenfrequenzen abzustimmen. The two binary values of a data signal are frequency-modulated with the help of a Signal transmitted, with the two binary values having two different characteristic frequencies be assigned. A demodulator for demodulating a frequency-modulated data signal is generally based on two specific characteristic frequencies and an associated center frequency Voted. If such a demodulator is not only used to demodulate a single one frequency-modulated data signal, but for demodulating two frequency-modulated Data signals with a total of four different characteristic frequencies can be used then it is advisable to use the first input of the operational amplifier a third capacitor to the emitter-collector path of a switching transistor to be connected and the demodulator with the emitter-collector path of the transistor conducting on one of the two center frequencies and with the emitter-collector path blocked of the transistor to match the other of the two center frequencies.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Fig 1 bis 13 beschrieben, wobei in mehreren Figuren dargestellte gleiche Gegenstände mit gleichen Bezugszeichen gekennzeichnet sind. In the following, embodiments of the invention are based on the 1 to 13 described, the same objects shown in several figures are identified by the same reference numerals.

Es zeigt F i g. 1 ein Blockschaltbild eines Datenübertragungssystems, F i g. 2 ein Blockschaltbild eines Demodulators, Fig.3 eine Frequenz/Phasencharakteristik des in F i g. 2 dargestellten Demodulators, Fig.4 ein Ausführungsbeispiel eines Demodula- tors, bestehend aus einem aktiven RC-Tiefpaß und einem Halbaddierer, F i g. 5 bis 7 Signale, die beim Betrieb des in F i g. 4 dargestellten Demodulators auftreten, F i g. 8 und 9 weitere Ausführungsbeispiele aktiver Tiefpässe zweiter Ordnung, Fig. 10 und 11 Anpassung aktiver RC-Tiefpässe an eine Mittenfrequenz, Fig. 12 die Umschaltung und den Abgleich eines Demodulators an zwei verschiedene Frequenzkanäle und F i g. 13 ein Ausführungsbeispiel eines auf mehrere Kanäle umschaltbaren Demodulators. It shows F i g. 1 is a block diagram of a data transmission system, F i g. 2 shows a block diagram of a demodulator, and FIG. 3 shows a frequency / phase characteristic of the in FIG. 2 demodulator shown, Figure 4 an embodiment of a Demodula tors, consisting of an active RC low-pass filter and a half adder, F i g. 5 to 7 signals that are generated during operation of the FIG. 4 shown demodulator occur, F i g. 8 and 9 further exemplary embodiments of active low-pass filters second Order, Fig. 10 and 11 adaptation of active RC low-pass filters to a center frequency, Fig. 12 shows the switching and adjustment of a demodulator to two different frequency channels and F i g. 13 shows an exemplary embodiment of a demodulator which can be switched over to a plurality of channels.

Das in F i g. 1 dargestellte Datenübertragungssystem zeigt schematisch die Geräte zweier Stationen, die gleichzeitig miteinander Daten austauschen können. Im Bereich der ersten Station sind angeordnet: die Datenquelle DQ 1, der Modulator MD1, die Doppelschalter SCHll, SCH12, die Filter FU1, FO 1, der Sendeverstärker SV1, die Datensenke DS1, der Demodulator DM1 und der Begrenzerverstärker BV1. Im Bereich der zweiten Station sind angeordnet: die Datenquelle DQ 2, der Modulator MD 2, die Doppelschalter SCH21, SCH22, die Filter FU 2, FO 2, der Sendeverstärker SV2, der Begrenzerverstärker BV2, der Demodulator DM2 und die Datensenke DS2. Die Filter FU1 und FU2 sind auf einen gleichen unteren Frequenzbereich abgestimmt. The in Fig. 1 shows the data transmission system shown schematically the devices of two stations that can exchange data with each other at the same time. In the area of the first station are arranged: the data source DQ 1, the modulator MD1, the double switches SCHll, SCH12, the filters FU1, FO 1, the transmitter amplifier SV1, the data sink DS1, the demodulator DM1 and the limiter amplifier BV1. in the Area of the second station are arranged: the data source DQ 2, the modulator MD 2, the double switches SCH21, SCH22, the filters FU 2, FO 2, the transmitter amplifier SV2, the limiter amplifier BV2, the demodulator DM2 and the data sink DS2. the Filters FU1 and FU2 are tuned to the same lower frequency range.

Die Filter FO 1, FO 2 sind auf einen gleichen oberen Frequenzbereich abgestimmt. Unabhängig von den Schaltstellungen der Doppelschalter werden Daten gleichzeitig einerseits von der Datenquelle DQ 1 über die Übertragungsstrecke ST1 zur Datensenke DS2 und andererseits von der Datenquelle DQ 2 über die Übertragungsstrecke ST2 zur Datensenke DS1 übertragen. Bei voll dargestellten Schaltstellungen der Doppelschalter werden aber bei der Datenübertragung von der ersten zur zweiten Station die Filter FU1 und FU2 benutzt, die auf den unteren Frequenzbereich abgestimmt sind und bei der Datenübertragung von der zweiten Station zur ersten Station werden die Filter FO 1 und F02 benutzt, die auf den oberen Frequenzbereich abgestimmt sind.The filters FO 1, FO 2 are on the same upper frequency range Voted. Data are independent of the switch positions of the double switches at the same time on the one hand from the data source DQ 1 via the transmission link ST1 to the data sink DS2 and on the other hand from the data source DQ 2 via the transmission link Transfer ST2 to data sink DS1. With the switch positions shown in full, the double switch however, the filters are used when data is transmitted from the first to the second station FU1 and FU2 used, which are tuned to the lower frequency range and at the data transmission from the second station to the first station are the filters FO 1 and F02 used, which are tuned to the upper frequency range.

Wenn die gestrichelt dargestellten Schaltumstellungen eingestellt sind, dann werden bei der Datenübertragung von der ersten zur zweiten Station die Filter FO 1 und F02 verwendet und bei der Datenübertragung von der zweiten zur ersten Station werden die Filter FU2 und FU1 verwendet. Diese Umschaltung auf verschiedene Filter, unter Verwendung der Doppelschalter ist in erster Linie dann sinnvoll, wenn mehr als zwei Stationen fallweise miteinander verkehren wollen. Zwecks einfacherer Darstellung sind in F i g. 1 nur zwei Stationen eingezeichnet.When the switching changes shown in dashed lines are set are, then the Filters FO 1 and F02 are used and when transferring data from the second to the first The filters FU2 and FU1 are used in the 2nd station. This switching to different Filter, using the double switch is primarily useful when want to communicate with each other more than two stations on a case-by-case basis. For the sake of simpler Representation are in FIG. 1 only two stations are shown.

Bei voll dargestellten Schalterstellungen der Doppelschalter muß der Demodulator DM1 auf den oberen Frequenzbereich eingestellt sein. Bei gestrichelt dargestellten Schalterstellungen der Doppelschalter muß der Demodulator DM1 auf den unteren Frequenzbereich und der Demodulator DM2 auf den oberen Frequenzbereich eingestellt sein. Bei dieser Betriebsweise sind somit Demodulatoren DM1, DM2 erforderlich, die auf zwei verschiedene Frequenzbereiche umschaltbar sind. Dabei wird sowohl dem Demodulator DM1 als auch dem Demodulator DM2 je ein amplitudenbegrenztes frequenzmoduliertes Datensignal zugeführt. When the switch positions are shown in full, the double switch must the demodulator DM1 must be set to the upper frequency range. When dashed The switch positions of the double switches shown must be on the demodulator DM1 the lower frequency range and the demodulator DM2 to the upper frequency range be set. With this mode of operation, demodulators DM1, DM2 are required, which can be switched to two different frequency ranges. Both the The demodulator DM1 and the demodulator DM2 each have an amplitude-limited frequency-modulated Data signal supplied.

Fig. 2 zeigt ein Blockschaltbild eines Demodulators DM, bestehend aus dem Phasendrehglied PD, dem Multiplizierer MZ und dem Tiefpaß TP. Das amplitudenbegrenzte, frequenzmodulierte Datensignal u 1 wird einerseits unmittelbar und andererseits über das Phasendrehglied PD dem Multiplizierer MZ zugeführt. Der Ausgang des Multiplizierer MZ ist an den Tiefpaß TP angeschlossen und über den Ausgang des Demodulators DM und des Tiefpasses TP wird das demodulierte Datensignal u 5 abgegeben. Fig. 2 shows a block diagram of a demodulator DM, consisting of the phase shift element PD, the multiplier MZ and the low-pass filter TP. The amplitude-limited, frequency-modulated data signal u 1 is on the one hand immediate and on the other hand fed to the multiplier MZ via the phase shift element PD. Of the The output of the multiplier MZ is connected to the low-pass filter TP and via the output of the demodulator DM and the low-pass filter TP, the demodulated data signal u 5 submitted.

F i g. 3 zeigt eine Phasen/Frequenzcharakteristik des in Fig. 2 dargestellten Phasendrehgliedes PD. F i g. 3 shows a phase / frequency characteristic of that shown in FIG Phase rotating link PD.

Die Abszissenrichtung bezieht sich auf die Frequenz f die Ordinatenrichtung auf die Phase P. Die beiden Binärwerte eines Datensignals werden durch die beiden Kennfrequenzen 11 und t2 gekennzeichnet. Das Phasendrehglied PD wird auf eine Phasendrehung von 900 für die Mittenfrequenz fm zwischen den beiden Kennfrquenzen fl und f2 abgestimmt. The abscissa direction relates to the frequency f the ordinate direction to phase P. The two binary values of a data signal are determined by the two Characteristic frequencies 11 and t2 marked. The phase shifter PD is on a phase shift of 900 for the center frequency fm between the two characteristic frequencies fl and f2.

Beispielsweise kann als Mittenfrequenz eine Frequenz von 1080 Hz mit den Kennfrequenzen 980 Hz und 1180 Hz gewählt werden. Wenn das frequenzmodulierte Datensignal u 1 die Kennfrequenzen fl bzw. f2 hat, dann bewirkt somit das Phasendrehglied PD eine Phasendrehung von ungefähr 600 bzw. For example, a frequency of 1080 Hz can be used as the center frequency with the characteristic frequencies 980 Hz and 1180 Hz can be selected. If the frequency modulated Data signal u 1 has the characteristic frequencies fl or f2, then the phase shift element thus effects PD a phase shift of about 600 resp.

1200. 1200.

F i g. 4 zeigt ausführlicher den in F i g. 2 schematisch dargestellten Demodulator DM und enthält als Phasendrehglied PD einen aktiven RC-Tiefpaß zweiter Ordnung und als Multiplizierer einen digitalen Halbaddierer HA. Das Phasendrehglied PD enthält den Operationsverstärker V1, die Widerstände R1, R2, die Kondensatoren C1, C2 und den Amplitudenbegrenzer AB. Der Operationsverstärker V 1 hat einen nichtinvertierenden Kanal, dessen Eingang mit einem Pluszeichen bezeichnet ist und einen invertierenden Kanal, dessen Eingang mit einem Minuszeichen bezeichnet ist. Es ist zweckmäßig die Beträge der Widerstände R1 und R2 gleich zu bemessen, weil dann die Steigung des in Fig. 2 dargestellten Phasenverlaufs bei vorgegebenen Kapazitäten der Kondensatoren C1 und C2 bei einer Phase von P = 900 am größten ist. Um das Phasendrehglied auf eine vorgegebene Mittenfrequenz fm einzustellen ist es zweckmäßig, die Kondensatoren C1, C2 und die Widerstände R1, R2 gemäß der folgenden Dimensionierungsvorschrift zu dimensionieren: 4s2 (fm)2 R2 C1 C2 = 1 (GL 1) Dabei bedeuten: R der Betrag der Widerstände R 1 und R 2, C1 Kapazität des Kondensators C1, C2 Kapazität des Kondensators C2,-n = 3.14159 . F i g. 4 shows in more detail the one in FIG. 2 shown schematically Demodulator DM and contains a second active RC low-pass filter as a phase shift element PD Order and a digital half adder HA as a multiplier. The phasing element PD contains the operational amplifier V1, the resistors R1, R2, the capacitors C1, C2 and the amplitude limiter AB. The operational amplifier V 1 has a non-inverting one Channel whose input is marked with a plus sign and an inverting one Channel whose input is marked with a minus sign. It's expedient that The values of the resistors R1 and R2 should be measured equal, because then the slope of the Phase curve shown in Fig. 2 for given capacitances of the capacitors C1 and C2 is greatest at a phase of P = 900. To the phase shift member on To set a predetermined center frequency fm, it is advisable to use the capacitors C1, C2 and the resistors R1, R2 according to the following dimensioning specification to be dimensioned: 4s2 (fm) 2 R2 C1 C2 = 1 (GL 1) where: R is the amount of Resistors R 1 and R 2, C1 capacitance of the capacitor C1, C2 capacitance of the capacitor C2, -n = 3.14159.

Der Ausgang des Halbaddierers HA ist an den Tiefpaß TP angeschlossen, der aus einem RC-Tiefpaß dritter Ordnung gebildet wird. Dieser Tiefpaß besteht aus dem Operationsverstärker V2, aus den Widerständen R3, R4, R 5 und aus den Kondensa--toren C3, C4, C 5. Die beiden Eingänge eines nichtinvertierenden und eines invertierenden Kanals sind wieder mit einem Pluszeichen bzw. mit einem Minuszeichen bezeichnet. The output of the half adder HA is connected to the low-pass filter TP, which is formed from a third-order RC low-pass filter. This low pass consists of the operational amplifier V2, the resistors R3, R4, R 5 and the capacitors C3, C4, C 5. The two inputs, one non-inverting and one inverting Channels are again marked with a plus sign or a minus sign.

Die Fig. 5, 6 und 7 zeigen Signale, die beim Be trieb des in Fig 4 dargestellten Demodulators DM auftreten. Dabei beziehen sich die Fig. 5 bzw. 6 bzw. 7 auf den Fall, daß die tatsächliche Frequenz des amplitudenbegrenzten, frequenzmodulierten Datensignal ul kleiner als die Mittenfrequenz bzw. gleich der Mittenfrequenz bzw. größer als die Mittenfrequenz ist. Das in F i g. 5 dargestellte Datensignal u 1 ist somit dem einen der beiden Binärwerte zugeordnet, wogegen das in Fig. 7 dargestellte Datensignal ul dem anderen der beiden Binärwerte zugeordnet ist. Am Ausgang des Operationsverstärkers V 1 entsteht das sinusförmige Signal u2, das im Fall der F i g. 5 bzw. 6 bzw. 7 eine Phasendifferenz von etwa 600 bzw. 900 bzw. 1200 aufweist. Der Amplitudenbegrenzer AB verstärkt das Signal u2 und erzeugt durch die nachfolgende Amplitudenbegrenzung das Signal u 3. Die beiden Binärwerte von Binärsignalen werden als 0-Wert bzw. I-Wert bezeichnet. Dem Halbaddierer HA werden die Signale u 1 und u3 zugeführt, und über dessen Ausgang wird das Signal u4 abgegeben, mit einem 0-Wert, wenn die Binärwerte der Signale ul und u3 gleich sind und mit einem 1-Wert, wenn die Binärwerte der Signale u 1 und u3 ungleich sind. Mit dem Tiefpaß TP wird aus dem Signal u4 die Gleichspannung u5 abgeleitet, die entsprechend den F i g. 5 bzw. 6 bzw. 7 eine der beiden Kennfrequenzen und einen der beiden Binärwerte des zu übertragenden Datensignals bzw. die Mittenfrequenz bzw. die andere der beiden Kennfrequenzen und den anderen Binärwert des zu übertragenden Datensignals kennzeichnet. FIGS. 5, 6 and 7 show signals which, when operating the in Fig 4 shown demodulator DM occur. FIGS. 5 and 6 relate here respectively. 7 in the event that the actual frequency of the amplitude-limited, frequency-modulated Data signal ul smaller than the center frequency or equal to the center frequency or is greater than the center frequency. The in Fig. 5 illustrated data signal u 1 is thus assigned to one of the two binary values, whereas that shown in FIG. 7 Data signal ul is assigned to the other of the two binary values. At the exit of the Operational amplifier V 1 produces the sinusoidal signal u2, which in the case of the F i g. 5 or 6 or 7 has a phase difference of about 600 or 900 or 1200, respectively. The amplitude limiter AB amplifies the signal u2 and generates it by the following Amplitude limit the signal u 3. The two binary values of binary signals are referred to as 0-value or I-value. The signals u 1 and u3 is supplied, and the signal u4 is emitted via its output, with a 0 value, if the binary values of the signals ul and u3 are equal and with a 1 value if the binary values of the signals u 1 and u3 are not equal. The low-pass filter turns off the DC voltage u5 derived from the signal u4, which corresponds to the FIG. 5 or 6 or 7 one of the two characteristic frequencies and one of the two binary values of the one to be transmitted Data signal or the center frequency or the other of the two characteristic frequencies and identifies the other binary value of the data signal to be transmitted.

Das Signal u5 wird als demoduliertes Datensignal über den Ausgang des Demodulators DM abgegeben, beispielsweise über den Ausgang des in F i g. 1 dargestellten Demodulators DM 1 oder des Demodulators DM2. The signal u5 is shown as a demodulated data signal via the output of the demodulator DM, for example via the output of the in FIG. 1 shown Demodulator DM 1 or the demodulator DM2.

Die Fig. 8 und 9 zeigen weitere Ausführungsbeispiele von aktiven RC-Tiefpässen zweiter Ordnung, die an Stelle des in F i g. 4 dargestellten aktiven RC-Tiefpasses mit den Widerständen R1, R2, mit den Kondensatoren C1, C2 und dem Operationsverstärker V1 verwendbar wären. Der in Fig. 8 dargestellte Tiefpaß enthält außer den bereits genannten Bauteilen den Transistor TOR 6 und den Widerstand R 9. Über den Schaltungspunkt SP1 ist eine Betriebsspannungsquelle angeschlossen. Der in Fig.9 dargestellte Tiefpaß enthält Transistoren Tor7, Tor 8. 8 and 9 show further embodiments of active Second-order RC low-pass filters which, instead of the one shown in FIG. 4 shown active RC low pass with the resistors R1, R2, with the capacitors C1, C2 and the Operational amplifier V1 would be used. The low-pass filter shown in Fig. 8 contains in addition to the components already mentioned, the transistor TOR 6 and the resistor R 9. An operating voltage source is connected via the circuit point SP1. The low-pass filter shown in FIG. 9 contains transistors gate 7, gate 8.

Die Fig. 10 und 11 zeigen den Abgleich des in Fig. 4 dargestellten Phasendrehgliedes PD auf eine vorgegebene Mittenfrequenz fm, bei der, wie bereits erwähnt, eine Phasendrehung von P = 900 auftreten soll. Wegen unvermeidbarer Bauteiletoleranzen können die einzelnen Bauteile nicht genau gemäß der Gleichung GEL 1 dimensioniert werden, so daß im allgemeinen ein derartiger Abgleich erforderlich ist. FIGS. 10 and 11 show the comparison of the one shown in FIG Phase rotating member PD to a predetermined center frequency fm, at which, as already mentioned, a phase shift of P = 900 should occur. Because of unavoidable component tolerances the individual components cannot be dimensioned exactly according to the equation GEL 1 so that such an adjustment is generally necessary.

Gemäß Fig. 10 kann der Abgleich dadurch vorgenommen werden, daß die Widerstände R1 und R2 Teile eines Doppelpotentiometers sind, mit dem die Beträge dieser Widerstände in gleicher Weise verstellbar sind.According to FIG. 10, the adjustment can be made in that the Resistors R1 and R2 are parts of a double potentiometer with which the amounts these resistors are adjustable in the same way.

Gemäß Fig. 11 enthält das Phasendrehglied zusätzlich die Widerstände R6, R7, R 8, und die Kondensatoren C6, C7, die insgesamt eine Brückenschaltung bilden, wobei über den Abgriff des Potentiometers R 7 die Spannung U2 abgegeben wird. Der Widerstand R 7 ist als Potentiometer ausgebildet, und durch Verstellung des Abgriff läßt sich das Phasendrehglied PD auf eine gewünschte Mittenfrequenz einstellen. Da bei der in F i g. 11 dargestellten Schaltungsanordnung im Gegensatz zu der in Fig. 10 dargestellten Schaltungsanordnung nur ein einfaches Potentiometer und kein Doppelpotentiometer erforderlich ist, läßt sich die in F i g. 11 dargestellte Schaltungsanordnung mit einem relativ geringen technisehen Aufwand realisieren. According to FIG. 11, the phase shifter also contains the resistors R6, R7, R 8, and the capacitors C6, C7, which together form a bridge circuit, whereby the voltage U2 is output via the tap of the potentiometer R 7. Of the Resistor R 7 is designed as a potentiometer, and by adjusting the tap the phase shifter PD can be set to a desired center frequency. Since the in F i g. 11 in contrast to the circuit arrangement shown in FIG Fig. 10 circuit arrangement shown only a simple potentiometer and no double potentiometer is required, the in F i g. 11 shown Realize circuit arrangement with a relatively low technical effort.

Es wurde bereits an Hand der Fig. 1 erwähnt, daß in manchen Fällen Demodulatoren benötigt werden, die auf zwei oder mehrere Mittenfrequenzen umschaltbar sind. Fig. 12 zeigt ein Phasendrehglied eines Demodulators. das auf zwei verschiedene Mittenfrequenzen, beispielsweise auf die Mittenfrequenzen 1180 Hz und 1750 Hz umschaltbar ist. Das in F i g. 4 dargestellte Phasendrehglied PD zeichnet sich unter anderem auch dadurch aus, daß es mit geringem technischem Aufwand auf verschiedene Mittenfrequenzen umschaltbar ist. Es wurde bereits erwähnt, daß die Mittenfrequenz von den in F i g. 4 dargestellten Widerständen R 1, R2 und den Kapazitäten der Kondensatoren C1 und C2 abhängig ist. It has already been mentioned with reference to FIG. 1 that in some cases Demodulators are required that can be switched to two or more center frequencies are. Fig. 12 shows a phase shifter of a demodulator. that in two different ways Center frequencies, for example switchable to the center frequencies 1180 Hz and 1750 Hz is. The in Fig. The phase shift member PD shown in FIG. 4 is distinguished, among other things also by the fact that it can be used on different center frequencies with little technical effort is switchable. It has already been mentioned that the center frequency of the in F i G. 4 shown resistors R 1, R2 and the capacitances of the capacitors C1 and C2 is dependent.

Es ist zweckmäßig, bei beiden Frequenzbereichen die gleichen Widerstände R 1, R 2 und den gleichen Kondensator C1 zu verwenden, und nur die Kapazität des einseitig an Masse liegenden Kondensators zu ändern. Dies geschieht gemäß Fig. 12 mit dem Widerstand R 10, mit dem Kondensator C8 und dem Transistor TR 1. Wenn der Schaltungspunkt SP2 an eine Spannung von 0 V angeschlossen wird, dann sperrt der Transistor TR 1, so daß der Kondensator C 8 nicht wirksam ist und die Mittenfrequenz von den Widerständen R l, R 2 und den Kondensatoren C1, C2 abhängig ist. Falls dagegen der Schaltungspunkt SP2 an eine positive Spannung angeschlossen wird, dann leitet die Emitter-Kollektor-Strecke des Transistors Tor1, und es sind nunmehr außer den Widerständen R 1, R 2 und dem Kondensator C1 die beiden Kondensatoren C 8 und C 2 wirksam. Auf diese Weise wird das Phasendrehglied und damit auch der Demodulator auf eine andere Mittenfrequenz umgeschaltet.It is advisable to use the same resistances for both frequency ranges R 1, R 2 and use the same capacitor C1, and only the capacitance of the to change one-sided grounded capacitor. This takes place according to FIG. 12 with the resistor R 10, with the capacitor C8 and the transistor TR 1. If the Circuit point SP2 is connected to a voltage of 0 V, then the locks Transistor TR 1, so that the capacitor C 8 is not effective and the center frequency on the resistors R l, R 2 and the capacitors C1, C2 is dependent. If against the node SP2 is connected to a positive voltage, then conducts the emitter-collector path of the transistor Tor1, and there are now except for the Resistors R 1, R 2 and the capacitor C1, the two capacitors C 8 and C 2 effective. In this way the phase shifter and thus also the demodulator become switched to a different center frequency.

Fig. 12 zeigt außerdem, daß nunmehr das Phasendrehglied derart abgeglichen wird, daß bei beiden Mittenfrequenzen eine Phasendrehung von 900 er- zielt wird. Zum Abgleich auf die zweite Mittenfrequenz sind zusätzlich die Widerstände R 12, R 13, R 14, die Kondensatoren C9, C10 und der Amplitudenbegrenzer AB2 vorgesehen. Mit Hilfe der Gatter G1, G2, G3, G4 wird fallweise in Abhängigkeit von der am Schaltungspunkt SP2 anliegenden Spannung entweder die eine Abgleichschaltung mit dem Widerstand R 7 oder die andere Abgleichschaltung mit dem Widerstand R 13 aktiviert. Wenn insbesondere am Schaltungspunkt SP2 eine Spannung von 0 Volt anliegt, dann sperrt das Gatter G3, wogegen über das Gatter G1 das Signal u3 über das Gatter G2 dem Halbaddierer HA zugeführt wird. Falls am Schaltungspunkt SP2 eine positive Spannung anliegt, dann sperrt das Gatter G1, wogegen das über den Ausgang des Amplitudenbegrenzers AB 2 abgegebene Signal u3 über die Gatter G3, G1 dem Halbaddierer zugeführt wird. FIG. 12 also shows that the phase shift element has now been adjusted in this way becomes that at both center frequencies a phase shift of 900 is aimed. To adjust to the second center frequency, the resistors R 12, R 13, R 14, the capacitors C9, C10 and the amplitude limiter AB2 are provided. With the help of the gates G1, G2, G3, G4, depending on the case at the switching point SP2 applied voltage either the a balancing circuit with the resistor R 7 or the other balancing circuit with resistor R 13 activated. If in particular if a voltage of 0 volts is present at the circuit point SP2, the gate blocks G3, whereas via the gate G1 the signal u3 via the gate G2 to the half adder HA is supplied. If there is a positive voltage at node SP2, then the gate G1 blocks, whereas that via the output of the amplitude limiter AB 2 output signal u3 is fed to the half adder via the gates G3, G1.

F i g. 13 zeigt einen Demodulator, der auf insgesamt vier verschiedene Mittenfrequenzen umschaltbar ist. An den Schaltungspunkten SP4, SP5, SP6, SP7 liegen derartige Spannungen an, daß nur jeweils einer der Transistoren TR 2, TR 3, TR 4, TR 5 leitet und somit nur jeweils einer der Kondensatoren C15 bzw. C16 bzw. C17 bzw. C18 an Masse angeschaltet und frequenzbestimmend wird. Die Widerstände R 15 bzw. R 16 bzw. R 17 bzw. R 18 entsprechen dem in Fig. 12 eingezeichneten Widerstand R 10. F i g. 13 shows a demodulator that operates on a total of four different Center frequencies is switchable. Are at the circuit points SP4, SP5, SP6, SP7 such voltages that only one of the transistors TR 2, TR 3, TR 4, TR 5 conducts and thus only one of the capacitors C15 or C16 or C17 or C18 is connected to ground and determines the frequency. The resistors R 15 or R 16 or R 17 or R 18 correspond to the resistance shown in FIG R 10.

Außer den bereits erwähnten Abgleichschaltungen ist die Abgleichschaltung mit den Widerständen R 19, R20, R21, den Kondensatoren Cll, C12, dem Amplitudenbegrenzer AB 3 und die Abgleichschaltung mit den Widerständen R 22, R 23, R 24, mit den Kondensatoren C 13, C 14 und dem Amplitudenbegrenzer AB 4 vorgesehen. In Abhängigkeit von der an einem der Schaltungspunkte SP4, SP5, SP6, SP7 anliegenden Spannungen wird einerseits einer der Kondensatoren C15 bis C18 wirksam, und außerdem wird das entsprechende Gatter G5, G6, G7, G 8 leitend, so daß die von den Amplitudenbegrenzern abgegebenen Signale u3 über das Gatter G 9 dem Halbaddierer HA zugeführt werden. In addition to the adjustment circuits already mentioned, there is also the adjustment circuit with the resistors R 19, R20, R21, the capacitors Cll, C12, the amplitude limiter AB 3 and the balancing circuit with the resistors R 22, R 23, R 24, with the capacitors C 13, C 14 and the amplitude limiter AB 4 are provided. Depending on the voltages present at one of the circuit points SP4, SP5, SP6, SP7 on the one hand one of the capacitors C15 to C18 is effective, and also the corresponding Gates G5, G6, G7, G 8 conductive, so that the output from the amplitude limiters Signals u3 are fed to the half adder HA via the gate G 9.

Claims

Claims: 1. Circuit arrangement for demodulating amplitude-limited, frequency-modulated data signals, on the one hand directly and on the other hand via a phase shifter are fed to a multiplier, the output of the Multiplier is connected to a low-pass filter, which is a demodulated data signal releases, characterized in that the phase shift member from a series combination, consisting of an active second-order RC low-pass filter (PD) and an amplitude limiter is formed and that a digital half adder (HA) is provided as a multiplier is (Fig. 4).

2. Circuit arrangement according to claim 1, characterized in that the active low-pass filter contains an operational amplifier (V 1), with a first or second input, which has a non-inverting or an inverting one Channel is connected to the output of the operational amplifier (V1), the first of which Input (+) with one end of a voltage divider formed from two resistors (R 1, R 2) is connected, the second input of which on the one hand via a first capacitor (C 1) with the tap of the voltage divider (R lIR 2) and on the other hand with the output of the operational amplifier (V1) is connected and its first input (+) via a second capacitor (C2) to a node of fixed potential (ground) connected (Fig. 4).

3. Circuit arrangement according to claim 2, characterized in that the first input (+) of the operational amplifier (V1) via a third capacitor (cis) and via the emitter-collector path of a switching transistor (TR 1) to one Connection point of constant potential (ground) is connected and that when conducting Emitter-collector path of the switching transistor (TR1) of the demodulator on a first Center frequency and with the emitter-collector path of the switching transistor blocked the demodulator is tuned to a second center frequency (Fig. 12).

4. Circuit arrangement according to claim 1 and 2, characterized in that that a bridge circuit is provided, with a third resistor (R 6), a fourth resistor (R 8), a third capacitor (C6) and a fourth capacitor (C7) that the output of the operational amplifier (V1) to the connection point of the third resistor (R6) and the fourth capacitor (C7) is connected that the connection point of the third capacitor (C 6) and the fourth resistor (R 8) is connected to the node of fixed potential (ground) that the connection point of the third resistor (R6) and the third capacitor (C6) via a potentiometer (R7) with the connection point of the fourth resistor (R 8) and the fourth capacitor (C7) is connected and that the tap of the potentiometer with the input of the amplitude limiter (AB) is connected (Fig. 11).

The invention relates to a circuit arrangement for demodulation amplitude-limited, frequency-modulated data signals, which on the one hand directly and on the other hand are fed to a multiplier via a phase shifter, wherein the output of the multiplier is connected to a low-pass filter which is a emits demodulated data signal.

Known demodulators of the type mentioned above have the disadvantage that their phase rotators contain coils, and therefore only with great technical Effort can be produced in a non-integrated design. Another well-known disadvantage Demodulators can be seen in the fact that the multipliers used work analogously, which is why they have to be fed an input signal with a defined level. One such analog multipliers operate in a particularly satisfactory manner If the signal level varies, only use a control amplifier possible, which is connected upstream of the demodulator, for example, and which controls the level which holds constant signals that are fed to the multiplier.

From DT-OS 15 37 326 there is a circuit arrangement for demodulation known from frequency-modulated data signals, in which the frequency-modulated data signals on the one hand via a phase shift element with constant delay an input of a digital half adder and, on the other hand, via a phase shifter that rotates the phase caused by 1800 are fed to the other input of the half adder. With the Half adders are the signals transmitted via the two phase rotators with one another compared and when the two frequency-modulated signals are in phase one polarity and when the two frequency-modulated signals are in phase opposition the other porality is released at the output of the half adder.

This known circuit arrangement is not for demodulating amplitude-limited frequency-modulated data signals because the phase rotation element, that causes a phase shift by 1800, has no band-limiting effect and all Harmonics of an amplitude-limited signal would cause severe distortion.

From the magazine "Electronics", Vol. 46, 1973, Issue 15, page 116 is a further circuit arrangement for demodulating frequency-modulated data signals known, which consists of two active filters connected in parallel with high-pass characteristics, is also formed from two diodes and a differential stage. This will be frequency-modulated signal on the one hand via one of the two filters and via one of the two diodes fed to a first input of the differential stage and on the other hand the frequency-modulated signal is transmitted through the other of the two filters and through the the other of the two diodes fed to a second input of the differential stage, whose Output is connected to a transistor amplifier. This known circuit arrangement is also not for demodulating amplitude-limited, frequency-modulated Suitable for signals because the two active filters with their high-pass characteristics would amplify the harmonics of amplitude-limited signals so that strong Distortions would arise.