DE2420857A1 - INTEGRATING ANALOG-DIGITAL CONVERTER - Google Patents
INTEGRATING ANALOG-DIGITAL CONVERTERInfo
- Publication number
- DE2420857A1 DE2420857A1 DE2420857A DE2420857A DE2420857A1 DE 2420857 A1 DE2420857 A1 DE 2420857A1 DE 2420857 A DE2420857 A DE 2420857A DE 2420857 A DE2420857 A DE 2420857A DE 2420857 A1 DE2420857 A1 DE 2420857A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- circuit
- level
- operating mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Κ» SPAKIHG- postfach 140147Κ »SPAKIHG- post box 140147
" tbibpow (oeUJ"tbibpow (oeUJ
48/5248/52
Be Schreibung
zum PatentgesuchDescription
to the patent application
der Firma The Solartron Electronic Group Limited, Victoria Road, Farnborough, Hampshire / Englandof The Solartron Electronic Group Limited, Victoria Road, Farnborough, Hampshire / England
betreffend:concerning:
"Integrierender Analog-Digital-Wandler""Integrating analog-to-digital converter"
Die Erfindung bezieht sich auf einen integrierenden Analog-Digital-Wandler, insbesondere auf die Verwendung solchen Wandlers als Digitalvoltmeter zur Messung der Höhe eines verrauschten Eingangsgleichsignals oder eines Eingangswechsel signals ,The invention relates to an integrating analog-to-digital converter, in particular to the use such a converter as a digital voltmeter to measure the level of a noisy input DC signal or an input change signals,
Integrierende Digitalvoltmeter werden häufig benötigt zur Messung der Höhe eines Eingangsgleichsignals, das von einem unerwünschten periodischen,,seriellen Rauschsignal oder Störsignal überlagert ist, Typischerweise einem solchen mit der Netzfrequenz von 5° Hz. Bisher ist es üblich gewesen* so vorzugehen^ daß das Voltmeter das Eingangssignal während eines AbtastIntervalles integrierte s Integrating digital voltmeters are often required to measure the level of a DC input signal that is superimposed by an undesired periodic, serial noise signal or interference signal, typically one with a mains frequency of 5 Hz input signal during a sampling interval integrated s
dessen Bauer fest war und gleich der nominellen. Dauer eines ganzzahligen Vielfachen von Zyklen der Netzfrequenz beispielsweise 2o MilIiSekundenο Durch diese Technik läßt sieh eine Serienmodusunterdrückung von bis zu 60 dB erreichen für ein Rausehsignal der Netzfrequenz von 50 Hz„ Jegliche kleine Veränderung der Netzfrequenz verringert jedoch erheblich diese Serienmodusunterdrückungs da die festen 2o Millisekungen-Abtastinter-valle nicht mehr langer ein ganzzahliges Vielfaches von Periodendauern des Rauschsignals darstellen. Beispielsweise kann eine 1^-ige Änderung der Netzfrequenz die Störunterdrückung auf etwa 4o dB verringern.whose peasant was firm and equal to the nominal one. Duration of an integer multiple of cycles of the mains frequency, for example, 2o MilIiSekundenο By this technique, see leaves a series mode suppression of up to 60 dB to reach a Rausehsignal the mains frequency of 50 Hz "Any small change in the grid frequency decreases but considerably this series mode suppression s since the solid 2o Millisekungen- Sampling intervals no longer represent an integral multiple of the period lengths of the noise signal. For example, a 1 ^ change in the network frequency can reduce the interference suppression to around 40 dB.
TJm diese Schwierigkeit bei netzbetriebenen Digitalvoltmetern zu überwinden (d.h. Voltmetern, deren Stromversorgung von dem 5° Hz Netzsignal abgeleitet wird), ist vorgeschlagen worden, daß in dem Voltmeter zugängliche Netzfrequenzsignal zu verwenden, um die Dauer des AbtastIntervalles in irgendeiner Weise zu beeinflussen etwa derart, daß es gleich der Dauer eines ganzzahligen Vielfachen von Zyklen des Netzsignals gehalten wird. Bei batteriebetriebenen Digitalvoltmetern ist jedoch ein solches Netzsignal nicht vorhanden, so daß dieser Vorschlag bei derartigen Voltmetern unbrauchbar ist. Darüber hinaus ist es möglich, daß unerwünschte Rausch- oder Störsignale eine von der Netzfrequenz stark abweichende Frequenz aufweisen, so daß in diesem Falle der Vorschlag keine erwünschte Störunterdrückung zu erreichen gestattet.TJm this difficulty with mains operated digital voltmeters (i.e., voltmeters whose power is derived from the 5 ° Hz mains signal) is suggested have been to use the mains frequency signal available in the voltmeter to determine the duration of the sampling interval to affect in some way such that it is equal to the duration of an integral multiple of cycles of the network signal is held. With battery-operated digital voltmeters, however, such a network signal is not available, so that this proposal is useless with such voltmeters. In addition, it is possible that undesirable Noise or interfering signals have a frequency that differs greatly from the mains frequency, so that in this case the proposal does not allow the desired interference suppression to be achieved.
Aufgabe der vorliegenden Erfindung ist es, einen integrierenden Analog-Digital-Wandler zu schaffen, der in der Lage ist, unerwünschte periodische SerienstörsignaIe in einem weiten Bereich möglicher Frequenzen zu unterdrücken und der sowohl batterie- wie auch netzbetrieben sein kann.The object of the present invention is to create an integrating analog-to-digital converter which is shown in is able to generate unwanted periodic serial interference signals to suppress in a wide range of possible frequencies and which can be battery or mains operated.
Diese Aufgabe wird gemäß der vorliegenden Erfindung bei einem integrierenden Analog-Digital-Wandler für Gleichspannungs-Eingangssignale, denen ein periodisches Störsignal überlagert sein kann, in eine Digitalanzeige der Höhe der EingangssignaIe, mit einem Eingang für die Eingangssignale, einem Integrierschaltkreis, einem Steuerschaltkreis für das Anlegen der Signale am Eingang an den Integrierschaltkreis während eines ersten Zeitintervalls unter Verschiebung des Ausgangspegels des IntegrierSchaltkreises gegenüber einem Bezugspegel, einer Quelle für mindestens ein Referenzsignal gegebener Höhe, Schaltkreisen für das Anlegen des Referenzsignals an den Integrierschaltkreis während eines zweiten Zeitintervalles unter Zurückführen von dessen Ausgangspegel auf den Bezugspegel;, und einem Schaltkreis zur Erzeugung eines digitalen AusgangsSignaIs5 das repräsentativ ist für das Verhältnis des Dauern des ersten und zweiten Zeitintervalles als Maß für die Höhe der Eingangssignale gemäß der Erfindung dadurch gelöst, daß auf das periodische Störungssignal am Eingang ansprechende Schaltkreise zur Erzeugung eines Zeitsignals an mindestens einem vorgegebenen Punkt in jedem Zyklus des Störungssignals, vorgesehen sind, und daß der SteuerschaItkreis auf die Zeitsignale ansprechend ausgebildet ist zum Einjustieren der Dauer des ersten Zeitintervalles derart, daß es gleich der Dauer eines ganzzahligen Vielfachen von Störungssignal-Perioden gehalten wird.According to the present invention, this object is achieved in an integrating analog-to-digital converter for DC voltage input signals, on which a periodic interference signal can be superimposed, in a digital display of the level of the input signals, with an input for the input signals, an integrating circuit, a control circuit for the Applying the signals at the input to the integrating circuit during a first time interval with a shift in the output level of the integrating circuit with respect to a reference level, a source for at least one reference signal of a given level, circuits for applying the reference signal to the integrating circuit during a second time interval with its output level being returned to the reference level; and a circuit for generating a digital output signal 5 which is representative of the ratio of the duration of the first and second time interval as a measure of the level of the input signals according to the invention dung in that circuits responding to the periodic disturbance signal at the input are provided for generating a time signal at at least one predetermined point in each cycle of the disturbance signal, and in that the control circuit is designed in response to the time signals to adjust the duration of the first time interval in such a way that that it is held equal to the duration of an integral multiple of the disturbance signal periods.
Bekannte Digitalvoltmeter z.B. Doppelrampen oder Tripelrampen integrierende Voltmeter, wie sie in den GB-PSen 1.090.0^7 bzw. I.220.09I erläutert sind, sind primär geeignet in ihrer Grundform für die Messung der Höhe eines Eingangsgleichsignals. Wenn es demgemäß erwünscht ist, die Höhe eines Wechseleingangssignals zu messen, war es bisher üblich, das Wechselsignal einem entsprechenden Schaltkreis zuzuführen etwa einem Wechselgleichwandler, um so ein Gleichspannungs-Well-known digital voltmeters e.g. double ramps or triple ramps integrating voltmeters, as explained in GB-PSs 1.090.0 ^ 7 and I.220.09I, are primarily suitable in its basic form for measuring the level of an input DC signal. Accordingly, if so desired, the height of a To measure an alternating input signal, it has hitherto been customary to feed the alternating signal to an appropriate circuit for example an alternating DC converter, in order to
409847/10409847/10
signal zu erzeugen, dessen Höhe abhängt von der Höhe des Wechselsignals, und dann die Höhe dieses Gleichsignals mit dem Digitalvoltmeter· zu bestimmen. WechselgleichwandeIschaltkreise, deren Genauigkeit und Linearität denen von Digitalvoltmetern.entsprechen, sind jedoch relativ -kompliziert'und teuer>: so daß-Digitalvoltmeter mit der _'"■; '-Mögl-ichkeit, auch irfechselmessungen durchzuführen, erheb-V*· ' lieh teurer sind als Digitalvoltmeter, die nur Gleichmessungen ermöglichen. Darüber hinaus umfassen solche Wechseigleichwandlungsschaltkreise normalerweise ein Filter mit relativ langer Zeitkonstante, die abhängt von der niedrigsten erwarteten Frequenz des Eingangswechselsignais und typischerweise bei"mindestens 12o Millisekunden liegt. Dies führt zu einer relativ langen Beruhigungszeit, wenn mit dem Digitalvoltmeter Wechselmessungen durchgeführt werden. Wenn das Digitalvoltmeter vom Typ mit automatischer'MeBbereichsumschaItung ist, wird diese Beruhigungszeit rioch vergrößert, weil das Voltmeter normalerweise erst seinen stabilen Zustand erreichen muß, bevor eine Entscheidung über die Herauf- oder Herabsetzung des Meßb'ereichs getroffen' werden kann.to generate a signal, the level of which depends on the level of the alternating signal, and then to determine the level of this direct signal with the digital voltmeter. Alternating equal-wall circuits, the accuracy and linearity of which correspond to those of digital voltmeters, are, however, relatively complicated and expensive : so that digital voltmeters with the possibility of also performing alternating measurements are considerable are more expensive than digital voltmeters, which only allow DC measurements. In addition, such AC converter circuits typically include a filter with a relatively long time constant which depends on the lowest expected frequency of the AC input signal and is typically "at least 12o milliseconds. This leads to a relatively long settling time when alternating measurements are carried out with the digital voltmeter. If the digital voltmeter is of the automatic range switching type, this settling time is increased because the voltmeter normally has to reach its steady state before a decision can be made about increasing or decreasing the range.
In Weiterbildung der vorliegenden Erfindung wird daher vorgeschlagen, einen Analog-Digital-Wandler zu schaffen, der in einem Digitalvoltmeter Verwendung finden kann, bei dem auch Messungen der Höhe eines Wechseleingangssignals durchgeführt werden können, und zwar soll diese zusätzliche Ausgestaltung relativ einfach und ökonomisch sein und eine relativ kurze von der Frequenz des EingangswechselSignaIs im wesentlichen unabhängige Beruhigungszeit erfordern.In a further development of the present invention, it is therefore proposed to create an analog-to-digital converter, which can be used in a digital voltmeter, which also measures the level of an alternating input signal can be carried out, and this additional configuration should be relatively simple and economical and a relatively short of the frequency of the input change signal require essentially independent settling time.
Die Ausbildung eines solchen Wandlers gemäi3 der erwähnten Weiterbildung der Erfindung ergibt sieh aus den beigefügten Patentansprüchen 8 ff.The design of such a transducer according to the aforementioned Further development of the invention results from the attached claims 8 ff.
409847/1052 "5 "409847/1052 " 5 "
Bei dieser Ausführungsform des Analog-Digital-V/andlers wird der Integrierschaltkreis, der normalerweise vorhanden ist als Teil eines konventionellen Analog-Digital-Wandlers für die Wandlung von Eingangsgleichsignalen, demgemäß verwendet zum -Integrieren eines ungeglatteten Ausgangs von einem Gleichrichter, womit die Notwendigkeit für ein getrenntes Filter entfällt mit langer Ausklingzeit und wobei ferner die Notwendigkeit vermieden wird, das von einem solchen Filter erzeugte Ausgangsgleichsignal zu integrieren. Dies führt zu erheblichen Einsparungen, da die Herstellungskosten in Verbindung mit der Hinzufügung des Gleichrichters erheblich niedriger sind als die eines kompletten und getrennten Wechselgleichwandlersehaltkreises. In this embodiment of the analog-digital converter becomes the integrating circuit that is normally included as part of a conventional analog-to-digital converter for converting input DC signals, accordingly used for integrating an unsmoothed output from a Rectifier, eliminating the need for a separate one Filters are omitted with a long decay time and further avoiding the need for such a filter to integrate generated output DC signal. This leads to considerable savings, since the manufacturing costs in Connection with the addition of the rectifier are considerably lower than that of a complete and separate AC / DC converter circuit.
In einer bevorzugten Ausführungsform der Erfindung ist der Integrierschaltkreis umschaltbar zwischen einem ersten Befcriebsmodus, in welchem er sowohl Wechsel- wie auch Gleichkomponenten des angelegten Signals integriert, und einem zweiten Betriebsmodus, in welchem nur Wechse!komponenten des angelegten Signals integriert werden. Dabei ist der Integrierschaltkreis zu Beginn des ersten Intervalls in seinem ersten Betriebsmodus, und es sind Schalteinrichtungen vorgesehen zum Umschalten des Integrierschaltkreises in den zweiten Betriebsmodus nach einem vorgegebenen Festzeitraum. Die erwähnten Steuerschaltkreise sind so ausgebildet, daß sie dann das erste Intervall am Ende eines ganzzahligen Vielfachen von Zyklen des Stör- oder Wechseleingangssignals beenden, wobei die Dauer des zweiten Intervalles ein Maß für die Höhe des Wechsel- oder Gleicheingangssignals ist. Diese Mittel für die Erzeugung eines digitalen Ausgangssignals können so ausgebildet sein, daß ein für die Dauer des zweiten Intervalls repräsentatives digitales Ausgangssignal erzeugt wird.In a preferred embodiment of the invention the integrating circuit is switchable between a first Operating mode, in which he uses both alternating and direct components of the applied signal, and a second operating mode in which only change! components of the applied signal can be integrated. The integrating circuit is in its at the beginning of the first interval first operating mode, and switching devices are provided for switching the integrating circuit into the second operating mode after a predetermined fixed period. the mentioned control circuits are designed so that they then the first interval at the end of an integral multiple end of cycles of the disturbance or change input signal, wherein the duration of the second interval is a measure of the level of the alternating or direct input signal. These Means for generating a digital output signal can be designed so that one for the duration of the second Interval representative digital output signal generated will.
Demgemäß kann der Integrierschaltkreis so ausgebildet sein, daß er Transfer- oder Übergangsfunktionen auf-Accordingly, the integrating circuit can be designed so that it has transfer or transition functions.
409847/1052409847/1052
weist in der Form 1/pT-, bzw. !/(1+pT^) im ersten bzw. zweiten Betriebsmodus; dabei ist _p der Differenzieroperator· d/dt und T-, bzw. T0 sind die jeweiligen Zeitkonstanten des Integrierschaltkreises im ersten bzw. zweiten Betriebsmodus und Tp wird gleich dem vorgegebenen fesceri Zeitraum bemessen.has in the form 1 / pT- or! / (1 + pT ^) in the first or second operating mode; where _p is the differentiating operator · d / dt and T- and T 0 are the respective time constants of the integrating circuit in the first and second operating mode and T p is measured to be equal to the specified fixed period.
Με η kann eine Takt impulse ue He vorsehen und einen Zähler, der für die Umschaltung des Integrierschaltkreises in seinen zweiten Betriebsmodus nach Zählung einer vorgegebenen Anzahl von Taktimpulsen durch den Zähler ausgebildet ist. In diesem Falle ist der Zähler vorzugsweise so aufgebaut, da.li die Takt impulse während des zweiten Intervalls gezählt werden, während die Anzahl von Impulsen, die während des zweiten Intervalls gezählt worden sind, eine digitale Repräsentation der Höhe des angelegten Eingangsgleich- oder -wechselsignals bilden.Με η can provide a clock pulse ue He and a counter which is designed for switching the integrating circuit into its second operating mode after the counter has counted a predetermined number of clock pulses. In this case, the counter is preferably constructed so da.li The clock pulses are counted during the second interval, while the number of pulses which have been counted during the second interval, a digital representation of the level of the applied Eingangsgleich- or -wechselsignals form.
Ein bevorzugtes Ausführungsbexspiel des Gegenstandes der Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.A preferred embodiment example of the subject matter of the invention is described below with reference to FIG accompanying drawings explained in more detail.
Fig. 1 zeigt ein vereinfachtes BlockdiagrammFig. 1 shows a simplified block diagram
eines Analog-Digital-Wandlers gemäß der Erfindung für die Verwendung als Digitalvoltmeter, an analog-to-digital converter according to the invention for use as a digital voltmeter,
Fig. 2 ist ein mehr ins Einzelne gehendes Stromlauf diagramm eines Teils des Schaltkreises nach Fig. 1,Fig. 2 is a more detailed circuit diagram of a portion of the circuit according to Fig. 1,
Fig. 3 ist ein Erläuterungsdiagramm und stelltFig. 3 is an explanatory diagram and represents
Spannungswellenformen dar, die an verschiedenen Punkten der Schaltung nach Fig. 1 bzw. 2 erscheinen, undIllustrates voltage waveforms generated at various points in the circuit of FIG or 2 appear, and
409847/1052 - 7 -409847/1052 - 7 -
Fig. 4 ist ein Stromlaufdiagramm einer alternativen Ausführung für einen Teil des Schaltkreises nach Fig. 1.Fig. 4 is a circuit diagram of an alternative Design for part of the circuit according to FIG. 1.
Der Analog-Digital-Wandler gemäß Fig. 1 weist eine Eingangsklemme Io auf für das Anlegen eines zu wandelnden Analogsignals sowie einen Eingangsverstärker 12, der an die Eingangsklemme Io über eine Parallelschaltung aus einem Kondensator C. und einem Schalter S. angeschlossen ist. Falls erwünschtj kann die Verstärkung des Verstärkers 12 schaltbar sein z.B. von einer Verstärkung mit einem Verstärkungsfaktor 1 auf eine Verstärkung mit Verstärkungsfaktor lo3 und ein variables Eingangsdämpfungsglied (nicht dargestellt) kann zugeordnet "sein, damit Analogsignale gewandelt werden können, deren Höhe in verschiedenen Bereichen liegen.The analog-digital converter according to FIG. 1 has an input terminal Io for the application of an analog signal to be converted and an input amplifier 12 which is connected to the input terminal Io via a parallel circuit made up of a capacitor C. and a switch S. If desired, the gain of the amplifier 12 can be switchable, for example from a gain with a gain factor of 1 to a gain with a gain factor of lo 3 and a variable input attenuator (not shown) can be assigned so that analog signals can be converted whose levels are in different ranges .
Der Ausgang 13 des Verstärkers 12 ist über einen Festkörperschalter Sl an den Eingang 14 eines Integrierverstärkers 15 angeschlossen, welcher einen Differentialverstärker 16 mit hohem Verstärkungsfaktor umfaßt, der einen invertierenden und einen nicht invertierenden Eingang 18 bzw. 2o umfaßt. Der Integrierverstärker I5 umfaßt ferner einen Eingangswiderstand. Rl, der zwischen den Eingang 14 und den invertierenden Eingang 18 des Differentialverstärkers 16 geschaltet ist, einen Ruckkopplungskondensator Cl, der zwischen den Ausgang 22 des Differentialverstärkers 16 und seinen invertierenden Eingang 18 angeschlossen ist sowie eine Serienkombination eines Festkörperschalters S2 und eines Widerstandes R2, die parallel zum Kondensator Cl liegt. Der nicht invertierende Eingang 2o des Differentialverstärkers 16 ist verbunden mit einer Leitung 23, die eine Beζugsspannung führt, typischerweise 0 Volt.The output 13 of the amplifier 12 is via a Solid-state switch Sl to the input 14 of an integrating amplifier 15 connected, which is a differential amplifier 16 having a high gain factor, which has an inverting and a non-inverting input 18 and 2o included. The integrating amplifier I5 also includes an input resistance. Rl, which is between the entrance 14 and the inverting input 18 of the differential amplifier 16 is connected, a feedback capacitor Cl, which is connected between the output 22 of the differential amplifier 16 and its inverting input 18 and a series combination of a solid-state switch S2 and a resistor R2, which are parallel to the capacitor Cl lies. The non-inverting input 2o of the differential amplifier 16 is connected to a line 23, the one Bias voltage leads, typically 0 volts.
- 8- 40984771052 - 8- 40984771052
Eine negative Referenzspannungsquelle 24, die typischeriifeise mindestens eine Zahnerdiode umfa.it, ist über einen lestkörperschälter S3 mit dem Eingang 14 des Integrierverstärkers 15 verbunden.A negative reference voltage source 24, the typical at least one Zahnerdiode comprises, is over a body container S3 with the input 14 of the integrating amplifier 15 connected.
...per A-uggan^ §2-'.d.e&;yDi|ierentiaiverstärkers 16, der ■züglVicn-den Ausgang des Integrierνerstärkers I5 bildet, ist an einen Eingang 26 des Komparators 28 angeschlossen, dessen anderer Eingang 29 an die O-Volt-Bezugsspaniiung auf Leitung 23 gelegt ist.. ... by A-uggan §2 ^ - '&de; Ydi | ierentiaiverstärkers 16 ■ forms züglVicn-the output of the Integrierνerstärkers I5, of the comparator 28 is connected to an input 26, the other input 29 a n O- Volt reference voltage is applied to line 23.
Der Ausgang I3 des Verstärkers 12 ist ferner über einen Kondensator C2 mit dem Eingang eines Verstärkers 3o verbunden, der typischerweise eine Spannungsverstärkung von 4oo aufweist. Der Ausgang des Verstärkers 30 ist verbunden mit dem Eingang 3I eines Schwellenschaltkreises 32, dessen Ausgang 3^" röit dem einen Eingang J>K eines Störunterdrückungsschaltkreises 36 verbunden ist. Der Störunterdrückungsschaltkreis 36 besitzt einen weiteren Eingang 38, der angeschlossen ist zum Empfang von Taktimpulsen von einem Taktpulsgenerator Ψο, der typischerweise eine Ausgangsfrequenz von 3o kHz besitzt und vorzugsweise quarzgesteuert ist.The output I3 of the amplifier 12 is also connected via a capacitor C2 to the input of an amplifier 3o, which typically has a voltage gain of 4oo. The output of the amplifier 30 is connected to the input 3I of a threshold circuit 3 2 , the output 3 ^ "of which is connected to the one input J> K of an interference suppression circuit 36. The interference suppression circuit 36 has a further input 38 which is connected for receiving clock pulses from a clock pulse generator Ψο, which typically has an output frequency of 30 kHz and is preferably crystal-controlled.
Der'Schwellenschaltkreis 32 und der Störunterdrückungsschaltkreis 36 sind im einzelnen in Fig. 2 dargestellt. Der Schwellenschaltkreis 32 umfaßt ein Paar von PNP-Transistoren TRl und TP2, deren Emitter miteinander verbunden sind und über einen Widerstand R3 an eine positive spannungführende Schiene 43 gelegt sind. Die Basis des Transistors TRl bildet den Eingang 3I des Schwellenschaltkreises 32, während der Kollektor des Transistors TRl verbunden ist mit einer negativen Stromversorgungsschiene 44. Die Basis des Transistors TR2 ist verbunden mit dem Verbindungspunkt zweier WiderständeThreshold circuit 32 and interference suppression circuit 36 are shown in detail in FIG. The threshold circuit 32 comprises a pair of PNP transistors TR1 and TP2, the emitters of which are connected to one another and are connected to a positive voltage-carrying rail 43 via a resistor R3. The base of the transistor TR1 forms the input 3I of the threshold circuit 3 2 , while the collector of the transistor TR1 is connected to a negative power supply rail 44. The base of the transistor TR2 is connected to the junction of two resistors
*■ ** ■ *
- 9 409847/105 2 - 9 409847/105 2
r4, R5, die als Spannungsteiler zwischen die Schöie 43 und die O-VoIt-Leitung 23 gelegt sind, während der Kollektor dieses Transistors mit einem Lastwiderstand r6 verbunden ist sowie über entsprechende Widex'stände R7, R8 mit den entsprechenden Basen zi'/eier NPN-Transistoren TR3, TPA verbunden ist, die beide in Emitterbasisschaltunt; liegen. Der Transistor TR3 ist mit einem Kollektorwiderstand R9 versehen, der in eine Rückkopplungsstrecke zur Basis des Transistors TR2 geschaltet ist, während der Transistor TR4 einen Kollektorwiderstand Rio aufweist. Der Kollektor des Transistors TR4 bildet den Ausgang 33 des Schwellenschaltkrases 32.r4, R5, which are placed as a voltage divider between the Schöie 43 and the O-VoIt line 23 , while the collector of this transistor is connected to a load resistor r6 and via corresponding Widex 'stands R7, R8 with the corresponding bases zi' / eier NPN transistors TR3, TPA are connected , both in emitter-base circuit; lie. The transistor TR3 is provided with a collector resistor R9, which is connected in a feedback path to the base of the transistor TR2, while the transistor TR4 has a collector resistor Rio. The collector of the transistor TR4 forms the output 33 of the threshold switching circuit 32.
Der Störunterdrückungsschaltkreis 36. umfaßt drei bistabile JK-Schaltkreise 46, 48, 5°> deren Rücksetzeingänge zusammengeschaltet sind und den Eingang jH- des Störunterdrückungsschaltkreises 36 bilden unidie in Kaskade geschaltet sind, so daß sich ein Zähler ergibt, der bis drei zählt. Demgemäß bildet der Takteingang des ersten bistabilen Schaltkreises 46 den Taktimpulseingang 38 des Störunterdrückungsschaltkreises 36, während die J- und K-Eingänge dieses ersten bistabilen Schaltkreises mit dem Q-bzw. Q.Ausgang desselben Schaltkreises verbunden sind. Der Q.-Ausgang des bistabilen Schaltkreises 46 ist ferner verbunden mit dem Takteingang des bistabilen Schaltkreises 48, dessen J- bzw. K-Eingänge wiederum mit dem Q- bzw. Q-Ausgang desselben Schaltkreises verbunden sind. Der Takteingang des dritten bistabilen Schaltkreises 50 ist verbunden mit dem Taktimpulseingang 38, während seine J- bzw. K-Eingänge verbunden sind mit dem Q.-Ausgang des bistabilen Schaltkreises 48 bzw. der 0-Volt-Leltung 23.The interference suppression circuit 36. comprises three bistable JK circuits 46, 48, 5 °> whose reset inputs are connected together and form the jH- input of the interference suppression circuit 36 which are connected in cascade so that a counter results that counts to three. Accordingly, the clock input of the first bistable circuit 46 forms the clock pulse input 38 of the interference suppression circuit 36, while the J and K inputs of this first bistable circuit with the Q or. Q. output of the same circuit are connected. The Q. output of the bistable circuit 46 is also connected to the clock input of the bistable circuit 48, whose J and K inputs are in turn connected to the Q and Q output of the same circuit. The clock input of the third bistable circuit 50 is connected to the clock pulse input 38, while its J and K inputs are connected to the Q. output of the bistable circuit 48 or the 0-volt line 23.
Der 0,-Ausgang des bistabilen Schaltkreises 5o bildet den Ausgang 5I des Störunterdrückungsschaltkreises 36 und ist verbunden über einen Inverter 53 mit dem Setzeingang eines bistabilen Schaltkreises 52, wie sich Fig. 1 entnehmen läßt. Der Setzausgang des bistabilen Schaltkreises 52 istThe 0, output of the bistable circuit forms 5o the output 5I of the interference suppression circuit 36 and is connected via an inverter 53 to the set input of a bistable circuit 52, as can be seen in FIG leaves. The set output of the bistable circuit 52 is
409847/1052-409847 / 1052-
- Io -- Io -
verbunden mit dem Setzeingang eines bistabilen Schaltkreises 54 und mit einem Eingang 56 eines zwei Eingänge aufv-jeisenden UND-Gatters 58, dessen anderer Eingang 60 verbunden ist mit dem Ausgang 33 des Schwellenschaltkreises 32. Der Ausgang des UND-Gatters 60 ist verbunden mit einem festen Kontakt 62 eines Umschalters S4, der einen weiteren festen Kontakt 64#besitzt, der verbunden ist mit dem Setzausgang des bistabilen Schaltkreises 52. Der Schalter S4 vielst ferner einen Schleifer 66 auf, der beweglich ist zwischen den festen Kontakten 62, 64 und verbunden ist mit dem Steuereingang des Schalters Sl. Der Schalter S4 ist synchronisiert mit dem Schalter S„ und mit diesem zusammen betätigbar.connected to the set input of a bistable circuit 54 and to an input 56 of an AND gate 58 with two inputs, the other input 60 of which is connected to the output 33 of the threshold circuit 32. The output of the AND gate 60 is connected to a fixed one Contact 62 of a changeover switch S4, which has a further fixed contact 64 #, which is connected to the set output of the bistable circuit 52. The switch S4 also has a wiper 66 which is movable between the fixed contacts 62, 64 and is connected to the control input of the switch Sl. The switch S4 is synchronized with the switch S "and can be operated together with it.
Der Setzausgang des bistabilen Schaltkreises 52 ist ferner verbunden mit dem Rücksetzeingang 68 eines Mehrdekadenzählers 70, während der Setzausgang des bistabilen Schaltkreises 54 verbunden ist mit einem Eingang 72 eines zwei Eingänge besitzenden UND-Gatters JM-3 dessen anderer Eingang 76 verbunden ist für den Empfang von Taktimpulsen vom Taktpulsgenerator 4o und dessen Ausgang verbunden ist mit dem Zähleingang des Zählers 70. Der Zähler Jo hat einen Übertragsausgang 78, der verbunden ist mit · dem Rücksetze ingang des bistabilen Schaltkreises 5^* mit dem Setzeingang eines bistabilen Schaltkreises 80 und mit einem Eingang 82 eines zwei Eingänge aufweisenden UND-Gatters 84. Der andere Eingang 86 des UND-Gatters 84 ist verbunden mit dem Ausgang des Inverters 53* während der Ausgang dieses UND-Gatters verbunden ist mit dem Rücksetzeingang des bistabilen Schaltkreises 80.The set output of the bistable circuit 52 is also connected to the reset input 68 of a multi-decade counter 70, while the set output of the bistable circuit 54 is connected to an input 72 of a two-input AND gate JM- 3 whose other input 76 is connected for receiving Clock pulses from the clock pulse generator 4o and its output is connected to the counting input of the counter 70. The counter Jo has a carry output 78 which is connected to the reset input of the bistable circuit 5 ^ * with the set input of a bistable circuit 80 and to an input 82 an AND gate 84 having two inputs. The other input 86 of the AND gate 84 is connected to the output of the inverter 53 * while the output of this AND gate is connected to the reset input of the bistable circuit 80.
Der Setzausgang des bistabilen Schaltkreises 80 ist verbunden mit dem Steuereingang des Schalters S2, während der Rücksetzausgang desselben verbunden ist mit dem Setzeingang eines bistabilen Schaltkreises 88"; Der Rück-The set output of the bistable circuit 80 is connected to the control input of the switch S2, while the reset output of the same is connected to the set input of a bistable circuit 88 "; The reset
409847/10S2409847 / 10S2
setzeingang des bistabilen Schaltkreises 88 ist verbunden mit dem Ausgang 89 des Komparators 28, während der Setzausgang desselben verbunden ist mit dem Steuereingang des Schalters S3, mit dem Rücksetzeingang des bistabilen Sehaltkreises 52 und dem Eingang 72 des UND-Gatters 74.set input of the bistable circuit 88 is connected to the output 89 of the comparator 28, while the set output the same is connected to the control input of switch S3, to the reset input of the bistable Sehaltkreises 52 and the input 72 of the AND gate 74.
Der Zähler 70 weist einen Zählausgang 9° auf, der verbunden ist über einen Gatterschaltkreis 9I und einen Statistisier-Dekodier-Schaltkreis 92 mit einem Anzeigesystem 94, bei dem es sich typischerweise um eine siebenstellige lichtemittierende Diode oder einen Flüssigkristall mit sieben Segmenten handelt. Der Gatterschaltkreis 9I besitzt einen Steuereingang 95* der verbunden ist mit dem Ausgang 89 des Komparators 28.The counter 70 has a count output 9 °, the is connected through a gate circuit 9I and a Statistics-decode circuit 92 with a display system 94, which is typically a seven-digit light emitting diode or a liquid crystal deals with seven segments. The gate circuit 9I has a control input 95 * which is connected to the output 89 of the comparator 28.
Wenn es im Betrieb erwünscht ist, die Höhe eines Wechselstromeingangssignals zu messen, das an die Klemme Io angelegt ist, werden die Schalter S„ und Sh in die in Fig. 1 dargestellten Positionen geschaltet. Unter der Annahme , daß alle Schalter Sl, S2, S3 zunächst offen sind und daß der Ausgang des Integrierverstärkers ursprünglich auf dem O-Volt-Bezugspegel der Leitung 23 gesetzt ist, wird das Wechselspannungseingangssignal an der Klemme Io über den Kondensator C. an den Verstärker 12 angelegt und von diesem verstärkt. Das verstärkte Signal am Ausgang I3 de& Verstärkers 12 wird dann weiter verstärkt im Verstärker 3°* bevor es dem Schv;ellenschaltkreis 32 und dem Störunterdrückungsschaltkreis 36 gemäß Fig. 2 zugeführt wird.In operation, when it is desired to measure the level of an AC input signal applied to the terminal Io, the switches S 1 and Sh are switched to the positions shown in FIG. Assuming that all the switches Sl, S2, S3 are initially open and the output of the integrating amplifier is initially set to the O-volt reference level of the line 23, the AC input signal at the terminal Io via the capacitor C. to the amplifier is 12 created and reinforced by this. The amplified signal at the output I3 of the amplifier 12 is then further amplified in the amplifier 3 ° * before it is fed to the threshold circuit 32 and the interference suppression circuit 36 according to FIG.
Die Funktion des Schwellenschaltkreises 32 besteht darin, einen gewissen vorgegebenen Betrag an "totem Gang" oder Auflösungsbegrenzung einzuführen, wie nachfolgend erläutert wird. Wenn der Transistor TR2 leitend ist, ist auch der Transistor TR3 leitend, und der letztere ist soThe function of the threshold circuit 32 is to provide a certain predetermined amount of "dead gear" or to introduce resolution limitation, as explained below. When the transistor TR2 is conductive, is transistor TR3 is also conductive, and the latter is like that
- 12 -- 12 -
409847/1052409847/1052
geschaltet, da« die Spannung an der Βε-sis des Transistors TR2 auf einem kleinen Betrag von - ά negativ gehalten wird. Die Spannung an d,er Basis "des Transistors TBl, d.h. die "Spannung am "Eingang de-'s -Schwellens^chaltkreises 32 muß gem-■gemäid negativ "mindestens um diesen kleinen Betrag -<4 werden,switched because «the voltage at the Βε-sis of the transistor TR2 is held negative at a small amount of - ά. The voltage at d, er base "of the transistor TBl, i.e. the "Voltage at" the input of the threshold circuit 32 must be gemäid negative "at least by this small amount - <4,
-*■- * ■
bevor der Transistor TR2 abgeschaltet werden kann. Abschaltung des Transistors TP.2 schaltet auch den Transistor TR3 a%, woraufhin die Spannung an der Basis des Transistors TR2 positiv wird und einen kleinen Betrag W. Typischerweise werden die Werte der Widerstände r4, R5 und R9 so bemessen, dai die Beziehung 16 \ = /<i'/jedenfalls erfüllt ist. An dieser Stelle ist es notwendig, daß die Spannung an der Basis des Transistors TR2 um diesen kleinen Betrag + <f f positiv wird, bevor der Transistor TR2 wieder leitend gemacht werden kann. Infolgedessen wird der Schwellenschaltkreis 32 von Wechselspannungssignalen an seinem Eingang geschaltet, deren Spitzenamplitude gleich <£' ist, er spricht jedoch nicht an auf Wechselspannungssignale, die kleinere Amplituden besitzen. Die Schwelle wird so bemessen, dai"; sie nicht überschritten wird vom Ausgang des Verstärkers 3o im Ansprechen auf V/echselsparmungseingangssignale, deren Amplitude unter der gewünschten Grenze des Auflösungsvermögens führ den Analog-Digital-Wandler liegt.before the transistor TR2 can be turned off. Switching off the transistor TP.2 also switches the transistor TR3 a%, whereupon the voltage at the base of the transistor TR2 becomes positive and a small amount W. Typically, the values of the resistors r4, R5 and R9 are dimensioned so that the relationship 1 6 \ = / <i '/ is in any case fulfilled. At this point it is necessary that the voltage at the base of the transistor TR2 becomes positive by this small amount + <f f before the transistor TR2 can be made conductive again. As a result, the threshold circuit 32 is switched by AC voltage signals at its input, the peak amplitude of which is equal to <£ ' , but it does not respond to AC voltage signals which have smaller amplitudes. The threshold is so dimensioned that it is not exceeded by the output of the amplifier 3o in response to V / sparmung input signals whose amplitude is below the desired limit of the resolution for the analog-digital converter.
* Demgemäß bilden der Verstärker 3° und der Schwellenschaltkreis 32 gemeinsam einen Rechteckverstärker, so daß unter Normalbedingungen das Signal am Ausgang 33 des Schwellenschaltkreises 32 eine Rechteckwelle ist, deren Frequenz gleich der des Wechselspannungseingangssignals ist und deren Anstiegs- und Abfallflanken im wesentlichen mit den Nulldurchgängen der Perioden des Wechselspsnnungseingangssignals zusammenfallen.* Accordingly, the amplifier forms 3 ° and the threshold circuit 32 together a square-wave amplifier, so that under normal conditions the signal at the output 33 of the threshold circuit 32 is a square wave whose frequency is the same as that of the AC voltage input signal and whose Rising and falling edges essentially with the zero crossings of the periods of the AC voltage input signal coincide.
Wenn jedoch das Wechselspannungseingangssignal breitbandig verrauscht ist und ferner eine relativ niedrigeHowever, if the AC voltage input signal is broadband is noisy and also a relatively low one
409847/1052 _ 13 _409847/1052 _ 13 _
Amplitudenfrequenz besitzt derart, dais die Änderungsrate der Spannung am Ausgang 13 des Verstärkers 12 im Bereich der Nulldurchgänge besonders niedrig ist, kann die Spannung am Ausgang-13 mehrmals durch Null gehen zu Beginn jeder ihrer positven oder negativen Halbperioden. Unter diesen Bedingungen umfaßt das Signal am Ausgang 33 des Schwellenschaltkreises 32 eine Rechteckwelle mit einer Anzahl von kurzdauernden Impulsen 96 an den Anstiegs- und Abfallflanken, wie in Fig. 3 angedeutet.Amplitude frequency has such that the rate of change the voltage at the output 13 of the amplifier 12 in the range the zero crossings is particularly low, the voltage at output-13 can go through zero several times at the beginning each of its positive or negative half-cycles. Under these conditions, the signal at the output 33 of the Threshold circuit 32 a square wave with a Number of short-duration pulses 96 on the rise and Falling edges, as indicated in FIG. 3.
Am Ende der ersten positiven Halbperiode des Wechsel Spannungseingangssignals fällt das Signal am Ausgang 33 des Schwellenschaltkreises 32 auf den (logischen) Pegel O, wie bei A in Fig. 3 angedeutet. Man erkennt, daß der Zähler gebildet von den drei bistabilen Schaltkreisen 46, 48, 50 bereits einen Zählstand von drei erreicht hat im Ansprechen auf Taktimpulse vom Generator 4o, so daß alle drei bistabilen Schaltkreise 46, 48, 5o gesetzt sind. Die Abfallflanke -A des Signals am Ausgang 33 setzt die bistabilen Schaltkreise 46, 48, 5° augenblicklich zurück und veranlaßt damit, daß das Signal am Ausgang 5I auf den (logischen) Pegel 0.fällt, wie bei A1 in Fig. 3 angedeutet. Wie bereits erwähnt, können der Abfallflanke A des Signals am Ausgang 35 zwei oder drei kurzdauernde Impulse 96 folgen, doch klingen diese kurzen Impulse typischerweise in nicht mehr als 70 Mikrosekungen ab, wonach der Ausgang des Schwellenschaltkreises 32 auf dem logischen Pegel 0 bleibt, so daß die bistabilen Schaltkreise 46, 48, 5° im rückgesetzten Zustand verbleiben. Da die bistabilen Schaltkreise 46, 48, 5o etwa loo MikrοSekunden brauchen, um die Zählung drei zu erreichen un damit den bistabilen Schaltkreis 50 zu setzen, genügt die Zeitperiode, die von den kurzdauernden Impulsen 96 beansprucht wird, nicht, daß der bistabile Schaltkreis 5o von ihnen beeinflußt wird.At the end of the first positive half cycle of the alternating voltage input signal, the signal at the output 33 of the threshold circuit 32 falls to the (logic) level O, as indicated at A in FIG. It can be seen that the counter formed by the three bistable circuits 46, 48, 50 has already reached a count of three in response to clock pulses from the generator 4o, so that all three bistable circuits 46, 48, 5o are set. The falling edge -A of the signal at the output 33 resets the bistable circuits 46, 48, 5 ° instantaneously and thus causes the signal at the output 5I to fall to the (logic) level 0, as indicated at A 1 in FIG . As already mentioned, the falling edge A of the signal at output 35 can be followed by two or three short-duration pulses 96, but these short pulses typically decay in no more than 70 microseconds, after which the output of the threshold circuit 32 remains at logic level 0, so that the bistable circuits 46, 48, 5 ° i m reset state remain. Since the bistable circuits 46, 48, 5o need about loo microseconds to reach the count three and thus to set the bistable circuit 50, the period of time that is occupied by the short-lived pulses 96 is not sufficient for the bistable circuit 5o of influenced by them.
- 14 409847/1052 - 14 409847/1052
Arn. Beginn der nächsten positiven Halbpex^iode des WechselspannungseingangssignaIs steigt das Signal am Ausgang 33 des Schwellenschaltkreises 32 auf den logischen Pegel 1, ν;ie bei B in Fig. 3 angedeutet, womit der Zähler gebildet von dem bistabilen Schaltkreis 46, 48, 5o zu zählen beginnen darf. Wiederum können mehrere kurzdauernde Impulse 96 in der 7o Mikrosekunoenzeitdauer vorliegen, Vielehe der Aristiegsflanke 3 folgt, d.h. bevor der bistabile Schaltkreis 50 durch die Zählung drei gesetzt ist, und die Abfallflanken dieser Impulse 96 werden den Rücksetzeingängen aller drei bistabilen Schaltkaäse 46, 48,Arn. The beginning of the next positive Halbpex ^ iode of WechselspannungseingangssignaIs increases the signal at the output 33 de s threshold circuit 32 to logic level 1, ν; ie at B in Figure 3 is indicated, with which the counter formed by the bistable circuit 46, 48, 5o to. may start counting. Again, several short-duration pulses 96 can be present in the 7o microsecond time duration, many following the rising edge 3, i.e. before the bistable circuit 50 is set by counting three, and the falling edges of these pulses 96 are the reset inputs of all three bistable switch boxes 46, 48,
50 zugeführt. Der bistabile Schaltkreis 50 kann deshalb erst eine kurze Zeit, typischerweise loo Mikrosekunde^ gesetzt werden, nachdem die Impulse 96 abgeklungen sind, zu v.elchem Zeitpunkt das Signal am Ausgang ^l auf den logischen Pegel 1 steigt, wie bei B' in Fig. 3 angedeutet.50 supplied. The bistable circuit 50 can therefore only be set a short time, typically 100 microseconds, after the pulses 96 have decayed, at which point the signal at the output ^ 1 rises to the logic level 1, as at B 'in FIG. 3 indicated.
Bas Signal am Ausgang 5I des Störungsunterdrückungsschaltkreises 36 umfaßt demgemäß eine Rechteckwelle, deren Frequenz gleich der des Wechselspannungseingangssignals ist und deren Anstiegs- und Abfallflanken brummfrei sind und im wesentlichen zusammenfallen mit den Null-Durchgängen der Perioden des Wechselspannungseingangssignals. Insbesondere fallen aufeinanderfolgende Übergänge des Signals am AusgangBas signal at output 5I of the interference suppression circuit 36 accordingly comprises a square wave, the frequency of which is equal to that of the AC voltage input signal and the rising and falling edges of which are hum-free and essentially coincide with the zero crossings of the Periods of the AC voltage input signal. In particular successive transitions of the signal at the output occur
51 von dem Logikpegel-1-Status auf den Logikpegel-0-Status im wesentlichen zusammen mit aufeinanderfolgenden Enden von positiven Halbwellen des Wechselspannungseingangssignals.51 from logic level 1 status to logic level 0 status essentially together with successive ends of positive half-waves of the AC voltage input signal.
Wenn der bistabile Schaltkreis 5° zum ersten Mal rückgesetzt wird im Ansprechen auf das Ende der ersten positiven Halbperiode des Wechselspannungseingangssignals, wird das resultierende Signal am Ausgang 5I über den Inverter 53 wirksam, um die bistabilen Schaltkreise 52, 5^When the bistable circuit is reset 5 ° for the first time in response to the end of the first positive Half cycle of the AC voltage input signal, the resulting signal is output 5I via the inverter 53 effective to the bistable circuits 52, 5 ^
- 15 409847/1052 - 15 409847/1052
zu setzen. Der erstere dieser bistabilen Schaltkreise öffnet das UND-Gatter 58 und setzt den Zähler To zurück (falls erforderlich), während der letztere das UND-Gatter Ik öffnet j um den Durchlaß von Taktimpulsen vom Toktpulsgenerator 4ο zum Zähler 70 zu ermöglichen.to put. The former of these bistable circuits opens the AND gate 58 and resets the counter To (if necessary), while the latter opens the AND gate Ik j to allow the passage of clock pulses from the pulse generator 4ο to the counter 70.
Sobald das UND-Gatter 56 geöffnet ist,, gelangen . aufeinanderfolgende Logikpegel-1-Signale am Ausgang 53 des Schwellenschaltkreises J2 einschließlich jener, die auf die kurzen Impulse 96-zurückzuführen sind, durch das UND-Gatter 56 undden Schalter S4 an den Steuereingang des Schalters Sl. Der Schalter 31 kann sehr schnell geschaltet v/erden und wird deshalb geschlossen durch das Signal am Ausgang 33 während jedes positiven Abschnitts des Zyklus des VJechselspannuhgseingangssignals. Der Schalter Sl arbeitet demgemäß als synchronisierter Gleichrichter, und aufeinanderfolgende positive Halbwellen des V.'echselspannungseingangssignals werden an den Integierverstärker 1-5 angelegt und von diesem auf integriert.As soon as the AND gate 56 is open, get. successive logic level 1 signals at output 53 of the threshold circuit J2 including those that can be attributed to the short pulses 96- by the AND gate 56 and switch S4 to the control input of the Switch Sl. The switch 31 can be switched very quickly and is therefore closed by the signal at output 33 during each positive portion of the Cycle of the AC voltage input signal. The switch Sl works accordingly as a synchronized rectifier, and successive positive half-waves of the AC voltage input signal are applied to the integrating amplifier 1-5 and integrated by it.
Das gleichgerichtete Signal, das an den Integrierverstärker 15 angelegt wird, kann als- ein Gleichspannungssignal betrachtet werden, dessen Höhe proportional der Amplitude des Wech'selspannungseingangssignals ist und dem ein störendes Wechselspannungsbrummsignal überlagert ist, dessen Frequenz gleich dem des Weehselspannungseingangssignals ist. Um genau die Höhe der Gleichspannungskomponente des gleichgerichteten Signals zu messen, während die Wechselspannungskomponente unterdrückt wird, erfolgt die Integration des gleichgerichteten Signals wie folgt.The rectified signal is applied to the integrating amplifier 15 can than- a DC voltage signal are considered, the amount of which is proportional to the amplitude of the Wech'selspannungseingangssignals and an interfering AC voltage ripple signal is superimposed whose frequency is equal to that of the Weehselspannungseingangssignals. In order to accurately measure the level of the DC component of the rectified signal while suppressing the AC component, the rectified signal is integrated as follows.
Wenn der Zähler 70 seine volle Zählkapazität erreicht hat, typischerweise 6000, und damit ein festes Zeitintervall S von etwa 2oo Millisekunden definiert, wird ein Übertragssignal am Übertragausgang 78 des Zählers erzeugt. Dieses Übertragssignal setzt den bistabilen Schalt-When the counter 70 reaches its full counting capacity has, typically 6000, and thus a fixed time interval S of about 2oo milliseconds is defined a carry signal is generated at the carry output 78 of the counter. This carry signal sets the bistable switching
409847/1052409847/1052
- 16 -- 16 -
kreis 80, setzt den bistabilen Schaltkreis 54 zurück (womitcircuit 80, resets the bistable circuit 54 (which
das UND-Gatter 74 geschlossen wird und die Zufuhr von Taktimpulsen zum Zähler 7o beendet wird) und öffnet das UND-Gatter 84. Das resultierende Signal am Setzausgang des bi-the AND gate 74 is closed and the supply of clock pulses to counter 7o is ended) and opens the AND gate 84. The resulting signal at the set output of the bi
0 Ϊ 0 Ϊ
stabilen Schaltkreises 80 w,iipd .angelegt an den Schalter S2 und schlieft diesen, womit'der widerstand R2 parallel zum Kondensator Cl gelegt wird. Dies hat die Wirkung, daß der Integrierverstärker 15 aus seinem ersten Betriebsmodus,in welchem seine Transferfunktion die Form 1/pT-, besitzt, in einen zweiten Betriebsmodus umgeschaltet wird, in welchem seine Transferfunktion die Form 1/(1 + pTp) besitzt, worin r ρ der Operator d/dt ist und T-, und Tp die jeweiligen Zeitkonstanten des Integrierverstärkers I5 mit Schalter S2 offen bzw. geschlossen sind. Die Werte der Komponenten Rl, Cl und R2 sind so bemessen, daß die Zeitkonstante Tp gleich dem festen Zeitintervall S ist. Ein Analog-Digital-Wandler mit Integriereinrichtungen ähnlich dem Integrierverstärker 15 ist beschrieben in der deutschen Patentanmeldung P 21 057. Wie dort erläutert, integriert ein solcher Integrierverstärker, wie der Integrierverstärker I5j im ersten Betriebsmodus sowohl die Gleich- und Wechselspannungskomponenten des Signals an seinem Eingang, jedoch im zweiten Betriebsmodus wirksam nur die Wechselspannungskomponente. stable circuit 80 w, iipd. applied to the switch S2 and closes this, whereby'der resistor R2 is placed parallel to the capacitor C1. This has the effect that the integrating amplifier 15 is switched from its first operating mode, in which its transfer function has the form 1 / pT-, into a second operating mode, in which its transfer function has the form 1 / (1 + pT p ), where r ρ is the operator d / dt and T- and Tp are the respective time constants of the integrating amplifier I5 with switch S2 open and closed, respectively. The values of the components R1, C1 and R2 are dimensioned so that the time constant Tp is equal to the fixed time interval S. An analog-digital converter with integrating devices similar to integrating amplifier 15 is described in German patent application P 21 057. As explained there, such an integrating amplifier, like integrating amplifier I5j, integrates both the DC and AC voltage components of the signal at its input in the first operating mode, however, only the AC voltage component is effective in the second operating mode.
Beim nächster-folgenden Ende einer positiven Halbperiode des Wechselspannungseingangssignals, angedeutet durch das 'nächste Rücksetzen des bistabilen Schaltkreises 5o, welches dem Setzen des bistabilen Schaltkreises 80 folgt, wird der bistabile Schaltkreis 80 über den Inverter 53 und das UND-Gatter 84 rückgesetzt, womit der Schalter S2 wieder geöffnet wird und der bistabile Schaltkreis 88 gesetzt wird. Der bistabile Schaltkreis 88 setzt den bistabilen Schaltkreis 52 zurück, der seinerseits das UND-Gatter 58 schliei3t und verhindert, daß der Schalter Sl weiterhin betätigt wird.At the next-following end of a positive half cycle of the AC voltage input signal, indicated by the 'next reset of the bistable circuit 5o, which follows the setting of the bistable circuit 80, the bistable circuit 80 is reset via the inverter 53 and the AND gate 84, whereby the switch S2 is opened again and the bistable circuit 88 is set. The bistable circuit 88 resets the bistable circuit 52, which in turn closes the AND gate 58 and prevents the switch S1 from being operated any further.
409847/1052409847/1052
An diesem Punkt des Zeitverlaufs hat der Integrierverstärker 15 die Gleichspannungskomponente des Signals an seinem Eingang 14 während eines festen ZeitintervalIs S aufintegriert und die Wechselspannungskomponente für ein geringfügig längeres Zeitintervall S + & S, welches eine ganzzahlige Anzahl von Zyklen der Wechselspannungskomponente umfaßte, Die Wechselspannungskomponente wird daher stark unterdrückt, typischerweise mit 80 dB bei 5° Hz, und die Spannung am Ausgang 22 des Integrierverstärkers I5 ist genau proportional der Höhe der Gleichspannungskomponerte am Eingang 14 und demgemäi3 genau proportional der mittleren Amplitude des VJechselspannungseingangssignals. At this point in the course of time, the integrating amplifier 15 has integrated the DC voltage component of the signal at its input 14 during a fixed time interval S and the AC voltage component for a slightly longer time interval S + & S, which comprised an integral number of cycles of the AC voltage component strongly suppressed, typically 80 dB at 5 ° Hz, and the voltage at the output 22 of the integrating amplifier I5 is exactly proportional to the level of the DC voltage component at the input 14 and accordingly exactly proportional to the mean amplitude of the AC voltage input signal.
Das Signal am Setzausgang des bistabilen Schaltkreises 88 hält demgemäß den bistabilen Schaltkreis 52 in seinem tfückgesetzten Zustand und öffnet auch wieder das UND-Gatter 74 über dessen Eingang 72, damit Taktimpulse dem Zähler 70 zugeführt werden und schließt den Schalter S3, um den Ausgang der Referenzspannungsquelle 24 an den Eingang 14 des Integrierverstärkers I5 anzulegen. Die negative Spannung von der Quelle 24 führt den Ausgang des Integrierverstärkers I5 linear zurück zu seinem ursprünglichen Bezugspegel von O Volt, an welchem Punkt der Komparator 28 ein Ausgangssignal erzeugt, das den bistabilen Schaltkreis 88 zurücksetzt. Dies wiederum öffnet den Schalter S3 und klemmt die Quelle 24 ab, wobei zugleich das UND-Gatter 74 gesperrt wird, um die Zufuhr weiterer Taktimpulse zum Zähler Jo zu beenden. Das Ausgangssignal vom Komparator 28 betätigt auch kurzzeitig den Gatterschaltkreis 91s womit die im Zähler Jo angesammelte Zählung abgetastet wird während der Wiederherstellung des Ausgangs vom Integrierverstärker I5 auf seinen O-Volt-Bezugspegel, wobei dieses Signal in den Statistisier-Dekodier-Schaltkreis 92 überführt wird. Die dekodierte Zählung wird dann angezeigt von dem Anzeigesyäsm 9^· Die Anzahl der Taktimpulse, dieThe signal at the set output of the bistable circuit 88 accordingly holds the bistable circuit 52 in its set state and also opens the AND gate 74 again via its input 72 so that clock pulses are fed to the counter 70 and closes the switch S3 to the output of the reference voltage source 24 to be applied to input 14 of integrating amplifier I5. The negative voltage from source 24 linearly returns the output of integrating amplifier I5 to its original zero volt reference level, at which point comparator 28 produces an output which resets bistable circuit 88. This in turn opens the switch S3 and disconnects the source 24, with the AND gate 74 being blocked at the same time in order to terminate the supply of further clock pulses to the counter Jo. The output signal from comparator 28 actuates also briefly the gate circuit 91 s with which the accumulated numerator Jo count is sampled during the restoration of the output from the integrating amplifier I5 on its O-volt reference level, this signal is transferred to the Statistisier decoding circuit 92 . The decoded count is then displayed by the display system 9 ^ · The number of clock pulses that
9847/1052 - 18 -9847/1052 - 18 -
während der Wiederherstellung des Ausgangs des Integrier-Aer stärker ε 15 auf seinen O-Volt-Bezugspegel gezählt worden war, ist proportional der Spannung am Ausgang 22 im Augenblick des Schlieüens des Schalters Sj5 und ist demgemäß ein digitales Ma-.-= für rdie Amplitude des Wechselspannungseingangssignals. During the restoration of the output of the integrating aer, more ε 15 was counted to its 0 volt reference level, is proportional to the voltage at output 22 at the moment the switch Sj5 is closed and is accordingly a digital measure -.- = for r die AC voltage input signal amplitude.
Wach einer geeignet bemessenen Pause für die Driftkorrektur durch (nicht dargestellte) Driftkorrekturschaltkreise, um u.a. sicherzustellen, da,; der Ausgang des Integrierverstärkers 15 sich beim Start jeder Messung auf seinem O-VoIt-Bezugspegel befindet, wird die gesamte Abfolge der Operationen, wie oben erläutert, wiederholt, wobei das Anzeigesystem 9^ weiterhin die vorher erzielte Zählung anzeigt, bis der Gatterschaltkreis 9I das nächste Mal betätigt wird.Wake up a suitably dimensioned pause for the drift correction by drift correction circuitry (not shown) to ensure, among other things, that; the output of the integrating amplifier 15 is at its O-VoIt reference level at the start of each measurement, the entire sequence of Operations as explained above are repeated using the display system 9 ^ continues to display the previous count until the gate circuit operates 9I the next time will.
Wenn es erwünscht ist, die Höhe eines positiven Gleichspannungseingangssignals zu messen, das an die Klemme Io angelegt ist, werden die Schalter S. und S4 in ihre anderen Schaltstellungen umgelegt, wobei der Schalter Sft dazu dient, den Kondensator C. kurzzuschließen. Es sei wiederum angenommen, da3 die Schalter Sl, S2 und S^ ursprünglich offen sind und ferner angenommen, dai3 das Gleichspannungssignal einen Serienmoduswechselspannungsstörpegel umfaßt, dessen Amplitude gröSer ist als das untere Limit der Auflösung des Wandlers, wobei die Wechselspannungskomponente in den Verstärkern 12 und ^o verstärkt wird und in dem Schwellenschaltkreis ^2 und dem Störunterdrückungsschaltkreis 36 in exakt derselben Weise verarbeitet wird, wie oben unter Bezugnahme auf die Messung von Wechselspannungseingangssignalen erläutert wurde. Demgemäß werden die bistabilen Schaltkreise 52, 5^- gesetzt im Ansprechen auf das Ende des ersten positiven Halbzyklus dieser Rausehkomponente, womit das UND-Gatter 7^ geöffnet wird. DerWhen it is desired to measure the level of a positive DC voltage input signal which is applied to the terminal Io, the switches S and S4 are switched to their other switching positions, the switch S ft serving to short-circuit the capacitor C. Let it again be assumed that the switches S1, S2 and S ^ are originally open and also assume that the DC voltage signal comprises a series mode AC voltage interference level, the amplitude of which is greater than the lower limit of the resolution of the converter, the AC voltage component in the amplifiers 12 and ^ o is amplified and processed in the thresholding circuit ^ 2 and the interference suppression circuit 36 in exactly the same manner as explained above with reference to the measurement of AC voltage input signals. Accordingly, the bistable circuits 52, 5 ^ - are set in response to the end of the first positive half cycle of this noise component, thus opening the AND gate 7 ^. Of the
409847/1052 " 19 "409847/1052 " 19 "
bistabile Schatlkreis 52 schließt jedoch auch den Schalter Sl über den Schalter S4, und der Schalter 31 bleibt geschlossen , anstatt durch aufeinanderfolgende Halbzyklen der Rauschkomponente geschaltet zu werden.However, bistable switching circuit 52 also closes the switch Sl through switch S4, and switch 31 remains closed, instead of through successive half cycles of the noise component to be switched.
Der Integrierverstärker 15 integriert demgemäß kontinuierlich sowohl das Gleichspannungssignal wie auch die Wechselsparinungsrauschkomponente während des festen Zeitintervalls S, bis der Zähler. 7o an seinem Ausgang 78 ein Übertragssignal abgibt. Dieses Übertragssignal dient, wie bereits erläutert, dazu, den Schalter S2 zu schlieiaen, um so den Integrierverstärker I5 von seinem ersten in seinen zweiten Betriebsmodus umzuschalten, bis das unmittelbar folgende Ende einer positiven Halbperiode der Rauschkomponente wirksam wird, um den Schalter S2 wieder zu öffnen und den bistabilen Schaltkreis 52 rückzusetzen, um damit den Schalter Sl zu öffnen. Die Wechselspannungsrausehkomponente des Gleichspannungseingangssignals wird demgemäß während einer ganzzahligen Anzahl von Zyklen desselben integriert, während die Gleichspannungskomponente wirksam integriert wird nur während des festen Zeitintervalles S, was zu einer erheblichen Unterdrückung der Rauschkomponente führt. Der Ausgang des Integrierverstärkers 15* der demgemäß proportional der Hohe"des Gleichspannungseingangssignals ist, wird wieder zurückgeführt auf seinen Bezugspegel von 0 Volt durch negative Referenzspannung von der Quelle 24, wie oben bereits erläutert, wobei die Höhe des Gleichspannungseingangssignals digital angezeigt wird durch das Anzeigesystem 94. Die gesamte Abfolge der Operationen wird dann wiederholt.The integrating amplifier 15 accordingly integrates continuously both the DC voltage signal and the alternating saving noise component during the fixed time interval S until the counter. 7o at its exit 78 Emits carry signal. As already explained, this carry signal is used to close the switch S2 in order to so the integrating amplifier I5 from its first to its to switch to the second operating mode until the immediately following end of a positive half-cycle of the noise component takes effect to open the switch S2 again and to reset the bistable circuit 52 in order to thereby to open the switch Sl. The AC noise component of the DC input signal becomes accordingly integrated during an integer number of cycles thereof while the DC component effectively integrates is only during the fixed time interval S, which leads to a considerable suppression of the noise component leads. The output of the integrating amplifier 15 * of the accordingly proportional to the "high" of the DC voltage input signal is returned to its reference level of 0 volts by negative reference voltage from source 24, as already explained above, the level of the DC voltage input signal is displayed digitally by the display system 94. The entire sequence of operations is then repeated.
Um die Höhe eines negativen Gleichspannungseingangssignals zu messen, kann eine positive Referenzspannungsquelle benutzt werden, vorzugsweise in Umkehrung der Quelle 24.By the amount of a negative DC input signal To measure, a positive reference voltage source can be used, preferably in reverse of the source 24.
- 2o -- 2o -
409847/1052409847/1052
Diese positive Quelle wird über einen Schalter ähnlich Schalter Sj5 an den Eingang 14 des Integrierverstärkers 15 angelegt, und der Komparator 28 wird verwendet, um die Polarität des Eingangssignals festzustellen durch Bestimmung der Polarität der Spannung am Ausgang 22 des Integrierverstärkers I5 am Ende des Meß- oder ersten Intervalls. Der Komparator 28 wählt dann die entsprechende positive oder negative Feferenzspannungsquelle aus. Alternativ kann man auch, anstatt gleiche Referenzspannungsquellen entgegengesetzter Polarität zu verwenden, die Analog-Digital-Wandlungstechnik verwenden, die in der britischen Patentanmeldung 59362/72 beschrieben und beansprucht ist.This positive source is connected to input 14 of the integrating amplifier via a switch similar to switch Sj5 15 is applied and the comparator 28 is used to determine the polarity of the input signal Determination of the polarity of the voltage at the output 22 of the integrating amplifier I5 at the end of the measuring or first Intervals. The comparator 28 then selects the corresponding positive or negative reference voltage source. Alternatively, instead of using the same reference voltage sources of opposite polarity, use the analog-to-digital conversion technique described in British patent application 59362/72 and described is claimed.
Man erkennt, daß viele Modifikationen an dem beschriebenen Ausführungsbeispiel vorgenommen v/erden können. Beispielsweise können ein weiterer Schalter SIa und ein Widerstand Ria in Serie zwischen den Ausgang "1]5 des Verstärkers 12 und den nicht invertierenden Eingang 2o des Verstärkers 16 geschaltet sein, wie in gestrichelten Linien in Fig. 1 angedeutet. Der nicht invertierende Eingang 2o wird natürlich von der O-Volt-Bezugsleitung abgeklemmt. Der Schalter SIa wird dann so angeschlossen, daß er in Gegenphase mit dem Schalter Sl betrieben wird, d.h. mittels eines Inverters 98 mit dem Ergebnis, daß das Wechselspannungseingangssignal vollwellen-gleichgerichtet wird durch die Schalter Sl, Sl_a, bevor es an den Integrierverstärker 15 angelegt und integriert wird. Alternativ kann man den Schalter Sl, anstatt ihn als synchronisierten Gleichrichter zu benutzen, so anschließen, daß er direkt betätigt wird durch den Setzausgang des bistabilen Schaltkreises 52, und der Integrierverstärker I5 kann Gleichrichterbauelemente enthalten, wie in Fig. 4 angedeutet. Demgemäß wird der Ausgang 22 des Verstärkers 16 an die KathodeIt will be seen that there are many modifications to that described Embodiment made v / earth can. For example, another switch SIa and a resistor Ria in series between the output "1] 5 of the amplifier 12 and the non-inverting input 2o of the amplifier 16 be connected, as in dashed lines Lines in Fig. 1 indicated. The non-inverting input 2o is, of course, taken from the 0 volt reference line disconnected. The switch SIa is then connected in such a way that it is operated in antiphase with the switch S1, i.e. by means of an inverter 98 with the result that the AC voltage input signal is full-wave rectified is through the switch Sl, Sl_a before it is sent to the integrating amplifier 15 is created and integrated. Alternatively, one can use the switch S1 instead of it as a synchronized one To use the rectifier, connect it so that it is actuated directly by the set output of the bistable circuit 52, and the integrating amplifier I5 can rectifier components included, as indicated in FIG. Accordingly, the output 22 of the amplifier 16 goes to the cathode
- 21 -- 21 -
409847/1052409847/1052
einer Diode Dl gelegt, deren Anode verbunden ist über einen Festkörperschalter S5 mit dem invertierenden Eingang 18. Der Ausgang 22 ist ferner verbunden mit der Basis einen NPN-Emitterfolgertransistors TR5* dessen Emitter den Ausgang 22! des Integrierverstärkers 15 bildet und zurückverbunden ist zum Kondensator Cl und Schalter S2. Der Emitter des Transistors TR5 umfaßt ferner einen weiteren Transistor TR6, der entweder im Dauerstrommodus betrieben werden kann oder nichtleitend gemacht wird. Im Betrieb wird der Transistor Tile nichtleitend geschaltet, und der Schalter S5 wird geschlossen während des Meßintervalls z.B. durch ein Signal, das abgeleitet wird vom bistabilen Schaltkreis 52. Die Basisemitterstrecke des Transistors TR5 arbeitet als Gleichrichter, so daß nur positive Halbwellen des Signals am Ausgang 22 des Verstärkers 16 an den Kondensator Cl gelangen und integriert werden. Negative Halbwellen des Signals am Ausgang 22 werden kurzgeschlossen zum Eingang 18 des Verstärkers 16 über die Diode Dl. Am Ende des Meßintervalls wird der Transistor TR6 in seinen Konstantstrommodus gesetzt, und der Schalter S5 wird geöffnet z.B. durch ein Signal, abgeleitet vom bistabilen Schaltkreis 88. Der Transistor TR5 wird nun zum Emitterfolger und der Kondensator Cl entlädt sich, bis die Spannung am Ausgang 22f wieder auf den 0-Volt-Bezugspegel zurückgeführt worden ist.placed a diode Dl, the anode of which is connected via a solid-state switch S5 to the inverting input 18. The output 22 is also connected to the base of an NPN emitter-follower transistor TR5 * whose emitter the output 22 ! of the integrating amplifier 15 and is connected back to the capacitor Cl and switch S2. The emitter of the transistor TR5 further comprises a further transistor TR6, which can either be operated in the continuous current mode or is made non-conductive. During operation, the transistor Tile is switched non-conductive and the switch S5 is closed during the measurement interval, e.g. by a signal derived from the bistable circuit 52 of the amplifier 16 reach the capacitor Cl and be integrated. Negative half-waves of the signal at output 22 are short-circuited to input 18 of amplifier 16 via diode Dl. At the end of the measuring interval, transistor TR6 is set to its constant current mode and switch S5 is opened, e.g. by a signal derived from bistable circuit 88. The transistor TR5 now becomes an emitter follower and the capacitor C1 discharges until the voltage at the output 22 f has been brought back to the 0-volt reference level.
Um die Auflösung des Analog-Digital-Wandlers zu erhöhen, können die Referenzspannung von der Quelle 24 und das Gewicht, mit welchem die Taktimpulse im Zähler 7o gezählt werden, mittels eines gemeinsamen Faktors heruntergeteilt werden, wenn die Spannung am Ausgang des Integrierverstärkers 15 wieder hergestellt worden ist für eine Dauer gleich eines ganzzahligen Vielfachen von Taktimpulsintervallen auf einen Wert nahe dem 0-Volt-Bezugspegel. Demgemäß könnenIn order to increase the resolution of the analog-to-digital converter, the reference voltage from the source 24 and the weight with which the clock pulses are counted in the counter 7o are divided down by means of a common factor when the voltage at the output of the integrating amplifier 15 has been restored for a duration equal to an integral multiple of clock pulse intervals to a value close to the 0 volt reference level. Accordingly, can
ρ die Taktimpulse von Anfang an der Io Dekade des Zählers 7o zugeführt werden und dann im Maßstab herabgesetzt werdenρ the clock pulses from the beginning of the Io decade of the counter 7o and then scaled down
- 22 -- 22 -
409847/1052409847/1052
durch Beaufschlagung der Io Dekade. Die Maßstabsverfeinerung wird vorzugsweise so ausgebildet, daß sie im Ansprechen auf einen Taktimpuls erfolgt z.B. dem ersten oder zweiten, welcher der Erzeugung eines Ausgangssignals am Ausgang 89 des !Comparators 28 folgt und die Polarität des Referenzsignals und die Richtung der Zählung im Zähler 70 gleichzeitig umgekehrt werden, bis die Spannung des Ausgangs des Integrierverstärkers I5 wieder die O-Volt-Bezugspegel erreicht. Solche Möglichkeiten für die Erhöhung der Auflösung sind im einzelnen in der GB-PS I,22o,o9l beschrieben.by applying to the Io decade. The refinement of scale is preferably designed so that it occurs in response to a clock pulse e.g. the first or second, which follows the generation of an output signal at the output 89 of the comparator 28 and the polarity of the reference signal and the direction of counting in counter 70 at the same time are reversed until the voltage of the output of the integrating amplifier I5 again reaches the 0 volt reference level. Such possibilities for increasing the resolution are described in detail in GB-PS I, 22o, o9l.
Der Integrierverstärker I5 kann ersetzt werden durch einen mehr konventionellen Integrierverstärker mit nur einem einzigen Arbeitsmodus, in welchem die zusätzliche Rückkopplungsstrecke mit dem Schalter S2 weggelassen ist. In diesem Falle können das WechselSpannungseingangssignal oder Wechselspannungsrauschsignal verwendet werden, um die Betriebsfrequenz des Taktimpulsgenerators 4o nachzuregeln mittels einer Phasenverriegelungsschleife, vorzugsweise ähnlich der Technik, die in der GB-PS 1,2^5,578 erläutert ist. Man erkennt, daß diese Nachstellung sicherstellt, daß in dem Meß-(oder ersten) Intervall sich eine feste Anzahl von Taktimpulsen befindet derart, daß die Anzahl von Pulsen, die während des zweiten Intervalls (d.h. des Intervalls, während dem die Spannung am Ausgang des Integrierverstärkers 15 wieder auf den O-Volt-Bezugspegel zurückgeführt wird) direkt repräsentativ ist für die Höhe des Wechsel- oder Gleichspannungseingangssignals, die zu messen ist. Wenn jedoch keine Schritte unternommen werden, um sicherzustellen, daß das erste Intervall (oder der wirksame Anteil S desselben) eine feste Anzahl von Taktimpulsen enthält, so wird die Höhe des Wechsel- oder"Gleichspannungseingangssignals repräsentiert durch das Verhältnis zwischen dem jeweiligen Dauern des ersten bzw. zweiten Intervalls, welches Verhältnis bestimmt werden kann mittels eines digitalen DividierschaItkreises.The integrating amplifier I5 can be replaced by a more conventional integrating amplifier with only a single operating mode in which the additional Feedback path with switch S2 is omitted. In this case, the AC voltage input signal or AC voltage noise signal can be used to readjust the operating frequency of the clock pulse generator 4o by means of a phase locked loop, preferably similar to the technique explained in GB-PS 1,2 ^ 5,578 is. It can be seen that this readjustment ensures that there is a fixed number in the measuring (or first) interval of clock pulses is located such that the number of pulses generated during the second interval (i.e. the interval, during which the voltage at the output of the integrating amplifier 15 is brought back to the 0 volt reference level) is directly representative of the level of the AC or DC voltage input signal that is to be measured. if however, no steps are taken to ensure that the first interval (or the effective portion S same) contains a fixed number of clock pulses, so the level of the AC or "DC voltage input signal is represented by the ratio between the respective durations of the first and second interval, which ratio can be determined by means of a digital Dividing circuit.
409847/1052 - 23 c 409847/1052 - 23 c
Schließlich kann in der Ausführungsform der Erfindung, soweit sie für die Messung eines verrauschten Gleichspannungssignals bestimmt ist, die Frequenz des Rauschsignals am Eingang Io an Punkten des Schaltkreises abgetastet werden, abweichend von denen, die oben erwähnt wurden z.B. am Ausgang 22 des Integrierverstärkers 15·Finally, in the embodiment of the invention, as far as they are used for measuring a noisy DC voltage signal is determined, the frequency of the noise signal at the input Io can be sampled at points in the circuit, deviating of those mentioned above e.g. at the output 22 of the integrating amplifier 15
- Patentansprüche -- patent claims -
- 2h -- 2h -
4098 4 7/10524098 4 7/1052
Claims (1)
für die Höhe des Eingang ^signals ist und die Schaltkreise (7o) für die Erzeugung eines digitalen Ausgangssignals für die Erzeugung eines für die Dauer des zweiten Zeitintervalles repräsentativen Digitalausgangssignals ausgebildet sind.£ Ieich
for the level of the input ^ signal and the circuits (7o) are designed to generate a digital output signal for generating a digital output signal representative of the duration of the second time interval.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB2151473 | 1973-05-05 | ||
| GB2151373A GB1462617A (en) | 1973-05-05 | 1973-05-05 | Analogue to digital converters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2420857A1 true DE2420857A1 (en) | 1974-11-21 |
Family
ID=26255371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2420857A Pending DE2420857A1 (en) | 1973-05-05 | 1974-04-30 | INTEGRATING ANALOG-DIGITAL CONVERTER |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5017569A (en) |
| DE (1) | DE2420857A1 (en) |
| FR (1) | FR2228326B1 (en) |
| GB (1) | GB1462617A (en) |
| NL (1) | NL7405943A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2456156A1 (en) * | 1973-11-28 | 1975-07-10 | Suwa Seikosha Kk | ANALOG-DIGITAL CONVERTER |
| DE3032256A1 (en) * | 1980-08-04 | 1982-03-18 | BBC AG Brown, Boveri & Cie., 5401 Baden, Aargau | METHOD AND DEVICE FOR ANALOG-DIGITAL IMPLEMENTATION OF AN ELECTRICAL MEASURED VALUE WITH CHANGEABLE IMPLEMENTATION RATIO |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59157323A (en) * | 1983-02-23 | 1984-09-06 | Kuraray Co Ltd | Manufacture of artificial fiber |
| JPS6074820A (en) * | 1983-09-30 | 1985-04-27 | Toshiba Corp | Analog/digital converter |
| HU190508B (en) * | 1983-10-07 | 1986-09-29 | Mta Koezponti Fizikai Kutato Intezete,Hu | Circuit arrangement for forming current-to-pulse converter with variable time constant |
| JP2613903B2 (en) * | 1987-12-21 | 1997-05-28 | 日本電気アイシーマイコンシステム株式会社 | Integral type analog-digital converter |
| FR3056970B1 (en) | 2016-09-30 | 2020-09-18 | C E R M E X Constructions Etudes Et Rech De Materiels Pour Lemballage Dexpedition | OBJECT DISTRIBUTION SYSTEM |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1153201A (en) * | 1966-04-30 | 1969-05-29 | Fenlow Electronics Ltd | Improvements in or relating to Apparatus for Measuring the Voltage of a D.C. Component in an Electrical Voltage |
| US3624643A (en) * | 1969-09-17 | 1971-11-30 | Peter L Richman | Signal-to-time converter |
-
1973
- 1973-05-05 GB GB2151373A patent/GB1462617A/en not_active Expired
-
1974
- 1974-04-30 DE DE2420857A patent/DE2420857A1/en active Pending
- 1974-05-03 NL NL7405943A patent/NL7405943A/xx unknown
- 1974-05-03 FR FR7415353A patent/FR2228326B1/fr not_active Expired
- 1974-05-04 JP JP49050211A patent/JPS5017569A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2456156A1 (en) * | 1973-11-28 | 1975-07-10 | Suwa Seikosha Kk | ANALOG-DIGITAL CONVERTER |
| DE3032256A1 (en) * | 1980-08-04 | 1982-03-18 | BBC AG Brown, Boveri & Cie., 5401 Baden, Aargau | METHOD AND DEVICE FOR ANALOG-DIGITAL IMPLEMENTATION OF AN ELECTRICAL MEASURED VALUE WITH CHANGEABLE IMPLEMENTATION RATIO |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2228326B1 (en) | 1978-08-04 |
| GB1462617A (en) | 1977-01-26 |
| NL7405943A (en) | 1974-11-07 |
| JPS5017569A (en) | 1975-02-24 |
| FR2228326A1 (en) | 1974-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3044359C2 (en) | Power supply arrangement | |
| DE2221048C2 (en) | Arrangement for the determination of time intervals in which the measuring signal of a measuring transformer is faulty due to its saturation state | |
| DE2430652C3 (en) | Analog-to-digital converter | |
| EP0389749A2 (en) | Appliance for measuring electrical power or energy | |
| DE2539344A1 (en) | ELECTRONIC WATT-HOUR METER WITH AUTOMATIC MEASURING RANGE FINDER | |
| DE2239654B2 (en) | DEVICE FOR DETECTING UNDERVOLTAGE IN MULTI-PHASE SYSTEMS | |
| DE1905176C3 (en) | Process for analog-digital conversion with improved differential linearity of the conversion and arrangement for carrying out this process | |
| DE1043479B (en) | Electrical relay protection system | |
| DE2519668C3 (en) | Arrangement for generating a sequence of pulses proportional to the product of two analog electrical quantities | |
| DE2420857A1 (en) | INTEGRATING ANALOG-DIGITAL CONVERTER | |
| DE1562256C3 (en) | Digital-to-analog converter | |
| DE2264064A1 (en) | DISTANCE PROTECTION DEVICE | |
| DE3207528C2 (en) | ||
| DE2400694A1 (en) | DEVICE FOR SENSING THE POSITION OF A MOVABLE WALL IN A CHANNEL | |
| DE2115807A1 (en) | Earth fault protection device for electrical devices with star-connected windings | |
| DE2252440A1 (en) | PRE-RELEASE DEVICE FOR SYNCHRONOUS SWITCH | |
| DE2321517C3 (en) | Analog-to-digital converter | |
| DE1541896B2 (en) | PHASE ANGLE MEASURING DEVICE | |
| EP0063306B1 (en) | Electronic meter operating with capacitor charge exchange | |
| DE2736783A1 (en) | LIMIT VALUE SIGNAL DEVICE FOR ALTERNATING SIGNALS | |
| DE1541896C3 (en) | Phase angle measuring device | |
| DE2064685C2 (en) | Circuit arrangement for converting an input voltage into a pulse train, in particular for use in connection with a converter | |
| DE2444981A1 (en) | Electronic measurement circuit - designed esp. for electricity meter with variables derived from mains voltage and load current | |
| DE2832022C2 (en) | ||
| DE2725618B2 (en) | Device for measuring the integral of a time-dependent physical quantity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |