DE2216633C3

DE2216633C3 - Computing circuit for generating pseudo-random numbers

Info

Publication number: DE2216633C3
Application number: DE19722216633
Authority: DE
Inventors: Dieter Dipl.-Ing. 6530 Bingen Kortenhaus
Original assignee: Nsm-Apparatebau Gmbh Kg, 6530 Bingen
Filing date: 1972-04-07
Publication date: 1977-03-24

Description

dukte im Summenregister stellenbewertet aufaddiert stehenden Zufallszahl gesetzt. Dann wird der Zustand werden. S₁ eingeschaltet. Während dieses Zustands wird in dasProducts in the totals register ranked and added up random numbers set. Then the state will become. S ₁ switched on. During this state, the

Die mit der Erfindung erzielten Vorteile liegen in Konstanten-Register 4 die konstante Zahl A = 5 mod 8 der hohen Lebensdauer, in der hohen Reproduzierbar- eingeschrieben Diese konstante Zahl A kann einem keit der Ergebnisse, da kein Verschleiß auftritt, und 5 Festwertspeicher 8 entnommen werden oder aber auch in dem Vermeiden zufällig gleicher Abläufe. Ferner durch eine feste Verdrahtung (nicht dargestellt) einsind die erzeugten Pseudo-Zufallszahlen leicht nach- gegeben werden.The advantages achieved with the invention are in constant register 4, the constant number A = 5 mod 8 of the high service life in high reproducibility enrolled This constant number A may be a ness of the results, since no wear occurs, and 5-only memory 8 removed but also in avoiding randomly identical processes. Furthermore, the generated pseudo-random numbers are easily yielded by means of fixed wiring (not shown).

prüfbar, da die Pseudo-Zufallszahlen gemäß der zuvor Anschließend wird der Zustand S₂ eingeschaltet,can be checked, since the pseudo-random numbers according to the previously Subsequently, the state S _{2 is} switched on,

genannten Formel erzeugt werden, so daß bei Kenntnis Während dieses Zustands S, wird der Inhalt des einer Zufallszahl die folgende Zufallszahl berechnet und io Variabien-Registers 3 nacheinander mit jeder Stelle des damit die von der Rechenschaltun^ als folgende Zu- Konstanten-Registers 4 durch serielle Addition mit fallszahl erzeugte Zahl geprüft werden k-.-.n, wodurch Hilfe eines Volladdierers 9 multipliziert, wobei die das Aufstellen von umständlichen Test« ·-.„ . entfällt. Frequenz des Schiebetakts r des Variablen-Registers Darüber hinaus sind Störungen und AL-.dl 1 der Re- entsprechend seiner Bit-Zahl höher ist als die Frequenz chenschaltung nach der Erfine'img i . Gegensatz zu 15 des Schiebetakts τ des Konstanten-Registers 4. Die den bekannten Anordnungen sr^rru erkennbar. Schließ- entstehenden Partial-Produkte werden im Summenlich ist ein äußerst einfache- Aufbau der Schaltung register 5 aufaddiert, wobei in diesem Register nur die gegeben. niedrigsten Stellen erhalten bleiben. Diese Zahl imDuring this state S, the content of a random number is calculated and the following random number is calculated and io variable register 3 successively with each digit of the constant register 4 that is used by the arithmetic circuit as the following serial addition with case number generated number are checked k -.-. n, whereby the aid of a full adder 9 multiplies, whereby the setting up of cumbersome test "· -.". not applicable. Frequency of the shift clock r of the variable register In addition, disturbances and AL-.dl 1 of the Re- according to its bit number is higher than the frequency circuit according to the Erfine'img i. In contrast to 15 of the shift clock τ of the constant register 4. The known arrangements sr ^r ru can be seen. Closely resulting partial products are summed up in an extremely simple structure of the circuit register 5, with only those given in this register. lowest digits are retained. This number in the

Um durch wiederholtes hinschalten der Schaltung Summen-egister 5 stellt die neue Pseudo-Zufallszahl die Gefahr der Wiederholung derselben Zahlenreihe 20 dar.By repeatedly switching on the circuit sum-egister 5 sets the new pseudo-random number the danger of repeating the same series of numbers 20.

zu vermeiden, wird nach dem Start währenr des ersten Das Variablen-Register 3 und oas Summenregister 5to avoid, after the start during the first the variable register 3 and the sum register 5

Zustands das Variablei, leyster durch eine Schaltung, arbeiten synchron im Schiebetakt 0, während das die die Fasenlage der Netzspannung des allgemeinen Konstanten-Register 4 im Schiebetakt τ arbeitet. Der Stromnetzes auswertet, c'rnt in ihrer Zusammenset- Schiebetakt τ ist 28mal so groß wie der Schiebetakt 0, zung zufällige Bitfolge geschrieben. 25 d. h. während einer Addition eines 28-Bit-Worts stehtState the variablei, leyster by a circuit, work synchronously in shift clock 0, while the phase position of the mains voltage of the general constant register 4 works in shift clock τ . The power grid evaluates, c'rnt in their composite shift clock τ is 28 times as large as the shift clock 0, a random bit sequence written. 25 ie stands during an addition of a 28-bit word

Um aus der Menge der mit der erfindungsgemäßen am Ausgang des Konstanten-Registers 4 eindeutig uj.x Rechenschaltung erzeugten Zufallszahlen eine be- ein definiertes Bit an. Ist der Ausgang des Konstantenstimmte Anzahl von Gruppen zu erhalten, deren Zahl Registers Eins, dann wird der Inhalt des Variablender Anzahl Λ'der Symbole auf dem Spielmerkmalträger Registers zum Inhalt des Summenregisters addiert. Ist eines Spielgeräts entspricht, muß die Menge der Zu- 3° dagegen der Ausgang des Konstanten-Registers Null, fallszahlen noch durch eine Konstante Y dividiert dann bleibt der Inhalt des Summenregisters erhalten, werden. Das Divisionsergebnis ergibt also eine Das wird durch das UND-Gatter vor dem VoII-Gruppeneinteilung in A"-Gruppen. Die Konstante addierer 9 gewährleistet. Der Inhalt des Variablen- Y ist so zu wählen, daß die Menge der Zufallszahlen Registers wird dabei gleichzeitig mit den Schiebelakaufgeteilt wird auf Y, also auf soviele gleiche Gruppen 35 ten 0 um 1 -Bit nach links verschoben. Nach Erscheiwie Symbole auf dem Spielmerkmalträger vorhanden nen des Schiebetakts τ — also nach 28 Srhiebetaksind. Z jr Durchführung dieser Gruppenaufteilung ten 0 — wird das letzte Bit gelöscht. Das Übertragwird nach einer weiteren Ausgestaltung der Erfindung Flip-Flop des Volladdierers 9 wird gleichzeitig mit zum einen der Inhalt des Summen-Registers und zum Erscheinen des Schiebetakts τ gelöscht. Nach Abschluß anderen die konstante Zahl Y in einen Vollsubtrahierer 4° von 28 Schiebetakten τ ist der Inhalt des Variablengebracht und das Ergebnis aus dem Vollsubtrahierer Registers Null und der inhalt des Konstantenwieder im Summenregister gespeichert. Registers ist ebenfalls Null, wenn die RückführungIn order to obtain a defined bit from the set of random numbers generated with the inventive at the output of the constant register 4 unambiguously uj.x arithmetic circuit. If the output of the constant correct number of groups can be obtained, the number of which is register one, then the content of the variable of the number Λ 'of symbols on the game feature carrier register is added to the content of the sum register. If a game machine corresponds, the amount of additional 3 °, on the other hand, must be the output of the constant register zero, if numbers are still divided by a constant Y then the content of the sum register is retained. The result of the division results in a. That is ensured by the AND gate in front of the full group division into A "groups. The constant adder 9 is guaranteed. The content of the variable Y is to be selected so that the set of random numbers is simultaneously with the register The sliding cycle is distributed to Y, i.e. to as many equal groups 35 th 0 is shifted by 1 bit to the left. After symbols appear on the game feature carrier, the sliding cycle τ - i.e. after 28 strokes are bit is cleared. the carry is a further embodiment of the invention, flip-flop of the full adder 9, the contents of the summation register and the appearance of the shift clock at the same time with the one deleted τ. after completion other hand, the constant number Y in a subtractor 4 ° 28 Shift clocks τ is the content of the variable and the result from the full subtractor register zero and the content of the constant saved again in the totals register. Register is also zero when the feedback

Zur Gewährleistung einer einfachen Speicherung über das dem Konstanten-Register vorgeschalteten sind die konstanten Zahlen A und Y in einem Fest- ODER-Gatter nicht gegeben ist. Am Ende der 28 wertspeicher gespeichert. 45 Schiebetakte τ ist der Inhalt des Summenregisters alsoTo ensure simple storage via the upstream of the constant register, the constant numbers A and Y are not given in a fixed OR gate. Saved at the end of the 28 value memories. 45 shift clocks τ is the content of the sum register

Um einen möglichst kompakten Aufbau der Rechen- gleichzeitig die neue Pseudo-Zufallszahl.
schaltung sicherzustellen, ist dieselbe vorzugsweise als Bei Verwendung der vorgenannten Pseudo-Zufalls-To make the computation as compact as possible, use the new pseudo-random number.
circuit, the same should preferably be used as When using the aforementioned pseudo-random

integrierter Schaltkreis ausgeführt. zahl in einem Spielgerät wird während des nächstenIntegrated circuit executed. number in one gaming device becomes during the next

Anschließend wird ein Ausführungsbeispiel der Er- Zustands S₃ rine weitere konstante Zahl y aus dem findung, das in der Zeichnung dargestellt ist, erläu- 5° Festwertspeicher 8 in das Konstanten-Register 10 und tert. die Pseudo-Zufalbzahl aus dem Summenregister 5 inSubsequently, an exemplary embodiment of the state S ₃ rine another constant number y from the invention shown in the drawing will be explained. the pseudo random number from the sum register 5 in

Der Start 1 der Rechenschaltung zur Erzeugung das Variablen-Register 3 eingeschrieben. Während des von Pseudo-Zufallszahlen wird durch hinschaiien de» nächster. Zustand« S. erfolgt eine Gruppenaufteilung nicht näher dargestellten Spielgeräts betätigt. Der vom derart, daß vom Inhalt des Summenregisters dieser Start 1 ausgehende Impuls auf der Leitung 6 schaltet 55 konstante Wert solange subtrahiert wird, bis der Innalt den Folgeschalter 7 in den ersten Zustand —S₁. Nach des Sumr .enregisters 0 oder < 0 ist.
dem Start wird während des ersten Zustands — S_x in Die konstante Zahl Y wird so gewählt, daß derThe start 1 of the arithmetic circuit for generating the variable register 3 is written. During the period of pseudo-random numbers, the »next. State «S. takes place a group division not shown in detail game device operated. The impulse on line 6, which starts 1 from the content of the sum register, switches 55 constant value is subtracted until the next switch 7 is in the first state -S ₁ . According to the sumr .en register is 0 or <0.
the start is during the first state - S _x in The constant number Y is chosen so that the

das Variablen-Register 3 durch eine Schaltung 20, die Bereich der Gruppen zwischen Null und der maximalen die Fasenlage der Netzspannung des allgemeinen Anzahl der Spielmerkmale auf einem Spielmerkmal-Stromnetzes auswertet, eine in ihrer Zusammensetzung ^6o träger liegt. Aus diesem Grunde wird zum einen der zufällige Bit-Folge eingeschrieben. Während des ersten Inhalt des Summenregisters und zum anderen der In-Zustands -S₁ wird also in dem Variablen-Register 3 halt des Festwertspeichers 8 an den Vollsubtrahierer Π das Bit Eins gesetzt und alle restlichen 27 Bit werden gebracht. Das Ergebnis wird wiederum im Summen-Null (Anfangsinfcrmation). Danach schaltet der register 5 gespeichert. Erscheint zur Zeit des Schiebe-Folgeschalter 7 <n den zweiten Zustand S₀ um. Wäh- ⁶5 takts τ ein Übertrag in dem Vollsubtiahierer 11, so rend dieses Zustande S₀ wird im Variablen-Register bedeutet das, daß der Inhalt des Summenregisters 0 das Bit 2 auf NuIi gesetzt und mindestens eins der oder < 0 geworden ist. Damit ist die Subtraktion be-3 bis 28 Bit entsprechend der im Summen-Register endet. Die Zahl der aufgetretenen Schiebetakte τ stelltthe variable register 3 by a circuit 20, the range of the groups between zero and the maximum evaluates the phase position of the mains voltage of the general number of game features on a game ^{feature power network, one in its composition 6o is} sluggish. For this reason, on the one hand, the random bit sequence is written. During the first content of the sum register and on the other hand the in-state -S ₁ , the bit one is set in the variable register 3 halt of the read-only memory 8 to the full subtractor Π and all the remaining 27 bits are brought. The result is again in the sum zero (initial information). Then register 5 switches to stored. _{If the second state S 0} appears at the time of the slide sequence switch 7 <n. While ⁶ 5 clocks τ a carry in the full subscriber 11, then this state S ₀ in the variable register means that the content of the sum register 0 bit 2 is set to NuIi and at least one of or <0 has become. This means that the subtraction is from 3 to 28 bits corresponding to the end in the sum register. The number of shift clocks τ that have occurred represents

ein Maß für die Gruppenaufteilung dar. Man kann diese Zahl der Schiebetakte τ in einem zusätzlichen Register speichern. Das nach der Subtraktion erhaltene Ergebnis steht im Spielgerät an. Nach Einschaltung und Auswerten dieses Ergebnisses wird der Folgeschalter 7 über Leitung 12 an den Anfang des Zustands S₂ zurückgesetzt.a measure of the group division. This number of shift clocks τ can be stored in an additional register. The result obtained after the subtraction is available in the gaming device. After this result has been switched on and evaluated, the sequence switch 7 is reset _{to the beginning of the state S 2 via line 12.}

Die so erhaltene Pseudo-Zufallszahl bestimmt nicht unmittelbar die Position des Spielmerkmalträgers einesThe pseudo-random number thus obtained does not directly determine the position of the game feature carrier

Spielgeräts sondern leoiglich die Veränderung der Stellung des Spielmerkmalträgers. Von einem definierten Punkt aus werden Stellungsimpulse der Spielmerkmalträger in den integrierten Schaltkreis, der vorzugsweise in MOS-Technik ausgeführt ist, gegeben und nach Erreichen der bestimmten ,Veränderung der Position wird ein Abschaltsignal für den Spielmerfcmitlträger erzeugt. Danach wird sofort die nächste Zufallszahl berechnet, so daß diese sogleich wieder abruf bar ist.Game device but only the change in the position of the game feature carrier. From a defined Point from the position impulses of the game feature carrier in the integrated circuit, which is preferably executed in MOS technology, given and after reaching the specific, change of position becomes a switch-off signal for the game player generated. After that, the next random number is immediately calculated so that it can be called up again immediately.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

KSP then, however, strictly deterministic; Their usability can only be guaranteed by various tests.

1. Arithmetic circuit for generating pseudo-One calls such “generated” random numbers today random numbers according to the arithmetic rule y “, i = 5, generally pseudo-random numbers. A method for A -y " (mod 2 ²⁸ ) for 0 < y _n < 2 ²⁸ , y _B = I (mod 4) generation of pseudo-random numbers is in the Auf- and A = S (mod 8), which in particular on the random sentence »Autocorrelation of multiplicatively generated pseudo-dependent control of the game feature carriers of a random number« by Dr. Ullrich Dieter, Karlsruhe, coin-operated, a profit in prospect - published in Operations Research, the game device is used, thereby marked- u> Meisenheim 1969, pp. 69 to 85, described in welzeich net that the von.einer starting circuit ( 1) The above-mentioned calculation also comes along; the regulation mentions outgoing impulse a sequence switch. (7) is in the. In this arithmetic rule y _{n +} i mean the new first state (-S ₁ ), while the one in a random number! , y _n the old random number and A a be-variable register (3) of 28 bits the lowest constant. The generation of pseudo-valued bits is set and the remaining bits are zero. 15. Random numbers with the aid of the above-mentioned arithmetic functions that during the second state (S ₀ ) the writing in a mainframe is known. Em such a sum register (5) is cleared that while the computer, which contains complex multiplication and divides of the third state (S ₁ ) in a constant sion level, the constant number A is therefore inscribed in terms of its size and register (4) because of its complexity for use in the smaller is that during the fourth state (S ₂ ) of the ao devices such. B. playground equipment, not suitable.
Contents of the variable register (3) one after the other From the American patent specification 35 80 581, with each digit of the constant register (4) a circuit for generating serial addition with the help of a full adder (9) can be taken from case numbers is multiplied to a random and leads to the resulting partial event, which, however, is made up of a number of products in the sum register with a digit weighting of the given events, whereby these are added. Probability of every single event

2. Computing circuit according to claim 1, characterized in that it is programmed. Here, the probability is primarily characterized that after the start, during the probability, the RC elements directly dependent on the time constants of the verersten state (-S ₁ ) in the variable register (3) and secondarily on the circuit (20), ^ ie the phase position of the 3 ° interruption of the counter. Furthermore, the true mains voltage of the general power network is evaluated directly by the preselected time, a coincidental composition is correct, in which each stage of the counter remains. A bit string is written. Such a circuit is therefore too complex to be used in

3. Computing circuit according to claims 1 and a computing unit with a multiplier used 2, characterized in that on the one hand to become the 35th.

Contents of the sum register (5) and on the other hand, is from the German patent specification

a constant number Ym a full subtractor (11) 10 54 535 a device for forcibly changing

be brought, and that the result from the generation of the respective switch position of a using

Full subtractor (11) again in the sum register (5)

is saved. 4 ° speed driven cam disk or the like. Controlled

4. Arithmetic circuit according to claims i to 3, known switch, characterized in that between the cam disk, characterized in that the constant and the switching element influenced by this a the numbers A and Y in a read-only memory (8) cam path continuously changing intermediate elements. get saved. is switched on. As a result, the "chance"

5. Computing circuit according to claims 1 to 4, 45 dependent switching positions achieved for the control characterized in that the same can be used as an integrating play feature carrier for play equipment The circuit is executed. are. Such a device is subject to one

Wear and thus the risk of the "not accidental" sequence of the same switch positions.

50 The invention is based on the object of a

To create arithmetic circuit for generating pseudo-random numbers, which are listed in the Compared to the devices according to the state of the art, however, it is better verifiable and a ver-55 around the possibility of fraud.

The invention relates to a computing circuit. This object is thereby achieved according to the invention

for the generation of pseudo-random numbers after that solved that of a starting circuit

Calculation rule y _{n + 1} s A · y _n (mod 2 ²⁸ ) for pulse a sequence switch in the first state

< y " <2 ²⁶ , jc ₀ = 1 (mod 4) and A = 5 (mod 8), which brings out during the in a variable register

in particular for the random control of the ⁶ ° 28 bits, the least significant bit is set and the others

Game feature carriers of a coin operated, one Ge bit will be zero during the second state

winn in the prospect of play equipment. the sum register is cleared that during the

For every simulation of stochastic processes, the third state in a constant register plays the

Random numbers play an essential role. Since the earlier constant number A is written in that during

Processes - e.g. B. Dice - the content of the variable register to generate additions of the fourth state

If numbers are unsuitable for computers, you can do so one after the other with each digit in the constant register

passed over to random numbers through simple processes through serial addition with the help of a full adder

to create. The »random numbers« generated in this way are multiplied and the resulting partial pro-