DE2163831A1

DE2163831A1 - AUTOMATIC TRANSVERSAL EQUALIZER SYSTEM

Info

Publication number: DE2163831A1
Application number: DE19712163831
Authority: DE
Inventors: Earl Doyle Gibson
Original assignee: North American Rockwell Corp
Current assignee: Boeing North American Inc
Priority date: 1971-12-22
Filing date: 1971-12-22
Publication date: 1973-07-12
Also published as: DE2163831C3; DE2163831B2

Description

Automatisches Transversal-Entzerrersystem.Automatic transversal equalization system.

Die vorliegende Erfindung richtet sich auf ein automatisches Entzerrersystem für die Verkleinerung von Zwischensymbolinterferenz und Geräusch bei digitalen Datenübertragungssystemen.The present invention is directed to an automatic equalization system for reducing intersymbol interference and noise in digital data transmission systems.

Insbesondere bezieht sich die Erfindung auf ein System zur automatischen Anpassung der Vielfach-Gewinnanzapfungen in einem .transversalen Entzerrer , um- die Fehler in einem empfangenen Signal zu verkleinern, die von Zwischensymbolinterferenz und Geräusch verursacht werden. Bei einer vorzugsweisen Ausführungs form wird das Zeichen eines verzögerten Duplikats von einem abgetasten Eingangssignal mit dem Vorzeichen von einem abgeleiteten Fehlersignal multipliziert, um ein Differenzsignal zu bilden, dessen Signal verwendet wird, um einen ausgewählten Gewinnabgriff in einem transversalen Entzerrer um einem festen Wert in eine Richtung zu erhöhen, die durch das Zeichen des Differenzsignals bestimmt wird. Diese Verfahrensweise wird bei jedem der Anzapfungsgewinne des transversalen Entzerrers angewendet, um z.B. den k ten Anzapfungsgewinn auf einen Wert zu bringen, der die rezkorrelationsfunktion möglichst klein macht, wobei #j der Fehler in dem jten Abtastwert der Pulsantwort des Systems ist, wie er vom Ausgang des Entzerrers gesehen wird, und hj-k der (j-k)te Abtastwert der Pulsantwort des Systems ist, gesehen vom Eingang des Entzerrers.In particular, the invention relates to a system for automatically adjusting the multiple gain taps in a transversal equalizer to reduce the errors in a received signal caused by intersymbol interference and noise. In a preferred embodiment, the sign of a delayed duplicate of a sampled input signal is multiplied by the sign of a derived error signal to form a difference signal, the signal of which is used to adjust a selected gain tap in a transverse equalizer by a fixed amount in one direction which is determined by the sign of the difference signal. This procedure is used for each of the tap gains of the transversal equalizer in order, for example, to bring the k th tap gain to a value that corresponds to the recorrelation function as small as possible, where #j is the error in the jth sample of the impulse response of the system as seen from the output of the equalizer and hj-k is the (jk) th sample of the impulse response of the system as seen from the input of the equalizer.

Das abgeleitete Fehlersignal wird gebildet, indem das tatsächliche Ausgangssignal des Systems mit dem errechneten gewünschten Signal verglichen wird, wobei das Fehlersignal die Differenz zwischen den beiden Signalen ist.The derived error signal is formed by adding the actual The output signal of the system is compared with the calculated desired signal, where the error signal is the difference between the two signals.

Mit der Einführung von Kommunikationssystemen hoher Geschwindigkeit unter Verwendung von Drahtleitungen entstanden Probleme aufgrund von Verzerrungen und Zwiahensymbolinterferenz, verursacht durch das Überlappen von Nachklingsignaien jedes einzelnen übertragenen Bits mit den Signalen von später oder früher übertragenen Bits. Es wurden verschiedene Verfahren und Vorrichtungen verwendet, um diese unerwünschten Effekte möglichst klein zu machen. Die Vorrichtung von größtem Interesse für die vorliegende Anmeldung ist -der "transversale Entzerrer". Der erste transversale Entzerrer für die vielseitige Korrektur von Verzerrungen, oder von Zwiscliensymbolinterferenzen bei der Datenübertragung wurde vom Erfinder der vorliegenden Anmeldung als US-Patent Nr. 3,274i582 vom 25.8.1961 angemeldet. With the introduction of high-speed communication systems using wireline, problems arose due to distortion and inter-symbol interference caused by overlapping of ringing signals of each transmitted bit with the signals of later or earlier transmitted bits. Various methods and devices have been used to minimize these undesirable effects. The device of most interest to the present application is the "transverse equalizer". The first transversal equalizer for the versatile correction of distortions, or of inter-symbol interference in data transmission, was filed by the inventor of the present application as US Pat. No. 3,274,582 dated August 25, 1961.

Ein besonders interessantes Patent ist das US-Patent Nr. 3,414,819. Dieses Patent richtet sich auf einen transversalen Entzerrers bei dem der Entzerrerabgriffgewinn so angepaßt wird, daß eine entsprechende Abtastung der Transmissionsystem impulsantwort Null wird. Wenn daher die Systemimpulsantwort mit der Baud-Rate abgetastet wird, werden alle Abtastungen bis auf eine durch den Entzerrer auf Null gebracht0 Drei größere Nachteile der genannten Vorrichtung sind die folgenden: 1. Versagt das automatische Anpassungsverfahren, wenn die Zwischensymbolinterferenz stark wird. Dies tritt auf, wenn die Summe der absoluten Amplituden der Zwischensymbolinterferenz-Glieder die absolute lunplitude der. gewünschten Pulsantwortabtestung übersteigt 2. der Entzerrer verursacht Interferenzglieder außerhalb des Bereichs des-Entzerrers und verursacht so eine sehr unerwünschte Betriebsweise, wenn die Zwischensymbolinterferenz stark is-t und wenn jeder Anzapfgewinn angepaßt ist, so daß ein entsprechendes Zwischensymbolinterferenzglied auf Null gebracht wird; 3. verursacht bei starker oder mittlerer Zwischensymbolinterferenz eine Anpassung der Gewinnabzapfungen entsprechend dem Patent Nr. 3,414,819 im allgemeinen als statistisches Geräusch, das stärker verstärkt wird als die gewünschte Signalkomponente. Das System des Anmelders beruht auf der Anpassung des Gewinns des kten Abzapfpunktes Sk auf einen Wert, der die Kreuz-Korrelationsfunktion auf ein Minimum bringt, wobei ej der Fehler in der jten Abtastung der Systemimpulsantwort, bezogen auf den Entzerrerausgang, und hj-k die (j-k)te Abtastung der Systemimpulsantwort ist, bezogen auf den Entzerrereingang.A particularly interesting patent is U.S. Patent No. 3,414,819. This patent is directed to a transverse equalizer in which the equalizer tap gain is adjusted so that a corresponding sampling of the transmission system impulse response becomes zero. Thus, when the system impulse response is sampled at the baud rate, all but one of the samples are zeroed by the equalizer. Three major disadvantages of the above device are as follows: 1. Failure of the automatic adaptation process when intersymbol interference becomes severe. This occurs when the sum of the absolute amplitudes of the intersymbol interference terms is the absolute amplitude of the. 2. the equalizer causes interference elements outside the range of the equalizer and thus causes a very undesirable mode of operation when the intersymbol interference is strong and when each tap gain is adjusted so that a corresponding intersymbol interference element is brought to zero; 3. In the event of strong or moderate intersymbol interference, an adjustment of the profit taps according to Patent No. 3,414,819 generally causes a statistical noise that is amplified more than the desired signal component. The applicant's system is based on the adaptation of the gain of the kth tapping point Sk to a value which is the cross-correlation function to a minimum, where ej is the error in the jth sample of the system impulse response, related to the equalizer output, and hj-k is the (jk) th sample of the system impulse response, related to the equalizer input.

Dieses Anpassungskriterium wurde abgeleitet, um die Gesamtempfängerwirkungsweise zu optimieren, mit den kombinierten Effekten von Zwischensymbolinterferenz und Geräusch. Weiterhin führt dies Kriterium zur Konvergenz des automatischen Entzerrungsprozesses unter vielfach größerer Verzerrung (oder Zwischensymbolinterferenz), verglichen mit der Verzerrung und der Interferferenz, die das Null-Erzwingungsverfahren des Patentes Nr. 3,414,819 erlaubt. Es ist zu bemerken, daß dieses Anpassungskriterium ziemlich verschieden ist von dem Anpassungsverfahren nach dem eben genannten Patent, bei dem jedes gK angepaßt wird, so daß ein einzelnes #k auf Null gebracht wird. Dieses Verfahren berücksichtigt ebenfalls alle Fehler bei den Pulsantwortabtastungen, alle tj von j = -5 bis j = +# . Aus diesem Grunde bewirkt der Entzerrer, der nach diesem Kriterium'angepaßt wird, keine starke Vergrößerung von .einigen ungewünschten Zwischensymbol int erferenzgliedern, während andere korrigiert werden, sogar dann nicht, wenn die Zwischensymbolinterferenz vor der Entzerrung stark ist.This adjustment criterion was derived to determine the overall receiver effect to optimize, with the combined effects of intersymbol interference and noise. Furthermore, this criterion leads to the convergence of the automatic equalization process with much greater distortion (or intersymbol interference) with the distortion and interference that the zero forcing method of the Patent No. 3,414,819 allowed. It should be noted that this adaptation criterion is quite different from the adjustment method according to the patent just mentioned, where each gK is adjusted so that a single #k is brought to zero. This method also takes into account any errors in the pulse response samples, all tj from j = -5 to j = + #. For this reason the equalizer causes which is adapted according to this criterion, no great enlargement of some undesired intermediate symbol int erference terms, while others are corrected, not even if the intersymbol interference is strong before equalization.

Die oben angegebenen Ziele werden erreicht, indem jedes gK jeweils zu einer Baud-Zeit durch einen Differenzwert erhöht wird, so daß jedes gK so verändert wird, daß die vorausgehende Kreuzkorrelation auf ein Minimum gebracht wird.The above goals are achieved by each gK at a baud time by a difference value is increased so that each gK is changed so that the previous cross-correlation is minimized.

Drei andere Alternativen dieser Lösung mittels Differenzwerten sind: #gk,i = K2 Yi Sgn Xi-k (3) #gk,i =K3 (Sgn Yi) Xi-k (4) #gk,i = K4 Yi Xi-k (5) wobei K eine Konstante ist, um die gewünschte Größe des Differenzwertes zu erhalten, Xi-k die Signalamplitude während des (i-k)ten Baud-Intervalls am Entzerrereingang, und Y. eine Fehlerabtastung, die von dem Entzerrerausgang abgeleitet wurde, ist.Three other alternatives to this solution using difference values are: # gk, i = K2 Yi Sgn Xi-k (3) # gk, i = K3 (Sgn Yi) Xi-k (4) # gk, i = K4 Yi Xi-k (5) where K is a constant to get the desired magnitude of the difference value, Xi-k the signal amplitude during the (i-k) th baud interval at the equalizer input, and Y. is an error sample derived from the equalizer output.

Ein anderes interessantes Patent ist das US-Patent Nr. 3i368,l68. In diesem Patent nimmt das Schema für die Anpassung jedes Abzapfgewinnes (Därnpfer) zuerst eine analoge Fehlerabtastung, multipliziert sie mit einer Digital entscheidung, überträgt die Folge eines derartigen Abtastproduktes durch ein Tiefpaßfilter zur angenäherten Mittelung (oder Integration), und zerschneidet des Ausgang des Tiefpaßfilters, um ein Fehlerpolaritätssignal zu erhalten1 das verwendet wird, um den Anzapfgewinndämpfer zu erhöhen. Anstatt der Verwendung von Elultiplikation und Filterung von analogen Größen, gefolgt von Zerschneidung, verwendet die vorliegende Erfindung durchweg digitale Größen. Bei der vorliegenden Erfindung werden Filter und Zerschneider beseitigt und die parallel angeordneten Dämpfer werden durch ein Teilzeitdigitalmultiplikator ersetzt. Der wichtigste und grundlegendste Unterschied zwischen dem US-Patent Nr. 3,368,168 und der vorliegenden Erfindung liegt darin, daß das US-Patent ein Fehlersignal mit Digitalentscheidungen korriliert, während die vorliegende Anmeldung ein Fehlersignal mit dem Entzerrereingangssignal und verzögerten Duplikaten davon korriliert. Als ein Ergebnis wird bei dem genannten US-Patent jeder Anzapfgewinn (oder Dämpfer) angepaßt, ein Zwischensymbolinterferenzgliedauf Null zu bringen. Bei dem vorliegenden System wird jeder Anzapfgewinn in einer Weise angepaßt, daß alle Zwischensymbol-Interferenzglieder von -oc bis +ç5 in Betracht gezogen werden, sogar dann, wenn der Entzerrer nur eine kleine Anzahl von Anzapfgewinnen aufweist. Weiterhin korriliert die vorliegende Erfindung im Effekt, in dem sie-jeden Anzapfgewinn anpaßt, alle Zwischensymbol-Interferenzglieder mit der Effektivität des jeweiligen Anzapfgewinns, indem jedes der Zwischensymbol-Interferenzglieder reduziert wird. Wie schon erwähnt,führt diese Anpaßprozedur zu einer Anzahl von größeren Fähigkeiten und Vorteilen, die die Entzerrer der genannten Patente nicht haben.Another patent of interest is U.S. Patent No. 31368,168. In this patent, the scheme for the adjustment of each tap profit (Därnpfer) first an analog error sampling, multiplied by a digital decision, transmits the sequence of such a sample product through a low-pass filter to approximate averaging (or integration), and slices the output of the low-pass filter, to get an error polarity signal1 which is used to control the tapping attenuator to increase. Instead of using elultiplication and filtering from analog Sizes followed by slicing are used throughout the present invention digital sizes. The present invention eliminates filters and cutters and the attenuators arranged in parallel are determined by a part-time digital multiplier replaced. The most important and fundamental difference between U.S. Patent No. 3,368,168 and the present invention resides in the US patent indicating an error signal with digital decisions, while the present application is an error signal with the equalizer input signal and delayed duplicates thereof. as a result is any tap gain (or damper) in the said US patent adapted to bring an intersymbol framer to zero. With this one System adjusts each tap gain in such a way that all intersymbol interference terms from -oc to + ç5 can be taken into account, even if the Equalizer has only a small number of tap gains. Still corroded the present invention in the effect of adjusting each tap gain, all of them Intersymbol interference terms with the effectiveness of the respective tap gain, by reducing each of the intersymbol interference terms. As already mentioned, leads this fitting procedure results in a number of major capabilities and benefits that the equalizers of the patents mentioned do not have.

In einer vorzugsweisen Ausführungsform -der vorliegenden Erfindung wird eine Vorrichtung zur Abtastung der aufgenommenen Datensig-.nale geschaffen, um ein Signal zu liefern, das dem Vorzeichen des abgetasteten Signals proportional ist, und ebenfalls ein Signal zu liefern, das proportional zum empfangenen Datensignal zur Abtastzeit ist. Eine Verzögerungsleitung mit N-Abgriffen ist so verbunden, daß es die abgetasteten Signale aufnimmt, die proportional den empfangenen Datensignalen sind, wonach die Signale um N-1-Intervalle verzögert werden, wobei dieser Abstand dem Reciprokenwert der Synchron-Datensymbolrate entspricht. Eine Speicheranordnung zur Erzeugung von um N-1 wrzögerte Duplikate des Vorzeichens des abgetasteten empfangen Signals ist vorgesehen. Eine Muktipliziervorrichtung empfängt jedes dieser Duplikate und ein abgeleitetes Fehlersignal, um N-Erhöllungsproduktsignale zu erzeugen, die verwendet werden, um N-Gewinnfaktoren zu erhöhen, so daß die abgetasteten Signale von jedem der N-Abgriffe der Verzögerungsleitung mit dem zugehörigen Gewinnfaktor multipliziert werden. Akkumulatorvorrichtungen sind zur Aufsummierung der N-Produkte vorgesehen, deren Summe dem Ausgangsignal des Systems entspricht. Rechenvorrich zungen sind zum Vergleich der Systemimpulsalltzforten-mit dem emfangenen Zeichen vorgeschen, um das Fehlersignal zu erhalten, das an die Multipliziereinrichtung zurückgeführt wird, als das abgeleitete Fehlersignal.In a preferred embodiment of the present invention a device for scanning the recorded data signals is created, to provide a signal proportional to the sign of the sampled signal and also to deliver a signal proportional to the received data signal at the sampling time. An N-tapped delay line is connected so that it picks up the sampled signals that are proportional to the received data signals after which the signals are delayed by N-1 intervals, this distance corresponds to the reciprocal of the synchronous data symbol rate. A storage array to generate N-1 w delayed duplicates of the sign of the sampled one received Signal is provided. A multiplier receives each of these duplicates and a derived error signal to generate N increment product signals, the be used, to increase N gain factors so that the sampled Signals from each of the N taps of the delay line with the associated gain factor be multiplied. Accumulator devices are for adding up the N products provided, the sum of which corresponds to the output signal of the system. Computing device Tongues are used to compare the system impulses with the received characters to obtain the error signal to be sent to the multiplier is fed back as the derived error signal.

In einer anderen Ausführungsform der Erfindung wird das abgetastete empfangene Datensignal selbst der Speichervorrichtung zugeführt.In another embodiment of the invention, the scanned received data signal itself supplied to the memory device.

Bei einer noch- anderen Ausführungsform der Erfindung wird anstelle- des Fehlersignals s-elbst-- das, Vorzeichen des abgeleiteten.In yet another embodiment of the invention, instead of of the error signal s-elbst - the, sign of the derived.

Fehlersignals vorwendet. In darauf bezogenen Ausführungsformen der Erfindung werden Kombinationen der obigen Ausführungsformen verwendet, , um die N-Zuwachsproduktsignale zu bilden.Error signal applied. In related embodiments of the Invention, combinations of the above embodiments are used to achieve the Form N incremental product signals.

Es ist daher ein hauptsächliches Ziel der vorliegen-den Erfindung, ein neues Hochgeschwindigkeitssystem für die Aufnahme von Signalen mit Zwischensymbol-Interferenzkomponenten zu schaffen.It is therefore a primary aim of the present invention, a new high-speed system for the acquisition of signals with intersymbol interference components to accomplish.

Es ist ein anderes Ziel der vorliegenden Erfindung, ein neues-System für die automatische Anpassung der Gewinnanzapfungen eines Entzerrers zu schaffen.It is another object of the present invention to provide a new system for the automatic adjustment of the profit taps of an equalizer.

Es ist ein weiteres Ziel der vorliegenden Erfindung, ein neues System zu liefern, daß alle Zwischensymbolinterferenzglieder berücksichtigt, wenn eine begrenzte- Anzahl von Gewinnanzapfungen angepaßt werden.It is another object of the present invention to provide a new system to provide that all intersymbol interference terms are taken into account when a limited number of profit taps can be adjusted.

Es ist ein noch weiteres Ziel der vorliegenden Erfindung, ein System zu schaffen,. das die Gesamtsystem-lAirkungsweise mit- denkombinierten Effekten von Zwischensymbol-Interferenz und Rauschen auf ein Optimum bringt.It is still another object of the present invention to provide a system to accomplish,. that the overall system operation with combined effects of intersymbol interference and noise to an optimum.

Weitere Vorteile, Merkmale und Anwendung sinö gl ichkeit en der vorliegenden Erfindung ergeben sich aus der beiliegenden Darstellung eines Ausführungsbeispiels sowie aus der folgenden Beschreibung.Further advantages, features and application options of the present Invention emerge from the accompanying illustration of an exemplary embodiment as well as from the following description.

Es zeigt: Fig. 1 in einem Blockdiagramm einen Ubertragungskanal1 der wirksam in der vorliegenden Erfindung verwendet werden kann, Fig. 2 in einem Blockdiagramm die vorzugsweise Ausführungs form der vorliegenden Erfindung, Fig. 3 in einem Blockdiagramm eine erste Rechenvorrichtung, die mit der vorzugsweisen Ausführungsform der Fig. 2 verwendet werden kann, Fig. 4 in einem Blockdiagramm eine zweite Ausführungsform der Kechenvorrichtung, die mit der Ausführungsform der Fig. 2 verwendet werden kann, Fig. 5 in einem Blockdiagramm eine dritte Ausführungsform der Rechenvorrichtung, die mit der Ausführungsform der Fig. 2 verwendet werden kann, wenn teilweise Antwort Signalisierung verwendet wird, Fig. 6 in einem Blockdiagramm eine vierte Ausführungsform der-Rechenvorrichtung, die Init der Ausführungsform der Fig. 2 verwendet werden kann, wenn teilweise Antwort Signalisierung benutzt wird, Fig. 7 in Blockdagrammform eine Vorrichtung für die--Liefer-ung von proportionaler Erhöhung in der Ausführungsform von Fig. 2, und Fig.8 in Form eines Blockdiagramms eine Vorrichtung zum Lernen einer größeren Abtastung einer Systemimpulsautwort, die mit der Ausführungsform der Fig. 2 verwendet werden kann.It shows: FIG. 1 in a block diagram a transmission channel 1 of the can be effectively used in the present invention, Fig. 2 in a block diagram the preferred embodiment of the present invention, 3 shows a block diagram of a first computing device which is preferably used with the Embodiment of Fig. 2 can be used, Fig. 4 in a block diagram a second embodiment of the keching device, which with the embodiment of the FIG. 2 can be used, and FIG. 5 shows a third embodiment in a block diagram the computing device that can be used with the embodiment of FIG. 2, when partial response signaling is used, Fig. 6 is a block diagram a fourth embodiment of the computing device, the init of the embodiment of Fig. 2 can be used when partial response signaling is used 7 shows, in block diagram form, an apparatus for the delivery of proportional Increase in the embodiment of Fig. 2, and Fig.8 in the form of a Block diagram of a device for learning a larger sample of a system impulse authoritative, which can be used with the embodiment of FIG.

Fig 1 illustriert in Form eines Blockdiagramms einen typischen Übertragungskanal 12, an dem der anpaßbare Entzerrer der vorliegenden Erfindung angebracht werden kann, um die Ausgangssignale des Kanals zu em;pfangen. Der Übertragungskanal 12 wird in den Anwendungen verwendet, wo die Übertragung über einen Bandpaß-Kommunikationskanal erfolgen muß, wie z.B. eine Tonübertragungsleitung, wie sie im Telephonverkehr verwendet wird. Da digitale Daten normalerweise nicht direkt über eine TonWertragungsleitung übertragen werden können, (da DERARTIGE Leitungen keine Gleichspannungsignale übertragen können), wird einb System von Modulatoren und Demodulatoren verwendet. Typischerweise wird ein Eingangssignal in Digitalform, das die zu übertrafende Information enthält, bei einigen Anwendungen die Zeitinformation, einem Formfilter 14 zugeführt, das die digitalen Daten vorverformt, um sie für die Übertragung besser geeignet zu machen. Der Ausgang des Formfilters wird einem Modulator 13 zugeführt 1 der den Ausgang mittels eines Trägers moduliert, um einen Ausgang im Hörfrequenzbereich zu erzeugen. Das Ausgangssignal des Modulators wird dann im allgemeinen einem, Bandpaßfilter 18 zugeführt, um Siganlfrequenzkomponenten auszuschalten, die für den Übertragungsweg 15 ungeeignet sind, bevor das Signal diesem Übertragungsweg zugeführt wird. Bei den meisten Anwendungen wird der Frequenzdurchlaßbereich des Filters 18 ungefähr so breit gemacht, wie die Bandbreite des Übertragungsweges 15. Ein zweites Bandpaßfilter 19 erhält den Ausgang des Übertragungsweges 15 und schaltet die Geräusche und Sondersignalkomponenten aus, die außerhalb der Bandbreite des Übertragungsweges fallen.1 illustrates in the form of a block diagram a typical transmission channel 12 to which the adjustable equalizer of the present invention is attached can be used to receive the output signals of the channel. The transmission channel 12 is used in applications where transmission is over a bandpass communication channel such as a sound transmission line used in telephone traffic will. Since digital data is usually not directly via a sound transmission line can be transmitted (because SUCH lines do not transmit DC voltage signals a system of modulators and demodulators is used. Typically an input signal in digital form that contains the information to be exceeded is in some applications the time information is fed to a shape filter 14 which pre-deforms the digital data to make it more suitable for transmission. The output of the shape filter is fed to a modulator 13 which controls the output modulated by means of a carrier to produce an output in the audio frequency range. The output of the modulator is then generally passed through a band pass filter 18 supplied, to turn off signal frequency components that are used for the transmission path 15 are unsuitable before the signal this transmission path is fed. In most applications, the frequency passband of the Filters 18 made about as wide as the bandwidth of the transmission path 15. A second bandpass filter 19 receives the output of the transmission path 15 and switches the noises and special signal components that are outside the bandwidth of the The transmission path.

Das empfangene Signal wird dann vom Demodulator 16 und dem Tiefpaßfilter 20 verarbeitet, um das empfangene Basisbandsignal 30 zu liefern1 daß.dann dem transversn.len Entzerrer 10 der vorliegenden Erfindung zugeführt wird.The received signal is then passed through the demodulator 16 and the low pass filter 20 processed to provide the received baseband signal 301 that.then to the transversn.len Equalizer 10 of the present invention is applied.

'Bei den meisten Anwendungen ist es wünschenswert, daß die übertragenen Daten so statistisch wie möglich sind. Ein statistischer Charakter der Daten kann sichergestellt werden 1 indem die. zu übertragende digitale Information mit dem Ausgang eines digitalen pseudo-statistischen Folgegenerators in einem Modulo-2-Addierer kombiniert wird. Eine Modulo -2-Addition einer ps eudostatistischen Folge mit der Eingangsinformation erzeugt eine Datensequenz, die selbst statistisch ist. Um die ursprüngliche Information lçiederzuerhalten, kann das korrigierte empfangene Signal mit dem Ausgang eines identischen p'seudo-statistischen Folgegenerators in einem anderen Modulo-2-Addierer kombiniert werden. Das Gerät zur Erreichung des statistischen Charakters ist in Fig. 1 als die Nodulo-2-Addierer 21 und 27 gezeigt, zusammen mit identischen pseudostatistische Sequenzgeneratoren 22 und 24. Die, Ausführung und die Wirkungsweise von pseudostatistischen Sequenzgeneratoren ist dem Fachmann wohlbekannt, und z.B. in -der Schrift "Digital Communication with Space Applications" von S.PI, Golomb u.a., Prentice-Hall, N.J. (1964) beschrieben. Die Entscheidungsvorrichtung 11 untersucht die Am-Amplitude des Signals am Ausgang des Entzerrers (oder Abtastungen von diesen Signalamplituden), um den Wert von jedem aufgenommenen Zeichen festzustellen.In most applications it is desirable that the transmitted Data are as statistical as possible. A statistical nature of the data can can be ensured 1 by the. digital information to be transmitted with the Output of a digital pseudo-statistical sequence generator in a modulo-2 adder is combined. A modulo -2 addition of a ps eudostatistical sequence with the Input information creates a data sequence that is itself statistical. To the To get back the original information, the corrected received signal can be used with the output of an identical p'seudo-statistical sequence generator in one combined with another modulo-2 adder will. The device to achieve of statistical character is shown in Fig. 1 as the nodulo-2 adders 21 and 27, together with identical pseudo random sequence generators 22 and 24. The, embodiment and the operation of pseudo random sequence generators is well known to those skilled in the art well known, and e.g. in the text "Digital Communication with Space Applications" by S.PI, Golomb et al., Prentice-Hall, N.J. (1964). The decision-making device 11 examines the Am amplitude of the signal at the output of the equalizer (or samples of these signal amplitudes) to determine the value of each recorded character.

Das empfangene Basisband 30 enthält die empfangenen Daten in einer verzerrten Form infolge der gesamten Impulsantwortcharakteristik des Übertragungskanals 12. Bei einem bestimmten Übertragungskanal mögen die einzelnen Komponenten der Signalverzersein rungseigenschaften bekannt/und daher leicht kompensiert werden.The received baseband 30 contains the received data in a distorted shape due to the overall impulse response characteristic of the transmission channel 12. In a particular transmission channel, the individual components of the signal distortion may be tion properties known / and therefore easily compensated.

Die Verzerrungseigenschaften des Übertragungsweges 15 sind allgemein unbekannt vor der Übertragung und in den meisten Fällen verändern sie sich während der Zeit der Übertragung. Das Frequenz-Amplituden- und das Frequenz-Verzögerungs-Verhalten des Übertragungsweges 15 führt zu einer merklichen Verzerrung der übertragenen modulierten Digitalsignale. Wenn aufeinanderfolgende Daten-Bits den Übertragunbgskanal 12 mit einer ausreichend niedrigen Rate zugeführt werden, hat das mit jedem Bit verbundene Ausklingen die Möglichkeit, vor der Übertragung des nächsten Bit abzuklingen. Bei hohen Übertragungsgeschwindigkeiten erfährt as Basisbandsignal deutliche Verzerrung infolge der Interferenz mit den nachklingenden Signalen die von vorhergehend und nachfolgend übertragenen Impulsen verursacht werden1 und infolge von welligen Verzerrungen, die durch Veränderungen in den Eigenschaften des Übertragungsweges entstehen. Di.e Impuls-(oder Einzelzeichen)-Antwort des veränderlichen Kanals 12 ist von grundlegender Bedeutung für die automatische Entzerrung und wird im folgenden als "System-Impuls-Antwort vor der Entzerrung" bezeichnet.The distortion characteristics of the transmission path 15 are general unknown before transmission and in most cases they change during the time of transmission. The frequency-amplitude and the frequency-delay behavior of the transmission path 15 leads to a noticeable distortion of the transmitted modulated Digital signals. If successive data bits enter the transmission channel 12 with a sufficiently low one Installment, has that with each bit associated fading the possibility before the transmission of the next Bit to subside. The baseband signal is experienced at high transmission speeds significant distortion due to the interference with the echoing signals caused by previously and subsequently transmitted pulses1 and as a result of wavy distortion caused by changes in the properties of the transmission path develop. The impulse (or single character) response of variable channel 12 is fundamental to automatic equalization and is described below referred to as "pre-equalization system impulse response".

In Fig. 2 ist eine digitale Ausführungsform des automatischen transversalen -Entzerrersystems der vorliegenden Erfindung gezeigt. Das empfangene Basisbandsignal 30 tritt in einen Abtaster und in einen Analog-zu"Digital"Konverter 32 ein. Diese Vorrichtung tastet das empfangene Signal einmal pro Baud-Zeit ab und verwandelt jede Abtastamplitude zu einer binären Zahl, die als xi+m ausgedrückt wird. Die Abtastzeitsteuerung wird so gesteuert, daß eine Abtastung in der Nähe der Hauptspitze der Systemimpulsantwort liegt. Obwohl die empfangenen digitalen Signale sich zeitlich überlappen, aufgrund d-er Verzerrung und der 2wischellsymbolinterferenzs wird das Signal einmal in der Nähe der Hauptspitze der empfangenen Signalkomponente ebgetastet,- die von jedem übertragenen Zeichen (oder Symbol) erzeugt wird. Gewöhnlich ist eine -Qantisierungsgenauiskeit von 12 Bit oder weniger für jede Abtastung nötig. Die Zeitsteuerung (Abtastrate) eines Abtasters wird durch Zeitsteuerungsimpulse gesteuert, die von einem Frequenzteiler 33 erhalten werden der von der Zeitsteuerungs-Widererlangungsschaltung 34 erzeugt wird Die Zeitsteuerungs-Wiedererlangungsvorrichtung enthält eine stabile Uhr und eine Frequenzteilerkette und synchronisiert den Ausgang von dieser Frequenzteilerkette mit Null-Durchgängen des empfangenen Signals. Da diese Null-Durch-gange. Zeitflattern (time-jitter) enthalten, wird eine Mittelung von mehreren Null Durchgängen (oder die Annäherung, die einer derartigen Mittelung entspricht) verwendet, um eine korrekte Synchronisierung des Zeitsteuerungswiedererlangungs-Ausganges zu erreichen. Diese Art der Zeitsteuerungswidererlangung ist wohlbekannt und wurde bei Daten-Einheiten verwendet, wie z.B. in dem Autonetics- ADEM-Modem. In Fig. 2 ist der Ausgang. der Zeitsteuerungswiedererlan gung ein synchronisierter Impulszug mit einer Impulsrate, die gleich der N-fachen Baud-Rate der Ubertra.gung ist, wobei N die Anzahl der Stufen (oder Anzapfgewinne) des Entzerrers ist. Der Frequenzteiler 33 teilt, wenn er zwischen den Zeitsteuerungswiederenlangungsblock 34 und dem Abtaster und dem Analog-zu-Digital-Umsetzer 32 eingeschaltet wird, die zeitsteuerungswiedererlangungssignalfrequenz derartig, daß ein zeisteuerungsimpuls pro Baud-Interval am Punkt A geliefert wird. Zeitsteuerungsimpulse, die die N-fache Rate der übertragenen baud-Rate besit-zen, werden dann am Punkt B geliefert. Eine Verzögerungsleitung 26 bestehend aus einer. Anzahl N = n + m + 1 von x Registern liefern die benötigten Signalverzögerungen, wenn eine Digitalausfiihrung für das System gewünscht wird, wobei m die Anzahl der dem Hauptanzapfgewinn vorausgehenden Stufen und n die Anzahl der dem Hauptanzapfgewinn folgenden Stufen ist.In Fig. 2 is a digital embodiment of the automatic transversal Equalization system of the present invention. The received baseband signal 30 enters a sampler and an analog to "digital" converter 32. These Device samples and converts the received signal once per baud time each sample amplitude to a binary number expressed as xi + m. The sampling timing is controlled so that a sample near the main peak of the system impulse response lies. Although the received digital signals overlap in time, due to The distortion and the 2-wave symbol interference are the signal once in the vicinity the main peak of the received signal component, - the one transmitted by each Character (or symbol) is generated. Common is a quantization accuracy of 12 bits or less is required for each sample. The time control (sampling rate) of a sampler is controlled by timing pulses from a frequency divider 33 are obtained from the timing recovery circuit 34 generated The timing recovery device includes a stable clock and a frequency divider chain and synchronizes the output of this frequency divider chain with zero crossings of the received signal. Because these zero passages. Time flutter (time jitter), an averaging of several zero crossings (or the approximation that corresponds to such averaging) is used to obtain a correct To achieve synchronization of the timing recovery output. These The mode of timing recovery is well known and has been used with data units used, e.g. in the Autonetics ADEM modem. In Fig. 2 is the output. the Timing recovery of a synchronized pulse train at a pulse rate, which is equal to N times the transmission baud rate, where N is the number of stages (or tap gains) of the equalizer. The frequency divider 33 divides when it is between the timing recovery block 34 and the sampler and analog-to-digital converter 32 is turned on, the timing recovery signal frequency such, that one control pulse per baud interval is delivered at point A. Timing pulses, which have N times the transmitted baud rate will then be at the point B delivered. A delay line 26 consisting of one. Number N = n + m + 1 of x registers provide the required signal delays if a digital version is desired for the system, where m is the number of those preceding the main tap gain Levels and n is the number of levels following the main tap gain.

Im Falle einer analogen Ausführung werden die x. Register durch ein multiple Anzapfverzögerungsleitung ersetzt. Jedes der x Register hat einen Eingangs- und einen Ausgangsanschluß. werden Die Nummern m und n/von der Schwere der Zwischensymbolinterfrenz und von der Genauigkeit der benötigten Entzerrung bei der jeweiligen Anwendung bestimtnt. Wenn der Teil der Systems Impuls-Antwort, der auf die IIauptspitze folgt, länger ist als der Teil, der der Hauptspitze vorausgeht, enthält der Entzerrer mehr Gewinnanzapfungen, die dem Hauptanzapfpunkt vorausgehen, als dieser Hauptgewinnanzapfung folgen. Eine Eigenschaft, die bei früheren automatischen Entzerrern fehlt. Für eine übertragung von 9600 Bits pro Sekunde über gcmietete Tonfrequenzbandtelephonkanäle benutzt man z.B. m = 14, n = 6.In the case of an analog version, the x. Register through a multiple tap delay line replaced. Each of the x registers has an input and an output terminal. The numbers m and n / are dependent on the severity of the intersymbol interference and determined by the accuracy of the required equalization for the respective application. If the part of the impulse-response system that follows the main peak is longer is than the part that precedes the main peak, the equalizer contains more profit taps, which precede the main tap point than follow this main profit tap. One Feature not found in earlier automatic equalizers. For a transfer 9600 bits per second over rented audio frequency band telephone channels are used e.g. m = 14, n = 6.

Ein Kommutator 100, der eine elektronische Schaltvorrichtung sein kann, verbindet den Ausgang des Abtasters und Analog-zu-Digital-Converters 32 serienmäßig mit dem Eingang der x.i register als Antwort auf die Zeitsteuerungsimpulse von der Frequenzteilewrschaltung 33 am Punkt A. Der Cominutator 100 schaltet daher mit der Rate von einer Stellung pro Baud-Zeit-Intervall von dem Register Xi + m 1 i zu dem nächst niedrigeren Register in Fig. 2. Jedes der Xi Register speichert eine Signalabtastung in der Form von einer Binärzahl. Die Anzahl von Bits, die füi jede Binärzahl benötigt wird, hängt von der Anwendung ab und beträgt ungefähr 8 bis 12 Bits bei der gezeigten arbeitenden Ausführtrngsform. Wenn eine neue Abtastung in ein x. Register eingelesen ist, wird die alte Abtastung beseitigt. Während jedes Baud-Intervalls ersetzt die am spätesten eintreffende Signalabtastung die Signalabtastung, die am längsten gespeichert war.A commutator 100, which can be an electronic switching device connects the output of the scanner and analog-to-digital converter 32 as standard with the input of the x.i register in response to the timing pulses from the Frequency divider circuit 33 at point A. Cominutator 100 therefore switches with the Rate of one position per baud time interval from the register Xi + m 1 i to the next lower register in Figure 2. Each of the Xi registers stores a signal sample in the form of a binary number. The number of bits required for each binary number depends on the application and is approximately 8 to 12 bits for the one shown working embodiment. When a new sample is in an x. Register read the old scan is eliminated. During each baud interval, the Latest incoming signal sample the signal sample that has been stored for the longest time was.

Dies tritt in nur einem Register während einer gegebenen Baudwird Intervallzeit auf. Dann/während des nächsten Baud-Intervalls die nächste Abtastung in das nächst niedrigere x. Register eingelesen, wobei die alte Signalabtastung in diesem Register ersetzt wird. Es gibt n + m Z.1 dieser x Register und zu der besonderen, in Fig. 2 gezeigten Commutatorzeit (Stellung) speichern diese Registersignalabtastungen Xi n bis xi t m, die verwendet werden1 um die i übertragene Ziffer d zu berechnen. Während der letzten Baud-Zeit war die Abtastung x. + m in das zweite Register von der Spitze in Fig. 2 eingelesen worden, wobei die' Abtastung xi l n - 1 in diesem Register ersetzt wurde. Eine Baud-Zeit später wird dieses x. Register die Abtastungen Xi-n+1 bis Xi+m+1 enthalten, die dazu verwendet werden, die (i+1)te übertragene Ziffer di+1 zu berechnen. Um das digitale Äquivalent eines transversalen Entzerrers mit N Anzapfungen zu erhalten, wird n + m + 1 = N gesetzt. Ein Commutator 200 wird zwischen den Multiplizierer 24 und den Ausgängen der x. Register geschaltet. Als Antwort auf das Zeitsteuerungssignal von der Zeitsteuerungswiedererhaltschaltung 34 am Punkt B schaltet der Commutator 200 mit einer Rate von N mal der Baud-Rate, um alle N Positionen während eines -Band-Intervalles zu umfassen. Dieser Coimnutator ist derartig angeordnet, daß er an der Stelle einer Signalabtastung beginnt, die am längsten gespeichert wurde, d.h., er startet während jedes Baud-Intervalls an einer niedrigeren Stellung als während des vorhergehenden Baud-Intervalls. Der Commutator 200 wird n + m +1-mal pro Baud von dem Eingang des Frequenzteilers 33 vorangestellt und wird noch einmal pro Baud von dem Ausgang des Frequenzteilers 33 vorangestellt, dessen Ausgang der Commutatorfortschrittschaltung 25 zugeführt wird. Wie vorher schon gesagt, sind elektronische Schaltkreise für Commutatoren dem Fachmann wohlbekannt und es braucht daher nicht hier im zu einzelnen darauf eingegangen werden. Das Vorzeichen des absetasteten Basisbandsignals 30, das von dem Abtaster und Analog-zu- Digital-Umsetzer 32 geliefert wird, wb4 einem n # in-stufigen Schieberegistor 31 zugeführt. Der Ausgang einer jeden Stufe des Schieberegisters 31 wird einem Eingangsanschluß des entsprechenden einem Index versehenen Exklusiv-ODER-Gatters OR-m bis ORn zugeführt. Der Eingang zu dem ODER-Gateter OR-m kommt direkt von dem Vorzeichensiganl, Sgn xi+m, das aus dem Abtaster und Analog-zu-Digital-Umsetzer-Schaltkreis 32 herauskommt. Das zweite Eingagssignal, Sgn Yi wird jedem der Exklusiv-ODER-Gatter von einer Comperatorschaltung 34 zugeführt.This occurs in only one register during a given baud Interval time. Then / during the next baud interval the next sample into the next lower x. Register read in using the old signal sampling is replaced in this register. There are n + m Z.1 of these x registers and to the The particular commutator time (position) shown in Figure 2 store these register signal samples Xi n to xi t m, which are used1 to calculate the digit d transmitted i. During the last baud time, the sample was x. + m in the second register has been read in from the tip in Fig. 2, the 'sampling xi l n-1 in this Register has been replaced. A baud time later this becomes x. Register the samples Xi-n + 1 to Xi + m + 1, which are used to determine the (i + 1) th transmitted To calculate digit di + 1. The digital equivalent of a transversal equalizer To obtain with N taps, n + m + 1 = N is set. A commutator 200 becomes between the multiplier 24 and the outputs of the x. Register switched. as Response to the timing signal from the timing recovery circuit 34 at point B the commutator 200 switches at a rate of N times the baud rate, to encompass all N positions during a -band interval. This coimnutator is arranged such that it begins at the point of a signal sample which has been stored for the longest time, i.e. it starts during every baud interval a lower position than during the previous baud interval. The commutator 200 is preceded by the input of the frequency divider 33 n + m + 1 times per baud and is prepended once per baud by the output of the frequency divider 33, the output of which is fed to the commutator advance circuit 25. As previously previously stated, electronic circuits for commutators are well known to those skilled in the art and therefore need not be discussed in detail here. The sign of the sampled baseband signal 30, which is transmitted by the sampler and analog-to- Digital converter 32 is supplied, wb4 is supplied to an n # in-stage shift register 31. The exit of each stage of the shift register 31 becomes an input terminal of the corresponding one supplied to an index provided exclusive-OR gate OR-m to ORn. The entrance to the OR gate OR-m comes directly from the sign signal, Sgn xi + m the sampler and analog-to-digital converter circuit 32 comes out. The second Input signal, Sgn Yi, is provided to each of the exclusive-OR gates from a comparator circuit 34 supplied.

Der Ausgang'von jedem ODER-Gatter ist mit einem entsprechend indizierten Auf-Ab-Zähler g-m bis gn verbunden. Der Ausgang des Commutators 300 wird als Eingang dem Multiplizierer 24 zugeführt, der das Eingangssignal vom Commutator 200 mit dem Eingangs signal vom Commutator 300 mutipliziert, um ein Produkt signal zu erzeugen, das dem Akkumulator 40 zugeführt wird.The output of each OR gate is indicated with a correspondingly Up-down counters g-m to gn connected. The output of the commutator 300 is called the input the multiplier 24 fed to the input signal from the commutator 200 with the Input signal from commutator 300 multiplied to generate a product signal, which is fed to the accumulator 40.

Die g-Zähler speichern binäre Zahlen, die die Anzapfgewinncinstellungen des transversalen Entzerrers g-m bis gn darstellen.The g-counters store binary numbers that represent the tap profit settings of the transversal equalizer g-m to gn.

während eines gegebenen Baud-Intervalls, z.B., wenn der Commutator 200 Xi-n bis Xi+m abtastet der Commutator 300 synchron gn bis g-m; und diese g's werden in den Multiplizierer 24 eingelesen. Der Multiplizierer 24 multiplizierer 24 multipliziert gn-mal Xi-n, gn-1-mal Xi-n+1 usw.. Der Accumulator 40 addiert alle diese Produkte in einem Band-Intervall, um in binärer Form zu erhalten.during a given baud interval, for example, when the commutator 200 samples Xi-n to Xi + m, the commutator 300 synchronously scans gn to gm; and these g's are read into the multiplier 24. The multiplier 24 multiplier 24 multiplies gn times Xi-n, gn-1 times Xi-n + 1, etc. The accumulator 40 adds all of these products in a band interval to in binary form to obtain.

Der Ausgang des Akkumulators 40 ist eine Folge von binären Zahlen (ungefähr 6 bis 12 Bit pro Zahl, abhängig von der Anwendung) bei denen jede Zahl eine momentane Amplitudenabtastung cles ent zerrt cii Signals darstellt, wobei eine Abtastung pro empfangenem Band genommen wird. Der Ausgang kann jedoch in anderen Formen genommen werden, indem zusätzliche Schaltmittel verwendet werden, wie weiter unten erklärt wird. Die ite Abtastung, y, ist die Ziffer Abtastung, von die i@@/di, berechnet wird. Die (i+1)te entzerrte Signalabtastung ist z.B. The output of accumulator 40 is a sequence of binary numbers (approximately 6 to 12 bits per number, depending on the application), each number representing an instantaneous amplitude sample of the equalized signal, one sample being taken per band received. However, the output can be taken in other forms by using additional switching means, as will be explained further below. The ith sample, y, is the digit sample from which i @@ / di is calculated. The (i + 1) th equalized signal sample is e.g.

Dies ist eine Abtastung, von der die Ziffer di+1 berechnet ir.This is a sample from which the digit di + 1 is calculated by ir.

Zu bemerken ist, daß die Commutatoren derart- synchronisiert werden, daß g0 z.B. mit Xi muultipliziert wird, wenn yi berechnet wird, und mit Xi+1 multipliziert wird wenn Yi+1 berechnet wird.It should be noted that the commutators are synchronized in such a way that e.g. that g0 is multiplied by Xi when calculating yi and multiplied by Xi + 1 becomes when Yi + 1 is calculated.

Da der Akkumulator 40 ein typischer Digitalakkumulator ist, können wir aucll die Digitalentscheidungen aus ihln ilerauslesen.Since the accumulator 40 is a typical digital accumulator, we also read out the digital decisions from ihln iler.

Zum Beispiel, wenn eine herkömmliche Q-Pegel-Signalisierung verwendet wird, wobei Q = 2q und q eine ganze Zahl ist, stellen die q bedeutsamsten Bits in Yi die di dar, die Berechnung des Empfängers von dil und diese q Bits können direkt aus dem Akku A mulator nerausgelesen werden. Der di-Ausgang wird zusammen mit dem Yi-Augang einer Berchnungsschaltung 44 zugeführt, die als einen Ausgang ein Signal YiD liefert, das proportional zu dem berechneten Produckt der iten Ziffer di und der Impulsantwortabtastung #0 ist getrennt von dein totalen Signal Yi. Das Signal wird cinem Vergleiclier -34 zugeführt. Die Vergleicherschaltung liefert ein Ausgangssignal Sgn Yi, s das die Vorzeichendifferenz zwischen den Signalen YiD und Yi anzeigt.For example, when using conventional Q-level signaling where Q = 2q and q is an integer, the q most significant bits in Yi the di represent the computation of the recipient of dil and these q bits can be direct can be read out from the accumulator. The di output is used together with the Yi output is fed to a calculation circuit 44, which has a signal as an output YiD delivers that is proportional to the calculated product of the ith digits di and the impulse response sample # 0 is separate from your total signal Yi. The signal is supplied to a comparator -34. The comparator circuit supplies an output signal Sgn Yi, s that indicates the difference in sign between the signals YiD and Yi.

Wir können nun die Wirkungsweise der Anpassungen des Entzerrers betrachten, d.h., das automatische Setzen der Multiplikationsfaktoren, g's in den Auf-Ab-Zählern 36 auf Werte, die die Zwischensymbol interferenz und das Geräusch bekämpfen, die durch den Übertragungskanal hereingebracht wurden. Im vorliegenden Fall, der in den Zeichnungen dargestellt ist, wird die Ausgangssignalabtastung Xi+m von dem Analog-Digitalumsetzer 32 dem Commutator 100 zugeführt. Zu dieser Zeit liefert der Converter 32 abenfalls eine binären Ein-Ausgang Sgn Xi+m = Si+m dem Schieberegister 31. Zahlreiche vorhergehende Werte von den (Si) laufen am Schieberegister herunter, wobei Si die Polarität der iten aufgenommenen Signalabtastung ist, wobei mit der Baud-Rate abgetastet wird. Jedes der (Si) wird von einer Stufe des Schieberegisters zu einem Eingang von einem Exklusiv-ODER-Gatter zugeführt.We can now consider the mode of operation of the adjustments to the equalizer, i.e. the automatic setting of the multiplication factors, g's in the up-down counters 36 to values that combat the intersymbol interference and the noise that brought in through the transmission channel. In the present case, which in As shown in the drawings, the output signal sample becomes Xi + m from the analog-to-digital converter 32 is supplied to the commutator 100. At this time, the converter 32 delivers it a binary input-output Sgn Xi + m = Si + m to the shift register 31. Numerous previous ones Values of the (Si) run down the shift register, where Si is the polarity of the iten The recorded signal sample is taken at the baud rate is scanned. Each of the (Si) becomes one from one stage of the shift register Input supplied by an exclusive OR gate.

Während dieser Zeit läuft der berechnete Digitalwert di von dem Akkumulator 40 zum Multiplizierer 4i, wo er mit einer Konstante g multipliziert wird, die der Amplitudenabtastung der Haupt spitze der Impulsantwort des Systems einschließlich des Entzzerrers gleicht. Zunächst einmal wird angenommen, daß von vornherein bekannt ist und als eine Konstant behandelt werden kann. Diese Annahme ist bei einigen Anwendungen richtig, wo eine autoniatische Gewinnsteuerung die extern an den Entzerrer angeschlossen ist, 2 innerhalb der nötigen Genauigkeit konstant hält, obwohl es bei einigen Anwendungen notwendig sein wird, daß der Empfänger fortlaufend e erkennt und auf den neuesten Stand bringt, wie weiter unten erklärt wird.During this time, the calculated digital value di runs from the accumulator 40 to the multiplier 4i, where it is multiplied by a constant g corresponding to the Amplitude sampling of the main peak including the impulse response of the system of the equalizer. First of all, it is assumed that it is known in advance is and can be treated as a constant. This assumption is true for some applications correct where an autonomous gain control is connected externally to the equalizer is, 2 keeps constant within the necessary accuracy, although it does in some applications it will be necessary for the receiver to continually recognize e and up-to-date Stand, as will be explained below.

A Unter der Annahme, daß d@@richtig ist, (d = d ), ist der Ausgang des Multiplizierers 41 zur iten Baud-Zeit eine digitale Darstellung von YiD, dem gewünschten Wert der Entzerr.erausgangssiganlabtastung Yi. Mit anderen Worten, der richtige Ausgang des Multiplizierers 41 ist YiD, der Wert von yi, der für' den' Fall eines verzerrungsfreien, geräuschfreien Kanal erhalten würde. Der Comparator 34 vergleicht Yi mit YiD und erzeugt ein binäres Ausgangssignal Sgn Yi, wobei Yi = Yi - YiD ist. Der Comparator-Ausgang ist eine ninäre Markierung, wenn Yi - YiD positiv ist, und ein binäre Leerraum, wenn Yi - YiD negativ ist, Dieser Comparator 34 kann ein binären Addierer sein, der einfach das wichtigste Bit von Yi - YiD feststellt. Dieses wichtigste Bit repräsentiert Sgn Yi, das den Exklusiv-ODER-Gattern zugeführt wird. A Assuming d @@ is correct, (d = d), the output is of the multiplier 41 at the ith baud time a digital representation of YiD, the desired value of the equalizer output signal sample Yi. In other words, the correct output of the multiplier 41 is YiD, the value of yi which is used for 'den' Case of a distortion-free, noise-free channel obtained would. The comparator 34 compares Yi with YiD and generates a binary output signal Sgn Yi, where Yi = Yi - YiD. The comparator output is a binary marker, if Yi - YiD is positive, and a binary space if Yi - YiD is negative, This one Comparator 34 can be a binary adder that simply takes the most important bit of the Yi - YiD notes. This most important bit represents Sgn Yi, which is the exclusive OR gate is fed.

Jedes Exklusiv-ODER-Gatter 32 empfängt zwei binäre Ein-Bit-Nummern. Das Exklusiv-ODER-Gatter, das mit gK verbunden ist, erhält z.B. die zwei binären Nummern sgn Yi und Si-k. Der Ausgang von diesem Ecklusiv-ODER-Gatter ist ein binärer Leerraum, wenn Sgn Yi = Si-k ist, sonst ist es eine binäre Markierung.Each exclusive OR gate 32 receives two one-bit binary numbers. The exclusive OR gate connected to gK, for example, receives the two binary ones Numbers are called Yi and Si-k. The output from this corner exclusive-OR gate is binary White space if Sgn Yi = Si-k, otherwise it is a binary mark.

Dieses Exklusiv-ODER-Gatter bewirkt, daß der verbundene Auf-Ab-Zähler um eine Zählung nach unten gezählt wird, wenn Sgn Yi =Si-k ist (wenn der Exklusiv.ODER-Ausgang ein binärer Leeraum wird , ist) und um eine Zählung aufgezählt/wenn Sgn Yi = Si-k ist.This exclusive-OR gate causes the connected up-down counter is counted down by one count if Sgn Yi = Si-k (if the Exclusive.OR output a binary space becomes, is) and counted up / if Sgn Yi = Si-k is.

Daher wird mit Ausnahme von g0 jeder Entzerrergewinnfaktor, jedes g, um einen kleinen Wert einmal zu jeder I3aud-Zeit nach oben der nach unten verändert. Einige der Veränderungen werden in der falschen Richtung sein, aber im allgemeinen werden die g's in der richtigen Riciitung verschoben, so daß nach einer ursprung lichen Lernperiode innerhalb von wenigen Inerementgrößen die g's auf optimale Werte gebracht werden. Indem man die Inerementgröße sehr klein macht im Hinblick auf g0, werden genau optimierte Anpassungen orhalten.Therefore, with the exception of g0, every equalizer gain factor becomes every g to change a small value once at each I3aud time upwards or downwards. Some of the changes will be in the wrong direction, but in general the g's are shifted in the correct direction, so that after an origin lichen Learning period brought the g's to optimal values within a few increment sizes will. By making the increment size very small with respect to g0, become Keep precisely optimized adjustments.

Der Gewinnfaktor g0 ist fixiert und gespeichert in dem Zähler, der mit g0 bezeichnet ist. das Äquivalent dazu, die Incrementgröße von allen g's, mit Ausnahme von g0, sehr klein zu machen, bendeutet, daß g0 gleich wird einer großen Anzahl in jedem der Auf-Ab-Zähler. Je größer diese Zählung, desto langsamer und genauer wird die Entzerrung. Der beste Kompromiß zwischen Gesehwindigkeit und Genauigkeit hängt von der Anwendung ab. Für schnelle und ausreichend genaue Entzerrung wird g0 gleich einer Zählung von ungefähr 210 in jedem der Auf-Ab-Zähler gesetzt.The profit factor g0 is fixed and stored in the numerator, the is denoted by g0. the equivalent of this, the increment size of all g's, with Exception to making g0 very small means that g0 becomes equal to a large one Number in each of the up-down counters. The larger this count, the slower and the equalization becomes more precise. The best compromise between speed and accuracy depends on the application. For fast and sufficiently accurate equalization, g0 is set equal to a count of approximately 210 in each of the up-down counters.

Für langsame und sehr genaue Entzerrung wird g0 einer Zählung von ungefähr 215 in jedem Auf-Ab-Zähler gesetzt. Diese iterative, incrementale Methode, die g's in den Auf-Ab-Zählern anzutreiben, bedeutet eine Automatisierung des Entzerrers.For slow and very precise equalization, g0 becomes a count of about 215 set in each up-down counter. This iterative, incremental method, Driving the g's in the up-down counters means automating the equalizer.

Bei der obigen Diskussion haben wir angenommen, daß der Gewinnfaktor g0 fixiert ist, und daß die Entscheidungsschwelle der Entscheidungsvorrichtung richtung für dieses fixierte g0 angepaßt ist, entweder durch eine automatische Anpassung dieser Entscheidungsschwelle oder durch Verwendung eines geeigneten AGC vor dem Entzerrer. (AGC = automatisclle Gewinnsteuerung). In the above discussion we assumed that the profit factor g0 is fixed, and that the decision threshold of the decision device direction for this fixed g0 is adjusted, either by an automatic adjustment this decision threshold or by using a suitable one AGC before the equalizer. (AGC = automatic profit control).

Stattdessen könnte der Gewinnfaktor g0 automatisch durch die gleiche Methode angepaßt werden, die für die anderen Gewinnfaktoren verwendet wurde, und eine fixierte Entscheidungsschwelle könnte verwendet werden. Dann würden g0 und die anderen Gewinnfaktoren automatisch an diesen festgelegten Schwellpegeln angepaßt werden, vorausgesetzt, daß diese Pegel ursprünglich ungefähr richtig sind.Instead, the profit factor g0 could be automatically changed by the same Method used for the other profit factors, and a fixed decision threshold could be used. Then g0 and the other profit factors are automatically adapted to these defined threshold levels provided that these levels are initially approximately correct.

In Fig.3, in der ein genaueres Blockdiagramm der YiD-Berechnungs vorrichtung 44 für Anwendungen gezeigt ist, bei denen eine Feststellung von g0 notwendig ist, wird das Signal di von dem Akkumulator 40 einem binären Abs@hnittsdetektor 43 und ebenso dem Multiplizierer 41 zugeführt. Der Detektor 43 stellt das Zeichen des empfangenen Signals di fest und erzeugt einen Ausgangsimpuls, der eine binäre Darstellung der-Polarität von d. ist, und führt diesen Ausgangsimpuls einem Modulo-2-Addierer 45 zu. Mit der binären Signalisiuerung ist Sgn di = di und der Detektor 43 kann beseitigt werden. Sogar bei Vielpegelsignalisierung könnte der Akkunmulator 40 so angeordnet werden, daß der Sgn di ausgibt und der Detektor 43 könnte beseitig werden. Das Signal Sgn i von dem Komparator 34 wird dem Modulo-2-Addierer 45 zugeführt. Die zwei Sgn-Signale, Sgn Yi und Sgndi, werden addiert und erzeugen das Incrementsignal (Sgn Yi)(Sgn di), das dem #0 -Zähler 47 zugeführt wird. Dieses Signal ist eine Anzeige der Polarität des Fehlers des letzten vorhergehenden geschätzten #0, das in dem e -Zähler gespeichert ist, und dieses Signal wird verwe'iidet, 0 eine Zählung zu addieren oder herauszunehmen aus dem #0 -Zähler in der Richtung, die den Fehler der Schätzung e vermindert.In Fig.3, in which a more detailed block diagram of the YiD calculation device 44 is shown for applications where a determination of g0 is necessary, the signal di from the accumulator 40 is a binary section detector 43 and also fed to the multiplier 41. The detector 43 represents the character of the received Signal di fixed and generates an output pulse that is a binary representation of the polarity from D. and feeds this output pulse to a modulo-2 adder 45. With the binary signaling, Sgn di = di and the detector 43 can be eliminated. Even with multi-level signaling, the accumulator 40 could be arranged in such a way that that the Sgn outputs di and the detector 43 could be eliminated. The signal Sgn i from the comparator 34 is fed to the modulo-2 adder 45. The two Sgn signals, Sgn Yi and Sgndi, are added and generate the incremental signal (Sgn Yi) (Sgn di), this is fed to the # 0 counter 47 will. This signal is an indication the polarity of the error of the last previous estimated # 0 contained in the e -counter is stored, and this signal is avoided, 0 a count add or subtract from the # 0 counter in the direction that caused the error the estimate e decreased.

Nach vielen kleinen Incrementen, meistens richtig, wird die Schätzung von #0 genau. Die Blöcke 43, 45 und 47 enthalten die Erkennungs-#0-mittel 42. Der Multiplizierer 41 multipliziert den Ausgang des #0 -Zählers 47 mit dem geschätzten Digitalwert di, um das Ausgangssignal YiD = #0di zu erhalten.After many small increments, mostly correct, the estimate becomes from # 0 exactly. Blocks 43, 45 and 47 contain detection # 0 means 42. Der Multiplier 41 multiplies the output of the # 0 counter 47 by the estimated one Digital value di to get the output signal YiD = # 0di.

Des Folgende gibt eine Erklärung, wie die oben genannten Ziele mittels dieses Incrementverfahrens erreicht werden.The following gives an explanation of how the above goals means this increment process can be achieved.

Die ite-Entzerrereingangssignalabtastung ist Die ite-Entzerrerausgangssignalabtastung ist Für jede der vielen mögliellen Typen der Signalisierung ist der gewünschte Wert von Yi wobei #jD die jte Abtastung der gewünschten Systemimpulsantwort ist. Der Fehler in der iten Abtastung des Entzerrerausgangssignals ist wobei #j = #j - #jD ist (12) Von den Gleichungen (8) und (11) erhalten wird Die übertragenen Impulse, die die Digitalwerte d darstellen, werden statistisch und gegenläufig um Null herum ausbalanciert.The ite equalizer input sample is The ite equalizer output sample is For each of the many possible types of signaling, the desired value of Yi is where #jD is the jth sample of the desired system impulse response. The error in the ith sample of the equalizer output is where #j = #j - #jD (12) is obtained from equations (8) and (11) The transmitted pulses, which represent the digital values d, are balanced statistically and in opposite directions around zero.

Wenn z.B. die möglichen Digitalwerte 0, 1, 2, 3 sind, stellen wir diese Werte durch übertragene Impulse von Amplituden -3,-i, 1 und 3 dar, wobei die Mittelfrequenz des Auftretens von einem Impuls einer gegebenen Amplitude ungefähr gleich ist zu der Mittelfrequenz des Auftretens von einem Impuls der gleichen absoluten Amplitude, aber umgekehrter Polarität.For example, if the possible digital values are 0, 1, 2, 3, we provide these values are represented by transmitted pulses of amplitudes -3, -i, 1 and 3, the Average frequency of occurrence of a pulse of a given amplitude approximately is equal to the center frequency of the occurrence of a pulse of the same absolute Amplitude but reversed polarity.

Nunmehr, mit statistischen oder pseudo-statischen Antipodendaten, die, falls notwendig, durch Anordnung eines Datenrandomisierers (date randomizer) in den Sender und eines Derandomisiorer in den Empfänger garantiert werden kann, ist der statistischte Mittelwert des produktes YiXi-k = wobei K eine Konstante ist. Diese Tatsache kann von der Gleichung (13) bestätigt werden indem man bemerkt, daß 1 wegen der statistisch ausbalancierten Antipodensignalisierung, die Datenproduktterme der Form didj sich auf Null mitteln, mit Ausnahme, wenn i = j ist, und daß sie sich auf einen Nittelwert von di mitteln, wenn i = j ist. Aus dem Korrelationsfunktions-Ausdruck auf Seite 1 bemerken wir, daß ein Maß für die Größe die minimiert werden soll, indem der Kte Gewinnanzapfpunkt gk angepaßt wird1 durch Mitteln von YiXi-k über viele Abtastungen erreicht werden könnte.Now, with statistical or pseudo-static antipodal data, which, if necessary, can be guaranteed by placing a data randomizer in the transmitter and a derandomiser in the receiver, the statistical mean of the product is YiXi-k = where K is a constant. This fact can be confirmed from equation (13) by noting that 1, because of the statistically balanced antipodal signaling, the data product terms of the form didj average to zero except when i = j and that they average to average di if i = j. From the correlation function expression on page 1, we note that a measure of the size to be minimized by adjusting the Kte profit tap gk could be obtained by averaging YiXi-k over many samples.

Unter der Annahme jedoch, daß wir das produkt YiXi-k einmal für jedes Band-Intervall nehmen und gk mittels eines kleinen Inerements ergänzen, wird #gk,i = kg(YiXi-k), (15) wobei kg eine kleine Konstante ist, Wegen der statistischen Datenterme und des Geräusches werden viele der einzelnen Inkremente ziemlich ungenau sein; aber die Verwendung von vielen kleineii Incremcnten liefert einen im wesentlichen mittelnden ProzerJ und wird daher wegen der statistischen Beziehung, die von der Gleichung (14) gegeben wird, jeden Gewinnanzapfunkt gk ungefähr auf den gewünschten Wert bringen.Assuming, however, that we use the product YiXi-k once for each Taking the band interval and adding a small increment to gk, # gk, i = kg (YiXi-k), (15) where kg is a small constant, Because of the statistical data terms and the noise are many of the individual increments be quite inaccurate; but the use of many small cream supplies an essentially averaging process and is therefore used because of the statistical Relationship given by the equation (14), each profit tap gk approximately bring it to the desired value.

Da wir nur jeden Gewinnanzapfpunkt in die richtige Richtung treiben müssen, treibt der Incremetprozeß mit fixierter Größe, der durch die Gleichung (2) ausgedrückt wird, oder der Incrementprozeß, der durch die Gleichungen (3-) und (4) ausgedrückt wird, ebenfalls jedes gk auf ungefähr den gewünschten Wert.Because we're just driving every profit tap in the right direction the fixed quantity increment process, which is given by equation (2) is expressed, or the increment process given by equations (3-) and (4) is expressed, also each gk to approximately the desired value.

Die folgende Matrix ist ebenfalls von Bedeutung, die die Pulsantwortabtastungen am Entzerrerausgang, die # Is, in Termen von Impulsantwortabtastungen am Entzerrereinagng ausdrückt, und der Gewinnanzapfungen, g's.The following matrix is also of importance, showing the pulse response samples at the equalizer output, the # Is, in terms of impulse response samples at the equalizer input expresses, and the profit taps, g's.

# # # # # # # # # # g-1 ... h-2 h-1 h0 h1 h2 h3 h4 h5 h6 ... # # # # # # # # # # g-1 ... h-2 h-1 h0 h1 h2 h3 h4 h5 h6 ...

g0 ... h-3 h-2 h-1 h0 h1 h2 h3 h4 h5 ...g0 ... h-3 h-2 h-1 h0 h1 h2 h3 h4 h5 ...

g1 ... h-4 h-3 h-2 h-1 h0 h1 h2 h3 h4 ...g1 ... h-4 h-3 h-2 h-1 h0 h1 h2 h3 h4 ...

g2 ... h-5 h-4 h-3 h-2 h-1 h0 h1 h2 h3 ...g2 ... h-5 h-4 h-3 h-2 h-1 h0 h1 h2 h3 ...

# # # # # # # # # # ... l-3, l-2, l-1, l0, l1, l2, l3, l4, l5, ... # # # # # # # # # # ... l-3, l-2, l-1, l0, l1, l2, l3, l4, l5, ...

... t-3, t-2, t-1, t0, t1, t2, t3, t4, t5, ... Zeit Man bemerke, daß bei Anpassung eines gegebenen Gewinnanzapfpunktes gk um eine Increment größe gk der Effekt auf die jte Ausgangsabtastung lj dargestellt wird durch #gk hj-k. Daher ist hj-k ein Maß für die Wirksamkeit von jeder Gewinnanzapfung #gk zur Korrektur des Fehlers lj in der Entzerrausgangsimpulsantwortabtastung lj. Daher ist unser Kriterium für die kte Gewinnanzapfung, wie sie durch Gleichung (1) ausgedrückt den (ej) wird, mit der Folge von Fehlerttterrmen/zu korrelieren, wobei die Effektivität dieses Gewinnanzapfpunktes diese Fehlerterme reduziert. Das Berücksichtigen der Effektivität von jedem Gewinnanzapfpunkt im Korrelationsprozeß der Anpassung verhindert, daß ein Anzapfgewinn zu groß gemacht wird, der wenig dazu beiträgt, die Zwischensymbolinterferenz zu reduzieren und damit den Geräuschgewinn des Entzerrers zu steuern. Diese Überlegungen zeigen, daß dieser Anpassungprozeß ein Mittel für di'e ungefälire Minimierung der kombinierten Effekte von allen Zwischensymbolinterfeerenzteermen und dem Geräusch ist, eine Tatsache, die durch ausgedehnte Analysen und Computersimulationen bestätigt wurde. Fig. 4 illustriert eine andere Ausführungsform der Schätz-Y@D-Fig. 4 illustriert eine andere Ausführungssform der Schatz-YiD Vorrichtung 44 der Fig. 2. Die Digitalenscheidung di von dem Akkumulator 40 lääuft in dem vielstufigen Schieberegister 50. ... t-3, t-2, t-1, t0, t1, t2, t3, t4, t5, ... time Note that when adjusting a given profit tapping point gk by one increment size gk the effect on the jth output sample lj is represented by #gk hj-k. Hence, hj-k is a measure of the effectiveness of any profit tapping #gk for correction of the error lj in the equalization output impulse response sample lj. Hence ours Criterion for the kth profit tap as expressed by equation (1) the (ej) will correlate with the sequence of error terms /, with the effectiveness this profit tap point reduces these error terms. Taking into account the Prevents effectiveness of each profit tap point in the correlation process of adjustment, that a tap gain is made too large which adds little to the intersymbol interference to reduce and thus to control the noise gain of the equalizer. These considerations demonstrate, that this adaptation process provides a means for the gross minimization of the combined Effects of all intersymbol interference terms and noise is, a fact, which has been confirmed by extensive analyzes and computer simulations. Fig. 4 illustrates another embodiment of the estimate Y @ D fig. 4 illustrates another Embodiment of the Schatz-YiD device 44 of FIG. 2. The digital separation di from the accumulator 40 runs in the multi-stage shift register 50.

Für den Fall einer Q-PegelsignaLisierung (wobei Q = 2q), muß dasss Schieberegister 50 das Äquivalent eines Q-Pegelregisters sein, wobei möglicherweise q Stufen pro Digitalzeichen verwendet werden. Das Schieberegister ist das digitale Äquivalent einer Verzägerungsleitung, die in der Lage ist, die Digitalzeichen um ein Baud-Intervall pro Stufe zu verzögern.In the case of a Q level signaling (where Q = 2q), it must Shift register 50 may be the equivalent of a Q level register, possibly being q Levels are used per digital character. The shift register is the digital one Equivalent to a delay line that is able to convert the digital characters delay one baud interval per level.

Die Digitalentscheidungen laufen in das Schieberegister mit einer Baud-Rate und zu jeder gegebenen Zeit befinden sich die letzten n vorhergehend n digitalen Entscheidungen in dem Schieberegister. Zu der Zeit, zu der die Digitalentscheidung di am Schieberegistereingang erschient, wird die Entscheidung di-j, 0#j#n (für alle ganzzahligen Werte von j zwischen o und n) multipliziert mit einem festen, vorhergesetzten Gewinnfaktor ljD. Verstärker 51 mit mit festem Gewinn, digitale Multiplizierer, oder Widerstandsaddiernetzwerke können verwendet werden, um feste Gewinne oder Dämpfungen zu liefern. Die Ausgänge der Verstärker mit festen Gewinnen werden im Summierer 52 summiert, um den Ausgang YiD zu liefert Die Digital entscheidung di und das Signal Y von dem Vergleicher 34 der Fig. 2 betreten die Erkennungs-l0-Vorrichtung 42. Diese Erkennungs-l0-Vorrichtung ist identisch mit der Erkennungs-l0-Vorrichtung der Fig. 2. Der Ausgang von der Erkennung l0-Vorrichtung ist das Ausgangssignal l0, das ist der Schätzwert von l0. Der Schätzwert l0 wird als ein Referenzsignal einer genauen AG#-Steurung zugeführt, die vor dem Abtaster, und Analog-zu-Digitalumsetzer 32 angeordnet ist, um die Amplitude des-Hasisbandsignals 30 zu steuern, die von demConverter 32 aufgenoinmen wird. Die AGC-Steuerung 53 steuert dann den mittleren Signal pegel von di und Yi, um l0 auf einem festen vorhergewählten Pegel zu halten, so daß alle fixierten Gewinne der Verstärker 51 richtig sind, d.h., daß der empfangene Signalpegel dem Skalenfaktor entspricht, der in den festen Einstellungen verwendet wurde.The digital decisions run into the shift register with a Baud rate and at any given time there is the last n previous n digital decisions in the shift register. At the time when the digital decision di appears at the shift register input, the decision di-j, 0 # j # n (for all integer values of j between o and n) multiplied by a fixed, preceding one Profit factor ljD. Fixed gain amplifier 51, digital multipliers, or resistor adding networks can be used, around fixed To deliver gains or losses. The outputs of the amplifiers with fixed profits are summed in summer 52 to provide the output YiD The digital decision di and the signal Y from the comparator 34 of FIG. 2 enter the recognition 10 device 42. This recognition 10 device is identical to the recognition 10 device of Figure 2. The output from the detection 10 device is the output signal l0, that is the estimated value of l0. The estimated value l0 is used as a reference signal an exact AG # control, which is in front of the scanner, and an analog-to-digital converter 32 is arranged to control the amplitude of the baseband signal 30 transmitted by the converter 32 is recorded. The AGC controller 53 then controls the middle one Signal level of di and Yi to keep l0 at a fixed, preselected level, so that all the fixed gains of the amplifiers 51 are correct, i.e. that the received Signal level corresponds to the scale factor used in the fixed settings became.

Andere Verfahren der Signalübertragung und Aufnahme enthalten die Verfahren von Teilantwortsignalisierung, die gesteuerte Zwischensymbolinterferenz verwenden. Für jede Teilantwortsignal methode gibt es einen Code, der verwendet' werden kann, um die gesteuerte Zwischensymbolinterferenz daran zu hindern, einen Ausbruch von Fehlern in den endgültigen Ausgangsdigitalschaltungen zu verursachen. Für jede dieser Signalisierungsmethoden kann die Wirkungsweise und die Einfachheit der Er-Vorrichtung 44 verbessert werden, verglichen mit der Anordnung in Fig. 4, indem direkt die Art von Digi.talzeichen verwendet wird, bei der keine Fehlerweiterleitung existiert.Other methods of signal transmission and recording include the Method of partial response signaling, the controlled intersymbol interference use. For each partial response signal method there is a code that uses' to prevent the controlled intersymbol interference from causing a outbreak of causing errors in the final output digital circuits. For every These signaling methods can reduce the operation and simplicity of the Er device 44 can be improved compared to the arrangement in Fig. 4 by directly referring to Art is used by Digi.talzeichen, for which there is no error forwarding.

Mit der Ausnahme der Erkennungs-l0-Vorrichtung bezieht sich der oben beschriebene automatische Entzerrer auf jedes Teilantwortsignalisierungsschema.With the exception of the recognition device, the above applies automatic equalizer to each partial response signaling scheme.

Im allgemeinen definieren wir ein Digitalzeichen (oder Symbol) D. derart, daß wobei die Summierung über die vollständige Folge von ( ljD) erfolgt, die in jeden jeweiligen Teilanwortschema verwendet wird. Gewöhnlich berechnet ein Teilantwortempfänger (D.) direkt, anstatt der (di). Die gesteuerte Zwischensymbolinterferenz, die mit dem (gD) D) verbunden ist, verursacht keine Fehlerrfortschreitung in den (Di).In general, we define a digital character (or symbol) D. such that where the summation is done over the complete sequence of (ljD) used in each respective partial answer scheme. Usually a partial response receiver (D.) calculates directly instead of the (di). The controlled intersymbol interference associated with the (gD) D) does not cause error propagation in the (Di).

Ohne Verlust von Allgemeinheit können wir annehmen, daß L/oD = l0 ist, und in einigen Anwendungen kann ein unabhängig von dem Entzerrer arbeitender AGC , ausreichend in der Nähe eines konstanten Wertes (der von vornherein bekannt ist) halten, um die Notwendigkeit für die Erkennugs-l0-Vorrichtung zu beseitigen. Damit wird die Erkennungs-YiD-Vorrichtung einfach ein 4 Multiplizierer, der D mit der Konstanten loD # l0 multipliziert, wie in Fig. 5 gezeigt. Das Signal yi wird der Entscheidungsvorricht,ung 55 zugeführt, um den Amplitudenpegel von Yj festzustellen, der zur gleichen Anzahl von Pegeln quantisiert ist, wie die Anzahl der möglichen Werte v-on DiS dessen qran tisierte Amplitude das Signal Di ist. Die Entscheidungsvorrichtung schätzt das Signal Di von dem Amplitudenpegel von yi, wenn Di als eine bekante Funktion einess übertragenen Digatalzeichens di für jede bestimmte Art von Teilantwortsignalen ist. Der gesamte automatische anpaßbare Entzerrer kann dann mit jedem Teilantwortsignalisierungsschme arbeiten, in dem l0 mit ausreichender Genauigkeit vorher bekannt ist. Das Signal l0 wird gespeichert und mit dem Signal Di im Multiplizierer 52 multipliziert.Without loss of generality, we can assume that L / oD = l0 and in some applications one can operate independently of the equalizer AGC, sufficiently close to a constant value (which is known in advance is) hold, to the need for the Erkennugs-l0 device to eliminate. With this, the recognition YiD device becomes simply a 4 multiplier, which multiplies D by the constant loD # l0, as shown in FIG. The signal yi is fed to decision device 55 to determine the amplitude level of Yj determine which is quantized to the same number of levels as the number of the possible values of v-on DiS whose quantized amplitude is the signal Di. the Decision device estimates the signal Di from the amplitude level of yi if Di as a known function of a transmitted digatal character di for each specific one Type of partial response signals. The entire automatic customizable equalizer can then work with any partial response signaling scheme in which l0 with sufficient Accuracy is known beforehand. The signal l0 is stored and with the signal Di multiplied in the multiplier 52.

Der Multipliziererkönnte vermeiden werden, indem der Detektor (oder der Vielpegelzerscneider) so ausgeführt wird, daß sein Ausgangssignalpegel gleich l0Di ist. Die Summiereinrichtung 70 4 subtrahiert den Multiplizireausgang yiD von yi, um das Fehlersignal Yi zu erhalten, daß den Multiplizierern zugeführt wird1 dieXdas Exklusiv-ODER-Gatter der Fig. 2 ersetzen. Die Ausrüstung in Fig. 5 ersetzt die Schätz-YiD-Vorrichtung 44 und den Comparator 34 von Fig. 2, wenn anstelle einer festen Incrernentgröße des Anzapfgewinns eine Incrementgröße für die Anzapfgewinnanpasunng verwendet werden soll, die proportional zu dem Fehler -Y. ist.The multiplier could be avoided by using the detector (or the multi-level cutter) is designed so that its output signal level is the same l0Di is. The summer 70 4 subtracts the multiplier output yiD from yi to obtain the error signal Yi that is fed to the multipliers1 the Xs replace the exclusive-OR gate of FIG. The equipment in Fig. 5 is replaced the estimating YiD device 44 and comparator 34 of FIG. 2 when instead of one fixed incremental size of the tap profit an increment size for the tap profit adjustment used should be proportional to the error -Y. is.

Bei den meisten Datenmodens mit hoher Wirkungsgüte, die präzise-Entzerrung verlangen, ist es nötig, l0 festzustellen oder einig ge damit verbundene Skalenfaktoren, wie z,.B. einen Von den anderen ljD. Zahlreiche Methoden der Fernstellung von l0 in Teilantwortschema sind erhältlich.For most data modes with high efficiency, the precise equalization demand, it is necessary to determine l0 or some related scale factors, such as. one of the other ljD. Numerous methods of remote setting from l0 in partial response schemes are available.

Fig. 6 illustriert ein Verfahren der Feststellung von l0 und dere FhlerabtastungYi. Die Signalabtastung yi von dem Ausgang des Akkumulators 40 wird der Summiervorrichtung 54 zugeführt.Fig. 6 illustrates a method of determining l0 and them Sensor scanning Yi. The signal sample yi from the output of the accumulator 40 becomes the summing device 54 is supplied.

Es sei zuerst angenommen, daß yi # l0Di (17) Zu Beginn der Entzerrung ist diese Annäherung manchmal sehr rngenau, aber das festgestellte l0 wird aufgrund einer statistischen Basis doch in die richtige Richtung getreiben.Assume first that yi # 10Di (17) at the beginning of the equalization this approximation is sometimes very precise, but the determined l0 is due to on a statistical basis in the right direction.

Die Summiervorrichtung 54 subtrahiert von, y1 das Schätzsignal = l0Di (18) deren Erzeugung beschrieben, werden wird, Der Ausgang der Summiervorrichtung 54 ist das Sig-nal Wir können annehmen, daß D meistens richtig ist, und daß, wenn es richtig ist, gilt - l0 ) Di (20) Aus. Gleichung (20) ist zu ersehen, daß bei den meisten Abtastungen A Sgn Yi Sgn Di = Sgn (l0 -Als nächstes geht das Signal Y. zu einem binären Schneide-Detektor-56, der einen binären Ausgang erzeugt, der Sgn Y. darstellt. Die Entscheidungssvorrichtung 58 empfängt das Signal yi und lioefert das Ausgangssignal Di dem Sgn-Detektor 57. Der Vorzeichendetektor liefert dann das gewünschte Signal Sgn Di dem Modulo-2-Addierer. Der Modulo-2-Addierer multipliziert im wesentlichen Sgn Di mit Sgn Yi. Daher, wenn wir den Schätzwert um einen sehr kleinen Incrementwert einmal pro Baud in der o durch Sgn Yi, 5 gn Di -vorgezeichneten Richtung erhöhen, werden A die meisten der Incremente in der Richtung liegen, die l0- -0 reduzieren. Und unsere Schätzung l0 wird schließlich genau werden, wenn die Incrementgröße ausreichend klein ist. Das Incrementieren von l wird erreicht, indem der Ausgang des hodulo-2-Addierers verwendet wird, um den Q -Zähler 47 einmal pro Baud 0 in der durch Sgn Y. Sgn D. gezeigten Hichtung zu incrementieren.The summing device 54 subtracts from y1 the estimate signal = 10Di (18) whose generation will be described. The output of the summing device 54 is the signal We can assume that D is mostly correct, and that if it is correct then - l0) Di (20) Aus. It can be seen from Equation (20) that for most samples, A Sgn Yi Sgn Di = Sgn (10-Next, signal Y. goes to a binary cutting detector 56 which produces a binary output representing Sgn Y. The decision device 58 receives the signal yi and provides the output signal Di to the Sgn detector 57. The sign detector then supplies the desired signal Sgn Di to the modulo-2 adder. The modulo-2 adder essentially multiplies Sgn Di by Sgn Yi. Hence, if we increase the estimate by a very small increment value once per baud in the direction indicated by Sgn Yi, 5 gn Di -direction, A will have most of the increments in the direction that reduce l0- -0. And our estimate Finally, l0 will become accurate if the increment size is sufficiently small. The incrementation of l is accomplished by using the output of the hodulo-2 adder to count the Q counter 47 once per baud 0 in the sequence indicated by Sgn Y. Sgn D . shown hicht to increment.

1 1 Der Multiplizierer 4i multipliziert wo von dem l-Zähler 47 mit Di von dem Detektor 57, um yiD = l0 Di zu erhalten, das zurück zu der Summiervorrichtung 54 geleitet wird. 1 1 The multiplier 4i multiplies where from the 1 counter 47 with Di from detector 57 to get yiD = l0 Di that back to the summing device 54 is directed.

Die Vorrichtung in Fig. 6 ersetzt die Schätz-yiD-Vorrichtung 44 und den Comparator 34 der Fig. 2. Das intern erzeugte Di ersetzt den Eingang di und der Ausgang ist Yi anstelle von Sgn Yi. Die Fehlerabtastung Yi kann anstelle von Sgn Yi bei Anwendungen verwendet werden,wo die Geschwindigkeit und Genauigkeit der Entzerrung wichtig genug sind, um die zusätzlichen Kosten der Verwendung von Multiplizierern anstelle der Exclusiv-ODER-Gatter der Fig. 2 zu rechtfertigen.The device in FIG. 6 replaces the estimator yiD device 44 and the comparator 34 of FIG. 2. The internally generated Di replaces the input di and the exit is Yi instead of Sgn Yi. The error sampling Yi can be used instead of Sgn Yi can be used in applications where the speed and accuracy of the Equalization is important enough to avoid the added cost of using multipliers in place of the exclusive-OR gates of FIG.

Bei den meisten der obigen Diskussionen haben wir eine feste Incrementgröße beim Erkennen der (gk) und l0 angenommen. Bei jeder der oben genannten Veränderungen der Implementierung können wir die Incrementgröße proportional zu dem geschätzen Fehler- bei der Anpassung der erlcannten Größe machen. Mit einerproportionalen Incrementgröße kann die Erkennung sehr schnell voranschreiten schon bei Beginn der Tätigkeit, wenn die Fehler groß sind, und wird später dann sehr genau, da die -Fehler zu Null konvergieren, und die Incrementgröße wird sehr klein,. Zusätzlich zum Geräusch gibt es zahlreiche Fehlerglieder, wie z.b. lj lk di dk, j#k in den zur Erkennung benutzten Ausdrükken. Jeder dieser Fehlerterme hat einen mittleren Wert voll Null -aber eine Varianz, die von der Länge der-Mittelung, der Integration, oder der verwendeten Korrelation abhängt, die verwendet wird, um diese Varianz zu verkleinern. Mit einem sehr kleinen Increment verwenden wir im wesentlichen eine Langszeitintegration (oder Korrelation), um die Effekte von Geräusch zu vermindern, und die Varianz von ungewünschten - Termen auf sehr niedrige Werte zu bringen.For most of the discussions above, we have a fixed increment size when recognizing the (gk) and l0 assumed. With any of the above changes the implementation we can estimate the increment size proportional to that Make a mistake in adjusting the scanned size. With a proportional increment size the detection can progress very quickly even at the beginning of the activity, if the errors are large, and will be very accurate later, since the -errors converge to zero, and the increment size becomes very small. In addition to noise, there are numerous Error elements, such as lj lk di dk, j # k in the expressions used for recognition. Each of these error terms has a mean value that is fully zero - but one Variance that depends on the length of the averaging, the integration, or the one used Correlation depends on which is used to reduce this variance. With a very small increments, we essentially use long-term integration (or Correlation) to reduce the effects of noise and the variance of undesirable - Bringing terms to very low values.

für Das System der Fig. 2 kann so/eine proportionale Increment-rkennung der (gk) modifiziert werden, indem die Exklusiv-ODER-Gatter entfernt und jedes ODER-Gatter durch die in Fig. 4 -gezeigte Vorrichtung ersetzt wird. Das Signal Y von der Summiervorrichtung 70 der Fig. 5 oder der Summiervorrichtung 54 der Fig.6 betritt die Multiplizier-mit-k -Vorrichtung 60. Die Multipliziervorrichtung 60 multipliziert die variable Amplitudensignalabtastung yi mit eine vorgewähletn Konstante kg. Innerhalb weiten Grenzen gilt, daß,je kleiner wir k machen, desto weiter g der Bereich ist, unter denen ursprüngliche Erkennungen abgedeckt sind, und desto genauer, aber langsamer, wird das Erkennen. Ein Wert von k , der im allgemeinen als wünschenswert erkannt wurde, ist 2-7 auf einer Skala, auf der g0 = 1 ist. Als nächstes wird die Größe Yi kg multiplizeirt mit der binären Zahl Si-k von der entsprechenden Stufe des Schieberegisters 31 durch den Multiplizierer 61,um die Größe und Polarität des Increments zu bestimmen, um daß der kte Auf-Ab-Zähler gk von Fig. 2 incrementiert werden soll. Der Ausgang des Multiplizieres muß natürlich das gleiche digitale Format besitzen, wie es für den Ausgang des jeweiligen Auf-Ab-Zählers benötigt wird.for the system of FIG. 2, a proportional increment recognition der (gk) can be modified by removing the exclusive OR gates and removing each OR gate is replaced by the device shown in FIG. 4. The signal Y from the summing device 70 of FIG. 5 or the summing device 54 of FIG. 6 enters the multiplier-by-k Device 60. The multiplier 60 multiplies the variable amplitude signal sample yi with a preselected constant kg. Within wide limits, the smaller the we make k, the wider g is the range under which original detections are covered, and the more accurate, but slower, the detection becomes. A value of k, which has generally been recognized as desirable, is 2-7 on a scale, where g0 = 1. Next the quantity Yi kg is multiplied by the binary one Number Si-k from the corresponding stage of the shift register 31 through the multiplier 61 to determine the size and polarity of the increment, about that the kth up-down counter gk of FIG. 2 is to be incremented. The output of the multiplier must of course have the same digital format as it is for the output of the respective Up-down counter is required.

Eine Alternative dazu, die Incrementgröße proportional zu zu machen1 ist es, sie proportional zu xi'k zu machen.An alternative to making the increment size proportional 1 is to make them proportional to xi'k.

Für die meisten Zwecke, bei denen eine schllelle Erkennung nicht benötigt wird, liefert eine feste Incrementgröße eine Wirkungsweise, die sehr nahe gleich ist der proportionalen Incrementgröße, und die zu weniger .aüfwendigen Geräten führt. Unter typischen Zustanden kann eine recht präzise Erkennung erhalten werden in ungefähr 50 bis 100 Millisekunden mit einer proportionalen Incrementierung, und in ungefähr 1/4 bis 1/2. Sekunde mit einer festen Incrementirung.For most purposes where fast detection is not required a fixed increment size provides a performance that is very close to the same is the proportional increment size, and which leads to less expensive devices. In typical conditions, reasonably precise recognition can be obtained approximately 50 to 100 milliseconds with a proportional increment, and roughly 1/4 to 1/2. Second with a fixed increment.

Eine wichtige Alternative ist es, ein verhältnismäßig großes fixiertes Increment während der ersten 50 bis 500 Millisekunden des ursprünglichen Erkennens zu benutzen und dann zu sehr kleinen festen Incrementgrößen umschalten, um eine genaue fotrlaufende Anpassung zu erreichen.An important alternative is to have a relatively large fixed Increment during the first 50 to 500 milliseconds of original detection and then switch to very small fixed increment sizes to get a to achieve precise ongoing adjustment.

Bei einigen Anwendungen ist es wünschwert, nur wenige trallsversale Emtzerrerstufen aus wirtschaftlichen Gründen zu verwenden. Manchmal kann eine grobe Entzerrung toleriert werden, und in anderen Fällen. kann eine grobe transversale Entzerrung von einer weniger aufwendigen tintzerrerart gefolgt werden, die den Entzerrungsvorgang vervollständigt. Jedoch ist für eine grobe Entzerrung das Verfahren für das Erkennen von L , das oben beschrieben wurde, manchmal nicht ausreichend genau, da die Genauigkeit für die Erkennung von eO von der Genauigkeit abhängt, mit der der Entzerrer die ungewünschten Zwischensymbolterme mininialisiert. Das folgende Verfahren liefert eine genaue Erkennung von lo ohne eine genaue Entzerrung.In some applications it is desirable to have only a few trallsversale To use Emtzerrerstufen for economic reasons. Sometimes a rough one Equalization can be tolerated, and in other cases. can be a rough transverse Correction can be followed by a less complex type of ink distortion, which does the equalization process completed. However, for rough equalization, the method is for recognition of L described above is sometimes not accurate enough because of the accuracy for the detection of eO depends on the accuracy with which the equalizer the undesired intermediate symbol terms are minimized. The following procedure provides an exact detection of lo without an exact equalization.

Dies Verfahren hängt von lo ab, das das größte li in absoluter Größe istt Wenn ein anderes li vorherrscht, können wir dieses 3 Verfahren auf dieses e. anwenden, da wir nur ein li erkennen 3 müssen, um einen Skalenfaktor für jedes andere der allgemeinen automatischen Entzerrungsschemas zu bekommen. Wenn zwei oder mehr der größten li nahezu glich sind, und eine große Entzerrung verwendet werden soll, kann das folgende Verfahren angewendet werden.This procedure depends on lo, which is the largest li in absolute size istt If another li prevails, we can apply this 3 procedure to this e. apply since we only need to recognize a li 3 to add a scale factor for each other of the general automatic equalization schemes. If two or more are almost equal to the largest li, and a large equalization should be used, the following procedure can be used.

Dieses Verfahren basiert auf der Tatsache, daß, wenn z.B.This method is based on the fact that when e.g.

das vorherrschende li ist, wobei das Mittelungszeichen über viele Signalabtas.tungen bedeutet,' und wobei k eine Konstante iost.the predominant li is whereby the averaging symbol over many signal samples means' and where k is a constant.

Fig. 8 zeigt ein Verfahren des Erkennens von ß unter diesen Bedingungen. Die Entzerrerausgangssignalabtastung Yi läuft zu einem binaren Scheibendetektor 56, der yi in Syn yi umwandelt.Fig. 8 shows a method of recognizing β under these conditions. The equalizer output sample Yi goes to a binary slice detector 56, which converts yi to syn yi.

Als nächstes wird yi mit yi multipliziert im Multiplizierer 62, und das Produckt läuft zu der Summiervorrichtung 63. Die Summiervorrichtung 63 summiert die letzten N Produkte von den letzten N Signalabtastungen. Aus Genauigkeitsgründen, sollte N ungefähr 1000 oder mehr sein. MIt Ausnahine eines Skalenfaktors ist die Summe äquivalent zu dem Mittel, das durch Gleichung (21) gelehrt wird.Next, yi is multiplied by yi in multiplier 62, and the product runs to the summing device 63. The summing device 63 adds up the last N products from the last N signal samples. For reasons of accuracy, N should be about 1000 or more. With the exception of a scale factor, the Sum equivalent to the mean taught by equation (21).

Die Ausgaben für die Geräte können reduziert werden, indem ein Langtermintegrator anstelle der Summiervorrichtung verwendet wird, da ein Langtermintegral und eine Langtermsumme liii wesentlichen gleich sind.The expense of the equipment can be reduced by using a long term integrator is used instead of the summing device, since a long term integral and a Long term sum liii are essentially the same.

Claims

1. Data receiver for receiving a waveform corresponding to a train of transmitted pulses transmitted at a baud rate, characterized by means for sampling each received signal to provide a sampled signal at which the te Sampling the same and the (i + m) th sample equal where hk and di-k provide a signal Sgn xi + m indicating the character xi + m; a delay line with N taps connected to receive the sampled signal xi + m, this delay line having a total time delay of N-1 baud intervals, where N is at least 2; Commutator means for sequentially sampling the signal on each of these taps; Memory means for receiving the Sgn xi + m signals and generating duplicates of this signal delayed by N-1, the kth duplicate being Sgn xi-k; first multipliers for receiving N-2 of these N-1 delayed duplicates and the non-delayed signal, where the signals # = K Sgn Y. Sgn xi-k, where -m # k # m, N = m + n + li ik and K is a constanti devices for generating -a fixed gain factor and N-1 variable gain factors in response to the # gk, i signal at each baud time, the increment of the kth gain during the ith baud time being the signal, 1 where In is the number of profit factors preceding the fixed profit factor and n is the number of profit factors succeeding the fixed profit factor; second multiplying means for multiplying the sampled signal from each of said taps by a corresponding one of said N gain factors to form N products; Accumulator device for adding up the N products formed at each baud time in order to generate an output signal yi and in order to generate a signal di from the q most important bits in the accumulator if each received digital signal can assume 2q values; Device for storing the signal, this signal being proportional to the mean of the product of yidi; and error sampling generator devices which generate signals Ad. and y. from the generator devices which receive the signals di and yi from the accumulator device, and the signal lo for the formation of the product iodi and for the extraction of the product from the signal yi to form the signal Y., the symbol of which is the signal Sgn Yj which is supplied to the first multiplier as an error signal.

2. Data receiver for receiving a waveform corresponding to a train of transmitted pulses, transmitted at baud rate, gek e'n nz eic ii net by means for sampling the received signal to obtain a sampled signal, the i th sampling being the same and the (i + m) th sample where hk = the k sample of the system impulse response from the equalization and di-k = the received digital character in the i-kth baud time; connected by a delay line having N taps to receive the sampled signal xi + m, the delay line having a total delay time of N-1 baud intervals, and where N is at least 1; Commutator devices for sequentially sampling the signal at each of the mi-taps; Storage devices for receiving the xi + m signals and generating N-1 delayed duplicates of this signal, the te K duplicate being xi-k, first multiplication devices @@@ receiving N-2 of these n-1 delayed duplicates and des undelayed signal and an error signal Sgn Y. for the delivery of N-1 product signals 4 = K Sgn xi-k, where -m # k # m, and K is a constant; Apparatus for generating a fixed gain factor and Ni variable gain factors in response to 2 -signed nals once at each baud time, the increment of the kth gain during the kth baud time being the signal # gk, i, where m is the number of gain factors that precede the fixed profit factor, and n is the number of profit factors i3t following the fixed profit factor; second multipliers for multiplying the sampled signal from each of said taps by a corresponding one of the N profit folders to form N products; Accumulator devices for adding up the formed N products at each baud time in order to generate the output signal yi and to generate a signal d from the q most important bits in the accumulator device, if each received digital character can assume 2q values; device for storing a signal l, which is proportional to the mean of the product of yidi; and by means of error sampling generator means for receiving the signals di and yi from the accumulator and the signal lo to form the product iodi and for subtracting the product from the signal yi to form the signal Yi, the sign of which is the signal Sgn Yi corresponding to the first Multiplier is fed as an error.

3. Data receiver for receiving a waveform corresponding to a train of transmitted pulses, transmitted at baud rate, gekennzeichn et -dur ch devices for sampling the received signal to provide a sampled signal, the ith sampling being the same and the (i + m) th sample equals xi + m = where Bk te sampling of a system impulse response value before equalization and di k = received signal Sgn xi + m to be supplied, daS indicating the sign of the signal xi + m; a delay line with N taps connected to receive the sampled signal xi + m, the delay line having a total delay time of Ni baud intervals, where N min is at least 2; Comutator means for sequentially sampling the signal at each of the taps; Memory means for receiving the Sgn xi + m signal and generating N-1 delayed replicas of that signal, kth replica being Sgn Xik; first multipliers for taking N-2 of these N-1 delayed duplicates and one non-delayed duplicate and an error signal Yi for supplying N-1 product signals #g = K Sgn xi-k, where -m # k # m, N = m + n + 1 and K is a constant; Devices for generating a fixed gain factor and n-1 variable gain factors in response to A signals once at every th baud time, the increment of the k gain during the ith baud time being the signal # gk, i, where m is the number of gain factors, that precede this fixed profit factor, and n is the number of profit factors that follow that profit factor; second multipliers for multiplying the sampled signal from each of the taps by a corresponding one of the N gain factors to form N products; Accumulator devices for accumulating the formed N products at each baud time in order to generate an output signal yi in order to form a signal di of the q most important bits in the accumulator devices, if each received digital character can assume 2q values; Devices for storing a signal 10 proportional to the mean of the product of yidi; and by error sampling generator means, which take in the signals di and yi from the accumulator and the signal @ 0 to form the product l0di and subtract this product from the signal Yi to form the signal Y which is sent to the first multiplier as a Error signal is supplied.

4. Data receiver for receiving a waveform corresponding to a train of transmitted pulses transmitted at a baud rate characterized by means for sampling the received signal to provide a sampled signal, the ith sampling being the same and the (i + m) th sample is xi + m where hk = the k sample of the system impulse response before equalization and di-k = the received th digital character at the ik baud time; N-tapped delay line connected to receive the sampled signal xi + m, the delay line having a total delay time of N-1 daud intervals, where N is at least 2; Commutator means for sequentially sampling the signal at each of the taps; Memory means for receiving the xi + m signal and for generating N-1 delayed duplicates of this signal, the ktC duplicate being xi-k; first multipliers for receiving N-2 of these N-1 delayed duplicates and a non-delayed duplicate and an error signal Yi for the delivery of N-1 product signals # gk, i = K Yi Xi-k, where -m # k # n, N = m + n + 1 and K is a constant; Devices for generating a fixed gain factor and N-1 variable factors in response to # signals gk, i once at each duration time, the increment of k gain during the ith baud time being signal # gk, i, where rn is the number of gain factors that precedes this fixed @profit factor and n is the number of profit factors that follow this fixed profit factor; second multipliers for multiplying the sampled signal from each of the taps by a corresponding one of the N gain factors to form N products; by accumulator devices for adding up the formed N products once per baud time in order to generate an output signal yi to A of a signal d from the q most important bits in the accumulator device, if each received digital character can assume 2q values; Means for storing a signal 10 proportional to the mean value of the product of yidi; and error sampling generator means for receiving the signals di and yi from the accumulator means and the signal l0 to form the product l0di and subtracting this product from the signal yi to form the signal Yi which is supplied to the first multiplier as an error signal.

5. Receiver according to claim 3, d a d u r c h g e k e n nz e i c h n e t that the error sampling generator device is characterized by a decision device for receiving the output signal Yi and for supplying A an estimated value Di a quantity Di of the amplitude level of the signal yi, if Di is a known function of the transmitted digital character is di; Multipliers, de the stored Record signal l0, and form the product l0Di = yiD; and by subtraction devices for receiving the signal y and subtracting the signal A 1 YiD therefrom, nill to form the error signal Y.

6. Data receiver for receiving a waveform corresponding to a train of transmitted pulses transmitted at baud rates marked by a device for sampling the received signals to obtain a sample signal, the sample being equal to and the (i + m) th sample is equal where hk «is the kth sampling of the system impulse response before equalization and di-k = the received digital character at the i-kth baud time and also a signal Sgn x. to provide indicative of the sign of the signal in; N-tapped delay line connected to receive the sampled signal xi + m, the delay line having a total delay time of. Has N-1 baud intervals, where N is at least 2; Commutator means for sequentially sampling the signal at each of the taps; Memory means for receiving the Sgn xi + m signal and producing N-1 delayed replicas of that signal, the kth replica being Sgn xi-k; first multipliers for taking N-2 of these Ni delayed duplicates and an undelayed duplicate and an error signal Sgn Yi to provide N-1 product signals # gk + i = K Sgn Yi Sgn xi-k, where -m # k # n, N = m + n + 1 and K is a constant; Devices for generating a fixed gain factor and N-1 variable gain factors in response to the A signals once at every baud time, th where the increment of the kth gain during the ith baud time is signal A, where m is the number of gain factors which precedes the fixed profit factor and n is the number of profit factors that follow the fixed profit factor; second multipliers for multiplying the sampled signal from each of said taps by a corresponding one of the N gain factors to produce N products; Accumulator devices for adding up the N products formed at each baud time in order to generate an output signal yi for generating a signal di of the q most important bits in the accumulator device when each recorded digital character 2q.

Can take on values; Device for generating a signal l0, which is proportional to the mean of the product 0 of yidi, and where these devices contain a first detector that received the signal di and a, signal 4 Sgn di generate; a Moclulo-2 adder adding the signal A Sgn d and the signal Sgn i 'and forms the binary product Sgn di Sgn Yi thereof; a storage device, which has stored an estimate of the signal l to obtain each binary product generated so as to record the estimated value with a small increment value that is proportional to update the binary product it; and by error sampling generator devices, which receive the signals di and yi from the accumulator devices, and the signal l0 for the formation of the sum product signal and for subtracting this Sum product signal from signal Yi to form signal Y, its sign the signal Sgn Y. is supplied as an error signal to the first multiplier will.

7. An adjustable transversal equalizer for use with data transmission systems, characterized in combination by a transversal equalizer having a plurality of adjustable gain taps; Means for sampling the input signal supplied to the transversal equalizer; Means for providing a digital signal value proportional to each received digital value; Means for comparing the output of the transverse equalizer with the digital signal value to form an error signal which is the same as the / D difference between the two signals; Increment multipliers for multiplying a delayed duplicate of the sampled input signal by the error signal to form an increment signal which is fed back to a selected one of the adjustable taps to vary that tap gain by a fixed amount in a direction starting from the sign of the incremental signal is determined, so the cross-correlation function to be made as small as possible for the ket tap gain gk, where lj is the error in the jth sample of the system impulse response, viewed from the equalizer output, and hj-k is the (jk) th sample of the system impulse response, viewed from the equalization input.

8. Transmission system according to claim 7, wherein the devices -zur Providing a digital signal value is not shown by the devices for supplying an estimated signal value that should be proportional to the amplitude a main scan of the impulse response of the transmission system; a disk detector for receiving the output signal from the equalizer to deliver an estimated signal the digital values contained in the equalizer output signal; Totalizing device for adding up the output from the target detector with the error signal, an estimated value with the sign of the error of the last previous estimated value with the amplitude of the main sample of the impulse response of the transmission system to deliver; and counting means for counting the sum of the estimated digital values with the error signals to provide a digital value signal.

9. The invention of claim 7, wherein the transverse equalizer S e It is not possible to identify a first commutator device for receiving of the sampled input signal and for the delivery of sequential outputs corresponding to each sample, separated by the transmission baud intervals; a plurality of register devices, each linked for recording and storage a sample of the input signal from the first commutator device; Output multipliers; a second commutator device for sequentially connecting each of the outputs the plurality of register devices in a baud interval with one input the multiplier to create the sequential connection around a register advance for each Baudint interval; a variety of customizable gain devices for the reception of the incremental signals and for the delivery of signals which the Positions of the winning devices are proportional; and a third commutator device for sequentially connecting each of these supplied gain set signals to the Multipliers during each baud interval to take a product of each to form these gain set signals and the stored sample signals so as to To form equalizer output.

10. The invention as claimed in claim 7, wherein the incrementing multiplier g e k e n n n z 'e i c ii n e t is a delay line with N taps for recording the sampled input signals; and a number of N + 1 OR gates, where one of these OR gates contains this sampled input signal as an input, and wherein the remaining OR gates each take the output of corresponding taps of the delay line with N taps and each OR gate receives the error signal as an input, the outputs of the OR gates forming the increment signal.

11. The invention of claim 6 wherein said field scan generator means NOT A SIGNED. is a multi-stage shift register or Delay line for receiving the signal di at the B-audrate; a multitude of amplifiers with fixed profits, the number of which is 1 greater than the number of the stages from the shift registers, with one of the fixed gain amplifiers connected is to pick up the A signal di, and the remainder are connected to a respective one Stage of the shift register, with the gains from the amplifiers set proportionally are to a sample of a transmission sinter impulse response at the output of the equalizer; Summation devices for adding up the Outputs from each fixed gain amplifier to form the buzzer product signal yiD; automatic profit control device which is used in front of the scanning device Adjusting the gain from the received signal in response to a generated one Signal l0 is adapted, so the samples of the transmission impulse responses hold at a fixed predetermined level; and subtractors for subtracting the signal yiD from the system output signal yi for formation of the signal Yi, whose sign Sgn Yi as the error signal of the first multiplier is fed.

12. The invention of claim 3 wherein said error scan generator means g e k c n n z e i c h n e t, d u r c is the decision-making device for admission the signal yi from the accumulator device to form the signal Di; Detector devices for receiving the signal Di to form the signal Sgn Di; Summing devices for receiving the signal yi and for subtracting the signal l0Di therefrom to form the error strobe signal Yi; Detector device for recording the signal Yi and for forming the signal Sgn Yi: Modulo-2 adder for adding the signal Sgn Di and Sgn Yi for forming a difference signal; Counting device for recording of the difference Signal and formation of an output that is proportional for counting the counting device, the count of which is the signal l0; and through Multipliers for multiplying the signal Di from the decision device with the counting signal l0 to form the product l0Di, that of the summing device is fed.