DE2029775A1 - Control distributor for the control of several switching elements of a peripheral unit - Google Patents
Control distributor for the control of several switching elements of a peripheral unitInfo
- Publication number
- DE2029775A1 DE2029775A1 DE19702029775 DE2029775A DE2029775A1 DE 2029775 A1 DE2029775 A1 DE 2029775A1 DE 19702029775 DE19702029775 DE 19702029775 DE 2029775 A DE2029775 A DE 2029775A DE 2029775 A1 DE2029775 A1 DE 2029775A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- control
- relay
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
Patentanwalt
Dipl.-Phys. Leo Thul
StuttgartPatent attorney
Dipl.-Phys. Leo Thul
Stuttgart
J.M.Trelut - J.B.M.Llot 5-1J.M.Trelut - J.B.M.Llot 5-1
INTERNATIONAL STANDARD ELECTRIC CORPORATION, New YorkINTERNATIONAL STANDARD ELECTRIC CORPORATION, New York
Steuerverteller für die Steuerung mehrerer Schaltelemente einer peripheren Einheit.Control distributor for controlling several switching elements a peripheral unit.
Die Erfindung betrifft einen Steuerverteiler für die Steuerung mehrerer Schaltelemente einer peripheren Einheit durch einen Rechner, insbesondere der Relais eines VerbindungssatZesMner rechnergesteuerten PernmeldevermJtblungsanlage.The invention relates to a control distributor for the control several switching elements of a peripheral unit by one Computer, especially the relay of a connection set computer-controlled guest messaging system.
Es wird davon ausgegangen, dass die zu steuernden Schaltelemente zweier Zustände Ό und 1 fähig sind. Es kann sich z.B. um Relais oder andere bistabile Schaltelemente handeln. Im folgenden wird ein Beispiel beschrieben, bei dem es sich um Relais handelt.It is assumed that the switching elements to be controlled are capable of two states Ό and 1. It can, for example, be a relay or other bistable switching element. In the following, an example is described in which it is R e lai.
Es 1st Aufgabe der Erfindung, den Informationsaustausch zwischen dem Rechner und den peripheren Einheiten flexibel zu gestalten, und dabei insbesondere dem nicht voraussehbaren Wechsel Im Bedarf an gezielten Befehlen für einzelne Schaltelemente und vlelstelllgen Einstellinformation für mehrere oder alle Schaltelemente einer peripheren Einheit Rechnung zu tragen.It is the object of the invention to allow the exchange of information between the computer and the peripheral units to be flexible design, and in particular the unforeseeable change In the need for specific commands for individual switching elements and various setting information for several or all switching elements of a peripheral unit calculation to wear.
Der Steuerverteiler nach der Erfindung 1st dadurch gekennzeichnet, dass im Steuerverteiler ein Zwischenspeicher angeordnet Ist, der für jedes zu steuernde Schaltelement einThe control distributor according to the invention is characterized in that that a buffer is arranged in the control distributor Is the one for each switching element to be controlled
10.Juni 1970June 10, 1970
OO9807/.1girOO9807 / .1gir
202977S202977S
- 2 J.M.Trelut - J.B.M.Liot 5-1- 2 J.M.Trelut - J.B.M.Liot 5-1
binäres Element aufweist, und dass den zu steuernden Schaltelementen individuell Befehlseodierer und Vergleichen zugeordnet sind, die jeweils aus der gemeinsamen Steuerinformation und dem Zustand des individuellen binären Elementes den erwünschten Steuervorgang ermitteln bzw. aus der gemeinsamen Steuerinformation dem Zustand des individuellen binären Elementes und den tatsächlichen Zustand des zu steuernden Schaltelementes eine Abw@iehung vom Soll-Zustand ermitteln.having binary element, and that the switching elements to be controlled individually assigned to command encoders and comparators are each made up of the common control information and the state of the individual binary element determine the desired control process or the state of the individual binary element from the common control information and determine the actual state of the switching element to be controlled, a deviation from the target state.
Da häufig die zu steuernden Schaltelement® in mehreren gleichwertigen perlpheren Einheiten von ein und demselben Steuerverteiler .zu bedienen sind, sieht eine" Weiterbildung der Erfindung vor," dass der Speicher für den Fall mehrerer peripherer Einheiten weitere binäre Elemente aufweist, die jeweils die zu steuernde Einheit kennzeichnen.Since the switching elements to be controlled are often in several equivalent perlpheren units are to be operated by one and the same control distributor of the invention, "that the memory has further binary elements in the case of several peripheral units, the mark the unit to be controlled.
In einem ÄusfShrungsbelspiel wird vorgeschlagen, dass die zusätzliehesytiiilren Elemente für die Steuerinformation noben den Anweisungen Einschalten eines oder mehrerer Sehaltelemente, b) Aussehalten eines Oder mehrerer Schaltelemente uriSr' c) Herstellen einer bestimmten Kombination von Schaltzuständen auch eine Steuerinformation für die blosse Rückmeldung der Schaltzustände aller Sehaltelemente aufnehmen«, Damit wird gerade der mit zwei Bit vorhandene Vorrat an unterschiedlichen Steuerlnforiaationen ausgeschöpft. In a ÄusfShrungsbelspiel is proposed that the zusätzliehesytiiilren elements for the control information Noben the instructions switching on of one or more Sehaltelemente, b) Aussehalten one or more switching elements URIs r 'c) producing a particular combination of switching states of a control information for the mere feedback of the switching states of all Record holding elements ”, so that the supply of different control information available with two bits is currently being exhausted.
Wenn die Anzahl der periplieren Einheiten sehr gross Ist, wie z.B. bei den Verblnäraigssätzen einer Fernmeldevertiittlungsanlage, dann wird vorgeschlagen, dass die weiteren binären Elemente zur Bestimmung der Koordinaten eines Punktes: einer Matrix dienen, an dem ein Heiais zuu Bur©hs©tnelfc©a &<&r Verbindung vom Steuerv®rteiler zu eines9 bestimmt©!! p^rlpherea Einheit an«» geordnet 1st.If the number of peripheral units is very large, as is the case with the long-term records of a telecommunications switchboard, then it is suggested that the further binary elements serve to determine the coordinates of a point: a matrix at which a helper can be found &<& r Connection from the control distributor to a 9 determined © !! p ^ rlpherea unit to "" ordered 1st.
Weitere Ausbildungen des Steuerverteilers naeBi <ä©F Erfindung werden an Hand eines Beispiels erl&utert.Further developments of the control distributor naeBi <ä © F invention are explained using an example.
009887/1817 /009887/1817 /
J.M.Trelut-J.B.M.Liot 5-1J.M.Trelut-J.B.M.Liot 5-1
Die Erfindung wird nachfolgend anhand der beigefügten Zeichnungen in Zusammenhang mit der Steuerung der Verbindungssatzrelais einer Pernsprechvermittlungsanlage durch einen Rechner erläutert.The invention is explained below with reference to the accompanying drawings in connection with the control of the connection set relays of a telephone exchange by a computer explained.
Fi&l zeigt ein sehematisches Bild der Schaltungsanordnung, mit der einerseits die Relais eines bestimmten Verbindungssatzes gesteuert werden und die andererseits nach einem Befehl vom Rechner die Stellung der Relaiskontakte prüft.Fi & l shows a schematic picture of the circuit arrangement, with which, on the one hand, the relays of a certain connection set are controlled and, on the other hand, according to a command from the computer checks the position of the relay contacts.
Fig.2 zeigt ein detailliertes Schaltbild eines Befehlsdecödierers und zweier Spannungsschalter, die die Betätigung eines Verbindungssatzrelais steuern.Figure 2 shows a detailed circuit diagram of an instruction decoder and two voltage switches that control actuation of a link kit relay.
Fig.3 zeigt ein detailliertes Schaltbild der Vergleichsschaltungen für den Zustand der Verbindungssatzrelais. 3 shows a detailed circuit diagram of the comparison circuits for the state of the connection set relays.
Nachfolgend hält sich die Beschreibung an ein Ausführungsbeispiel, bei dem der Verteiler nach der Erfindung dazu vorgesehen ist, die Verbindungssatzrelais in einer von einem Rechner gesteuerten FernsprechvermitlXsBgsanlage zu steuern und zu prüfen.The description below is based on an exemplary embodiment in which the distributor according to the invention is provided to the connection set relays in one of one Computer-controlled telephone exchange to control and to check.
In Fig.l ist der Verteiler 1, einer der Verbindungssätze 2 der Fernsprechvermittlungsanlage und der Rechner 3 dargestellt. Zwischen dem Verteiler 1 und dem Rechner 3 zeigt die Figur Verbindungsmittel, die im Fall einer Fernsprechvermittlungsanlage aus einem Leitungsbündel 4 bestehen. Der Verteiler 1 umfasst einen Speicher 5, der in der Lage ist, die vom Rechner 3 zum Verteiler 1 gesandten Befehle zu speichern. Der Speicher 5 kann aus Kippschaltungen bestehen; er umfasst von links nach rechts eine Kippschaltung zur Speicherung eines Prüfbits, sechs Kippschaltungen zum Speichern der Verbindungssat zinf ormat ion, das ist die Information, die die Identität des zu steuernden Verbindungaatzes bezeichnet,In Fig.l is the distributor 1, one of the connection sets 2 the telephone exchange and the computer 3 are shown. The figure shows between the distributor 1 and the computer 3 Connection means which, in the case of a telephone exchange, consist of a trunk group 4. The distributor 1 comprises a memory 5 which is able to store the commands sent from the computer 3 to the distributor 1. Of the Memory 5 can consist of flip-flops; he includes from left to right a toggle switch for storing a Check bits, six flip-flops for storing the connection sat zinf ormat ion, this is the information that describes the identity of the connection to be controlled,
-Λ-Λ
009887/1817009887/1817
J.NLTrelut-J.B.M.Liot 5-1J.NLTrelut-J.B.M.Liot 5-1
ferner zwei Kippschaltungen für die Steuerinformation und schliesslich acht Kippschaltungen für die Relaisinformationen. Das Einschreiben der Informationen in die Kippschaltungen erfolgt von unten über die Leitungen I und die Ausgabe erfolgt nach oben. Ferner ist ein Verbinderdecodierer 6 dargestellt, der entsprechend der vom Speicher 5 übertragenen Verbindungssatzinformation bestimmt, welcher Verbindungssatz zu steuern ist, und der entsprechend eine Leitung zwischen dem Verteiler 1 und dem zu steuernden Verbindungssatz 2 durchschaltet. Die einzelnen Relaisdecodierer 7 bestimmen aufgrund der im Speicher 5 gespeicherten Daten und aufgrund des Inhalts der Steuerinformation, welche Spannungen dem im zu steuernden Verbindungssatz 2 angeordneten Relais zuzuführen sind. Ferner sind einzelne Relaisvergleicher 8 angeordnet, die dazu dienen, den von dem Relais eingenommenen Zustand mit dem Steuerbefehl zu vergleichen. Eine ODER-Schaltung 9 ist mit ihren Eingängen mit den Ausgängen der Vergleicher 8 verbunden. Ausserdem ist ein Zeitgeber Io angeordnet, der bei jeder Betätigung des Verteilers fünf elementare Zeiträume bestimmt, wobei die wichtigsten die Relaissteuerzeit und die Prüfzeit für den Zustand der Relais sind. Die Schaltung 11 1st eine Prüfschaltung, mit der die Quersumme der gesamten Verbindungssat zinformatbn, Steuerinformation und Relaisinformation mit der einzuhaltenden Quersumme verglichen wird. Eine Fehlerschaltung 12 ist vorgesehen, um die Arbeiten anzuhalten, also z.B. die Arbeit des Zeitgebers Io bei bestimmten Bedingungen zu unterbrechen und den Rechner zu w^arnena Schliesslich ist eine Sendeschaltung 13 angeordnet, um dem Rechner 3 die im Speicher 5 eingeschriebenen Informationen gegebenenfalls zu- ^ zUglich bestimmter Zustände des Verteilers 1 zurückzuübertragen, falls der Rechner die Übertragung dieser Daten anfordert.furthermore two flip-flops for the control information and finally eight flip-flops for the relay information. The information is written into the flip-flop circuits from below via the lines I and the output is at the top. Furthermore, a connector decoder 6 is shown, which corresponds to that of the memory 5 connection set information transmitted determines which connection set is to be controlled, and the one accordingly switches through a line between the distributor 1 and the connection set 2 to be controlled. The individual relay decoders 7 determine on the basis of the data stored in the memory 5 and on the basis of the content of the control information which Voltages are to be supplied to the relay arranged in the connection set 2 to be controlled. There are also individual relay comparators 8 arranged, which serve to compare the state assumed by the relay with the control command. An OR circuit 9 has its inputs connected to the outputs of the comparators 8. Also is a timer Io is arranged, which is activated each time the Five elementary time periods, the most important of which are the relay control time and the test time for the State of the relays are. The circuit 11 is a test circuit with which the checksum of the entire connection set zinformatbn, control information and relay information with the checksum to be complied with is compared. An error circuit 12 is provided to stop the work, that is E.g. to interrupt the work of the timer Io under certain conditions and the computer w ^ arnena finally is a transmission circuit 13 is arranged to the computer 3 the im Memory 5 written information, if necessary, plus certain states of the distributor 1, if the computer requests the transfer of this data.
009887/1817009887/1817
J.M.Trelut-J.B.M.Liot 5-1J.M.Trelut-J.B.M.Liot 5-1
ι - ι -
Der Verbinderdecodierer 6 umfasst zwei Decodierer 14 und für zwei Koordinaten, die digitale binäre Decodierer sind. Ihrem Eingang werden drei binäre Elemente zugeführt* die einer Ausgabe von acht digitalen Zeichen entsprechen. Die acht Ausgänge jedes Decodierers 14 und 15 bilden eine Matrix, die es erlaubt, eine Ansteuerung von acht mal acht, also 64 Relais J zu bewirken. Jedes Relais J entspricht einem Verbindungssatz 2, der durch den Verteiler 1 gesteuert werden kann; die Kontakte jl bis j8 des Relais J verbinden den Verteiler 1 mit dem ausgewählten Verbindungssatz 2. Die Betätigung des Relais J wird dadurch bewirkt, dass der linke Decodierer 14 die Relaiswicklung mit Erde verbindet, während der rechte Decodierer 15 die Relaiswicklung mit Batteriepotential verbindest.The connector decoder 6 comprises two decoders 14 and 14 for two coordinates which are digital binary decoders. Three binary elements are fed to your input * which correspond to the output of eight digital characters. the eight outputs of each decoder 14 and 15 form a matrix that allows a control of eight times eight, thus to effect 64 relay J. Each relay J corresponds a connection set 2 which can be controlled by the distributor 1; connect contacts jl to j8 of relay J. the distributor 1 with the selected connection set 2. The actuation of the relay J is effected by that the left decoder 14 connects the relay winding to ground connects, while the right decoder 15 connects the relay winding to battery potential.
Jeder Relaisdecodierer 7 umfasst einen Befehlsdecodierer 16 und zwei Spannungsschalter 17 und 18. Der Schalter 17 schaltet ein Relais im Verbindungssatz 2 ein, während der Schalter 18 das Relais zurückstellt. Im dargestellten Ausführungsbeispiel wird davon ausgegangen, dass jeder Verbindungssatz 2 maximal acht Relais Nl bis N8 umfasst, die acht Zellen ml bis m8 Im Speicher 5 entsprechen, und denen ferner acht Relaisdecodierer 7 entsprechen, von denen der erste linke vfür das Relais Nl und der letzte rechte für das Relais N8 dargestellt sind. Es wird davon ausgegangen, dass ein Befehl vorliegt, das Relais Nl einzuschalten. Da sich das Relais Nl in der Ruhestellung befindet , 1st der Kontakt nl geöffnet und das Relais ist lediglich über einen Kontakt j des Relais J mit der Ader 19 verbunden, die ihrerseits mit dem Ausgang des Schalters 17 und mit dem Ausgang des Schalters 18 verbunden ist. Um das Relais Nl einzuschalten, wird der Schalter 17 betätigt, dieser verbindet die Ader 19 mit dem Potential einer Batterie. Das Relais Nl wird eingeschaltet in dem Stromkreis von Batterie 17, über Ader 19, demggeschlos-ββηβηKontakt j, seine Wicklung zum Erdpotential, sohliesat Each relay decoder 7 comprises a command decoder 16 and two voltage switches 17 and 18. The switch 17 switches on a relay in the connection set 2, while the switch 18 resets the relay. In the illustrated embodiment, it is assumed that each connection set 2 comprises a maximum of eight relays Nl to N8, which correspond to eight cells ml to m8 in the memory 5, and which also correspond to eight relay decoders 7, of which the first left v for the relay Nl and the last are shown on the right for relay N8. It is assumed that there is a command to switch on the relay Nl. Since the relay Nl is in the rest position, the contact nl is open and the relay is only connected via a contact j of the relay J to the wire 19, which in turn is connected to the output of the switch 17 and to the output of the switch 18 . To switch on the relay Nl, the switch 17 is actuated, this connects the wire 19 to the potential of a battery. The relay Nl is switched on in the circuit of battery 17, via wire 19, demggeschlos-ββηβηKontakt j, its winding to earth potential, sohliesat
009887/1817 -/-009887/1817 - / -
J.M.Trelut-J.B.M.Liot 5-1J.M.Trelut-J.B.M.Liot 5-1
seinen Kontakt hl und hält sieh in einem Stromkreis von Batteriepotential, über einen Widerstand 12o, den geschlossenen Kontakt nl, seine Wicklung nach Erdpotential. Wenn man andererseits davon ausgeht, dass das Relais Nl eingeschaltet ist, dann wird befohlen, es zurückzustellen. In diesem Fall wird an die Ader 19 an über den Schalter 18 Erdpotential angelegt, wodurch die Wicklung des Relais Nl kurzgeschlossen wird, worauf das Relais abfällt und seinen Kontakt nl öffnet, worauf es in der Ruhestellung verbleibt.keep his contact and see in a circuit of Battery potential, via a resistor 12o, the closed contact nl, its winding to earth potential. if on the other hand, if it is assumed that the relay Nl is switched on, then it is commanded to reset it. In In this case, earth potential is applied to wire 19 via switch 18, whereby the winding of the relay Nl is short-circuited, whereupon the relay drops out and opens its contact nl, whereupon it is in the rest position remains.
Die nachfolgende Tabelle zeigt den erregten oder nicht erregten Zustand einiger Schaltungen in Abhängigkeit vom Inhalt der Steuerinformation (t,r) und vom zugehörigen Relaisbit m im Speicher 5.The table below shows the energized or de-energized state of some circuits depending on the Content of the control information (t, r) and of the associated relay bit m in memory 5.
009887/1817009887/1817
J.M.Trelut-J.B.M.Liot 5-1J.M.Trelut-J.B.M.Liot 5-1
Eine betätigte Schaltung entspricht einem Signal am Ausgang und eine nicht betätigte Schaltung entspricht einem signalfeien Ausgang. Die Befehlsdecodierer 16 stellen die Mittel dar, die es ermöglichen , in Abhängigkeit von der Steuerinformation und dem zugehörigen Relaisbit entweder den Schalter 17 oder 18 zu betätigen. Wenn also die Steuerinformation den Wert 10 hat, wenn sie also der Einschaltkombination für eines oder mehrere Relais entspricht, und wenn das zugehörige Relaisbit m den Wert 1 hat, dann bdfitigt der zu diesem Relais gehörige Decodierer 16 den Schalter 17 und nicht den Schalter 18. In der obigen Bedeutungstabelle findet man in der entsprechenden Zeile die bestimmende Information 101, eine 1 für den Schalter 17 und eine 0 für den Schalter 18. Ein Ausführungsbeispiel für den Decodferer 16 wird später im Zusammenhang mit Fig.2 erläutert.An actuated circuit corresponds to a signal at the output and a circuit that is not activated corresponds to a signal-free output. The instruction decoders 16 provide the means which make it possible to operate either the switch 17 or 18 depending on the control information and the associated relay bit. So if the tax information has the value 10, so if it corresponds to the switch-on combination for one or more relays, and if the associated relay bit m has the value 1, then it must The decoder 16 belonging to this relay has the switch 17 and not the switch 18. In the table of meaning above one in the corresponding line the determining information 101, a 1 for the switch 17 and a 0 for the Switch 18. An exemplary embodiment for the decoder 16 will be explained later in connection with FIG.
Jeder Vergleicher 8 umfasst eine Vergleichsschaltung 21/ einen Verstärker 22 und einen Vergleichsdeeodierer 23, die zusammen einen Vergleich ermöglichen. Darüberhinaus umfasst jeder Vergleicher 8 eine UND-Schaltung 24 und einen Anzeigedecodierer 25· Die Ausgangszuständs der Decodierer 23 und 25 sind in obiger Bedeutungstabelle ebenfalls angegeben. Wenn man z.B. die Zeile betrachtet, in der die Steuerinformation 10 und das Relaisbit 1 ist, so kann man erkennen, dass der Ausgang des Decodierers 23 eine 1 weitergibt, die das Relaisbit darstellt, und die in der Vergleichsschaltung 21 mit dem Zustand des Relais verglichen werden muss, das im Normalfall eingeschaltet ist, im Beispiel gibt der Ausgang des Verstärkers 22 ebenfalls eine 1 ab. In diesem Pail gibt die Vergleichsschaltung 21 ein Ausgangszeichen 0 ab. Andererseits gibt der Ausgang des Decodierers 25 ebenfalls ein Zeichen 1 ab, es^wird also das Vergleichsergebnis, das Ausgangszeichen der Vergleichsschaltung 21 muss hier betrachtet werden, bestätigt. Wenn man jetzt jedoch die Steuerinformation 10 mit dem Relaisbit 0 betrachtet, dann erscheintEach comparator 8 comprises a comparison circuit 21 / an amplifier 22 and a comparison decoder 23, the together enable a comparison. In addition, each comparator 8 comprises an AND circuit 24 and a display decoder 25 · The output states of the decoders 23 and 25 are also given in the table of meanings above. For example, if you look at the line in which the control information 10 and the relay bit is 1, it can be seen that the output of the decoder 23 passes a 1, which represents the relay bit, and which must be compared in the comparison circuit 21 with the state of the relay that is normally switched on, in the example the output of amplifier 22 also outputs a 1. In this pail the comparison circuit 21 outputs an output character 0. On the other hand, the output of the decoder 25 is also a character 1, so it ^ becomes the result of the comparison, the Output characters of the comparison circuit 21 must be considered here, confirmed. But if you now have the tax information 10 viewed with relay bit 0, then appears
/ 009887/1817 / 009887/1817
ORIGINALINSPECTEDORIGINALINSPECTED
J.M. Trelut - J^B.M» Liot 5-1J.M. Trelut- J ^ B.M »Liot 5-1
am Ausgang des Decodierer® 23 ein Zeichen Null, jedoch erscheint am Ausgang 25 ebenfalls das Zeichen NuIl5 das besagt · also, dass der Vergleich des Zustands des Relais und des Relaisbit nicht in Betracht gezogen zu werden braucht 3 da die Steuerinformation 10 der Belalseinsehalttanbination entspricht, während das entsprechende Relaisbit anzeigt * dass der Zustand dieses Relais nieht zu verändern ist.At the output of the Decoder® 23 a zero character appears, but the NuIl 5 character also appears at the output 25, which means that the comparison of the status of the relay and the relay bit does not need to be taken into account 3 since the control information 10 corresponds to the Belalseinehalttanbination , while the corresponding relay bit indicates * that the state of this relay cannot be changed.
Die Ausgänge der Vergleichssehaltungen 21 sind mit der He=. gistersehaltung 26 verbunden* die die Zustände der Ausgänge der Vergleichssshaltungen 21 in den Speicher 5 einschreibt, wenn die Steuerinform&tion den Wert 00 hat» Die Begisterschaltung 26 umfasst einen Decodierer 27 und eine Gruppe von UND-Schaltungen 28» Es gibt so viele UND-Schaltungen 28, wie Ausgänge von Vergleichsschaltungen 21 vorhanden sind* also so viele UND-Schaltungen,, wie Heiais in einem Verbindungssatz angeordnet sind» Der Zustand des Ausgangs des Decodierer^ 27 ist ebenfalls in der obigen Bedeutungstabelle aufgeführt.The outputs of the comparison circuits 21 are with the He =. register storage 26 connected * which the states of the outputs which writes comparison attitudes 21 into the memory 5 when the control information has the value 00 »The fan circuit 26 comprises a decoder 27 and a group of AND circuits 28 »There are so many AND circuits 28, as there are outputs from comparison circuits 21 * that is, as many AND circuits, like Heiais in a connection set are arranged »The state of the output of the decoder ^ 27 is also listed in the table of meanings above.
Die Prüfschaltung 11 ist eine herkömmliche' Quersummenschaltung, mit deren Hilfe die Bit zunächst paarweise addiert werden, sodann die Ergebnisse der Addition wieder paarweise addiert werden,usw« Schliesslieh wird das Ergebnis mit dem Quersummenbit in der Weise zusammengezählt, dass bei richtiger Quersumme der Naohrieht das Ausgangszeichen der Prüfschaltung 11 den Wert 0 hat, während es bei falscher Quersumme den Wert 1 hat. Die Additionen in der Prüfschaltung 11 bewirken selbstverständlich keine Überträge und die einzelnen Addiersehaltungen- bestehen aus Exklusiv-ODER-Sehaltungen„The test circuit 11 is a conventional 'checksum circuit, with the help of which the bits are first added in pairs, then the results of the addition are added in pairs again, etc. « Finally, the result is with the checksum bit added up in such a way that if the cross sum of the next is correct, the output character of the test circuit 11 has the value 0 has, while if the checksum is wrong it has the value 1. Of course, the additions in the test circuit 11 have no effect Carry-overs and the individual adding positions consist of exclusive-OR positions "
Die Fehlersehaltung 12 spricht in, x-jenn entweder die Quersummenprtifschaltung 11 ©in Ausgangszeichen 1 oder wenn die ©DER» Schaltung 9 ein Ausgang-sseiehen 1 liefert,, die die Ausgang© der VergleiGher 8 zusammenfasst- Ausserdem spricht die Fehlersehaltung 12 an* wenn die Schaltung 29 betätigt 1st ο Die Schel The error management 12 speaks in, x-jenn either the checksum check circuit 11 © in output character 1 or if the © DER »circuit 9 provides an output 1, which supplies the output © the comparator 8 summarizes- In addition, the error management 12 addresses * if the circuit 29 is actuated ο the Schel
J.M. Trelut - J.B.M. Liot 5-1J.M. Trelut - J.B.M. Liot 5-1
tung 29 1st entsprechend aufgebaut wie die Schaltung 27 und ihr Ausgang weist die Zustände auf, die in der obigen Bedeutungstabelle aufgeführt sind. Der Ausgang der Fehlerschaltung 12 ist mit der ZeItgebersehaltung 10 verbunden und hält die Funktion des Zeitgebers 10 an, wenn der Ausgang der Fehlerschaltung 12 erregt ist. Ausserdem wird der Ausgang der Fehlerschaltung 12 dem Rechner 3 zugeführt; letzterer ermittelt mit hier nicht näher erläuterten, dem Fachmann geläufigen Mitteln den Fehlerzustand der Fehlerschaltung 12, also den Fehlerzustand des Verteilers 1 und veranlasst die Übertragung der im Speicher 5 enthaltenen Daten sowie der Ausgangsdaten der Prüfschaltung 11 und der ODER-Schaltung 9 zum Rechner.device 29 is constructed in the same way as circuit 27 and its output has the states in the table of meaning above are listed. The output of the error circuit 12 is connected to the timer 10 and holds the function of the timer 10 when the output of the error circuit 12 is energized. In addition, the output of the fault circuit 12 fed to the computer 3; the latter is determined using means that are not explained in more detail here and are familiar to the person skilled in the art the error state of the error circuit 12, that is to say the error state of distributor 1 and initiates the transmission of the im Memory 5 contained data and the output data of the test circuit 11 and the OR circuit 9 to the computer.
Zu diesem Zweck 1st eine Sendeschaltung 13 vorgesehen, deren Eingänge mit den Ausgängen des Speichers 5 sowie mit den Ausgängen der Prüfschaltung 11 und der ODER-Schaltung 9 verbunden sind. Diese Sendeschaltung kann z.B. aus einer Gruppe von UND-Schaltungen bestehen, deren erste Eingänge In der eben beschriebenen Weise angeschlossen sind, während deren zweite Eingänge vom Rechner gesteuert werden.For this purpose, a transmission circuit 13 is provided, whose Inputs are connected to the outputs of the memory 5 and to the outputs of the test circuit 11 and the OR circuit 9 are. This transmission circuit can consist, for example, of a group of AND circuits, the first inputs of which are in the form just described Way are connected while their second inputs controlled by the computer.
Bevor die Funktionsabläufe beschrieben werden, soll noch kurz der Zeitgeber 10 beschrieben werden. Der Zeitgeber 10 umfasst einen Taktgeber, der unmittelbar dann zu laufen beginnt, wenn der Verteiler von einem Rechner belegt wurde, um die Relaissteuerung in einem Verbindungssatz durchzuführen. Hierbei wird der Eingang D erregt und der Taktgeber beginnt einen Zyklus mit fünf aufeinander folgenden Zeitintervallen. Im ersten Zeitintervall tQ werden die Daten des Speichere 5 über eine Gruppe von Torschaltungen 30 zur Queraummenprüfschaltung 11 übertragen. Diese Torsehaltungen sind UND-Schaltungen, deren einer Eingang jeweils mit dem Ausgang 1 einer Kippstufe im Speicher 5 verbunden ist, und deren anderer Eingang mit dem erwähnten Ausgang tQ des Zeitgebers 10 verbunden ist, der also während des Zeitintervalls tQ markiert ist. Das zweite Zeitintervall t« gehört derBefore the functional sequences are described, the timer 10 should be briefly described. The timer 10 comprises a clock that begins to run immediately when the distributor has been occupied by a computer in order to carry out the relay control in a connection set. Input D is energized and the clock starts a cycle with five consecutive time intervals. In the first time interval t Q , the data in the memory 5 are transmitted to the cross-space checking circuit 11 via a group of gate circuits 30. These gate circuits are AND circuits, one input of which is connected to the output 1 of a flip-flop in the memory 5, and the other input of which is connected to the mentioned output t Q of the timer 10, which is thus marked during the time interval t Q. The second time interval t «belongs to the
009887/1817 "/"009887/1817 "/"
J.M. Trelut - J.B.H. Liot 5-1J.M. Trelut - J.B.H. Liot 5-1
Auswahl und der Betätigung des Relais Js das den zu steuernden Verbindungssatz bestiiant. In Zeitintervall t2 erfolgt die tatigciiliche Ansteuerung der Verbindungssatzrelais, in diesem Augenblick werden die Decodierer 16 erregt und wählen die Schalter 17 oder 18 aus. Das Zeitintervall t, entspricht der Ver-Selection and actuation of the relay J s that determine the connection set to be controlled. The connection set relays are activated in time interval t 2 , at this moment the decoders 16 are energized and the switches 17 or 18 are selected. The time interval t corresponds to the
gleichszeit. Während dieses Zeitintervalls werden die Decodierer 25, 25 und ggf. 26 und 29 erregt. Im Zeitintervall t^ ist es möglich, alle Kippstufen zurückzustellen, also alle Speicher des Verteilers, insbesondere den Speicher 5 und die Speioherkippstufen in den Decodierern 14 und 15. Schliesslich wird in einem sehr kurzen Zeitintervall t,- der Zeitgeber über eine ODER-Schalter 31 und seinen Nullstelleingang zurückgestellt. Im Hinblick auf die Möglichkeit, dass Fehler·auftreten und das Programm des Zeitgebers 10 unterbrochen werden muss, ist ein zweiter Eingang der ODER-Schaltung 31 mit dem Rechner 3 verbunden.at the same time. During this time interval the decoders 25, 25 and possibly 26 and 29 are energized. In the time interval t ^ it is possible to reset all flip-flops, i.e. all memories of the distributor, in particular the memory 5 and the memory flip-flops in the decoders 14 and 15 and reset its zero input. A second input of the OR circuit 31 is connected to the computer 3 with a view to the possibility of errors occurring and the program of the timer 10 having to be interrupted.
Der Verteiler 1 hat folgende Arbeitsweises Zunächst wählt der Rechner 3 denjenigen Verteiler aus, der für die Steuerung des Verbindungssatzes vorgesehen ist, den der Rechner steuern will. Sobald der Verteiler 1 ausgewählt wurde, die entsprechenden Mittel hierzu im Rechner werden nicht in der vorliegenden Beschreibung näher erläutert, gibt der Rechner eine vollständige Information auf das Leitungsbündel "4 und zum Speicher 5* gleichzeitig gibt des0 Rechner 3 eizi Zeichen auf die Ader D, das den Zeitgeber 10 anetöest. Mährend des Zeltintervalls tn werden die Ausgänge des Speiehers 5 über das Leitungsfoündel 32 wndl öl© geöffneten Törsehaltungen 30 rait äep Pi»tifs@h&Itimg 11 verbunden«, Es gibt dann zwei Mögliohktlten5 wenn die Que^SOTisn© a<sr zu sp©ieh©rnden Information richtig ist, dam gibt ö©f ausgang 33 ö®f Prüfsohaltung 11 ein Seichen Mull ab und ö©f> Z©itg@te3? 10 kmm auf dme zweit® Z@it~ iiiteFTOll t« Wiis©lialt@ao \1®nn al® %άθ^β^μμ® falseh ist, äosm gehaltet ü®t Ausgang 33 Qöf ös® g@i©Sh@n 1 um-, dieses uirö ö@3? Pehle^sehaltung I1S. giagefi&ft B ö@F@m Äasehliasgä 35 efeea 1 üte©s* &<&n ©atspF©@Sa@MQn FeMe^eiag^ag 35The distributor 1 operates as follows. First, the computer 3 selects the distributor that is provided for controlling the connection set that the computer wants to control. Once the distributor 1 is selected, the appropriate means to this end in the computer will not be explained in more detail in the present description, the computer gives a complete information on the bundle of lines "4 and the memory 5 * the same time are the 0 calculator 3 Eizi mark on the wire D , which anetoes the timer 10. During the time interval t n , the outputs of the storage device 5 are connected via the line bundle 32 wndl oil © opened gate circuits 30 rait äep Pi "tifs @ h & Itimg 11", there are then two possibilities 5 when the queue SOTisn © a <sr's right to sp © ieh © rnden information dam is ö © f output 33 ö®f Prüfsohaltung 11 a piss Mull, and ö © f> Z © itg @ te3? 10 kmm on dme zweit® Z @ it ~ iiiteFTOll t «Wiis © lialt @ ao \ 1®nn al®% άθ ^ β ^ μμ® is falseh, äosm held ü®t output 33 Qöf ös® g @ i © Sh @ n 1 um-, this uirö ö @ 3? Pehle ^ sehaltung I 1 S. giagefi & ft B ö @ F @ m Äasehliasgä 35 efeea 1 üte © s * &<& n © atspF © @ Sa @ MQn FeMe ^ eiag ^ ag 35
J.M. Trelut - J.B.M. Liot 5-1J.M. Trelut - J.B.M. Liot 5-1
den Taktgeber in entsprechender Stellung anhält. Äusserdem · verursacht der Ausgang J4 mit einem Zeichen 1 die Übertragung einer Spannung auf der Ader F. Während seines Arbeitszyklus stellt der Rechner diese Spannung auf der Ader F fest und veranlasst dann den Vorgang der Rückübertragung der im Speicher enthaltenen Daten zum Rechner.stops the clock in the appropriate position. Also · the output J4 causes the transmission with a character 1 a voltage on wire F. During its working cycle If the computer detects this voltage on wire F and then initiates the process of retransmission of the in the memory contained data about the computer.
Es wird Jetzt angenommen, dass die Quersumme richtig ist» Im Zeitintervall tj werden die in den Kippstufen X1, X2, x, gespeicherten Bit zu den bistabilen Kippstufen 36 des Deeodierers 14 und die in den Kippstufen J1 » y2, y, gespeicherten Bit zu den entsprechenden bistabilen Kippstufen 37 des Decodierers 15 übertragen. Betrachtet man einen Fall, in.dem die Kippstufen X1 x«, x, die Information Oll enthalten, dann führt der Decodierer 14 dem in Fig. 1 dargestellten vierten Ausgang von links ein Erdpotential zu. Wenn die Kippstufen x,, Xg, χ., eine Information 100 enthalten, dann wird wie in der Fig. 1 dargestellt, dem fünften Ausgang des Decodierers 15 ein Batteriepotential zugeführt. Das diesen beiden Koordinaten 4 und 5 entsprechende Relais J wird erregt. Das Relais J schliesst daraufhin seine Kontakte J1 bis jg, wobei der Verteiler 1 mit dem ausgewählten Verbindungssatz 2 verbunden wird. Die Vielfaehzeiehen 38 zeigen an, dass der Verteiler mit verschiedenen Verbindungssätzen verbunden werden kann. Im dargestellten Beispiel beträgt die Anzahl der Verbindungssätze 64.It is now assumed that the checksum is correct »In the time interval tj, the bits stored in the flip-flops X 1 , X 2 , x, become the bistable flip-flops 36 of the decoder 14 and those in the flip-flops J 1 » y 2 , y, Stored bits are transmitted to the corresponding bistable flip-flops 37 of the decoder 15. If one considers a case in which the flip-flops X 1 x, x contain the information Oll, then the decoder 14 feeds a ground potential to the fourth output shown in FIG. 1 from the left. If the flip-flops x 1, Xg, χ., Contain information 100, then, as shown in FIG. 1, a battery potential is fed to the fifth output of the decoder 15. The relay J corresponding to these two coordinates 4 and 5 is energized. The relay J then closes its contacts J 1 to jg, the distributor 1 being connected to the selected connection set 2. The multiple symbols 38 indicate that the manifold can be connected to different connection sets. In the example shown, the number of connection sets is 64.
Im Zeitintervall tg werden die Ausgangszeichen vom Speicher über die Leitungsbündel 39 und 39a den Decodierera l6 zugeführt und in letzteren ausgewertet. In entsprechender Welse werden die Ausgänge t und r über Leitungsbündel 40 und 40a in den Decodierern 16 ausgewertet. Entsprechend der obigen Beschreibung und gemäss den Angaben der Bedeutungstabelle wird entweder der Schalter 17 oder der Schalter 18 erregt, wenn nicht beide im Ruhezustand verbleiben. Wenn z.B. dieIn the time interval tg the output characters are saved from the memory supplied to the decoder 16 via the trunk groups 39 and 39a and evaluated in the latter. In corresponding catfish the outputs t and r via trunk groups 40 and 40a evaluated in the decoders 16. According to the description above and according to the information in the table of meanings either switch 17 or switch 18 is energized unless both remain idle. For example, if the
009887/1817009887/1817
J.Mo Trelut - J=BoEi1, Liot 5-1J. Mo Trelut - J = BoEi 1 , Liot 5-1
Zeichen trrn äen ¥e-r-t 111 haben, dann schaltet der Schalter 17 ein Batteriepotential an die Ader 19, und dadurch wird das Relais N, des Verbindungssatzes 2 erregt«,Mark trrn ert AEEN have ¥ 111, the switch 17 switches a battery potential to the wire 19, and thereby the relay N, the connection set 2 energized "
Während dies Zeitinterfalle t- werden die Ausgänge der Zellen Bi1 Ms mg in den D©eoöi©rern 23 über die Leitungen 39 und 39b erregt. Entsprechend xferden öle Ausgänge t und s? in den Decodierer^. 23 über die Leitungen 40 und 40b erregt= Der Ausgang' eines Decodieren 23 führt dann ein Zeichen entsprechend der Bedeutimgstabell©= Gleichseitig hat der Verstärker 22, der ein Mess verstärker ist und in Zusammenhang mit Pig«. 3 erläutert '«fiird* das Potential auf der Ader 19 gemessen= Es ist zu beaenten., dass im Zeitintervall t^ die Schalter-1? und 18 sieh bereits wieder im Huliestellung befinden, so dass die Adern 19 von den Spannungssohaltern I7 und 18 wieder stromlos sind= Je nachdem j, ob öas Relais M1 angezogen oder abgefallen ist, führt die Ader 19 negatives Potential ©der ist geerdet= Der Verstärker 22 führt ein Ausg&ngszeiehsn 0s wenn die Ader 19 geerdet ist, und führt ein Äusgangszeichen 1, wenn das Potential eier Ader 19 negativ ist» In der Schaltung 21 werden die binären Ausgangszeichen des Verstärkere 22 und des Vergleichsdeeodierers 23 2,B0 addiert= Wenn beide Zeichen den Wert 0 haben, dann ist der Ausgang der Vergleichsschaltung 21 ebenfalls 0, wenn beide Zeichen den Wert 1 haben, dann ist der Wert des Aus= gangszeichens der Vergleichsschaltung 21 ebenfalls O3 wenn jedoch eines der beiden Zeichen 0 ist, während das andere den Wert 1 hat-, dann seigt die Vergleichsschaltung 21 ä©n Äusgangswert Io Di© Vergleichssehaitung 21 kann also als eseklusive ODIR= Schaltung ausgebildet s@in„ Im gleichen Zeitintervall t-* werden die Äuggsngsseichen des Speiehers 5 über das Leitungsbünd®! 39® lsi /inseig®aeo©ai©r©r 25 erregt, während über öie Leitungs= feiliiöel 1S-O und ^Os die lusgangezeiehen r und t in d@r gleichen De<ssöi©rselialtiiing 25 uirkssaa w©rö@no Di© Äusgangszeichen des linseigeoeeooi©!0©!5® 25 ©ntspr@©h©n d©n@n in ©biger Bsdeutunge= ta'sell® linel bouirkan, öass di© Dat©n ¥om Ausgang ^l der Ver-During this time interval t-, the outputs of the cells Bi 1 Ms mg in the diaphragms 23 are excited via the lines 39 and 39b. Corresponding to xferden oils outputs t and s? into the decoder ^. 23 excited via the lines 40 and 40b = the output of a decoder 23 then carries a character according to the table of meaning © = the amplifier 22, which is a measuring amplifier and in connection with Pig, has “on the same side. 3 explains that the potential on wire 19 is measured = it must be ensured that the switch-1? and 18 are already in the Hule position again, so that the wires 19 from the voltage sockets I7 and 18 are de-energized again = Depending on whether the relay M 1 is pulled in or out, the wire 19 carries a negative potential © which is grounded = The amplifier 22 performs a Ausg & ngszeiehsn 0 s when the core is grounded 19, and performs a Äusgangszeichen 1 when the potential ovarian artery 19 is negative "In the circuit 21, the binary output signal of the Verstärkere 22 and the Vergleichsdeeodierers 23 2, adds B 0 = If both characters have the value 0, then the output of the comparison circuit 21 is also 0, if both characters have the value 1, then the value of the output character of the comparison circuit 21 is also O 3, but if one of the two characters is 0, while the other has the value 1 - then the comparison circuit 21 shows - © n output value Io Di © comparison line 21 can thus be designed as an exclusive ODIR = circuit s @ in "In the same time interval t- * are the eyes of the Speieher 5 over the line bundle! 39® lsi / inseig®aeo © ai © r © r 25, while over the line = feiliiöel 1 SO and ^ Os the lusgangeze r and t in the same De <ssöi © rselialtiiing 25 uirkssaa w © rö @ no Di © Exit sign of the linseigeoeeooi ©! 0 ©! 5 ® 25 © ntspr @ © h © nd © n @ n in © biger Bsdeutunge = ta'sell® linel bouirkan, öass di © Dat © n ¥ om exit ^ l der ver
Sl über üt® UMD=Selialtung 24 weitorgelangenSl about üt® UMD = Selialtung 24 weitorgelangen
1Ι1Ι
J.M. Trelut - J.B.M. Liot 5-1J.M. Trelut - J.B.M. Liot 5-1
oder nicht. Die Ausgänge 42 der acht UND-Schaltungen 24 sind mit den Eingängen der ODER-Schaltung 9 verbunden. Wenn bei Durchführung des Vergleichs kein Unterschied auftritt zwischen dem Zustand der Relais und den Steuerbit, dann erscheint am Ausgang der ODER-Schaltung 9 das Zeichen Oj wenn dagegen irgendein Unterschied auftritt, dann erscheint am Ausgang 45 der ODER-Schaltung 9 das Zeichen 1. Der Ausgang 43 ist mit der Pehlersohaltung 12 verbunden und steuert deren Ausgänge und 35· Ausserdem ist der Ausgang 43 mit dem Eingang 44 der Registerschaltung 13 verbunden. Wenn irgendein Unterschied aufgetreten ist, wird der Zeitgeber 10 in der Zeitstellung t, angehalten. Der weitere Vorgang ist der gleiche wie dann, wenn ein Quersummenfehler aufgetreten ist, es wird also eine Spannung an die Ader F angelegt. or not. The outputs 42 of the eight AND circuits 24 are connected to the inputs of the OR circuit 9. If at Carrying out the comparison, there is no difference between the state of the relay and the control bit, then appears on Output of the OR circuit 9 the character Oj if, on the other hand, any If the difference occurs, the character 1 appears at the output 45 of the OR circuit 9. The output 43 is with the Pehlersohaltung 12 connected and controls their outputs and 35 · In addition, the output 43 is connected to the input 44 of the Register circuit 13 connected. If any difference has occurred, the timer 10 is stopped at time t 1. The rest of the process is the same as when a checksum error has occurred, so a voltage is applied to wire F.
Wenn die Steuerinformation den Wert 00 hat, dann findet der eigentliche Vergleich nicht statt, wie es in der Bedeutungstabelle dargestellt ist. Jedoch erlaubt es die Registrierschaltung 26, die Ausgangszeichen der Vergleichsschaltungen über die Adern 45 im Speicher 5 einzuschreiben. Im einzelnen wird die Schaltung 27 über die Leitungen 40, 40c und 40d von den Ausgangszeichen der Zellen t, r erregt und ihre Ausgangszeichen öffnen die Torschaltungen 28. Die Kippstüfen m, bis mg nehmen eine Stellung ein, die de« Zustand der Relais im Verbindungssatz 2 entspricht. Schliesslich ist einzusehen, dass der Zustand dieser Relais durch die Zustände der Ausgänge 41 der Vergleichsschaltungen 21 wiedergegeben wird. Wenn z.B. das Relais N, sich im Ruhezustand befindet, dann erscheint der Wert am Ausgang des Verstärkers 22. Da alle Ausgänge 23 den Wert haben, erscheint ein Ausgangszeichen 0 an der Vergleichsschaltung 21. Wenn jedoch Si.iB. das Relais Ng eingeschaltet wird, dann führt der Ausgang des Verstärkere 22 das Zeichen 1, und da der Auegang des Vergleichedeoodierers 23 trotzdem den Wert 0 hat, erscheint ans Ausgang der Vergleichsschaltung 21 für das Relais Ng das Zeichen 1.If the control information has the value 00, the actual comparison does not take place, as shown in the meaning table. However, the registration circuit allows it 26 to write the output characters of the comparison circuits via the wires 45 in the memory 5. In detail the circuit 27 is via lines 40, 40c and 40d of the output characters of cells t, r energized and their output characters open the gate circuits 28. The Kippstüfen m to mg take up a position, the state of the relays in the connection set 2 corresponds. Finally, it can be seen that the state of these relays is determined by the states of the outputs 41 the comparison circuits 21 is reproduced. For example, if that Relay N, is in the idle state, then the value appears at the output of the amplifier 22. Since all outputs 23 the value have an output character 0 appears on the comparison circuit 21. However, if Si.iB. the relay Ng is turned on, then the output of the amplifier 22 carries the character 1, and there the Output of the comparison editor 23 still has the value 0, appears at the output of the comparison circuit 21 for the relay Ng the sign 1.
■■■■-/-■■■■ - / -
009887/1817009887/1817
J.M. Trelut - J.B.M. Liot 5-1J.M. Trelut - J.B.M. Liot 5-1
Noch während des Zeitintervalls t-, wird der Ausgang derDuring the time interval t-, the output becomes the
3
Schaltung 29 erregt s so wie es in der Bedeutungstabelle
dargestallt ist,und ihr Ausgang 46 verursacht den Wert 1
am Ausgang 35 <3e^ Fehlerschaltung 12, die ihrerseits den
Zeitgeber 10 in der Stellung des Zeitintervalls t, anhält und eine Spannung auf die Ader P gibt. Ab diesem Zeitpunkt
stimmt der weitere Verlauf mit dem Vorgang üfoerein* der
beim Auftreten eines Quersuramenfehlers seinen Lauf nimmt.3
Circuit 29 excites s as shown in the table of meaning, and its output 46 causes the value 1 at output 35 <3e ^ error circuit 12, which in turn stops timer 10 in the position of time interval t and a voltage on wire P. gives. From this point in time, the further course of the process coincides with the process that takes its course when a cross suram error occurs.
Es soll jetzt angenommen werden, dass tatsächlich ein solcher Fehler aufgetreten,istο Der über die Ader F gewarnte Rechner verbindet sich über nicht dargestellte Mittel mit dem Verteiler 1 und sendet Über die Sammelleitung 4 und die Ader L ein Ablesezeichen zu den Torschaltungen der Sendeschaltung 13. Das Leitungsbündel 32 wird dann Über die Leitung 47 zur Sendeschaltung 13 und über das Leitungsbündel T zum Rechner verlän-. gert. Ausserdem werden die auf der mit dem Ausgang 33 der Prüfschaltung 11 verbundenen Ader 44 und auf der Ader 48 anstehenden Zeichen ebenfalls gelesen,, Eb gibt dann drei Möglichkeiten; Entweder ist ein Quersummenfehler aufgetreten, die Ader 48 trägt eine entsprechende Markierung und der Rechner weiss, dass die zu lim übertragenen Daten einen Quersummenfehler aufweisen, oder die Ader· 44 trügt eine .Markierung und der Rechner weiss, dass öle in d@r Steuerinformation angegebene Bedingung ftSr die Heiais nicht mit dem tatsächlichen Zustand der Relais ttfoereinstiissut, oder es stellt überhaupt kein Zeichen auf den Leitungen 48 oder 44- und u<bt> R@@hner weiss dann, dass der zn ihm iilbert^agon® Inhalt · dey Zellen H1 bis mg den tatsäetilielaen Zmatasiö derIt should now be assumed that such an error has actually occurred, o The computer warned via the wire F connects to the distributor 1 via means not shown and sends a reading mark to the gate circuits of the transmission circuit 13 via the bus line 4 and the wire L. The trunk group 32 is then extended via the line 47 to the transmission circuit 13 and via the trunk group T to the computer. gert. In addition, the line 44 connected to the output 33 of the test circuit 11 and the characters pending on the line 48 are also read, Eb then gives three options; Either a checksum error has occurred, wire 48 has a corresponding marking and the computer knows that the data transferred to lim have a checksum error, or wire 44 is deceptive and the computer knows that oils are specified in the control information Condition for the Heiais not with the actual state of the relay ttfoereinstiissut, or there is no sign at all on the lines 48 or 44- and u <bt> R @@ hner then knows that the contents of the cell H 1 to mg den tatsäetilielaen Zmatasiö the
Im Zeitintervall tu w®gu<Bn SI© Kippstufe ä@s Speichers 5 und die Kippstufen 36 wlü 37 siax=üeEqg©st©iltp and sehliesalich wird iiii Zeitintervall te <i©F Takfegobep <&θβ Zeitgebers 10 ebenfallsIn the time interval tu w®gu <Bn SI © flip-flop a @ s memory 5 and the flip-flops 36 wlü 37 siax = üeEqg © st © iltp and sehliesalich is iiii time interval te <i © F Takfegobep <& θβ timer 10 as well
1st SQlösfe^@5?iifeiadli©las dass ab d©ii Zeit»1st SQlösfe ^ @ 5? Iifeiadli © read that from d © ii time »
intep¥ail tc dte ^©PtQilQS3 1 fi8©! life ö»<ä ©ine neue 5 intep ¥ ail t c dte ^ © PtQilQS 3 1 fi 8 ©! life ö »<ä © ine new 5
bindung zn ©in@ß ¥apfelni!Mgisafeg feo^SafeQllQn kann* wenn er vombinding zn © in @ ß ¥ apfelni! Mgisafeg feo ^ SafeQllQn can * if he dated
009887/181?009887/181?
J.M. Trelut - J.B.M. Liot 5-1 'J.M. Trelut - J.B.M. Liot 5-1 '
Rechner 3 belegt wird. Es wird noch einmal darin erinnert, . dass in dem Fall, wenn der Zeitgeber 10 während des Zeitintervall t, oder t, angehalten wurde, der Rechner 5 den Zeitgeber 10 zurückstellt, nachdem er die ihm über die Sendeschaltung 13 übertragenen Daten '/erarbeitet hat.Computer 3 is occupied. It is remembered once again in. that in the case when the timer 10 during the time interval t, or t, has been stopped, the computer 5 den Timer 10 resets after it has been sent to it via the transmit circuit 13 transferred data '/.
Die Fig. 2 zeigt.in 'Elnzelheiten .eliisn Bef©hlsä@eodierer ' 16" und die beiden Spannungsseiialtöi'9 VJ msu 18 3 öle das Relais N„ des Verbindungssatsas 2--steuern.-'Fig. 2 shows in detail the control unit 16 "and the two voltage lines" 9 VJ msu 18 3 oils the relay N "of the connection set 2 - control.
In der Fig. 2 sind als Ausschnitt des Speichers 5'drei Spei» cherzellen dargestellt, die den Bit t, r und In1 entspreehen mögen. Jede Zelle umfasst eine Kippstufe 49, 50 bzw, 51 und eine Einsehreib-UND-Schaltung 52, 53 bzw. 54. Die Eingänge t* ν bzw. eb sind mit der Sammelleitung 4 (Fig.1) verbunden, während die zweiten Eingänge im Zeitintervall tQ erregt werden. Darüber hinaus ist in der Zelle Hi1 die Kippstufe 51 mit der Ader 45 verbunden, die die Registrierung des tatsächlichen Zustands des Relais in den Fällen ermöglicht, die in Zusammenhang mit Fig. 1 aufgezählt wurden. Im Zeitintervall th werden alle Kippstufen zurückgestellt.In FIG. 2, three memory cells are shown as a section of the memory 5 ', which may correspond to the bits t, r and In 1. Each cell comprises a flip-flop 49, 50 or, 51 and a Einsehreib-AND circuit 52, 53 or 54. The inputs t * ν and eb are connected to the bus 4 (FIG. 1), while the second inputs im Time interval t Q are excited. In addition, the flip-flop 51 is connected to the wire 45 in the cell Hi 1, which enables the actual status of the relay to be recorded in the cases which have been enumerated in connection with FIG. All flip-flops are reset in the time interval th.
Allgemein gesprochen, werden alle die Relais eingeschaltet oder in ihrem eingeschalteten Zustand gehalten, für die die entsprechende Zelle m im Speicher 5 eine 1 speichert, wenn die Kippstufe 49 (t) den Wert 1 speichertj alle Relais, deren zugehörige Kippstufe den Wert 0 speichert, werden zurückgestellt oder verbleiben in ihrem zurückgestellten Zustand, wenn die Kippstufe 50 (r) den Wert 1 speichert.Generally speaking, all of the relays are turned on or held in their switched-on state, for which the corresponding cell m stores a 1 in memory 5, if the flip-flop 49 (t) stores the value 1 all relays whose associated flip-flop saves the value 0, are reset or remain in their reset state when the flip-flop 50 (r) stores the value 1.
Wenn z.B. in den in Fig. 2 dargestellten Kippstufen des Speichers 5 die Information 101 gespeichert ist, wobei eine 1 in der Kippstufe 49, eine O in der Kippstufe 50 und eine 1 In der Kippstufe 51 erscheint, dann wird öas Relais N1 im Zeit-Intervall tg eingeschaltet.For example, if the information is stored 101 in the illustrated in Fig. 2 flip-flops of the memory 5, a 1 appears in the flip-flop 49, an O in the flip-flop 50 and a 1 in the flip-flop 51, then ÖAS relay N 1 is the time Interval tg switched on.
009887/1817009887/1817
"w~ 2029778 - " w ~ 2029778 -
J.M. Trelut - J.B.M. Liot 5-1 JM Trelut - JBM Liot 5-1
Im Zeitintervall fe«, ©rsoheint dann ©in© 1 über die Leitun-In the time interval fe «, © rsoheint then © in © 1 via the line
gen 4Ot s 59a imd t« an den drei Eingingen der UND-Schaltung und am Ausgang der Torschaltung 55 ©rseheint-dann ebenso wie über den Widerstand 57"an der Basis des Transistors 56 eine (Erdpotential)ο Da sieh der Emitter dieses Transistors auf positivem Potential befindet (z=B. + 5 V)swird der Transistor leitend und das positiv© Potential @rseh©int über den Widerstand 59 ®>n ö©i? Bagls d©i Transistors 58° Dann fliesst ein StiOii ifOBi positiven Potential -f-5 V asi Emitter des Transistors über dessen Kollektor s d©n Widerstand 59s die Basis d^s Transistors 58 und dessen Emitter susi negativen Potential der FernspreGiiv©rmitSl«ngs©nlage ο Des? leitende Transistor 58 Q^- ai'iSglielit ea^dem Relais M, ansuspr©©heno Di© Wicklung dieses Heiais ist auf d©r ©in@n Soit® g©©sM@t und @s korarat ein Strom in folgendem Kreis zustand©?'Erde s Wicklung des Relais N,* Kontakt j„, Ader 19S Schutzwiderstand 6i, Kollektor und Emitter des Transistors 58 und negatives Battöriepotentialo Das Relais H, hält sich dann über seinen Kontakt n,,"der übergen 40t s 59a imd t «at the three inputs of the AND circuit and at the output of the gate circuit 55 © rseheint-then as well as via the resistor 57" at the base of the transistor 56 a (earth potential) o The emitter of this transistor appears positive potential is (z = e.g. + 5 V) s the transistor becomes conductive and the positive © potential @ rseh © int via the resistor 59 ®> n ö © i? Bagls d © i transistor 58 ° Then a StiOii ifOBi positive flows potential -f 5 V asi emitter of the transistor via the collector s d © n resistor 59s the basis d ^ s transistor 58 and whose emitter Susi negative potential of the FernspreGiiv rmitSl © «© ngs nLocated ο Des conducting transistor 58 Q ^? - ai 'iSglielit ea ^ the relay M, ansuspr © © hen o Di © winding of this Heiais is on the © r © in @ n Soit® g © © s M @ t and @s korarat a current in the following circle state ©?' earth s winding of relay N, * contact j ", wire 19 S protective resistor 6i, collector and emitter of transistor 58 and negative battery potentialo relay H, h Then get older over his contact n "" over
ι 1ι 1
den Widerstand 20 zum negatiwsn Batteriepotential führt»the resistor 20 leads to the negative battery potential »
Es ist an dieser Stelle au bemerken, dass in dem Fall, wenn nur Relais gu ©rregen sind 9 das Zeichen 0 in der Kippstuf© 50» das die Rückstellung dei Relais bewirken würd©* keine Wirkung hats tatsächlich ergibt sieh im Fall der Information 101 an den Eingängen der Torschaltung βθ folgend® Situations Zeichen 0 von der Kippstuf© 50«, Z©iehen 0 von d@r Kippstufe 51 (Zeiehen 1 liber den Inserter βϊ ergibt das Zeichen 0) und Zeichen 1 im Zeitintervall tgP sorait erseheint kein Zeichen an d@s» Basis d©s Transistors 63.0 Wenn im gleichen Fall, also wenn ein Heiais iKL Qlnisiasehalten ist, di© Information den Ifeft 111 gehabt hätte, tarn ?ySre a&m gleiche Ergebnis heraus g©k©ie©iic An den drei lingäng@n d®r OTD=Süfeaitung 60 hätten folgend© Zeichen gelegons Ein w@n öqp Kippstuf© 50 g©li©f©r-= tee Z©i®ii©n I9 ©in &um üqm 2,®1®1ΐοη 3.. öex».Kippstufe 51 in·= Z©l©h@n 0 wom inwcB^tQ^ Sl wid ©in Zeiohen 1 ©nt=It should also be noted at this point that in the case when only relays are active 9 the character 0 in the toggle stage 50 »which would cause the relays to be reset has no effect, see in the case of information 101 at the inputs of the gate circuit βθ following situation sign 0 from the flip-flop 50 «, pull 0 from the flip-flop 51 (pull 1 over the inserter βϊ results in the sign 0) and sign 1 in the time interval tg P sorait does not appear Sign on the base of the transistor 63.0 If in the same case, that is, if a Heiais iKL Qlnisia is held, the information would have had the Ifeft 111, tarn? YSre a & m the same result will come out three lingäng @ nd®r OTD = Süfeaitung 60 would have the following © signs lieons Ein w @ n öqp Kippstuf © 50 g © li © f © r- = tee Z © i®ii © n I 9 © in & um üqm 2, ®1 ®1ΐοη 3 .. öex ». Tilting stage 51 in · = Z © l © h @ n 0 wom inwcB ^ tQ ^ Sl wid © in Zeiohen 1 © nt =
/1111/ 1111
J.M. Trelut - J.B.M. Liot 5-1J.M. Trelut - J.B.M. Liot 5-1
sprechend dem Zeitintervall t«* es wäre also ebenfalls der Basis dee Transistors 63 kein Zeichen zugeführt worden.speaking of the time interval t «* it would also be the Base of transistor 63 no character has been applied.
Wenn das eingeschaltete Relais N1 zurückzustellen wäre, dann würde die von den drei eben erwähnten Kippstufen gespeicherte Information den Wert 010 haben. Über die Leitungen 40re» 39aIf the switched-on relay N 1 were to be reset, then the information stored by the three flip-flops just mentioned would have the value 010. Via lines 40r e »39a
und t2 wurden folgende Zeichen an den drei Eingängen der UND-Schaltung 55 anstehen: 0, 1 und 1, und demzufolge würde kein Zeichen auf die Basis des Transistors 56 gelangen, während an den drei Eingängen der UND-Schaltung 60 folgende Zeichen lägen: 1 von der Kippstufe 50, 1 von der Kippstufe 51 (vom Inverter 6l umgekehrtes Zeichen 0) und 1 während des Zeitintervalls t2· Somit würde Erdpotential an der Basis des Transistors 63 anliegen und einen Strom von dessen Emitter zur UND-Schaltung 60 verursachen.and t 2 , the following characters would be present at the three inputs of the AND circuit 55: 0, 1 and 1, and consequently no character would reach the base of the transistor 56, while the following characters would be present at the three inputs of the AND circuit 60: 1 from flip-flop 50, 1 from flip-flop 51 ( inverted sign 0 by inverter 61 ) and 1 during the time interval t 2 .
Wenn der Transistor 63 auf diesem Wege leitend wird, dann erreicht das etwas positive Potential (z.B. + 5 V) vom Emitter dieses Transistors über die Zenerdiode 65 den Punkt 64. Das + 5-V-Potential stellt für das Relais N1 praktisch einen Kurzschluss dar, das Relais fällt daher ab und öffnet seinen Haltekontakt n...When transistor 63 becomes conductive in this way, the somewhat positive potential (eg + 5 V) from the emitter of this transistor reaches point 64 via Zener diode 65. The + 5 V potential practically represents a short circuit for relay N 1 represents, the relay therefore drops out and opens its holding contact n ...
Die Fig. 3zeigt Einzelheiten des Relaisvergleichers 8 nach Pig. 1, der als Vergleicher für den Zustand des Relais wirkt, nachdem die Befehlsinformation aus den Kippstufen des Speichers 5 ausgeführt wurde . PUr jede» zu steuernde Relais N umfasst diese Schaltung?Fig. 3 shows details of the relay comparator 8 according to Pig. 1, which acts as a comparator for the state of the relay after the command information from the flip-flops of the memory 5 was executed. For each »relay to be controlled N does this circuit include?
- einen Verstärker 22 mit zwei in Reihe geschalteten Transistoren 67 und 68, wobei die Basis des Transistors 67 über die Zenerdiode 69 und den Widerstand 70 mit der Ausgangsader 19 des Relaiadecodierers 7 verbunden ist* - An amplifier 22 with two series-connected transistors 67 and 68, the base of the transistor 67 is connected to the output wire 19 of the relay decoder 7 via the Zener diode 69 and the resistor 70 *
- eine Vergleichsschaltung 21 mit einer UND-Schaltung 71, deren einer Eingang mit dem Kollektor des Transistors 68 und deren anderer Eingang mit dem Auegang t, des Zeitgebers verbunden ist, und deren Auegang zu einer Exklusiv-ODER-Soh<ung 73 führt. Der Ausgang dieser Exklusiv-ODSR-Sohiil-- a comparison circuit 21 with an AND circuit 71, one input to the collector of transistor 68 and whose other input is connected to the output t, of the timer, and whose output is connected to an exclusive-OR circuit 73 leads. The outcome of this exclusive ODSR Sohiil
009887/1817 -/-009887/1817 - / -
J.M.Trelut - JoBoM. Liot 5-1J.M.Trelut - JoBoM. Liot 5-1
tung 73 führt über die Ader 41 zu einem Eingang der UND-Schaltungen 24a und 24b (in Fig. 1 sind diese beiden UND-Sehaltungen nur durch eine einzige UMD-Schaltung mit dem Bezugszeichen 24 dargestellt)!device 73 leads via wire 41 to an input of the AND circuits 24a and 24b (in Fig. 1 these are two AND-statements only through a single UMD circuit with the Reference number 24 shown)!
- einen Decodierer 2J mit einer ODER-Schaltung 74, deren Eingänge mit den Adern 40 tb und 40 rb verbunden sind, die ihrerseits über Leitungen 40 b und 40 mit den Zellen t und r des Speichers 5 verbunden sind. Der Ausgang der ODER-Schaltung 74 ist mit einem Eingang einer UND-Sehal-75 verbunden, deren anderer Eingang mit den Adern 39b und 39 der Zelle ml des Speichers 5 verbunden ist. Der Ausgang der UND-Schaltung 75 ist mit dem rechten Eingang der Exklusiv-ODER-Schaltung 73 der Vergleichsschaltung 21 verbunden; - A decoder 2J with an OR circuit 74, whose Inputs are connected to wires 40 tb and 40 rb, which in turn are connected to the cells via lines 40 b and 40 t and r of the memory 5 are connected. The output of the OR circuit 74 is connected to an input of an AND-Sehal-75 whose other input is connected to the wires 39b and 39 of the cell ml of the memory 5. The exit the AND circuit 75 is connected to the right input of the exclusive OR circuit 73 of the comparison circuit 21;
- ein Anzeigedecodierer 25 mit zwei UND-Schaltungen 76, 77 und einem Inverter 78. Ein Eingang der UND-Schaltung 76 ist mit der Ader 40 t verbunden, die über die Ader 40c zur Zelle t des Speichers 5 führt, der andere Eingang der UND-Schaltung 76 ist über die Ader 39c und die Leitung mit der Zelle ml des Speichers 5 verbunden;a display decoder 25 with two AND circuits 76,77 and an inverter 78. One input of AND circuit 76 is connected to wire 40 t, which is connected to wire 40c leads to cell t of memory 5, the other input of AND circuit 76 is via wire 39c and the line connected to the cell ml of the memory 5;
- ferner umfasst der Vergleicher 8 für jedes zu steuernde Relais N zwei UND-Schaltungen 24a und 24b, von denen jeweils ein Eingang über die Ader 4l mit dem Ausgang der Exklusiv-ODER-Schaltung 73 der Vergleichsschaltung 21 verbunden ist, der zweit© Eingang der UND-Schaltung 24a ist mit dem Ausgang der UND-Sehaltung 76 verbunden, der zweite Eingang d©r UMD-Sehaltung 24b ist mit den Ausgang der UMD-Sehaltung 77 verbunäengdi© Ausginge der UND-Schaltung®!! 24a URu 24b sind beid© über kdern 42a und 42b mit Eingang d©r OBEB-BetA&lfeung 9 verbunden.- Furthermore, the comparator 8 comprises two AND circuits 24a and 24b for each relay to be controlled N, of which one input is connected via the wire 4l to the output of the exclusive OR circuit 73 of the comparison circuit 21, the second © input of the AND circuit 24a is connected to the output of AND circuit 76, the second input of UMD circuit 24b is connected to the output of UMD circuit 77, output of AND circuit® !! 24a URu 24b are both connected to the input of the OBEB-BetA & lfeung 9 via cables 42a and 42b.
t man Jetzt noeh ©iraaal %n ü@m ©^sfcen Beispiel in Zusaaira@nSiaißg raifc Figo § ©g»läut@Pt wurden beit one now noeh © iraaal % n ü @ m © ^ sfcen example in Zusaaira @ nSiaißg raifc Figo § © g »ring @ Pt were at
J.M.Trelut - J.B.M. Liot 5-1J.M.Trelut - J.B.M. Liot 5-1
das Relais N1 einzuschalten war, so erkennt man, dass die drei Zellen t, r und m die Zeichen 101 speichern» Unter diesen Bedingungen wird bei geschlossenen! Kontakt η·| ein negatives Potential von angenähert -24 V äem Punkt 64 zu» geführt, da der Wicklungswiderstand des Relais.Nj im wesentlichen gleich dem Haltewiderstand 20 ist» Der Transistor 67 und die Zenerdlode 69 werden von diesem negativen Potential geöffnet, wodurch ein etwas positives Potential von +5 V dem Emitter des Transistors 67zugeführt wird. Das Potential von +5 V wird somit der Basis des Transistors 68 zugeführt, der dadurch leitend wird, wobei der» Strom von +5 V am Emitter des Transistors 67 Über den Kollektor dieses Transistors, über den Widerstand J2 und über Basis und Emitter des Transistors 68 nach Erde fliesst. Im Zeitintervall t, wird die UND-Schaltung 7I von einer 1 von der Leitung t-, und einer 1 vom Kollektor des Transistors 68 gespeist, somit wird im linken Eingang der Exklusiv-ODER-Schaltung 73 das Zeichen 1 zugeführt.If the relay N 1 was to be switched on, one can see that the three cells t, r and m store the characters 101 »Under these conditions, closed! Contact η · | a negative potential of approximately -24 V to the point 64, since the winding resistance of the relay.Nj is essentially equal to the holding resistance 20. The transistor 67 and the Zener diode 69 are opened by this negative potential, creating a somewhat positive potential of +5 V is fed to the emitter of transistor 67. The potential of +5 V is thus fed to the base of transistor 68, which becomes conductive as a result, the current of +5 V at the emitter of transistor 67 via the collector of this transistor, via resistor J2 and via the base and emitter of the transistor 68 flows to earth. In the time interval t, the AND circuit 7I is fed by a 1 from the line t- and a 1 from the collector of the transistor 68, so the character 1 is supplied to the left input of the exclusive OR circuit 73.
In dem vorausgesetzten Fall, bei dem das Relais N. einzuschalten ist, wird dem linken Eingang der ODER-Schaltung ein Zeichen 1 und dem rechten Eingang dieser ODER-Schaltung ein Zeichen"O (r) zugeführt, daher steht an dem mit dem linken Eingang der UND-Schaltung 75 verbundenen Ausgang der ODER-Schaltung 74 ein Zeichen 1. Der rechte Eingang der UND-Schaltung 75 erhält ein Zeichen 1 von der Kippstufe m^ über die Adern 39 und 39b und deshalbeleheint am Ausgang der UND-Schaltung 75 ein Zeichen le Me Sxklnsiv-ODER-Sehaltung hat in diesem Pail ein Zeichen 1 an ihrem linken und ein Ziehen 1 an ihrem rechten Eingang,, deshalb führt sie an ih-.rem Ausgang zu den UND-Schaltungen 24a und 24b ein Zeichen O,In the assumed case in which the relay N. is to be switched on, a character 1 is applied to the left input of the OR circuit and a character "O (r) is applied to the right input of this OR circuit, so the one with the left input is applied the aND circuit 75 connected to the output of the OR circuit 74 a sign 1. the right input of the aND circuit 75 receives a signal from the flip-flop 1 m ^ through the wires 39 and 39b and therefore e leheint at the output of the aND circuit 75 a sign l e Me Sxklnsiv OR Sehaltung has in this Pail a numeral 1 at its left and a dragging 1 at its right input ,, therefore it leads to ih-.rem output to the aND circuits 24a and 24b, a sign O ,
009887/1817009887/1817
J.M.Trelut » J.B.&So Llot 5-1JMTrelut »JB & So Llot 5-1
-Die UND-Schaltung" 76 hat in dem vorausgesetzten Fall ein Zeichen 1 von der Kippstufe t ü®e Sp©l©hers. 5 an ihrem linken Ejpgang und ein Zeichen 1 von άοτ> Kippstufe Hi1 an ihrem rechten Eingang (Mer 39©)» deshalb steht an dem mit dem rechten Eingang der UMD-SolialfeuBg 24a verbundenen Ausgang ein Zeichen lP wltasnfi an. öem silt aera Ausgang der Exklusiv-ODER-Schaltung 73-verbund@a©n linken Eingang ©in Zeichen 0 ansteht« Beetalb ©ree!i©int an dem über die Leitung 42a mit der ODER-Schaltung 9 verbunöenen Ausgang der UID-Schaltung 24a ein Zeichen O0 -The AND circuit "76 has in the assumed case a sign 1 from the flip-flop t ü®e Sp © l © hers. 5 at its left input and a sign 1 from άοτ> flip-flop Hi 1 at its right input (Mer 39 ©) » therefore there is a character l P wltasnfi at the output connected to the right input of the UMD-SolialfeuBg 24a. Öem silt aera output of the exclusive OR circuit 73-verbund @ a © n left input © is present in character 0« Beetalb © ree! I © int at the output of the UID circuit 24a connected to the OR circuit 9 via the line 42a, a character O 0
Andererseits erhält die UID-Schaltung 77 ©n ihrem linken Eingang (Kippstufe r des Speichers 5 über Ader 4Or) ein Zeichen 0 und an Ihren rechten Eingang ebenfalls ein Zei- ■' chen 0 (Zeichen 1 von der Zelle In1 wird vom Inverter 78 in ein Zeichen 0 umgewandelt), am Ausgang der UMB-Sehaltung 77 erscheint daher ein· Zeichen O0 Demzufolge erhält die UND-Schaltung 24b an ihrem linken Eingang ein Zeichen 0 vom Ausgang der Exklusiv-ODER-Schaltung 73 und an ihrem rechten Eingang ein Zeichen 0 vom Ausgang der UND-Schaltung 77» An dem über die Ader 42b mit einem der Eingänge der ODER-Schaltung 9 verbundenen Ausgang der'UND-Schaltung 24b erscheint daher ein Zeichen Oo Wenn, die ODER-Schaltung 9 weder von der Ader 24a noch von der Ader 24b ein Zeichen erhält, dann erhält die Fehleraehaltung 12 über die Ader 43 ebenfalls kein Zeichen.On the other hand receives the UID circuit 77 © n its left input (trigger stage r of the memory 5 over core 4or) a sign 0 and at their right input also a newspaper ■ 'chen 0 (character 1 of the cell 1, is from the inverter 78 converted into a character 0), at the output of the UMB-Sehaltung 77 a character O 0 appears. Accordingly, the AND circuit 24b receives a character 0 from the output of the exclusive OR circuit 73 at its left input and a character 0 at its right input Character 0 from the output of the AND circuit 77 »At the output of the AND circuit 24b connected via the wire 42b to one of the inputs of the OR circuit 9, a character Oo appears, if, the OR circuit 9 neither from the wire 24a still receives a character from the wire 24b, then the error management 12 also receives no character via the wire 43.
Wenn dagegen der gespeichert© Befehl (101) nicht durchgeführt wurdei dann befindet sieh das Heiais Bh im Zeitintervall t, des Yergleichs in Ruhestellung und am Punkt 64 liegtIf, on the other hand, the stored © command (101) has not been carried out, then the Heiais Bh is in the time interval t, of the comparison in the rest position and at point 64
Erdpotential1 unter diesen Bedingungen bleiben öl© Transistoren 67 und 68 gesperrt unö äa ©in Z©ieh©n O (tibQX3 Transistor 68) usnd ein Zeichen 1 (über die Leitung t,) an d©n Eingängen der UMD-Schaltung 71 ©nl©gtö ©rsoh©isit am Ausgang der UND-Schaltung 71 ein Zeichen O0-Ground potential1 under these conditions, oil © transistors 67 and 68 remain blocked unö äa © in Z © ieh © n O (tibQX 3 transistor 68) and a character 1 (via line t,) at the inputs of UMD circuit 71 © nl © gt ö © rsoh © isit at the output of the AND circuit 71 a character O 0 -
20287712028771
J.M.Trelut - J.B.M. Liot 5-IJ.M.Trelut - J.B.M. Liot 5-I
Wenn nun, wie oben angegeben, ein Zeichen 1 am Ausgang der UND-Schaltung 75 ansteht, dann führt die mit einem Zeichen 1 von der UND-Schaltung 75 und einem Zeichen O von der UND-Schaltung 71 angesteuerte Exklusiv-OBlR-Sclmltung 75 ein Ausgangszeichen 1. Die von einem Zeichen 1 von der Exklusiv-ODER-Schaltung 73 und einem Zeichen O von der UND-Schaltung 77 angesteuerte UND-Schaltung 24b gibt ein Ausgangszeichen O zur ODER-Schaltung 9, während die von einem Zeichen 1 der Exklusiv-ODER-Schaltung 73 und einem Zeichen 1 der UND-Schaltung 76 angesteuerte UND-Schaltung 24a ein Zeichen 1 zur ODER-Schaltung 9 weitergibt. Dieses Zeichen warnt die Fehlersehaltung 12, so wie es im Zusammenhang mit Fig. 1 bereits erläutert wurde.If now, as stated above, a character 1 at the output of the AND circuit 75 is present, then leads with a character 1 from the AND circuit 75 and a character O from the AND circuit 71 controlled exclusive OBlR connection 75 on Output character 1. That of a character 1 from the exclusive OR circuit 73 and a character O from the AND circuit 77 driven AND circuit 24b gives an output character O to the OR circuit 9, while that of a character 1 of the Exclusive OR circuit 73 and a character 1 of the AND circuit 76 controlled AND circuit 24a a character 1 to the OR circuit 9 passes on. This symbol warns the error attitude 12, as it was in connection with FIG. 1 has already been explained.
Die beiden oben beschriebenen Beispiele: Betätigung des Relais N1 und Ausführungsfehler sowie der Fall der Zurückstellung des Relais mit dem möglichen Fehler, dass der Befehl nicht ausgeführt wird, sind in der anschliessenden Tabelle aufgeführt. In dieser Tabelle sind die Zustände der Transistoren, der Kippstufen und der Vergleichstorschaltungen sowie die am Ausgang der UND-Schaltungen 24a und 24b anstehenden Zeichen in Abhängigkeit von den Befehlen und der Durchführung oder Nichtdurabführung der Befehle aufgeführt. The two examples described above: actuation of relay N 1 and execution error, as well as the case of the relay being reset with the possible error that the command is not executed, are listed in the table below. This table lists the states of the transistors, the multivibrators and the comparison gate circuits as well as the characters present at the output of the AND circuits 24a and 24b depending on the commands and the execution or non-execution of the commands.
V-009887/1817V-009887/1817
J.M.Trelut - J.B.M. Liot 5-1J.M.Trelut - J.B.M. Liot 5-1
r
mlt
r
m l
6867 "
68
0
11
0
1
0
11
0
1
1
0. 0
1
0
1
00
1
0
Leitungensign of
cables
74
75
75
76
24a
78
77
24b71
74
75
75
76
24a
78
77
24b
leitendconductive
conductive
gesperrtlocked
locked
gesperrtlocked
locked
leitendconductive
conductive
1
1
O
1
0
0
0
O
■*KS 1
1
1
O
1
0
0
0
O
■ * KS
1
1
1
1
I
0
0
00
1
1
1
1
I.
0
0
0
1
0
0
0
0
1
1
00
1
0
0
0
0
1
1
0
1
0
1
0
0
1
1
1 1
1
0
1
0
0
1
1
1
zeichen
der
Torschal
tungStarting
sign
the
Goal scarf
tion
Claims (1)
binäres Element (ml bis m.8) aufweist und der für jedes Bit einer für alle Schaltelemente gemeinsamen Steuerinformation ein zusätzliches binäres Element (t, r).aufweist, und daß den zu steuernden Schaltelementen individuell Befehlsdecodierer (7) und Vergleicher (8) zugeordnet sind, die jeweils aus der gemeinsamen Steuerinformation und dem Zustand des individuellen binären Elementes (z.B. binäres Element ml) den erwünschten Steuervorgang ermitteln (7) bzw. aus der gemeinsamen Steuerinformation (t, r) dem Zustand des individuellen binären Elementes (z.B. ml) und dem tatsächlichem '·-;_. :=a des zn
steuernden Schaltelementes (z.B. Nl) eine A1 "-/eichung vom Soll-Zustand ermitteln (8).Iy control distributor for the control of several switching elements of a peripheral unit by a computer, in particular the relays of a connection set of a computer-controlled telecommunications switching system, characterized in that a buffer {5) is arranged in the control distributor, which is a
binary element (ml to m.8) and which has an additional binary element (t, r) for each bit of control information common to all switching elements, and that the switching elements to be controlled are individually assigned command decoders (7) and comparators (8) which determine the desired control process from the common control information and the state of the individual binary element (eg binary element ml) (7) or from the common control information (t, r) the state of the individual binary element (eg ml) and the actual '· -; _. : = a of the zn
controlling switching element (eg Nl) determine an A 1 "calibration of the target state (8).
daß der Speicher (5) für den Fall mehrerer peripherer
Einheiten weitere binäre Elemente (xl bis y3) aufweist, die jeweils die zu steuernde Einheit kennzeichnen.2. Control distributor according to claim 1, characterized in that
that the memory (5) for the case of several peripheral
Units has further binary elements (xl to y3), each of which characterizes the unit to be controlled.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR6920698A FR2055839A5 (en) | 1969-06-20 | 1969-06-20 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2029775A1 true DE2029775A1 (en) | 1971-02-11 |
| DE2029775B2 DE2029775B2 (en) | 1973-09-27 |
| DE2029775C3 DE2029775C3 (en) | 1981-09-24 |
Family
ID=9036093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702029775 Expired DE2029775C3 (en) | 1969-06-20 | 1970-06-16 | Control distributor for controlling several switching elements of a peripheral unit |
Country Status (6)
| Country | Link |
|---|---|
| AU (1) | AU1657870A (en) |
| CH (1) | CH537682A (en) |
| DE (1) | DE2029775C3 (en) |
| ES (1) | ES380990A1 (en) |
| FR (1) | FR2055839A5 (en) |
| GB (1) | GB1275210A (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1042664B (en) * | 1956-12-08 | 1958-11-06 | Merk Ag Telefonbau Friedrich | Arrangement for storing a sequence of pulses |
| DE1166282B (en) * | 1961-04-25 | 1964-03-26 | Int Standard Electric Corp | Circuit arrangement for telephone exchanges with connection sets |
| DE1192271B (en) * | 1962-11-07 | 1965-05-06 | Int Standard Electric Corp | Circuit arrangement for telecommunications, in particular telephone exchanges with connection sets |
| DE1213008B (en) * | 1962-08-13 | 1966-03-24 | Siemens Ag | Circuit arrangement for querying termination circuits in switching systems |
| GB1072981A (en) * | 1963-07-16 | 1967-06-21 | Western Electric Co | Communications switching systems |
| DE1253324B (en) * | 1965-12-01 | 1967-11-02 | Standard Elektrik Lorenz Ag | Circuit arrangement for a number of functional units with central logic in telecommunications, in particular telephone switching systems |
| GB1100460A (en) * | 1965-06-30 | 1968-01-24 | Ericsson Telefon Ab L M | Circuit arrangement for indicating a switch position |
-
1969
- 1969-06-20 FR FR6920698A patent/FR2055839A5/fr not_active Expired
-
1970
- 1970-06-16 DE DE19702029775 patent/DE2029775C3/en not_active Expired
- 1970-06-19 AU AU16578/70A patent/AU1657870A/en not_active Expired
- 1970-06-19 CH CH932170A patent/CH537682A/en not_active IP Right Cessation
- 1970-06-19 GB GB2978970A patent/GB1275210A/en not_active Expired
- 1970-06-20 ES ES380990A patent/ES380990A1/en not_active Expired
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1042664B (en) * | 1956-12-08 | 1958-11-06 | Merk Ag Telefonbau Friedrich | Arrangement for storing a sequence of pulses |
| DE1166282B (en) * | 1961-04-25 | 1964-03-26 | Int Standard Electric Corp | Circuit arrangement for telephone exchanges with connection sets |
| DE1240136B (en) * | 1961-04-25 | 1967-05-11 | Int Standard Electric Corp | Circuit arrangement for telephone exchanges with connection sets |
| DE1213008B (en) * | 1962-08-13 | 1966-03-24 | Siemens Ag | Circuit arrangement for querying termination circuits in switching systems |
| DE1192271B (en) * | 1962-11-07 | 1965-05-06 | Int Standard Electric Corp | Circuit arrangement for telecommunications, in particular telephone exchanges with connection sets |
| GB1072981A (en) * | 1963-07-16 | 1967-06-21 | Western Electric Co | Communications switching systems |
| DE1295589B (en) * | 1963-07-16 | 1969-05-22 | Western Electric Co | Circuit arrangement for controlling coupling devices in telecommunications, in particular teleprinter and telephone switching systems |
| GB1100460A (en) * | 1965-06-30 | 1968-01-24 | Ericsson Telefon Ab L M | Circuit arrangement for indicating a switch position |
| DE1512034A1 (en) * | 1965-06-30 | 1969-04-03 | Ericsson Telefon Ab L M | Circuitry for indicating, in the form of a binary number, a position to which a crossbar switch is set in an automatic remote connection system controlled by electronic control devices |
| DE1253324B (en) * | 1965-12-01 | 1967-11-02 | Standard Elektrik Lorenz Ag | Circuit arrangement for a number of functional units with central logic in telecommunications, in particular telephone switching systems |
Non-Patent Citations (1)
| Title |
|---|
| DIN 44 300, März 1972, S. 2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CH537682A (en) | 1973-05-31 |
| FR2055839A5 (en) | 1971-05-14 |
| GB1275210A (en) | 1972-05-24 |
| ES380990A1 (en) | 1972-10-16 |
| AU1657870A (en) | 1971-12-29 |
| DE2029775B2 (en) | 1973-09-27 |
| DE2029775C3 (en) | 1981-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1524239A1 (en) | Method for localizing a fault in a system with at least two computing devices working in parallel | |
| EP0038947A2 (en) | Programmable logic array | |
| DE1279980B (en) | Data processing system consisting of several data processing units coupled to one another | |
| DE2010366A1 (en) | Method and device for electronic writing into an impedance memory intended only for reading | |
| DE1169528B (en) | Circuit arrangement for controlling the establishment of connections in connection networks of telecommunication systems, in particular telephone systems | |
| DE2424820B2 (en) | Device for searching a data store | |
| DE2331589A1 (en) | DATA PROCESSING ARRANGEMENT | |
| DE2400064A1 (en) | MEMORY CHECK ARRANGEMENT AND TERMINAL SYSTEM USING THIS IN A DATA PROCESSING SYSTEM | |
| EP0207255A1 (en) | Arrangement for operating and maintaining a telecommunication exchange, especially a telephone exchange | |
| DE2148956C3 (en) | Data transmission system | |
| DE3013070C2 (en) | Circuit arrangement for processing request signals brought in from several peripheral devices within a data processing device | |
| EP0141160A2 (en) | Circuit arrangement for recording memory cell addresses containing errors | |
| DE2932868A1 (en) | Data processor with central unit connected to peripherals - uses address storage enabling convenient peripheral interchange by use of switching stages each with memory address | |
| DE1437002A1 (en) | Multiple switching stage and associated control circuit | |
| DE2029775A1 (en) | Control distributor for the control of several switching elements of a peripheral unit | |
| DE1762205B2 (en) | CIRCUIT ARRANGEMENT FOR AN ELECTRONICALLY CONTROLLED SELF DIALING OFFICE | |
| DE4414597A1 (en) | Loading of program data in program-controlled communication systems for peripherals | |
| DE1499690C2 (en) | Storage location control arrangement | |
| DE1805623B2 (en) | Test device for automatic telephone exchanges with central electronic control by a computer | |
| DE2233164A1 (en) | CIRCUIT ARRANGEMENT FOR HIDING ANY SELECTABLE AREA OF A BIT SEQUENCE WHEN TRANSFERRED BETWEEN TWO REGISTERS | |
| DE2502920A1 (en) | CONTROL ARRANGEMENT FOR THE OPERATION OF A DATA TERMINAL DEVICE | |
| EP0880092B1 (en) | Program controlled device whose operating system is capable of being upgraded and the new version switched over to, without having to restart the device | |
| DE1424756B2 (en) | Circuit arrangement for the error-proof introduction or reintroduction of programs into the main memory of a data processing system | |
| DE1914575C3 (en) | Program-controlled data processing system, in particular for handling switching processes in a telephone exchange | |
| DE19752031C2 (en) | Method and circuit arrangement for the selective digital transmission of bit sequences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |