DE2021789B2

DE2021789B2 - Arrangement for the numerical display of multi-digit binary-coded decimal numbers

Info

Publication number: DE2021789B2
Application number: DE2021789A
Authority: DE
Inventors: Hiroshi Tottori Yamaguchi (Japan)
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd; Sanyo Consumer Electronics Co Ltd
Priority date: 1969-05-06
Filing date: 1970-05-04
Publication date: 1974-01-31
Also published as: US3646544A; DE2021789C3; DE2021789A1; GB1288452A

Description

werten »Null« in Anzcigestellen oberhalb der höchsten einen von Null verschiedenen Ziffernwert aufweisenden Stelle kennzeichnet sich gemäß der Erfindung dadurch, daß ein dem ersten Umlaufregister zugeordnetes, synchron mit demselben gesteuertes S zweites Umlaufregister von einer der Dezimalziffernstellenanzahl des ersten Umlaufregisters entsprechenden Bitstellenzahl vorgesehen ist und in demselben eine Bitkonfiguration zur Umwälzung gebracht wird, die die Bitwerte »0« bzw. »1« für aufeinanderfolgende Ziffemwerte der Information des ersten Umlaufregisters aufweist und der eine dieser Bitwerte den Ziffernwerten »Null« in den höheren Dezimalziffernstellen vor der ersten von »Null« verschiedenen Dezimalziffernstelle zugeordnet ist, während der andere Bitwert der höchsten von »Null« verschiedenen und den sich anschließenden niedrigeren Dezimalziffernstellen zugeordnet ist, und daß eine erste von der niedrigsten Bitstufe des zweiten Umlaufregisters ausgehende Aktivierungsleitunp. die Anschaltung des Decoders für die Wiedergabe ziffernmäßiger Zeichen sperrt bzw. öffnet und daß aus der in dem zweiten Umlaufregister umlaufenden Bitkonfiguration ein die niedrigste nicht maßgebliche Nullstelle charakterisierendes Steuersignal abgeleitet wird und dieses Steuersignal eine Torstufe zur Weiterleitung eines von einer Vorzeichenstufe erzeugten Vorzeichensignals an die Vorzeichenwiedergabeelemente der verschiedenen Anzeigestellen des Anzeigetableaus steuert.evaluate "zero" in display racks above the highest a digit different from zero is characterized according to the invention in that an S which is assigned to the first circulating register and controlled synchronously with the same second circulating register of a number corresponding to the number of decimal digits of the first circulating register Number of bit positions is provided and a bit configuration is brought into circulation in the same, the bit values "0" or "1" for consecutive Digit values of the information in the first circular register and one of these bit values has the digit values "zero" in the higher decimal digits is assigned before the first decimal digit position other than "zero", while the other bit value of the highest decimal digits other than "zero" and the following lower decimal digits is assigned, and that a first of the lowest bit level of the second circular register outgoing activation line the connection of the decoder for playback in numerical form Locks or opens characters and that from the bit configuration circulating in the second circulating register a control signal characterizing the lowest non-decisive zero point is derived and this control signal a gate stage for forwarding a sign signal generated by a sign stage to the sign display elements of the various display points of the display panel controls.

Eine bevorzugte Ausführungsform der Erfindung sieht vor, daß zur Anzeige der Dezimalziffern in den verschiedenen Stellen selektiv aktivierbare Balkenelemente mit einem Mittelbalken vorgesehen werden, der bei der Wiedergabe des Minusvorzeichens und bei der Wiedergabe gewisser Dezimalzahlen, beispielsweise der Zahlen 2, 3, 4, 5, 6, 8, 9, erregt wird, indem die Mittelbalkenelementc über eine ODER-Stufe angesteuert werden, deren eine Eingangsklemme über eine Aktivierungsleitung mit dem Deco- der und deren andere Eingangsklemme über eine zweite Aktivierungsleitung mit der Ausgangsklemme der Torstufe verbunden ist, die selbst von dem zweiten Umlaufregister und einer Vorzeichenbestimmungsstufe gesteuert wird.A preferred embodiment of the invention provides that to display the decimal digits in the bar elements with a central bar that can be selectively activated at various points are provided, when reproducing the minus sign and when reproducing certain decimal numbers, for example of the numbers 2, 3, 4, 5, 6, 8, 9, is excited by the middle bar elementc through an OR stage can be controlled, one input terminal of which is connected to the deco- the and its other input terminal via a second activation line to the output terminal the gate stage is connected, the itself of the second circulating register and a sign determination stage is controlled.

Der durch die Erfindung erzielte technische Fortschritt besteht darin, daß das Vorzeichen unmittelbar vor der wiederzugebenden Dezimalzahl auf dem Anzeigetableau erscheint, gleichgültig, wie viele Dezimalstellen die wiederzugebende Zahl umfaßt. Wenn 5-man dem Vorzeichen eine bestimmte Stelle auf dem Anzeigetableau zuordnet, beispielsweise vor der höchsten Ziffernstelle des Anzeigetableaus, so ergibt sich in den meisten Fällen eine Lücke zwischen dem angezeigten Vorzeichen und dem Beginn der wiederzugebenden Dezimalzahl, und dadurch wird die Konzentration der das Anzeigetableau beobachtenden Person abgelenkt.The technical progress achieved by the invention consists in that the sign immediately before the decimal number to be displayed on the display panel appears regardless of how many decimal places there are in the number to be displayed. If 5-man assigns a certain position on the display panel to the sign, for example in front of the highest digit of the display panel, in most cases there is a gap between the displayed sign and the beginning of the decimal number to be displayed, and thereby the concentration distracted the person observing the display panel.

Ein bereits früher von der Schutzrechtsinhaberin gemachter Vorschlag sieht vor, ein erstes Umlaufregister von einer vorgegebenen Stufenzahl zu verwenden, in dem die Bitgruppen, die die verschiedenen Dezimalstellen der binärverschlüsselten Dezimalzahl charakterisieren, gespeichert und umgewälzt werden, und diesem ersten Umlaufregister ein zweites Umlaufregiste: zuzuordnen, das so viele Bitspeicherstellen aufweist, wie das erste Umlaufregister je eine Bitgruppe aufnehmende Speicherstufen hat. In diesem zweiten Umlaufregisler wird gemäß dem älteren Vorschlag eine Bitkonfiguration synchron umgewälzt, die Bits »1« in den Stellen aufweist, die der höchsten maßgeblichen Ziffernstelle der wiederzugebenden Dezimalzahl und allen niedrigeren Ziffernstellen entsprechen, während die Bits in allen höheren Stellen »0« sind. Die Erfindung verwendet einen logischen Schaltkreis im Zusammenhang mit einer solchen Anordnung, der ein Bit »1« für die Ziffernstelle liefert, die der höchsten bedeutsamen Bit-»1«- Ziffemstelle der vorgenannten Bitkonfiguration in Richtung höherer Bitstellen gerade vorausgeht, während für sämtliche anderen Bitstellen das Bitsignal »0« geliefert wird.A proposal made earlier by the proprietor of the property rights provides for the use of a first circulating register with a predetermined number of levels, in which the bit groups that characterize the different decimal places of the binary-coded decimal number are stored and circulated, and a second circulating register: to be assigned to this first circulating register, which has as many bit storage locations as the first circulating register has storage stages each accommodating a bit group. In this second rotary register, according to the older proposal, a bit configuration is circulated synchronously, which has bits "1" in the digits that correspond to the highest relevant digit of the decimal number to be displayed and all lower digits, while the bits in all higher digits are "0". The invention uses a logic circuit in connection with such an arrangement, which supplies a bit "1" for the digit which just precedes the highest significant bit "1" digit of the aforementioned bit configuration in the direction of higher bit positions, while for all other bit positions the bit signal "0" is supplied.

Auf diese Weise wird die Stelle gekennzeichnet, an der das Vorzeichen einzusetzen ist.This marks the place where the sign is to be inserted.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich im Zusammenhang mit den Unteransprüchen. Ein Ausf^nrungsbeispiel der Erfindung ist in der nachfolgende·: Beschreibung unter Bezugnahme auf die Figuren behandelt. Von den Figuren zeigtFurther features and usefulnesses of the invention emerge in connection with the Subclaims. An embodiment of the invention is dealt with in the following ·: description with reference to the figures. Of the Figures shows

F i g. 1 eine Segmentanordnung einer Ziffern anzeigenden Vorrichtung zur Verwendung in einer gemäß der Erfindung ausgeführten Apparatur,F i g. 1 shows a segment arrangement of a numerical display device for use in a device according to FIG the apparatus embodied in the invention,

F i g. 2 ein Blockdiagramm einer Ausführungsform der Erfindung,F i g. 2 is a block diagram of an embodiment of the invention;

Fig. 3 ein Blockdiagramm einer in Fig. 2 enthaltenen Werte-Schaltung,FIG. 3 is a block diagram of one included in FIG Value switching,

Fig.4 die Form eines den logischen Zustand kennzeichnenden Musters,4 shows the shape of a pattern characterizing the logical state,

Fig.5 eine bereits früher vorgeschlagene Verbindung zwischen dem Hauptspeicher von F i g. 2 und dem in F i g. 3 gezeigten Hilfsspeicher zur Erzeugung eines solchen den logischen Zustand kennzeichnenden Signals, eine Schaltungsweise, die licht zum Gegenstand der Erfindung gehört.5 shows a previously proposed connection between the main memory of FIG. 2 and the one in FIG. 3 shown auxiliary memory for generation of such a signal which characterizes the logical state, a circuit that lights up the object belongs to the invention.

An Hand von F i g. 1 soll nunmehr ein erfindungsgemäßes Ausführungsbeispiel eines Anzeigegerätes für numerische Informationen beschrieben werden. Bei dem Ausführungsbeispiel sind eine Reihe von Licht aussendenden Segmenten vorgesehen, die so angeordnet sind, daß sie etwa ein Minuszeichen in einem Quadrat bzw. Rechteck darstellen. Das Minuszeichen ist natürlich nur als Beispiel anzusehen. Wie bereits ausgeführt wurde, kann jede Anzeigevorrichtung für numerische Informationen mit einer Anzeige eines Plus- oder Minuszeichens im Ziffernbereich, wie sie als bekannt beschrieben worden sind, bei der Erfindung Anwendung finden. Die in F i g. 1 dargestellte Verbindung stellt ein solches Beispiel dar. Die Anzeigevorrichtung 10 in F i g. 1 weist drei horizontale Segmente la, Ib und Ic und vier vertikale Segmente 1 d, Ie, 1/ und Ig auf. Diese nahezu rechteckigen Segmente sind in der in Fig. 1 gezeigten Weise angeordnet und stellen also ein Minuszeichen in einem Rechteck dar. Das mittlere horizontale Segment la dient hier als Minuszeichen. Es ist eine entsprechende Anzahl von leuchtenden Lampen 3 a bis 3 g vorgesehen, die hinter den entsprechenden Segmenten la bis Ig angeordnet sind. Wenn die entsprechenden Lampen wahlweise angeschaltet sind, stellen die gleichmäßig beleuchteten ausgewählten Segmente einen Operator und als Ganzes eine Zahl dar. Die Zahlenanzeigevorrichtung JO weist eine gemeinsame, mit jeweils einem Pol der Lampen 3 a bis 3g verbundene elektrische Zuführung 4 und eine entsprechende Vielzahl von einzelnen Zuführungen 2a With reference to FIG. 1, an exemplary embodiment according to the invention of a display device for numerical information will now be described. In the embodiment, a number of light-emitting segments are provided, which are arranged so that they represent about a minus sign in a square or rectangle. The minus sign is of course only to be seen as an example. As has already been stated, any display device for numerical information with a display of a plus or minus sign in the number range, as they have been described as known, can be used in the invention. The in F i g. The connection shown in FIG. 1 represents one such example. The display device 10 in FIG. 1 has three horizontal segments la, Ib and Ic and four vertical segments 1d, Ie, 1 / and Ig. These almost rectangular segments are arranged in the manner shown in FIG. 1 and thus represent a minus sign in a rectangle. The middle horizontal segment la is used here as a minus sign. A corresponding number of luminous lamps 3 a to 3 g are provided, which are arranged behind the corresponding segments la to Ig . When the corresponding lamps are optionally switched on, the evenly illuminated selected segments represent an operator and as a whole a number. The number display device JO has a common electrical supply 4 connected to each pole of the lamps 3 a to 3 g and a corresponding plurality of individual ones Feeders 2a

5 65 6

bis 2g auf, die jeweils mit dem anderen Pol der ent- 12 von dem Speicherelement 50a der Ziffer mit demto 2g, each with the other pole of the ent- 12 of the memory element 50a of the number with the

sprechenden Lampen 3 a bis 3 g verbunden sind. niedrigsten Stellenwert des Hauptspeichers 50 erhal-talking lamps 3 a to 3 g are connected. lowest priority of main memory 50

In F i g. 2 ist ein Blockdiagramm eines Anzeige- ten ist und sie eventuell in ein Ausgangssignal einesIn Fig. 2 is a block diagram of a display and it is possibly converted into an output signal of a

gerätes für numerische Informationen mit der oben neuen, durch eine Kombination von Vorhandenseindevice for numerical information with the above new, by a combination of presence

beschriebenen Zahlenanzeigevorrichtung 10 gezeigt. 5 oder NichtVorhandensein von Ausgangssignal an dennumber display device 10 described is shown. 5 or absence of output signal to the

In dieser Ausführung erfolgt die Anzeige auf der Ausgangsleitungen 11a bis Hg dargestellten KodesIn this embodiment, the display takes place on the output lines 11a to Hg represented codes

Zeitteilbasis (time sharing basis). Ein solches An- umwandelt, so daß der neue Ausgangssignalkode dieTime sharing basis. Such an adaptation so that the new output signal code the

zeigesystem auf der Zeitteilbasis ist dem Fachmann entsprechenden Transistoren 8 ft bis 8g wie auchThe time division based display system is transistors 8 ft to 8g as well as those skilled in the art

bekannt. Obgleich in dem System die Synchronisa- einen Transistor 15 selektiv anschaltet zur Beleuch-known. Although in the system the synchronisa-

tionsnperation über die Teilzeitbasis durchgeführt io tung der entsprechenden Segmente und damit zurtion operation carried out on a part-time basis io tion of the corresponding segments and thus for

wird, * ist die Synchronisationssteuerschaltung in Anzeige der entsprechenden Dezimalzahl in der Zah-is, * is the synchronization control circuit in display of the corresponding decimal number in the number

F ig. 2 zur Vereinfachung weggelassen. lenanzeigevorrichtung.Fig. 2 omitted for simplicity. readout device.

Das Anzeigegerät für numerische Informationen in Der Hauptspeicher 50 hat im allgemeinen eine F i g. 2 weist einen Impulsgenerator 30, einen Zahlen Kapazität derselben Anzahl von Ziffern wie die Zahanzeigenden Teil 20, einen Hauptspeicher 50 und die 15 lenanzeigevorrichtung 20. Jedes Ziffernspeicherele-Elemente miteinander verbindende Steuerschaltungs- ment ist mit 50 a bis 50n der Ziffer mit dem niedrigmittel auf. Der Zahlen anzeigende Teil 20 weist eine sten Stellenwert bis zu der Ziffer mit dem höchsten Vielzahl von in Reihe angeordneten Ziffernanzeige- Stellenwert bezeichnet. Jedes Ziffernspeicherelement vorrichtungen 10 a bis 10η zur Bildung der Zahlen- speichert eine Informationseinheit einer Dezimalzahl anzeige mit einer Anzeigekapazität der verschiedenen ao in Übereinstimmung mit beispielsweise einem Binärgewünschten Ziffern auf. Jede der Ziffernanzeigevor- dezimalkode von vier Bits. Die numerische Informarichtungen 10a bis 10 η in der entsprechenden Zif- tion in dem Hauptspeicher 50 läuft rechts herum als fernstelle weist eine Verbindung mit der gemeinsa- Funktion der Zeitimpulse um, so daß jede Informamen Zuführung 4 nach oben und den einzelnen Zu- tion im Hauptspeicher 50 zu dem Speicherelement führungsleitungen 2 a bis 2 g nach unten auf. Einige »5 50 a der Ziffer mit dem niedrigsten Stellenwert bis der letzteren Zuführungsleitungen sind zur verein- zur Speichereinheit der Ziffer mit dem höchsten Steifachten Darstellung als Punkte gezeigt. Mit den Vor- lenwcrt. Die dem Speicherelement 50 a der Ziffer mit richtungen 10 a bis 10/1 sind eine entsprechende dem niedrigsten Stellenwert eingegebene numerische Anzahl von Transistoren 5 a bis Sn verbunden. Die Informationseinheit wird bei der nächsten Verschie-Transistoren 5 a bis 5 π sind jeweils mit dem Emitter 30 bungszeit dem Speicherelement 5On über eine Vermit der gemeinsamen Zuführung 4 der entsprechen- bindung 501 zugeführt. Dieser Umlauf oder die Verden Ziffernanzeigevorrichtung und mit dem Kollek- Schiebung der Information läuft synchron mit der Ertor gemeinsam mit einer positiven Spannungszufüh- zeugung der Impulssignale in dem Impulsgenerator rung 6 und mit der Basis mit den entsprechenden 30, so daß nur ein Transistor der /-ten Ziffer von der Ausgangsklemmen eines Impulsgenerators 30 verbun- 35 Ziffer mit dem niedrigsten Stellenwert gerade zu der den. Zeit angeschaltet ist, wenn eine InformationseinheitThe numerical information display device in the main memory 50 is generally of a figure. 2 has a pulse generator 30, a number capacity of the same number of digits as the number display part 20, a main memory 50 and the display device 20. The numerical display part 20 has a first place value up to the digit with the highest plurality of numerical display place value arranged in a row. Each digit storage element devices 10a to 10η for forming the numbers stores an information unit of a decimal number display with a display capacity of the various ao in accordance with, for example, a binary desired digits. Each of the digit display pre-decimal codes of four bits. The numerical Informa directions 10a to 10 η in the corresponding para- tion in the main memory 50 runs forward as a remote station has a connection with the joint function of time pulses in a way, that each Informamen feeder 4 to the top and each of the inlet tion in main memory 50 to the memory element guide lines 2 a to 2 g downwards. Some »5 50 a of the figure with the lowest place value up to the latter supply lines are shown as dots for the combined storage unit of the figure with the highest stiffness. With the first words. The memory element 50 a of the number with directions 10 a to 10/1 are connected to a numerical number of transistors 5 a to Sn entered corresponding to the lowest place value. The information unit is fed to the memory element 5On via a connection to the common feed 4 of the corresponding connection 501 at the next shift. This circulation or the Verden digit display device and with the collective shift of the information runs synchronously with the Ertor together with a positive voltage supply of the pulse signals in the pulse generator 6 and with the base with the corresponding 30, so that only one transistor of the / - th digit from the output terminals of a pulse generator 30 connected 35 digit with the lowest value just to the. Time is on when an information unit

Der Impulsgenerator 30 dient der Zuführung von im i-ten Ziffernspeicherelement des Ziffernspeicher-Impulsen an die Basis der Transistoren 5 a bis 5 η elements des niedrigsten Stellenwertes der anzuzeigen- und öffnet so diese Transistoren als Funktion der den Zahl, die in dem Hauptspeicher 50 gespeichert Impulssignale wiederholt aufeinanderfolgend von 40 ist, zu dem Speicherelement 50 a der Ziffer mit dem dem der Ziffer mit dem niedrigsten Stellenwert ent- niedrigsten Stellenwert kommt,
sprechenden Transistor 5 a bis zu dem der Ziffer mit Die Basis des Transistors 9 ist mit der Ausgangsdem höchsten Stellenwert entsprechenden Transi- leitung einer Werteschaltung 60 und der Emitter mit stör 5 n. einer negativen Spannungsquelle 14 verbunden.The pulse generator 30 is used to supply the i-th digit memory element of the digit memory pulses to the base of the transistors 5 a to 5 η elements of the lowest value of the display and thus opens these transistors as a function of the number stored in the main memory 50 Pulse signals are repeated consecutively from 40, to the memory element 50 a of the digit with the lowest value comes from the digit with the lowest value,
speaking transistor 5 a up to that of the number with The base of the transistor 9 is connected to the output corresponding to the highest value transit line of a value circuit 60 and the emitter to disturb 5 n. a negative voltage source 14 connected.

Von den einzelnen Zuführungsleitungen 2 a bis 2 g 45 Die Werteschaltung 60 dient zur Anzeige der ZahlFrom the individual supply lines 2 a to 2 g 45 The value circuit 60 is used to display the number

sind jeweils die entsprechenden der einzelnen Vor- von Ziffern und zur Trennung von plus oder minusare each the corresponding to the individual prefixes of digits and to separate plus or minus

richtungen 10a bis 1On gemeinsam mit einer ent- der anzuzeigenden, in dem Hauptspeicher 50 gespei-directions 10a to 10n together with one to be displayed and stored in the main memory 50

sprechenden Zuführung la bis 7g verbunden. Auf cherten Zahlen und liefert die entsprechenden resul-speaking supply la connected to 7g. On secured numbers and provides the corresponding result-

diese Weise ist jedes der Segmente la bis Ig mit den tierenden Signale an die Ausgangsleitungen 13 und entsprechenden gemeinsamen Leitungen Ta bis 7g 50 19. Die Werteschaltung 60 ist für die Ausführungs-In this way, each of the segments la to Ig with the animal signals to the output lines 13 and corresponding common lines Ta to 7g 50 19. The value circuit 60 is for the execution

verbunden. form sehr wichtig und wird noch genauer erklärt.tied together. form is very important and will be explained in more detail.

Die Leitungen Tb bis 7 g (außer der Zuführungs- Der Transistor 15 ist mit seinem Kollektor mit deiThe lines Tb to 7 g (except for the feed- The transistor 15 is with its collector with dei

leitung 7 a, die dem horizontalen mittleren Segment gemeinsamer. Leitung 7 a, die mit den horizontalerline 7 a, which is common to the horizontal middle segment. Line 7 a, which with the horizontal

la entspricht) sind mit den entsprechenden Kollek- Segmenten la verbunden ist, verbunden. Der Emittei toren der Transistoren 8 ft bis 8 g verbunden. Die 55 des Transistors 15 ist mit dem negativen Pol 16 einei la corresponds) are connected to the corresponding collector segments la. The emittei gates connected to the transistors 8 ft to 8 g. The 55 of the transistor 15 is one with the negative pole 16

Emitter der Transistoren sind gemeinsam mit dem Spannungsquelle verbunden, und die Basis liegt anThe emitters of the transistors are commonly connected to the voltage source, and the base is connected

Kollektor eines Transistors 9 verbunden, und die Ausgang 18 eines ODER-Gliedes 17. Das ODERCollector of a transistor 9 connected, and the output 18 of an OR gate 17. The OR

Basis ist über entsprechende Ausgangsleitungen 11 b Glied 17 weist zwei Eingangsleitungen auf, von deneiThe basis is via corresponding output lines 11 b. Element 17 has two input lines, one of which is

bis llg mit einem Dekoder 40 verbunden. eine mit der Ausgangsleitung Ha des Dekoders 4(to 11g connected to a decoder 40. one to the output line Ha of decoder 4 (

Der Dekoder 40 weist einen weiteren Ausgang 60 und die andere mit der Ausgangsleitung 19 deThe decoder 40 has a further output 60 and the other with the output line 19 de

11a unabhängig von den Ausgängen 11 & bis Hg Werteschaltung 60 verbunden ist.11a is connected independently of the outputs 11 & to Hg value circuit 60.

und vier mit dem Speicherelement 50 a der Ziffer mit Es soll nunmehr unter Bezugnahme auf F i g. 3 diiand four with the memory element 50 a of the number with Es should now be made with reference to FIG. 3 dii

dem niedrigsten Stellenwert des Hauptspeichers 50 Werteschaltung 60 näher erörtert werden. Diesithe lowest value of the main memory 50 value circuit 60 will be discussed in more detail. The SI

verbundene Eingangsleitungen 12 auf. Schaltung besteht aus einem zweiten Umlaufregisteconnected input lines 12. Circuit consists of a second circular register

Der Dekoder 40 dient zur Dekodierung einer ent- 65 70, einer Plus- bzw. Minuswerteschalrung 80, eineThe decoder 40 is used to decode a negative 65 70, a plus or minus value circuit 80, a

sprechenden Dezimalzahl von einer numerischen UND-Stufe 90 und einer Inverterstufe 100.speaking decimal number from a numerical AND stage 90 and an inverter stage 100.

Informationseinheit, die dargestellt ist durch einen Das zweite Umlaufregister 70 hat eine BitkapazitäiInformation unit represented by a second circulating register 70 has a bit capacity

Vier-Bit-Binärkode, der über die Eingangsleitungen die gleich der Anzahl der DezimaiziFfernstellen deFour-bit binary code, which is equal to the number of decimal places via the input lines

ersten Umlaufrcgisters 50 ist. Die Bitspeicherzellen des zweiten Umlaufregisters 70 sind mit 70a, 70 ύ ... bezeichnet, wobei die Speicherzelle 70a die niedrigste Zellenordnungszahl hat. Die gespeicherte Bitkonfiguration zirkuliert in dem zweiten Umlauf register 70 der Speicherstelle 70/i der höchsten ZellenordnungszabJ «ir Speicher/.elle 70a der niedrigsten Zellenordnungszahl. Das Bit in der Speicherzelle 70a mit der niedrigsten Zellenordnungszahl wird über die Leitung 701 der Speicherzelle 70/' mit der nächsten Zellenordnungszahl zugeleitet und führt dann einen weiteren Umlauf in dem zweiten Umlaufregister 70 aus.first circular register 50 is. The bit storage cells of the second circular register 70 are denoted by 70a, 70 ύ ..., the memory cell 70a being the lowest Has cell ordinal. The stored bit configuration circulates in the second circulation register 70 the storage location 70 / i of the highest cell order zabJ «Ir memory / .elle 70a of the lowest cell order number. The bit in memory cell 70a with the lowest cell order number is transmitted over the line 701 of the memory cell 70 / 'with the next cell order number and then carries out a further circulation in the second circulation register 70.

Die Bitkonfiguration, die in dem zweiten Umlaufregister umläuft, ist repräsentativ für die DezimalzifTernstellen der in dem ersten Umlaufregister 50 umlaufenden Dezimalzahl. Wenn beispielsweise die in dem ersten Umlaufregister 50 gespeicherte Dezimalzahl zwei Ziffernstellen aufweist, so ist in dem Zeitpunkt, in dem die genannte Dezimalzahl in dem ersten Umlauf register die niedrigste Stufe 50 a und die nächsthöhere Stufe 50 b einnimmt, die in dem zweiten Umlaufregister 70 gespeicherte Bitkonfiguration derart, daß Bits »1« in den Bitspeicherzellen 70a der niedrigsten Ordnungszahl und der nächsthöheren Speicherzelle 70b erscheinen, während in allen übrigen Speicherzellen Bits »0« auftreten. Daher ist die in dem zweiten Umlaufregister 70 gespeicherte Information repräsentativ für die bedeutungsvollen DizimalzifFernstellen der wiederzugebenden Dezimalzahl. The bit configuration that circulates in the second circulating register is representative of the decimal digits of the decimal number circulating in the first circulating register 50. If, for example, the decimal number stored in the first circular register 50 has two digits, then at the point in time at which the said decimal number in the first circular register occupies the lowest level 50 a and the next higher level 50 b , the one stored in the second circular register 70 bit configuration such that bits "of the lowest order number and the next higher storage cell 70 appear 1" in the bit storage cells 70a b, while occur in all other memory cells bits "0". Therefore, the information stored in the second circulating register 70 is representative of the significant decimal digits of the decimal number to be displayed.

Nur wenn eine wiederzugebende Dezimalziffernstelle in der Speicherstuie 50a der niedrigsten Ordnungszahl des ersten Umlaufregisters 50 auftritt, wird ein Ausgangssignal von der niedrigsten Speicherzelle 70 a. die die niedrigste Ordnungszahl aufweist, an die Ausgangsleitung 13 geliefert, die von dem zweiten Umlaufregister für die Zwecke der Öffnung der Transistor-Torstufe 9 zugeführt. Es sei angenommen daß die wiederzugebende Dezimalzahl in DezimaizifTcrnstellen hat und daß das erste Umlaufregister 50 ;i Stufen zur Speicherung von Dezimalziffernstellcn aufweist, wobei m ^Ln ist. Es ist beabsichtigt, daß keine unerwünschten Ziffern »Null« in den ('! /?i) höheren Dezimalziffernstellen des Anzeigetablcaus 20 angezeigt werden, und dies erfolgt durch die Steuerung der im zweiten Umlaufregister 70 gespcichi'-ien Bitkonfiguration.Only when a decimal digit to be reproduced occurs in the storage stage 50a of the lowest ordinal number of the first circular register 50 is an output signal from the lowest storage cell 70a. which has the lowest ordinal number, is supplied to the output line 13, which is supplied by the second circulating register for the purpose of opening the transistor gate stage 9. It is assumed that the decimal number to be displayed has decimal digits and that the first circulating register 50; i has stages for storing decimal digits, where m ^ Ln . It is intended that no undesired "zero" digits are displayed in the ('! /? I) higher decimal digits of the display tablet 20, and this is done by controlling the bit configuration stored in the second circulating register 70.

Die in Fig. 4A dargestellte Bitkonfiguration, die den Zwecken der Steuerung des Anzeigetableaus entsprechend F i g. 2 dient, kann wie folgt erzeugt werden. Fig.5 zeigt hierzu eine bereits früher vorgeschlagene Verbindung des ersten Umlaufregisters 50 mit dem zweiten Umlaufregister 70 unter Anwendung logischer Schaltelemente. Diese logischen Schaltelemente bestehen aus einer ersten logischen ODER-Stufe 85, die die Anwesenheit eines von Null verschiedenen Bits in einer Gruppe von vier aufeinanderfolgenden Bitstellen der wiederzugebenden Dezimalzahl feststellt und dem Zweck dient, ihr Ausgangsbit in eine entsprechende Bitstelle einer in dem zweiten Umlaufregister 70 umlaufenden Bitkonfiguration einzugeben.The bit configuration shown in Fig. 4A, the the purposes of controlling the display panel according to FIG. 2 can be generated as follows. FIG. 5 shows a previously proposed one for this purpose Connection of the first circular register 50 to the second circular register 70 using logical switching elements. These logic switching elements consist of a first logic OR stage 85 indicating the presence of a non-zero bit in a group of four consecutive Determines the bit positions of the decimal number to be displayed and serves the purpose of its output bit into a corresponding bit position of a bit configuration circulating in the second circulating register 70 to enter.

Eine zweite logische Schaltstufe, nämlich eine UND-Stufe 81, ist zwischen der Bitzelle 70 b mit der zweitniedrigsten Ordungszahl und der Bitzelle 70« mit der höchsten Ordnungszahl vorgesehen zu dem Zweck, ein Bit in der umlaufenden Bitkonfiguration an der nächstniedrigen Bitstelle zu erzeugen. Das Einsetzen eines derartigen Bits durch den über die UND-Stufe 81 erfolgenden Zweig wird für ein Bit der im zweiten Umlaufregister 70 umlaufenden Bitkonfiguration dann unterdrückt, wenn nach mehreren Umläufen ein Bit in die Stelle umgeschrieben ist, die der niedrigsten Dezimalziffer der Information innersten Umlaufrecister 50 entspricht. Im Wege des wiederholten Umlaufs in dem zweiten Umlaufregister 70 wird daher die Bitkonfiguration gemäß Fig. 4A erzeugt. Die Bits »1« dieser Bitkonfiguration charakterisieren die bedeutsamen Dezimalziffernstellen der in dem ersten Umlaufregister 50 gespeicherten Dezimalzahl. Die Bitkonfiguration des zweiten Umlaufregisters 70 wird der Anzeigevorrichtung 20 über die Steuerschaltung 95 zugeführt.A second logic switching stage, namely an AND stage 81, is provided between bit cell 70 b with the second lowest ordinal number and bit cell 70 'with the highest ordinal number for the purpose of generating a bit in the circulating bit configuration at the next lowest bit position. The insertion of such a bit by the branch taking place via the AND stage 81 is suppressed for a bit of the bit configuration circulating in the second circulating register 70 if, after several circulations, a bit is rewritten in the position of the lowest decimal digit of the information's innermost circulating recorder 50 is equivalent to. By way of the repeated circulation in the second circulation register 70, the bit configuration according to FIG. 4A is therefore generated. The bits “1” of this bit configuration characterize the significant decimal digits of the decimal number stored in the first circular register 50. The bit configuration of the second circulating register 70 is supplied to the display device 20 via the control circuit 95.

Auf der anderen Seite arbeiten die Plus- oder Minuswerteschaltung 80, das UND-Glied 90 und der Inverter 100 mit dem Hilfsspeicher70 zusammen und erzeugen einen Impuls, der die Anzeige eines Minuszeichens bewirkt. Die Plus- oder Minuswerteschaltung 80 dient zur Abwägung des Zustandes, ob die anzuzeigende Zahl positiv oder negativ ist, und führt dem UND-Glied 90 ein daraus folgendes Signal zur Anzeige zu, wenn die Zahl negativ ist, d. h. also ein Minussignal. Das UND-Glied 90 hat neben einem Eingang zur Zuführung des Minussignals zwei Eingänge 702 und 703. Der Eingang 702 ist über einen Inverter 100 mit dem Speicherelement 70a des kleinsten Stellenwertes verbunden, der andere EingangOn the other hand, the plus or minus value circuit 80, the AND gate 90 and the Inverter 100 with the auxiliary memory 70 together and generate a pulse that displays a minus sign causes. The plus or minus value circuit 80 is used to weigh the state, whether the number to be displayed is positive or negative, and leads the AND gate 90 to a signal following therefrom Display closed if the number is negative, i.e. H. so a minus signal. The AND gate 90 has next to one Input for supplying the minus signal, two inputs 702 and 703. The input 702 is via one Inverter 100 connected to least significant storage element 70a, the other input

703 mit dem Speicherelement 7On des höchsten Stellenwertes des Hilfsspeichers 70.703 with the storage element 7On of the highest priority of auxiliary storage 70.

Ein an dem Eingang 702 ankommendes Signal ist ein Nicht-Signal des logischen Zustandssignals A und ist in F i g. 4 mit B bezeichnet. Ein an dem EingangA signal arriving at the input 702 is a non-signal of the logic state signal A and is shown in FIG. 4 denoted by B. One at the entrance

703 auftretendes Signal ist ein um eine ZifTernzeit gegen das Signal A verzögertes Signal und ist in F i g. 4 mit C bezeichnet. Das Vorhandensein eines Minussignals am Ausgang in der Plus- oder Minuswerteschaltung 80 bewirkt, daß das UND-Glied 90 ein Ausgangssignal, das als D gezeigt ist, in einer Ziffernstelle höher als die höchste Ziffernstelle der anzuzeigenden Zahl liefert.The signal appearing 703 is a signal delayed by one digit relative to the signal A and is shown in FIG. 4 denoted by C. The presence of a minus signal at the output in the plus or minus value circuit 80 causes the AND gate 90 to provide an output signal, shown as D , one digit higher than the highest digit of the number to be displayed.

Auf dem Ausgangskanal 19 tritt sodann das Signal D zur Öffnung des Transistors 15 auf, wenn die anzuzeigende Zahl, die in dem Hauptspeicher 50 gespeichert ist, eine Minuszahl ist und die numerische Information an der höchsten Ziffernstelle der anzuzeigenden Zahl die Speicherstelle mit dem höchster Stellenwert 50/j des Hauptspeichers 50 erreicht hat. The signal D for opening the transistor 15 then occurs on the output channel 19 when the number to be displayed, which is stored in the main memory 50, is a minus number and the numerical information at the highest digit of the number to be displayed is the memory location with the highest value 50 / j of main memory has reached 50.

Folglich ist das mittlere horizontale Segment 1 a dei Zahlenanzeigevorrichtung eine Stelle vor der Positior mit dem höchsten Ziffernwert der höchstwertigen Ziffer der anzuzeigenden Zahl in dem Zahlenanzeigetei 20 beleuchtet, d. h., unmittelbar vor der anzuzeigen-As a result, the middle horizontal segment 1 a of the number display device is illuminated one place in front of the position with the highest digit value of the most significant digit of the number to be displayed in the number display unit 20, that is, immediately before the display

den Zahl in dem Teil 20 wird ein Minuszeichen an gezeigt.the number in the part 20 is shown with a minus sign shown.

Für den Fall, daß eine anzuzeigende Zahl alle Ziffernstellen des Zahlenanzeigeteils 20 beansprucht ist es vorteilhaft, eine Anzeigevorrichtung zur AnIn the event that a number to be displayed occupies all digits of the number display part 20 it is advantageous to have a display device for on

zeige allein des Minuszeichens unmittelbar vor de höchsten Ziffernstelle des Zahlenanzeigeteils 20 vor zusehen. Ein Signal zum Anschalten der Lampe de: zusätzlich anzuzeigenden Minuszeichens sollte eil Ausgangssignal einer UND-Schaltung oder ein VerShow only the minus sign immediately before the highest digit of the number display part 20 watch. A signal to switch on the lamp de: the additional minus sign should be displayed quickly Output signal of an AND circuit or a ver

knüpfungsprodukt der folgenden drei Signale sein ein Zeitimpuls, der zu einer Zeit auftritt, bei der dl numerische Information der höchstwertigen Ziffe der anzuzeigenden Zahl in dem speziellen Fall dathe link product of the following three signals is a time pulse that occurs at a time at which dl numerical information of the most significant digits of the number to be displayed in the special case there

Speicherelement 50η des niedrigsten Stellenwertes des Hauptspeichers SO erreicht, das Signal A und ein Ausgangssignal der Plus- oder Minuswerteschaltung 80. In diesem speziellen Fall zeigt das Signal A die logische »l« in allen Bits, und der Ausgang zum Anschalten der Lampe für das anzuzeigende Minuszeichen kann nicht auf dem Ausgangskanal 19 erhalten werden.Memory element 50η of the lowest value of the main memory SO reached, the signal A and an output signal of the plus or minus value circuit 80. In this special case, the signal A shows the logic "1" in all bits, and the output for switching on the lamp for the display Minus sign cannot be obtained on output channel 19.

Es soll jetzt die Funktionsweise des Systems für den Fall der Anzeige der Zahl »— 20« besprochen werden. In einem solchen Beispiel ist die Zahl »20« gespeichert und geschoben und umgelaufen in dem Hauptspeicher 50 als Funktion der Zeitimpulse. Genau in dem Moment, in dem die numerische Information der Ziffer der Zahl mit dem niedrigsten Stellenwert, also die »0«, in dem Speicherelement 50« mit dem niedrigsten Stellenwert gespeichert ist, werden die Transistoren 5α und 8i> bis 8g sowie der Transistor 9 leitend gemacht. Daraus resultiert die Beleuchtung der Segmente 1 ft bis Ig in der Nummernanzeigevorrichtung 10a, wodurch die Zilier »0« für eine Bedienungsperson sichtbar wird.The functionality of the system in the case of the display of the number "- 20" will now be discussed. In such an example, the number "20" is stored and shifted and circulated in main memory 50 as a function of the time pulses. Exactly at the moment when the numerical information of the digit of the number with the lowest place value, ie the "0", is stored in the memory element 50 "with the lowest place value, the transistors 5α and 8i> to 8g as well as the transistor 9 made conductive. This results in the illumination of the segments 1 ft to Ig in the number display device 10 a, whereby the zilier "0" is visible to an operator.

In der nächsten Ziffernzeit, wenn die numerische Information der nächstfolgenden anzuzeigenden Zahl, also die logische Zustandsinformation von »2«, im Speicherelement 50 a mit dem niedrigsten Ziffernstellenwert gespeichert ist, werden die Transistoren 5 b, Sb. 8 c, 8 c, 8/ und die Transistoren 9 und 15 angeschaltet, was die Beleuchtung der Segmente Ib, ic. In the next digit time, when the numerical information of the next number to be displayed, i.e. the logical status information of "2", is stored in the memory element 50 a with the lowest digit value, the transistors 5 b, Sb. 8 c, 8 c, 8 / and the transistors 9 and 15 are turned on, what the lighting of the segments Ib, ic.

Ie, \j und 1« in der Anzeigevorrichtung 10 b zur Folge hat, wodurch die Zahl »2« für die Bedienungsperson zu sehen ist. Ie, \ j and 1 "in the display device 10 b result, whereby the number" 2 "can be seen for the operator.

In der darauffolgenden Ziffernzeit, die um eine Ziffernzeit gegen die Anzeige der Zahl »2« verschoben ist, in der also die Ziffer »2« in dem Speicherelement 50 h der höchsten Stelle gespeichert ist, wird der Transistor 5 c als Funktion des Impulses von dem impulsgenerator 30 und der Transistor 15 als Funktion des Signals D geöffnet, woraus die Beleuchtung allein des mittleren horizontalen Segments la folgt, was die Bedienungsperson als Minuszeichen sieht.In the following digit time, which is shifted by one digit time against the display of the number "2", in which the digit "2" is stored in the memory element 50 h of the highest place, the transistor 5 c is a function of the pulse of the Pulse generator 30 and transistor 15 open as a function of signal D , from which the lighting only of the central horizontal segment la follows, which the operator sees as a minus sign.

Für den Fall einer positiven Zahl erscheint bei dem hier beschriebenen Beispiel kein Vorzeichen.In the case of a positive number, no sign appears in the example described here.

Obwohl eine Licht emittierende Segmenlanordnung als Zahlenanzeigevorrichtung in der beschriebenen Ausführungsform verwendet wurde, ist es für den Fachmann offensichtlich, daß er auch eine Ziffernanzeigevorrichtung, wie etwa eine Ziffernelektroden-Röhre, verwenden kann, die eine Elektrode zur Anzeige eines Minuszeichens aufweist. Es soll in diesem Zusammenhang auch darauf hingewiesen werden, daß bei Anwendung einer Zahlenanzeigevorrichtung mit Segmentanordnung mit einer Segmentanordnung in Form eines Pluszeichens in einem Quadrat durch Verwendung einer zusätzlichen Schaltung die Anzeige eines Pluszeichens wie auch eines Minuszeichens unmittelbar vor der höchsten Ziffernstelle der anzuzeigenden Dezimalzahl möglich ist.Although a light emitting segment arrangement as a number display device in US Pat Embodiment was used, it is obvious to those skilled in the art that he also has a numeric display device, such as a digit electrode tube, which can use an electrode to display a minus sign. It should also be pointed out in this context that when using a number display device with a segment arrangement with a segment arrangement in the form of a plus sign in a square by using an additional circuit the display of a plus sign as well as a minus sign immediately before the highest digit the decimal number to be displayed is possible.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 2 activation line (19) with the output signal claims: the aforementioned gate stage (90) is connected.

1. Arrangement for numerical display 5.

multi-digit binary encrypted decimal numbers

by temporally serial removal of the encryption signals of the decimal digits from The invention relates to the display more-

a first circulating register and a decimal number on a display panel in

taking place bait feeding the same to a ₁₀ such that the sign of the to be applied

is reproduced by a pulse generator stage showing the decimal number,
activated display panel and signed- The invention provides for the use of binary

playback and suppression of the display of coded decimal numbers, in which every decimal

Unnecessary digit values »zero« in the display digit from a certain number of bits, e. B.

put four bits above the highest one of zero _J5. The invention also relates

different digit value, on display panels where the different

characterized in that one of the decimal places of the decimal number to be displayed

first circulation register (50) assigned, running synchronously from a pulse generator provided

are activated with the same controlled second circulating register, so that they are consecutive in time

(70) from one of the number of decimal digits of the _ao the different digits of the decimal number for re-

first circulating register (50) corresponding bit output arrive.

number of digits is provided and in the same one. In such arrangements, the control bit configuration is brought into circulation, signals for which the bit values »zero« or Numerical values of the information of the ₂₅ are controlled by the bits which are in the last stored circular register (SO) and which are located in one of the recirculating registers, these bit values being the numerical values "zero" in which the number of stages in the mentioned register is equal to the higher D. The number of decimal digits in front of the first of the number of decimal digits on the display panel is "zero" different decimal digits _and is often greater than the number of decimal digits, while the other bit value of the upper ₃ "i _{s of} the decimal number. which are just being displayed and which are different from "zero" and which are to be displayed.

- _The display of zeros is arranged in non-relevant, and that a first of the lower decimal places of the display panel, i.e. in the last bit level (70 a) of the second circular register, the number of digits that are in the highest position of the display ( 70) outgoing activation line (13) panels begin the check ₃₅ and extending to the decimal circuit of the decoder (40) extend for the reproduction which controls the highest significant place of the digits excessive mark and that is adjacent from the in to be reproduced decimal number is the second circulation registers (70) encircling undesirable since the display of such a bit configuration Meaning the lowest not maßgeb- i _oser zeros is likely to confuse the arithmetical Liehe zero characterizing control signal ₄₀ display evaluating operator. (F i g. 4D) is derived and this control signal the USA. Patent 3,375,498 shows already a gate stage (90) for forwarding one of arrangement, j to such undesired zeros of a sign stage (80) produced of sign _n digits, which are higher than the highest signal to the sign display elements of the clear digit position of the deci to be displayed different display positions of the display panel ₄₅ times, to be suppressed,
controls. The object on which the invention is based is

2. Arrangement according to claim 1, characterized in that the associated sign of the decimal is indicated, that one of the highest bit number appears in a decimal place of the second circulation register (70) outgoing, leave one that is on the higher decimal side of the Delay by the duration of a circular step 50 highest relevant decimal place of the one to be restored first activation line (703) and giving decimal number is adjacent, where denotes a from the lowest bit level (70 a) of the same silent zeros in even higher decimal places of the outgoing display panels containing an inverter stage (100) are suppressed. Is it second activation line (702) and one of, for example, the decimal number - 20, this should a sign level (80) outgoing third Ak- 55 decimal number in the three lowest decimal places tivierungsleitung control the gate step (90), the display panels appear while the higher

3. Arrangement according to claim 1 or 2, in which the decimal places of the display panel remain empty, the to display the decimal numbers in the various minus signs, however, just before digit 2 which display digits of the display panel appear in front of the number 20.

The bar elements seen have a central bar, which is shown in a series of digits (2, 3, 4, 5, 6, 8) when the minus preceding binary-coded decimal numbers are reproduced by characters and when certain decimal numbers are reproduced , 9) is excited, characterized in that the middle bar elements are first UmI to register and controlled via a decoder (IFI) via an OR stage (17) 65 following supply of the same to a through a , one input terminal of which via an active pulse generator stage activated anvation line (11 a) with the decoder (40) and display panel and with sign display and underscore the other input terminal via a second suppression of the display of unneeded digits