DE202004021684U1 - Devices and devices for use in scheduling - Google Patents

Devices and devices for use in scheduling Download PDF

Info

Publication number
DE202004021684U1
DE202004021684U1 DE202004021684U DE202004021684U DE202004021684U1 DE 202004021684 U1 DE202004021684 U1 DE 202004021684U1 DE 202004021684 U DE202004021684 U DE 202004021684U DE 202004021684 U DE202004021684 U DE 202004021684U DE 202004021684 U1 DE202004021684 U1 DE 202004021684U1
Authority
DE
Germany
Prior art keywords
thread
context
value
scheduling
threads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202004021684U
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE202004021684U priority Critical patent/DE202004021684U1/en
Publication of DE202004021684U1 publication Critical patent/DE202004021684U1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Complex Calculations (AREA)
  • Microcomputers (AREA)
  • Advance Control (AREA)

Abstract

Einrichtung (3) zur Verwendung bei einem Scheduling, bei welchem ein Scheduling für von einem Multithreaded (MT)-Prozessor (11) abzuarbeitende Threads durchgeführt wird dadurch gekennzeichnet, dass die Einrichtung (3) eine Vorrichtung (1) aufweist zum Vergleichen von den Threads zugeordneten Index-Variablen.A device (3) for use in scheduling, wherein scheduling is performed for threads to be serviced by a multithreaded (MT) processor (11), characterized in that the device (3) comprises means (1) for comparing the threads assigned index variables.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft Einrichtungen und Vorrichtungen zur Verwendung bei einem Scheduling.The The invention relates to devices and devices for use at a scheduling.

Herkömmliche digitale Rechenschaltkreise (z. B. entsprechende, auf einem Mikrochip angeordnete Mikrocontroller- bzw. Mikroprozessor-Systeme) weisen eine oder mehrere (zentrale) Steuer- bzw. Recheneinheiten auf (Central Processing Units (CPUs), bzw. CPU „Cores”).conventional digital arithmetic circuits (eg corresponding, on a microchip arranged microcontroller or microprocessor systems) have one or more (central) control or computing units on (Central Processing Units (CPUs), or CPU "cores").

Die CPU oder die CPUs sind – über einen System-Bus (und ggf. ein oder mehrere weitere Bus-Systeme) – mit einer oder mehreren (externen oder internen) Speicher-Einrichtungen verbunden, z. B. einer Programm- und einer Datenspeichereinrichtung („Programmspeicher”, und „Datenspeicher”).The CPU or CPUs are - via a system bus (and possibly one or more other bus systems) - with one or more (external or internal) storage facilities connected, z. Eg a program and a data storage device ("program memory", and "data storage").

Der „Programmspeicher” enthält insbesondere die Folge der von dem bzw. den CPU Cores abzuarbeitenden Befehle, also das Programm (und ggf. zusätzlich entsprechende – von dem bzw. den CPU Cores zu verwendende – Daten-Konstanten).The "program memory" contains in particular the sequence of commands to be processed by the CPU core or cores, So the program (and possibly in addition corresponding - from to be used by the CPU cores - data constants).

Der Programmspeicher kann z. B. von einem EPROM (Erasable PROM bzw. Löschbaren Festwertspeicher) oder EEPROM (Electrically Erasable PROM bzw. Elektrisch Löschbarer Festwertspeicher) gebildet werden, insbesondere einem Flash-EEPROM-Bauelement.Of the Program memory can z. From an EPROM (Erasable PROM or erasable Read-only memory) or EEPROM (Electrically Erasable PROM or Electric erasable Read-only memory), in particular a flash EEPROM component.

Dadurch kann erreicht werden, dass das Programm auch bei unterbrochener Stromzufuhr auf der entsprechenden Speicher-Einrichtungen gespeichert bleibt.Thereby can be achieved that the program even if interrupted Power is stored on the appropriate storage facilities.

Für häufig zu ändernde Programme können – alternativ – z. B. auch RAMs (RAM = Random Access Memory bzw. Schreib-Lese- Speicher), insbesondere DRAMs als Programmspeicher verwendet werden, die von einem externen Massenspeicher geladen werden können.For frequently changing Programs can - alternatively - z. B. also RAMs (RAM = random access memory or read-write memory), in particular DRAMs are used as program memory by an external programmer Mass storage can be loaded.

Im o. g. „Datenspeicher” können z. B. die – insbesondere von dem bzw. den CPU Cores beim Abarbeiten des Programms ggf. abzuändernden – Variablen gespeichert sein.in the o. g. "Datastore" can z. B. the - in particular from the CPU cores when executing the program, if necessary, variables to be modified be saved.

Der Datenspeicher kann z. B. von einem oder mehreren RAM-Bauelementen, insbesondere z. B. einem entsprechenden DRAM-Bauelement (DRAM = Dynamic Random Access Memory), oder SRAM-Bauelement (SRAM = Static Random Access Memory) gebildet werden.Of the Data storage can, for. B. of one or more RAM devices, in particular z. B. a corresponding DRAM device (DRAM = Dynamic Random Access Memory), or SRAM (Static Random Access Memory) device be formed.

Ein – durch den CPU Core abzuarbeitendes – Software-Programm (bzw. mehrere derartige Programme) kann in eine Vielzahl entsprechender Programmbefehlfolgen (Threads) unterteilt sein.One - through the CPU Core software program to be processed (or more such programs) can in a variety of appropriate Program threads (threads) to be divided.

Dies hat z. B. den Vorteil, dass – insbesondere z. B. bei sog. Multithreaded (MT) Mikrocontroller- bzw. Mikroprozessor-Systemen – konkurrierend jeweils mehrere, verschiedene Programmbefehlfolgen in ein- und denselben CPU Core geladen, und dort abgearbeitet werden können.This has z. B. the advantage that - in particular z. B. in so-called. Multithreaded (MT) microcontroller or microprocessor systems - competitive each several, different program command sequences in one and the same CPU Core loaded, and there can be processed.

Mit Hilfe von Multithreaded (MT) Mikrocontroller- bzw. Mikroprozessor-Systemen können bestimmte Resourcen – insbesondere z. B. die Execution Pipeline (Processing Pipeline) – effizienter genutzt werden.With Help of multithreaded (MT) microcontroller or microprocessor systems can certain resources - in particular z. For example, the execution pipeline (processing pipeline) is more efficient be used.

Beispielsweise können Takt-Zeiten, in denen es bei einem bestimmten, in den CPU Core geladenen Thread aus bestimmten Gründen zu einer Verzögerung kommt, zur Bearbeitung eines weiteren – ebenso in den CPU Core geladenen – Threads verwendet werden.For example can Clock times in which there is a specific, loaded in the CPU core Thread for specific reasons to a delay comes to process another - also loaded into the CPU core - thread be used.

Zum Speichern des Zustands bzw. „Kontexts” von – ggf. mehreren – in den CPU Core geladenen Threads sind bei einem Multithreaded (MT) Mikrocontroller- bzw. Mikroprozessor-System Elemente wie z. B. Programm-Zähler (PC bzw. Program Counter), Befehls-Zustands-Register (Execution Status Register), Register File, etc., etc. ggf. mehrfach vorhanden.To the Save the state or "context" of - possibly several - in the CPU core loaded threads are at a multithreaded (MT) microcontroller or microprocessor system Elements such. Eg program counter (PC or Program Counter), Command State Register (Execution Status register), register file, etc., etc. may be available multiple times.

Dadurch können mehrere, verschiedene Threads gleichzeitig in ein- und demselben CPU Core gehalten, und kann zwischen den Threads entsprechend hin- und hergeschaltet werden.Thereby can multiple, different threads simultaneously in one and the same CPU core, and can vary between threads. and be switched.

Üblicherweise wird nur ein kleiner Teil der jeweils auszuführenden Threads simultan in dem CPU Core gehalten; die übrigen, auszuführenden Threads werden – bis sie in den CPU Core geladen werden – ausserhalb des CPU Cores zwischengespeichert.Usually only a small part of the threads to be executed will be simultaneously in the CPU core held; the remaining, be executed Threads will be - until they are loaded into the CPU Core - outside the CPU core cached.

Das Scheduling der Threads findet somit in zwei Stufen statt: Bei einer ersten Scheduling-Stufe wird entschieden, wann welche zur Abarbeitung anstehende (ausserhalb des CPU Cores zwischengespeicherte) Threads in den CPU Core geladen werden, und einem entsprechenden „Kontext” zugeordnet werden („Off-Core-Thread-Scheduling” bzw. „Thread-Scheduling”). Bei einer zweiten, nachgeordneten Stufe wird entschieden, wann welcher der in den CPU Core geladenen, einem Kontext zugeordneten Threads exekutiert werden soll („On-Core-Thread-Scheduling” bzw. „Context-Scheduling”).The Scheduling the threads thus takes place in two stages: one first scheduling stage is decided when which for processing pending threads (cached outside the CPU core) are loaded into the CPU Core, and associated with a corresponding "context" ("off-core thread scheduling" or "thread scheduling"). at a second, subordinate stage decides when which the thread loaded into the CPU Core, associated with a context to be executed ("on-core thread scheduling" or "context scheduling").

Bei herkömmlichen Multithreaded (MT) Mikrocontroller- bzw. Mikroprozessor-Systemen wird das „Context-Scheduling” üblicherweise hardware-mäßig, und das „Thread-Scheduling” software-mäßig gesteuert.at usual Multithreaded (MT) microcontroller or microprocessor systems becomes the "context scheduling" usually hardware-moderate, and software-controlled "thread scheduling".

Für beide Scheduling-Stufen können jeweils unterschiedliche Scheduling-Strategien verwendet werden. Ziel des „Context-Schedulings” (und ggf. auch des „Thread-Schedulings”) ist – allgemein formuliert – die Optimierung einer entsprechenden Kostenfunktion, insbesondere z. B. das Erzielen eines möglichst hohen Durchsatzes, die sog. Toleranz entsprechender Latenzen, bzw. ein möglichst optimaler Einsatz der Prozessor-Resourcen, etc., etc., und Ziel des „Thread-Scheduling” z. B. die Bestimmung einer konfliktfreien Folge von Programmflüssen, oder die Priorisierung von Programmflüssen anhand von Echtzeit-Anforderungen, etc.For both scheduling levels can each Different scheduling strategies are used. The aim of "context scheduling" (and possibly also of "thread scheduling") is - generally formulated - the optimization of a corresponding cost function, in particular z. B. the achievement of the highest possible throughput, the so-called. Tolerance of appropriate latencies, or the best possible use of the processor resources, etc., etc., and the goal of "thread scheduling" z. As the determination of a conflict-free sequence of program flows, or the prioritization of program flows based on real-time requirements, etc.

Herkömmliche Context-Scheduling-Strategien basieren auf (fest vergebenen, den einzelnen, jeweils abzuarbeitenden Threads zugeordneten, „quasi-statischen”) Prioritäten.conventional Context scheduling strategies are based on (hard-coded, the individual, in each case executing threads associated, "quasi-static") priorities.

Dies hat zur Folge, dass i. d. R. – im Sinne der o. g., und/oder entsprechender weiterer Ziele des jeweiligen Schedulings (d. h. im Sinne der Optimierung einer entsprechenden Kostenfunktion) – kein optimales, bzw. relativ weit von einem optimalen Scheduling entferntes Context-Scheduling erreicht wird.This has the consequence that i. d. R. - im Meaning o. G., And / or corresponding further goals of the respective Schedulings (that is, in the sense of optimizing a corresponding Cost function) - not an optimal, or relatively far from optimal scheduling remote context scheduling is reached.

Die Erfindung hat zur Aufgabe, neuartige Einrichtungen und Vorrichtungen zur Verwendung bei einem Scheduling, insbesondere Kontext-Scheduling zur Verfügung zu stellen.The Invention has for its object, novel devices and devices for use in scheduling, especially context scheduling to disposal to deliver.

Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 6, 7.she achieves this and other goals through the objects of claims 1, 6, 7.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.advantageous Further developments of the invention are specified in the subclaims.

Bei einer besonders vorteilhaften Ausgestaltung der Erfindung wird derjenige Thread als durch den Prozessor abzuarbeitender Thread ausgewählt, dessen Index-Variable den höchsten (oder – bei einer weiteren, alternativen, vorteilhaften Ausgestaltung – den niedrigsten) Wert aufweist.at A particularly advantageous embodiment of the invention is the one Thread selected as a thread to be processed by the processor, whose Index variable the highest (or at another, alternative, advantageous embodiment - the lowest) Value.

Bei einer bevorzugten Weiterbildung der Erfindung kann der Wert der Index-Variable eines im aktiven Zustand befindlichen Threads während des aktiven Thread-Zustands geändert werden; insbesondere kann der Wert der Index-Variable des jeweils abgearbeiteten Threads im Verlauf der Thread-Abarbeitung geändert werden.at a preferred embodiment of the invention, the value of Index variable of a thread in active state during active Thread state changed become; In particular, the value of the index variable of each processed Threads are changed during thread execution.

Vorteilhaft kann zur Änderung des Werts der Index-Variable eine Hardware-Schaltung, insbesondere eine Hardware-Interpolator-Schaltung verwendet werden.Advantageous can change the value of the index variable is a hardware circuit, in particular a hardware interpolator circuit be used.

Gemäß einem weiteren Aspekt der Erfindung wird eine Einrichtung, insbesondere eine Kontext-Schedule-Einrichtung zur Verwendung bei einem Scheduling zur Verfügung gestellt, bei welchem ein Scheduling für von einem Multithreaded (MT)-Prozessor abzuarbeitende Threads durchgeführt wird dadurch gekennzeichnet, dass die Einrichtung eine Vorrichtung aufweist zum Vergleichen von den Threads zugeordneten Index-Variablen.According to one Another aspect of the invention is a device, in particular a context schedule facility for use in scheduling to disposal in which scheduling is to be serviced by a multithreaded (MT) processor Threads performed is characterized in that the device is a device has for comparing index variables associated with the threads.

Bei einer vorteilhaften Ausgestaltung ist die Vergleichs-Vorrichtung so ausgestaltet und eingerichtet, dass mit der Vergleichs-Vorrichtung derjenige Thread ermittelt wird, dessen Index-Variable den höchsten (oder alternativ z. B. den niedrigsten) Wert aufweist.at According to an advantageous embodiment, the comparison device is designed and set up with the comparison device that thread whose index variable has the highest (or alternatively z. B. the lowest) value.

Vorteilhaft weist die Einrichtung eine Vorrichtung auf zum Erzeugen eines Thread-Wechsel-Signals (bzw. eines Context-Switch-Indikations-Signals), wenn durch die Vergleichs-Vorrichtung ermittelt wird, dass ein Wechsel beim Thread mit höchstem (oder alternativ: mit niedrigstem) Index-Variablen-Wert stattgefunden hat. Die Abarbeitung des zuletzt abgearbeiteten Threads kann dann unterbrochen, und stattdessen mit der Abarbeitung des Threads mit (dann) höchstem Index-Variablen-Wert begonnen werden.Advantageous the apparatus comprises means for generating a thread-switching signal (or a context switch indication signal), if through the comparison device It is determined that a thread change with the highest (or alternatively: with the lowest) index variable value Has. The processing of the last processed thread can then interrupted, and instead with the processing of the thread with (then) highest Index variable value to be started.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:in the The following is the invention with reference to embodiments and the accompanying drawings explained in more detail. In the drawing shows:

1 eine schematische, vereinfachte Darstellung eines Mikrocontroller- bzw. Mikroprozessor-Systems gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 1 a schematic, simplified representation of a microcontroller or microprocessor system according to an embodiment of the present invention;

2 eine schematische Darstellung der bei dem in 1 gezeigten Mikrocontroller- bzw. Mikroprozessor-System bei einem Kontext-Scheduling verwendeten Kontext-Schedule-Vorrichtung, und der in 1 gezeigten CPU; 2 a schematic representation of the in. In 1 The microcontroller or microprocessor system used in context scheduling shown context schedule device, and the in 1 shown CPU;

3 eine schematische Detail-Darstellung der in 2 gezeigten Kontext-Schedule-Vorrichtung; 3 a schematic detail representation of in 2 shown context schedule device;

4 eine schematische Detail-Darstellung einer der in der in 3 gezeigten Kontext-Schedule-Vorrichtung verwendeten Interpolator-Einrichtungen. 4 a schematic detail of one of the in the in 3 shown context-Schedule device used interpolator devices.

In 1 ist eine schematische Darstellung eines Mikrocontroller- bzw. Mikroprozessor-Systems 10 gemäß einem Ausführungsbeispiel der Erfindung gezeigt.In 1 is a schematic representation of a microcontroller or microprocessor system 10 shown according to an embodiment of the invention.

Bei dem Mikrocontroller- bzw. Mikroprozessor-System 10 kann es sich z. B. um ein 8 Bit Mikrocontroller- bzw. Mikroprozessor-System 10 handeln, oder um ein beliebiges anderes Mikrocontroller- bzw. Mikroprozessor-System, z. B. ein entsprechendes 16 Bit, 32 Bit oder 64 Bit Mikrocontroller- bzw. Mikroprozessor-System, etc., insbesondere um ein Multithreaded (MT) Mikrocontroller- bzw. Mikroprozessor-System, z. B. um ein auf einem „Fine Grain” Multithreaded Prozessor Mikro-Architektur-Protokoll der Fa. Infineon basierendes Mikrocontroller- bzw. Mikroprozessor-System.In the microcontroller or microprocessor system 10 can it be z. B. an 8-bit microcontroller or microprocessor system 10 or any other microcontroller or microprocessor system, e.g. B. a corresponding 16 Bit, 32-bit or 64-bit microcontroller or microprocessor system, etc., in particular a multi-threaded (MT) microcontroller or microprocessor system, e.g. For example, a microcontroller or microprocessor system based on a "fine grain" multithreaded processor micro-architecture protocol from Infineon.

Das Mikrocontroller- bzw. Mikroprozessor-System 10 weist eine oder mehrere, auf einem entsprechenden Mikrochip 15 angeordnete (zentrale) Steuer- bzw. Recheneinheiten 11 auf (Central Processing Units (CPUs), bzw. CPU „Cores”).The microcontroller or microprocessor system 10 has one or more, on a corresponding microchip 15 arranged (central) control or computing units 11 on (Central Processing Units (CPUs), or CPU "cores").

Die CPU 11 oder die CPUs sind – über einen System-Bus 16 (und ggf. ein oder mehrere weitere Bus-Systeme) – mit einer oder mehreren internen (auf demselben Mikrochip 15, wie die CPU 11 vorgesehenen) Speicher-Einrichtungen 17 verbunden, sowie – z. B. über den System-Bus 16, und eine oder mehrere entsprechende Speicher-Steuereinrichtungen („memory controller”) 12 – mit einer oder mehreren externen (auf einem anderen Mikrochip, als die CPU 11 vorgesehenen) Speicher-Einrichtungen 18.The CPU 11 or the CPUs are - via a system bus 16 (and possibly one or more other bus systems) - with one or more internal (on the same microchip 15 like the CPU 11 provided) storage facilities 17 connected, and - z. B. over the system bus 16 , and one or more corresponding memory controllers ("memory controller") 12 - with one or more external (on a different microchip, than the CPU 11 provided) storage facilities 18 ,

Die Speicher-Einrichtungen 17, 18 können z. B. als Programmspeichereinrichtung, und/oder Datenspeichereinrichtung („Programmspeicher”, und „Datenspeicher”) fungieren.The storage facilities 17 . 18 can z. B. as a program storage device, and / or data storage device ("program memory", and "data storage") act.

Der „Programmspeicher” enthält insbesondere die Folge der von der bzw. den CPUs 11 abzuarbeitenden Befehle, also das Programm (und ggf. zusätzlich entsprechende – von der bzw. den CPUs 11 zu verwendende – Daten-Konstanten).The "program memory" contains in particular the sequence of the CPU or CPUs 11 to be processed commands, so the program (and possibly additionally appropriate - of the or the CPUs 11 to be used - data constants).

Der – z. B. von der Speicher-Einrichtung 17 gebildete – Programmspeicher kann z. B. von einem EPROM (Erasable PROM bzw. Löschbaren Festwertspeicher) oder EEPROM (Electrically Erasable PROM bzw. Elektrisch Löschbarer Festwertspeicher) gebildet werden, insbesondere einem Flash-EEPROM-Bauelement.The - z. B. from the memory device 17 formed - program memory can, for. B. from an EPROM (Erasable PROM or erasable read-only memory) or EEPROM (Electrically Erasable PROM or electrically erasable read-only memory) are formed, in particular a flash EEPROM device.

Dadurch kann erreicht werden, dass das Programm auch bei unterbrochener Stromzufuhr auf der entsprechenden Speicher-Einrichtungen gespeichert bleibt.Thereby can be achieved that the program even if interrupted Power is stored on the appropriate storage facilities.

Für häufig zu ändernde Programme können – alternativ – z. B. auch RAMs (RAM = Random Access Memory bzw. Schreib-Lese-Speicher), insbesondere DRAMs als Programmspeicher verwendet werden, die von einem externen Massenspeicher geladen werden können.For frequently changing Programs can - alternatively - z. B. also RAMs (RAM = random access memory or read-write memory), in particular DRAMs are used as program memory by an external programmer Mass storage can be loaded.

Im o. g. – z. B. von der Speicher-Einrichtung 18 gebildeten – „Datenspeicher” können z. B. die – insbesondere von der bzw. den CPUs 11 beim Abarbeiten des Programms ggf. abzuändernden – Variablen gespeichert sein.In the above -. B. from the memory device 18 formed - "data storage" can z. B. the - in particular of the or the CPUs 11 Variables to be modified when the program is executed.

Der Datenspeicher kann z. B. von einem oder mehreren RAM-Bauelementen, insbesondere z. B. einem entsprechenden DRAM-Bauelement (DRAM = Dynamic Random Access Memory), oder SRAM-Bauelement (SRAM = Static Random Access Memory) gebildet werden.Of the Data storage can, for. B. of one or more RAM devices, in particular z. B. a corresponding DRAM device (DRAM = Dynamic Random Access Memory), or SRAM (Static Random Access Memory) device be formed.

Ein – durch die CPU bzw. den CPU Core 11 abzuarbeitendes – Software-Programm (bzw. mehrere derartige Programme) kann in eine Vielzahl entsprechender Software Tasks (Threads) unterteilt sein.On - by the CPU or the CPU Core 11 To be processed - software program (or more such programs) can be divided into a variety of corresponding software tasks (threads).

Dies hat z. B. den Vorteil, dass – insbesondere bei dem hier gezeigten Multithreaded (MT) Mikrocontroller- bzw. Mikroprozessor-System 10 – parallel jeweils mehrere, verschiedenene Tasks gleichzeitig in den CPU Core 11 geladen, und dort abgearbeitet werden können.This has z. B. the advantage that - especially in the multithreaded (MT) shown here microcontroller or microprocessor system 10 - Parallel, several different tasks simultaneously in the CPU Core 11 loaded, and there can be processed.

Zum Speichern des Zustands bzw. „Kontexts” von – ggf. mehreren – in den CPU Core 11 geladenen Threads sind bei dem CPU Core 11 bestimmte Elemente wie z. B. Programm-Zähler (PC bzw. Program Counter), Befehls-Zustands-Register (Execution Status Register), Stack Pointer, Register File, etc., etc. ggf. mehrfach vorhanden (z. B. zwei-, drei-, vier- oder fünffach, etc.).To save the state or "context" of - possibly several - in the CPU Core 11 loaded threads are at the CPU core 11 certain elements such. Program counter (PC or program counter), instruction state register (Execution Status Register), stack pointer, register file, etc., etc., if necessary, multiple times (eg, two-, three-, four or five times, etc.).

Jedem Thread ist ein als Thread-Kontext bezeichneter Satz von Zustandselementen zugeordnet. Hierdurch, und durch das mehrfache Vorsehen der o. g. Elemente können mehrere, verschiedene Threads (z. B. zwei, drei, vier oder fünf Threads, etc.) gleichzeitig in den CPU Core 11 geladen, und kann zwischen den Threads entsprechend hin- und hergeschaltet werden (insbesondere so, dass beim Umschalten nur wenige Zyklen, oder – besonders vorteilhaft – kein Zyklus verloren geht).Each thread has a set of state elements called a thread context associated with it. This, and the multiple provision of the above elements, several, different threads (for example, two, three, four or five threads, etc.) at the same time in the CPU Core 11 loaded, and can be switched back and forth between the threads (especially so that when switching only a few cycles, or - particularly advantageous - no cycle is lost).

Auf diese Weise können bestimmte Prozessor-Resourcen – insbesondere z. B. die Execution Pipeline (Processing Pipeline) – effizienter genutzt werden; die Execution Pipeline kann verschiedenen Threads zugeordnete Befehle simultan bearbeiten.On this way you can certain processor resources - especially z. For example, the execution pipeline (processing pipeline) is more efficient be used; The execution pipeline can be different threads edit assigned commands simultaneously.

Beispielsweise können Takt-Zeiten, in denen es bei einem bestimmten, in den CPU Core 11 geladenen Thread aus bestimmten Gründen zu einer Verzögerung kommt, zur Bearbeitung eines weiteren – parallel in den CPU Core geladenen – Threads verwendet werden.For example, clock times in which there is a specific, in the CPU core 11 loaded thread for certain reasons, a delay is used to process another - parallel loaded into the CPU core - threads are used.

Wie im folgenden noch genauer erläutert wird, wird i. d. R. nur ein (kleiner) Teil der jeweils auszuführenden Threads simultan in den CPU Core 11 geladen; die übrigen, auszuführenden Threads werden – bis sie in den CPU Core 11 geladen werden – ausserhalb des CPU Cores 11 zwischengespeichert (und hierzu z. B. aus der Speicher-Einrichtung 17 ausgelesen, und – zur Zwischenspeicherung – in einer nahe beim CPU Core 11 vorgesehenen (weiteren) Speichereinrichtung abgespeichert).As will be explained in more detail below, as a rule, only a (small) part of the threads to be executed in each case is simultaneously transferred to the CPU Core 11 loaded; the remaining threads to be executed are - until they enter the CPU Core 11 getting charged - outside the CPU core 11 cached (and this, for example, from the memory device 17 read out, and - for caching - in a close to the CPU Core 11 stored (further) storage device stored).

Das Scheduling der Threads findet somit in zwei Stufen statt: Bei einer ersten Scheduling-Stufe wird entschieden, wann welche zur Abarbeitung anstehende (ausserhalb des CPU Cores 11 in der o. g. weiteren Speichereinrichtung zwischengespeicherte) Threads in den CPU Core 11 geladen werden, und einem entsprechenden „Kontext” zugeordnet werden („Off-Core-Thread-Scheduling” bzw. „Thread-Scheduling”).The scheduling of the threads thus takes place in two stages: At a first scheduling stage, a decision is made as to which of those pending for processing (outside the CPU core 11 in the above-mentioned further memory device cached) threads in the CPU core 11 be loaded and associated with a corresponding "context"("off-core thread scheduling" or "thread scheduling").

Bei einer zweiten, nachgeordneten Stufe wird entschieden, wann welcher der in den CPU Core 11 geladenen Threads exekutiert werden soll („On-Core-Thread-Scheduling” bzw. „Context-Scheduling”, z. B. mit Hilfe einer – hardwaremäßig verwirklichten, in 2 gezeigten – Kontext-Schedule-Vorrichtung 3).At a second, subordinate level, it is decided when which of the CPU's Core 11 loaded threads ("on-core thread scheduling" or "context scheduling", eg with the help of a - realized in hardware, in 2 shown - context schedule device 3 ).

Das Thread-Scheduling kann z. B. – entsprechend wie herkömmlich – software-mäßig (oder alternativ z. B. auch hardware-mäßig) gesteuert werden.The Thread scheduling can e.g. B. - accordingly as usual - software-wise (or alternatively z. B. also hardware-moderately) controlled become.

Die – für das „On-Core-Thread-Scheduling” bzw. „Context-Scheduling” verantwortliche – Kontext-Schedule-Vorrichtung 3 benötigt – für jeden in den CPU Core 11 geladenen On-Core-Thread – Informationen hinsichtlich des momentanen Kontext-Status, und Attribut-Informationen (z. B. hinsichtlich Thread-Index-Wert bzw. Default-Thread-Index-Wert (bzw. hinsichtlich entsprechender Interpolation-Type-Default-, und Expected-Reward-Default-Werte (s. u.))).The context schedule device responsible for on-core thread scheduling or context scheduling 3 needed - for everyone in the CPU Core 11 loaded on-core thread - information regarding the current context status, and attribute information (eg regarding thread index value or default thread index value (or with respect to corresponding interpolation type default) , and Expected Reward Default Values (see below))).

Diese Informationen können in einem entsprechenden Kontext-Status-Array-Speicher abgespeichert sein.These Information can in a corresponding context state array memory be stored.

Im Kontext-Status-Array-Speicher können mehrere Kontext-Status-Elemente (CSE bzw. Context Status Element) enthalten sein, die jeweils – bezogenen auf jeweils einen Kontext – die o. g. Informationen hinsichtlich des momentanen Kontext-Status, und die o. g. Attribut-Informationen enthalten.in the Contextual status array storage can be multiple Context status elements (CSE or Context Status Element) to be included, respectively in each context - the o. g. Information regarding the current context status, and the o. G. Attribute information included.

Jedes Kontext-Status-Element kann zwei Register aufweisen, und zwar ein erstes Register zum Speichern der Kontext-Status-Informationen, und ein zweites Register zum Speichern der Attribut-Informationen.each Contextual status element can have two registers, one first register for storing the context status information, and a second one Register for storing the attribute information.

Das erste Register weist mindestens ein Bit auf, welches anzeigt, ob das jeweilige Kontext-Status-Element (bzw. der entsprechende Kontext) frei („free”), oder belegt („not free”) ist (d. h. von einem entsprechenden Thread belegt ist, oder nicht) („occupied”-Bit).The first register has at least one bit indicating whether the respective context status element (or the corresponding context) free ("free"), or occupied ("not free ") is (that is, occupied by a corresponding thread or not) ( "Occupied" bit).

Falls beim o. g. Thread-Scheduling ermittelt wird, dass ein Kontext-Status-Element (bzw. der entsprechende Kontext) frei („free”) ist (d. h., falls das „occupied”-Bit in einem einen solchen Zustand anzeigenden (z. B. nicht gesetzten) Zustand ist), kann einer von mehreren zur Bearbeitung anstehenden, in der o. g. weiteren Speichereinrichtung zwischengespeicherten Kandidaten-Threads (entsprechend der beim Thread-Scheduling verwendeten Scheduling-Strategie (z. B. entsprechend wie bei herkömmlichen Vorgehen jeweils der erste von mehreren in einer Kandidaten-Thread-Liste enthaltenen, in einem Bereit-Zustand befindlichen Threads)) in den CPU Core 11 geladen, der Thread mit dem entsprechenden Kontext verknüpft, und dann das „occupied”-Bit gesetzt werden (sowie z. B. ein weiteres Status-Bit, welches den Thread dann als im Zustand „idle” befindlich kennzeichnet).If it is determined in the above-mentioned thread scheduling that a context status element (or the corresponding context) is free (ie, if the "occupied" bit is in such a state indicating (eg ., not set) state, one of a plurality of candidate threads pending in the above-mentioned memory device (corresponding to the scheduling strategy used during thread scheduling (eg corresponding to the conventional procedure, the first one of FIG several threads in a candidate thread list contained in a ready state)) in the CPU Core 11 loaded, the thread is associated with the appropriate context, and then the "occupied" bit is set (as well as, for example, another status bit which then identifies the thread as being in the "idle" state).

Des weiteren können für den neu geladenen Thread die entsprechenden – z. B. im o. g. Programmspeicher 17 unter Zuordnung zum jeweiligen Thread abgespeicherten (und beim Laden des Threads in der o. g. weiteren Speichereinrichtung zwischengespeicherten) – Attribut-Informationen (Thread-Index- bzw. Default-Thread-Index-Wert (bzw. Interpolation-Type-Default-, und Expected-Reward-Default-Wert (s. u.))) in dem Kontext-Status-Array-Speicher, insbesondere in dem (zweiten) Register des entsprechenden Kontext-Status-Elements abgelegt werden, und kann die Start-Adresse des neu geladenen Threads in den entsprechenden Programm-Zähler (PC bzw. Program Counter) des CPU Core 11 geschrieben werden.Furthermore, for the newly loaded thread the corresponding -. B. in the above program memory 17 attribute information (thread index value or default thread index value (or interpolation type default, and expected value) stored in association with the respective thread (and buffered during loading of the thread in the above-mentioned further memory device). Reward default value (see below))) can be stored in the context state array memory, in particular in the (second) register of the corresponding context state element, and can change the start address of the newly loaded thread to the corresponding one Program Counter (PC or Program Counter) of the CPU Core 11 to be written.

Ein von dem CPU Core 11 abzuarbeitender Thread kann sich – On-Core-mäßig betrachtet (d. h. für die Kontext-Schedule-Vorrichtung 3) – insbesondere z. B. in einem aktiven, oder einem nicht aktiven Zustand befinden:

  • – „nicht-aktiv” (z. B. „idle”: Thread bereit zum Starten bzw. zum Fortfahren mit der Ausführung, jedoch zum Zeitpunkt (momentan) nicht ausgeführt)
  • – „aktiv” bzw. „running”: Thread zum Zeitpunkt ausgeführt, indem entsprechende Befehle ggf. geholt und durch die Execution Pipeline bzw. Processing Pipeline ausgeführt werden.
One from the CPU Core 11 The thread to be processed can be viewed on an on-the-core basis (ie for the context-schedule device 3 ) - in particular z. For example, if you are in an active or inactive state:
  • - "not active" (eg "idle": thread ready to start or to continue with the execution, but not executed at the moment (currently))
  • - "active" or "running": Thread executed at the time by possibly fetching appropriate commands and executing them through the execution pipeline or processing pipeline.

Im CPU Core 11 kann sich jeweils nur ein einziger Thread im Zustand „running” befinden.In the CPU Core 11 Only one thread at a time can be in the "running" state.

Der Zustand des o. g. – im Kontext-Status-Array-Speicher abgespeicherten – „idle”-Bits wird von der Kontext-Schedule-Vorrichtung 3 abgefragt; diese wählt – falls ein von dem CPU Core 11 in Abarbeitung befindlicher, d. h. im Zustand „running” befindlicher Kontext bzw. Thread durch einen neuen, abzuarbeitenden Thread ersetzt werden soll (bzw. neu ein Thread in einen Zustand „running” gebracht werden soll) – den nächsten, laufenden bzw. von dem CPU Core 11 abzuarbeitenden (d. h. in einen Zustand „running” zu bringenden) Kontext bzw. Thread unter solchen Kontexten bzw. Threads aus, die durch ein gesetztes „idle”-Bit als im Zustand „idle” befindlich gekennzeichnet sind.The state of the above mentioned "idle" bit stored in the context status array memory is provided by the context schedule device 3 queried; it chooses - if any from the CPU Core 11 in progress, ie in the state "running" located context or thread by a new, to be replaced (or a new thread should be brought into a state "running") - the next, running or from the CPU Core 11 to be processed (ie, to be brought into a "running" state) context or thread under such contexts or threads identified by a set "idle" bit as being in the "idle" state.

Wie aus 2 ersichtlich ist, wird – z. B. mittels eines über eine Leitung 6 übertragenen Signals „Current Context” – von dem CPU Core 11 aus fortwährend der Kontext-Schedule-Vorrichtung 3 mitgeteilt, welcher Kontext bzw. Thread momentan in einem Zustand „running” ist, d. h. für welchen Thread durch die Execution Pipeline bzw. Processing Pipeline gerade entsprechende Befehle geholt, und ausgeführt werden (z. B. durch Übertragung einer den jeweils ausgeführten bzw. laufenden Thread kennzeichnenden Kontext-ID („Running context number”)).How out 2 is apparent, is -. B. by means of a line 6 transmitted signal "Current Context" - from the CPU Core 11 from continuously the context schedule device 3 which context or thread is currently "running" in a state, ie which thread is being fetched by the execution pipeline or processing pipeline and executed (eg by transmission of a respective executed or running one) Thread identifying context ID ("running context number")).

Gemäß 3 weist die Kontext-Schedule-Vorrichtung 3 eine – z. B. der Anzahl an (maximal) zur Verfügung stehenden Kontexten entsprechende, und diesen jeweils zugeordnete – Vielzahl von Interpolator-Einrichtungen 5a, 5b, etc. auf.According to 3 indicates the context schedule device 3 a - z. B. the number of (maximum) available contexts corresponding, and these each associated - variety of interpolator facilities 5a . 5b , etc. on.

Eine erste Interpolator-Einrichtung (z. B. die Interpolator-Einrichtung 5a) kann beim vorliegenden Ausführungsbeispiel (vorübergehend oder dauerhaft) z. B. einem ersten der Vielzahl von Kontexten zugeordnet sein, z. B. einem momentan laufenden (in einem Zustand „running” befindlichen) Thread bzw. Kontext, und eine oder mehrere weitere Interpolator-Einrichtungen (z. B. die Interpolator-Einrichtung 5b, etc.) (vorübergehend, oder dauerhaft) z. B. jeweils einem oder mehreren weiteren Threads bzw. Kontexten, z. B. momentan bereiten, aber nicht laufenden (insbesondere in einem Zustand „idle” befindlichen) Threads bzw. Kontexten, etc.A first interpolator device (eg the interpolator device 5a ) can in the present embodiment (temporarily or permanently) z. B. associated with a first of the plurality of contexts, z. A current running (in a "running") thread or context, and one or more other interpolator devices (eg, the interpolator device 5b , etc.) (temporarily, or permanently) z. B. one or more other threads or contexts, z. B. currently prepare, but not running (especially in a state "idle" located) threads or contexts, etc.

Wie im folgenden noch genauer erläutert wird, wird beim vorliegenden Ausführungsbeispiel jeweils die dem momentan laufenden (in einem Zustand „running” befindlichen) Thread bzw. Kontext zugeordnete Interpolator-Einrichtung (z. B. die Interpolator-Einrichtung 5a) (und ggf. zusätzlich auch jeweils beim o. g. Thread-Scheduling jeweils aktuell neu geladenen Threads zugeordnete Interpolator-Einrichtungen) in einen „aktivierten” Zustand (Zustand „interpolator running”) gebracht, und die Interpolator-Einrichtung(en) (z. B. die Interpolator-Einrichtung 5b) der übrigen – momentan bereiten, aber nicht laufenden – Threads bzw. Kontexts in einen „deaktivierten” Zustand (Zustand „interpolator idle”).As will be explained in more detail below, in the present exemplary embodiment, in each case, the interpolator device assigned to the currently running (in a state "running") thread or context (for example, the interpolator device 5a ) (and possibly also in each case in the above-mentioned thread scheduling each newly loaded threads associated interpolator devices) in an "activated" state (state "interpolator running") brought, and the interpolator device (s) (eg the interpolator device 5b ) of the remaining - currently prepared, but not running - threads or context in a "disabled" state (state "interpolator idle").

Im aktivierten Zustand wird – wie ebenfalls weiter unten noch genauer erläutert wird – durch die entsprechende Interpolator-Einrichtung 5a jeweils ein neuer, aktualisierter, abgeänderter Thread-Index-Wert berechnet, und der jeweils (neu) berechnete Index-Wert mittels eines entsprechenden, an einer Leitung 20 ausgegebenen Signals an eine Vergleichs-Einrichtung 1 übertragen.In the activated state is - as also explained in more detail below - by the corresponding interpolator device 5a in each case a new, updated, modified thread index value is calculated, and the respectively (newly) calculated index value by means of a corresponding, on a line 20 output signal to a comparison device 1 transfer.

Demgegenüber wird von den jeweils deaktivierten Interpolator-Einrichtungen 5b – ohne Änderung – (weiter) der jeweils zuletzt berechnete Thread-Index-Wert ausgegeben, und mittels entsprechender, über entsprechende Leitungen 21 übertragenen Signalen – ebenfalls – der Vergleichs-Einrichtung 1 zugeführt.In contrast, each of the disabled interpolator devices 5b - without change - (further) the most recently calculated thread index value output, and by means of corresponding, via appropriate lines 21 transmitted signals - also - the comparison device 1 fed.

Die Vergleichs-Einrichtung 1 ermittelt, welche der Interpolator-Einrichtungen 5a, 5b den jeweils größten Thread-Index-Wert liefert (d. h. für welchen Thread bzw. Kontext jeweils der größte Thread-Index-Wert vorliegt).The comparison device 1 determines which of the interpolator devices 5a . 5b returns the largest thread index value (ie, which thread or context has the largest thread index value).

Wie aus 3 hervorgeht, wird von der Vergleichs-Einrichtung 1 an einer Leitung 8 ein den Thread bzw. Kontext mit dem jeweils größten Thread-Index-Wert kennzeichnendes Signal „Destination Context” zur Verfügung gestellt (z. B. ein die Kontext-ID des Threads bzw. Kontextes mit dem jeweils größten Thread-Index-Wert enthaltendes Signal).How out 3 is apparent from the comparison facility 1 on a pipe 8th a signal "Destination Context" characterizing the thread or context with the respective largest thread index value is made available (eg a signal containing the context ID of the thread or context with the respectively largest thread index value ).

Gemäß 2 wird das von der Vergleichs-Einrichtung 1 an der Leitung 8 ausgegebene Signal „Destination Context” an den CPU Core 11 weitergeleitet, sowie – wie aus 3 ersichtlich ist – über eine Leitung 22 an einen ersten Eingang einer Komparator-Einrichtung 2, und über eine Leitung 23 an einen Zwischenspeicher bzw. ein Latch 4.According to 2 This will be the comparison device 1 on the line 8th output signal "Destination Context" to the CPU Core 11 forwarded, as well as - like 3 is evident - over a line 22 to a first input of a comparator device 2 , and over a line 23 to a buffer or a latch 4 ,

Der Zwischenspeicher bzw. Latch 4 leitet das an der Leitung 23 anliegende – die Kontext-ID des Threads mit dem jeweils grössten Thread-Index-Wert angebende – Signal „Destination Context” mit einer gewissen Verzögerung behaftet über eine Leitung 24 an einen zweiten Eingang der Komparator-Einrichtung 2 weiter.The cache or latch 4 directs this on the line 23 adjacent - the context ID of the thread with the highest thread index value indicating - "Destination Context" with a certain delay tainted over a line 24 to a second input of the comparator device 2 further.

Kommt es zu einem Wechsel beim Thread bzw. Kontext mit jeweils grösstem Thread-Index-Wert – und damit auch zu einer Änderung beim die Kontext-ID des Threads mit dem jeweils grössten Thread-Index-Wert angebenden Signal „Destination Context” –, liegt – kurzzeitig – an den Leitungen 8, 22, 23 schon ein die neue Kontext-ID kennzeichnendes Signal „Destination Contextneu” an, jedoch – aufgrund der o. g. Verzögerungswirkung des Zwischenspeichers bzw. Latches 4 – an der Leitung 24 noch ein die alte Kontext-ID kennzeichnendes Signal „Destination Context alt”.If there is a change in the thread or context, each with the highest thread index value - and thus a change in the context ID of the thread with the respective highest thread index value indicating signal "Destination Context" - is - briefly - on the lines 8th . 22 . 23 already a new context ID characterizing signal "Destination Context new " to, however - due to the above delay effect of the cache or latches 4 - on the line 24 another signal indicating the old context ID "Destination Context old".

Aufgrund des – kurzzeitigen – Unterschiedes der – über die Leitung 22, und die Leitung 24 – an den ersten und zweiten Eingang der Komparator-Einrichtung 2 angelegten Signale wird von der Komparator-Einrichtung 2 dann – kurzzeitig – an einer Leitung 7 ein einen stattgefundenen Wechsel beim Thread bzw. Kontext mit jeweils grösstem Thread-Index-Wert kennzeichnendes Signal „Context Switch Indication” ausgegeben, und – wie aus 2 hervorgeht – an den CPU Core 11 weitergeleitet.Due to the - short-term - difference of - over the line 22 , and the line 24 - to the first and second inputs of the comparator device 2 applied signals is from the comparator device 2 then - briefly - on a line 7 a signal "Context Switch Indication" indicating a change taking place in the thread or context with the highest thread index value in each case is output, and - as shown 2 emerges - to the CPU Core 11 forwarded.

Durch die CPU Core 11 kann dann ein entsprechender Kontext-Wechsel vollzogen werden, wobei der durch das an den Leitungen 8 ausgegebene Signal „Destination Context” angegebene Kontext dann in einen laufenden Zustand (Zustand „running”) gebracht wird, und der zuletzt laufende bzw. in einem Zustand „running” befindliche Kontext in einen nicht laufenden Zustand (insbesondere z. B. in einen Zustand „idle”).Through the CPU Core 11 then a corresponding change of context can be completed, whereby by the on the lines 8th context is then brought into a running state (state "running"), and the last running or in a state "running" context in a non-running state (in particular, for example, in a state "idle").

Wie oben bereits kurz erläutert wurde, wird – insbesondere – jeweils die dem momentan laufenden (in einem Zustand „running” befindlichen) Thread bzw. Kontext zugeordnete Interpolator-Einrichtung (z. B. die Interpolator-Einrichtung 5a) in einen aktivierten Zustand gebracht.As has already been briefly explained above, the interpolator device (eg the interpolator device) associated with the thread or context currently running (in a state "running") is-in particular-in each case 5a ) brought into an activated state.

Hierzu wird – wie aus 4 hervorgeht – in jeder Interpolator-Einrichtung 5a die an der Leitung 6 mittels des Signals „Current Context” von dem CPU Core 11 aus übertragene, den jeweils ausgeführten bzw. laufenden Thread kennzeichnende Kontext-ID in einer Vergleichseinrichtung 30 mit der – z. B. in der Vergleichseinrichtung 30 abgespeicherten – Kontext-ID des der jeweiligen Interpolator-Einrichtung 5a zugeordneten Kontextes verglichen.This will - as out 4 - in every interpolator facility 5a the on the line 6 by means of the signal "Current Context" of the CPU Core 11 from transmitted, the running or running thread characterizing context ID in a comparison device 30 with the -. B. in the comparison device 30 stored - Context ID of the respective interpolator device 5a associated context.

Falls die den jeweils ausgeführten bzw. laufenden Thread kennzeichnende Kontext-ID gleich ist, wie die Kontext-ID des der jeweiligen Interpolator-Einrichtung 5a zugeordneten Kontextes, wird durch die Vergleichseinrichtung 30 an einer Leitung 31 ein Aktivier- bzw. Freigabe-Signal ausgegebenen, insbesondere ein Signal „Write Enable”.If the context ID characterizing the respective running thread is the same as the context ID of the respective interpolator device 5a associated context, is determined by the comparator 30 on a pipe 31 issued an enable or enable signal, in particular a signal "Write Enable".

Das Signal „Write Enable” wird an einen Freigabe-Eingang eines Register-Satzes 32 weitergeleitet, und an jeweils erste Eingänge entsprechender UND-Glieder 33, 34.The signal "Write Enable" is sent to a enable input of a register set 32 forwarded, and to respective first inputs of corresponding AND gates 33 . 34 ,

Hierdurch wird – wie im folgenden noch genauer erläutert wird – der Register-Satz 32 zum (Neu-)Beschreiben mit entsprechenden Werten freigegeben, und die UND-Glieder 33, 34 zur Weiterleitung entsprechender, an Leitungen 57, 58 anliegender Signale „Flush Indication” bzw. „Push Indication” an entsprechende Steuereingänge eines FIFO-Speichers 35 (FIFO = First-In-First-Out).This will - as will be explained in more detail below - the register set 32 for (re) writing with corresponding values enabled, and the AND gates 33 . 34 for forwarding corresponding, on lines 57 . 58 applied signals "Flush Indication" or "Push Indication" to corresponding control inputs of a FIFO memory 35 (FIFO = First-In-First-Out).

Wie aus 2 hervorgeht, und wie im folgenden noch genauer erläutert wird, werden von dem CPU Core 11 über entsprechende, mit der Kontext-Schedule-Vorrichtung 3 verbundene Leitungen 13, 14, 19 auf den jeweils laufenden Thread bzw. Context bezogene Signale „Interpolation Type”, „Expected Reward”, und „Stopping Time” zur Verfügung gestellt (bzw. – für den jeweils laufenden Thread bzw. Kontext – entsprechende Variablen-Werte für entsprechende – den jeweiligen Interpolations-Typ, den erwarteten Erfolg, und die Stopping Time kennzeichnende – Variablen (s. u.)).How out 2 As will be explained in more detail below, the CPU Core 11 via appropriate, with the context schedule device 3 connected lines 13 . 14 . 19 on the current thread or context related signals "Interpolation Type", "Expected Reward", and "Stopping Time" provided (or - for the current thread or context - corresponding variable values for corresponding - the respective Interpolation type, the expected success, and the stopping time characterizing variables (see below)).

Wie weiter unten noch genauer erläutert wird, werden die entsprechenden „Interpolation Type”-, „Expected Reward”-, und „Stopping Time”-Variablen-Werte in den dem jeweils laufenden Thread bzw. Kontext zugeordneten FIFO-Speicher 35 geladen.As will be explained in more detail below, the corresponding "Interpolation Type", "Expected Reward", and "Stopping Time" variable values are stored in the FIFO memory associated with the respective thread or context 35 loaded.

Solange in dem FIFO-Speicher 35 noch keine entsprechenden Variablen-Werte gespeichert sind, solange der FIFO-Speicher 35 also in einem „leeren” Zustand ist, wird an einer Leitung 36 ein den „leeren” Zustand des FIFO-Speichers 35 kennzeichnendes Signal „Empty” ausgegeben.As long as in the FIFO memory 35 yet no corresponding variable values are stored as long as the FIFO memory 35 that is, in an "empty" state, is on a line 36 an "empty" state of the FIFO memory 35 characterizing signal "Empty" output.

Die Leitung 36 ist mit einem Steuer-Eingang eines ersten Multiplexers 37 verbunden.The administration 36 is with a control input of a first multiplexer 37 connected.

Das an der Leitung 36 dem Steuer-Eingang des ersten Multiplexers 37 zugeführte Signal „Empty” führt dazu, dass entsprechende Ausgangs-Leitungen 39 des ersten Multiplexers 37 logisch mit entsprechenden – an einen Default-Register-Satz 38 angeschlossenen – Eingangs-Leitungen 40 verbunden werden, und dass die Ausgangs-Leitungen 39 des ersten Multiplexers 37 logisch von entsprechenden mit dem FIFO-Speicher 35 verbundenen Eingangs-Leitungen 41 getrennt werden.The on the line 36 the control input of the first multiplexer 37 supplied signal "Empty" causes corresponding output lines 39 of the first multiplexer 37 logical with corresponding - to a default register set 38 connected - input lines 40 be connected, and that the output lines 39 of the first multiplexer 37 logically from corresponding to the FIFO memory 35 connected input lines 41 be separated.

Dies hat zur Folge, das in dem Default-Register-Satz 38 abgespeicherte Default-Werte für die o. g. Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” (insbesondere in einem Interpolation-Typ-Default-Register 38a, einem Expected-Reward-Default-Register 38b, und einem Stopping-Time-Default-Register 38c abgespeicherte Variablen-Werte) über die Multiplexer-Eingangs-Leitungen 40, und den ersten Multiplexer 37 an die Multiplexer-Ausgangs-Leitungen 39 weitergeleitet werden.This results in the default register set 38 Stored default values for the above variables "Interpolation Type", "Expected Reward", and "Stopping Time" (especially in an interpolation type default register 38a , an expected reward default registry 38b , and a stopping time default register 38c stored variable values) via the multiplexer input lines 40 , and the first multiplexer 37 to the multiplexer output lines 39 to get redirected.

Als Interpolation-Type-Default-, und Expected-Reward-Default-Werte können in den entsprechenden Registern 38a, 38b z. B. die dem jeweiligen Kontext bzw. Thread zugeordneten, im o. g. Kontext-Status-Array-Speicher abgespeicherten Werte abgespeichert sein; des weiteren kann als Stopping-Time-Default-Wert im entsprechenden Register 38c z. B. – fest – der Wert „1” abgespeichert sein.As Interpolation Type Default, and Expected Reward Default values can be found in the corresponding registers 38a . 38b z. B. the respective context or thread associated, stored in the above-mentioned context status array memory values to be stored; Furthermore, as the Stopping Time Default value in the corresponding register 38c z. B. - fixed - the value "1" be stored.

Wie sich aus den Ausführungen oben, und der Darstellung gemäß 4 ergibt, liegt an einer mit einem Steuer-Eingang eines zweiten Multiplexers 42 verbundenen Leitung 43 zunächst ein Signal „Stopping Time = 0” an, das dazu führt dazu, dass entsprechende Ausgangs-Leitungen 44 des zweiten Multiplexers 42 logisch mit den o. g. Ausgangs-Leitungen 39 des ersten Multiplexers 37 verbunden werden, und dass die Ausgangs-Leitungen 44 des zweiten Multiplexers 42 logisch von weiteren im folgenden noch genauer erläuterten – Leitungen 45 getrennt werden.As is clear from the comments above, and the presentation according to 4 results lies on one with a control input of a second multiplexer 42 connected line 43 First, a signal "Stopping Time = 0", which leads to the corresponding output lines 44 of the second multiplexer 42 logically with the above-mentioned output lines 39 of the first multiplexer 37 be connected, and that the output lines 44 of the second multiplexer 42 logically from further in the following explained in more detail - lines 45 be separated.

Dies hat zur Folge, das die o. g. in dem Default-Register-Satz 38 abgespeicherten, an den Leitungen 39 anliegenden Default-Werte für die o. g. Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” an den Ausgangs-Leitungen 44 des zweiten Multiplexers 42 ausgegeben werden, und in den Register-Satz 32 geschrieben werden (insbesondere der Wert der in dem Interpolation-Typ-Default-Register 38a abgespeicherten Variablen „Default Interpolation Type” in ein erstes Register 32a, der Wert der in dem Expected-Reward-Default-Register 38b abgespeicherten Variablen „Default Expected Reward” in ein zweites Register 32b, und der Wert der in dem Stopping-Time-Default-Register 38c abgespeicherten Variablen „Default Stopping Time” in ein drittes Register 32c).As a result, the above mentioned in the default register set 38 stored on the lines 39 The default values for the above mentioned variables "Interpolation Type", "Expected Reward", and "Stopping Time" on the output lines 44 of the second multiplexer 42 are output, and in the register set 32 in particular the value of the in the interpolation type default register 38a stored variables "Default Interpolation Type" in a first register 32a The value in the Expected Reward Default Register 38b stored variables "Default Expected Reward" in a second register 32b and the value in the Stopping Time Default Register 38c stored variables "Default Stopping Time" in a third register 32c ).

Wie aus 4 weiter hervorgeht, wird ein den in das Register 32a geschriebenen (Interpolation-Type-)Wert repräsentierendes Signal über eine Leitung 46, und eine Leitung 47 einem Steuer-Eingang eines dritten Multiplexers 50 zugeführt, sowie – ebenfalls über die Leitung 46, und eine Leitung 48 – einem Steuer-Eingang eines vierten Multiplexers 51.How out 4 will be added to the register 32a written signal (interpolation type) value over a line 46 , and a line 47 a control input of a third multiplexer 50 supplied, as well as - also via the line 46 , and a line 48 A control input of a fourth multiplexer 51 ,

Des weiteren wird – wie ebenfalls aus 4 hervorgeht – das den in das Register 32a geschriebenen (Interpolation-Type-)Wert repräsentierende, an der Leitung 46 anliegende Signal über eine erste Leitung 45a der o. g. Leitungen 45 dem zweiten Multiplexer 42 zugeführt.Furthermore - as well as out 4 it appears in the register 32a written (interpolation type) value on the line 46 applied signal via a first line 45a the above mentioned lines 45 the second multiplexer 42 fed.

Ein den in das Register 32b geschriebenen (Expected-Reward-)Wert repräsentierendes Signal wird über eine Leitung 49 jeweils entsprechenden Eingängen entsprechender Expected-Reward-Variablen-Nachberechnungs-Einrichtungen 52a, 52b zugeführt, und jeweils entsprechenden ersten Eingängen entsprechender Thread-Index-Berechnungs-Einrichtungen 53a, 53b.One in the register 32b written (Expected Reward) value signal is over a line 49 respectively corresponding inputs of corresponding expected reward variable recalculation means 52a . 52b and corresponding first inputs of respective thread index calculators 53a . 53b ,

Des weiteren wird ein den in das Register 32c geschriebenen (Stopping-Time-)Wert repräsentierendes Signal über eine Leitung 54 jeweils entsprechenden zweiten Eingängen der entsprechenden Thread-Index-Berechnungs-Einrichtungen 53a, 53b zugeführt, und – über eine Leitung 54a – einem Eingang einer Stopping-Time-Dekrementier-Einrichtung 55.Furthermore, the one in the register 32c written (Stopping Time) value representing signal over a line 54 respectively corresponding second inputs of the respective thread index calculators 53a . 53b fed, and - via a line 54a An input of a Stopping Time Decrementer 55 ,

Jede der Thread-Index-Berechnungs-Einrichtungen 53a, 53b berechnet mittels entsprechender Vorgehensweisen – insbesondere z. B. mittels entsprechender, herkömmlicher Gittin's-Index-Berechnungs-Strategien –, und basierend auf dem in dem Register 32b bzw. 32c abgespeicherten Expected-Reward- und Stopping-Time-Wert den jeweils aktuellen, dem jeweiligen Thread bzw. Kontext zuzuordnenden – an der Leitung 20 auszugebenden – Thread-Index-Wert.Each of the thread index calculation facilities 53a . 53b calculated by means of appropriate procedures - in particular z. By means of corresponding conventional Gittin's index calculation strategies - and based on that in the register 32b respectively. 32c stored Expected Reward and Stopping Time value the current, the respective thread or context to be assigned - on the line 20 output - thread index value.

Mit Hilfe des den (Interpolation-Type-)Wert repräsentierenden, an den Leitungen 46, 48 anliegenden, und dem Steuer-Eingang des vierten Multiplexers 51 zugeführten Signals kann ausgewählt werden, welcher der von den verschiedenen Thread-Index-Berechnungs-Einrichtungen 53a, 53b – jeweils basierend auf unterschiedlichen Vorgehensweisen berechnete, und an verschiedenen Leitungen 51a, 51b ausgegebene – Thread-Index-Wert an die Leitung 20 weitergeschaltet werden soll.By means of the (Interpolation-Type-) value representing, on the lines 46 . 48 adjacent, and the control input of the fourth multiplexer 51 supplied signal can be selected which of the various thread index calculation means 53a . 53b - each calculated based on different approaches, and on different lines 51a . 51b output - thread index value to the line 20 should be switched.

Wie aus 4 weiter zu entnehmen ist, berechnet jede der Expected-Reward-Variablen-Nachberechnungs-Einrichtungen 52a, 52b – passend zu den jeweiligen, durch die Thread-Index-Berechnungs-Einrichtungen 53a, 53b basierend auf entsprechenden Interpolationsvorgehensweisen berechneten Thread-Index-Werten – mittels entsprechender Vorgehensweisen (insbesondere z. B. mittels entsprechender, bei herkömmlichen Gittin's-Index-Berechnungs-Strategien angewandten Vorgehensweisen), und basierend auf dem in dem Register 32b abgespeicherten Expected-Reward-Wert jeweils entsprechende, angepasste Werte für die o. g. Expected-Reward-Variable.How out 4 further calculates each of the expected reward variable recalculation facilities 52a . 52b Matching the respective thread indexing facilities 53a . 53b based on appropriate interpolation procedures, calculated thread index values - by means of appropriate procedures (in particular, for example, by means of corresponding procedures used in conventional Gittin's index calculation strategies), and based on that in the register 32b stored Expected Reward value each corresponding, adjusted values for the above expected reward variable.

Mit Hilfe des den (Interpolation-Type-)Wert repräsentierenden, an den Leitungen 46, 47 anliegenden, und dem Steuer-Eingang des dritten Multiplexers 50 zugeführten Signals kann ausgewählt werden, welcher der von den verschiedenen Expected-Reward-Variablen-Nachberechnungs-Einrichtungen 52a, 52b jeweils basierend auf unterschiedlichen Vorgehensweisen berechnete, und an verschiedenen Leitungen 50a, 50b ausgegebene, angepasste Expected-Reward-Variablen-Wert an eine zweite Leitung 45b der o. g. Leitungen 45, d. h. an den zweiten Multiplexer 42 weitergeschaltet werden soll.By means of the (Interpolation-Type-) value representing, on the lines 46 . 47 adjacent, and the control input of the third multiplexer 50 can be selected which of the various expected reward variable recalculation devices 52a . 52b each calculated based on different approaches, and on different lines 50a . 50b output, adjusted expected reward variable value to a second line 45b the above mentioned lines 45 ie to the second multiplexer 42 should be switched.

Mit Hilfe der Stopping-Time-Dekrementier-Einrichtung 55 wird der dieser über die Leitung 54a jeweils zugeführte (Stopping-Time-)Wert dekrementiert (insbesondere, indem vom Stopping-Time-Wert der Wert „1” subtrahiert wird), und ein den dekrementierten Stopping-Time-Wert repräsentierendes Signal über eine Leitung 55a an eine Vergleichseinrichtung 56 weitergeleitet, und über eine dritte Leitung 45c der o. g. Leitungen 45 an den zweiten Multiplexer 42.With the help of the Stopping Time Decrementer 55 is this over the line 54a respectively decremented (Stopping-Time-) value (in particular, by the value "1" is subtracted from the Stopping-Time value), and a signal representing the decremented Stopping-Time value via a line 55a to an Ver equalization scheme 56 forwarded, and via a third line 45c the above mentioned lines 45 to the second multiplexer 42 ,

Sobald – wie oben erläutert – über die Leitungen 13, 14, 19 die entsprechenden „Interpolation Type”-, „Expected Reward”-, und „Stopping Time”-Variablen-Werte in den dem jeweils laufenden Thread bzw. Kontext zugeordneten FIFO-Speicher 35 geladen wurden, der FIFO-Speicher 35 also nicht mehr in einem „leeren” Zustand ist, wird an der Leitung 36 kein Signal „Empty” mehr ausgegeben.Once - as explained above - over the lines 13 . 14 . 19 the corresponding "Interpolation Type", "Expected Reward", and "Stopping Time" variable values in the FIFO memory associated with the respective thread or context 35 loaded, the FIFO memory 35 So no longer in an "empty" state is on the line 36 no signal "Empty" is output.

Dies hat zur Folge, dass die o. g. Ausgangs-Leitungen 39 des ersten Multiplexers 37 dann logisch mit den entsprechenden mit dem FIFO-Speicher 35 verbundenen Eingangs-Leitungen 41 verbunden werden (und logisch von den – mit dem Default-Register-Satz 38 verbundenen – Eingangs-Leitungen 40 getrennt werden).This has the consequence that the above-mentioned output lines 39 of the first multiplexer 37 then logically with the corresponding one with the FIFO memory 35 connected input lines 41 (and logically from the - with the default register set 38 connected - input lines 40 be separated).

Aufgrund des bis dahin unveränderten Zustands des am Steuer-Eingang des zweiten Multiplexers 42 anliegenden Signals bleiben weiterhin die Ausgangs-Leitungen 44 des zweiten Multiplexers 42 logisch mit den o. g. Ausgangs-Leitungen 39 des ersten Multiplexers 37 verbunden, und bleiben weiterhin die Ausgangs-Leitungen 44 des zweiten Multiplexers 42 logisch von den o. g. weiteren Leitungen 45 getrennt.Because of the hitherto unchanged state of the control input of the second multiplexer 42 The output signals remain in the output signal 44 of the second multiplexer 42 logically with the above-mentioned output lines 39 of the first multiplexer 37 connected, and remain the output lines 44 of the second multiplexer 42 logically from the above-mentioned additional lines 45 separated.

Dies hat zur Folge, dass die o. g. in dem FIFO-Speicher abgespeicherten, von dem CPU Core 11 gelieferten Werte für die o. g. Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” über die Multiplexer 37, 42 an die Ausgangs-Leitungen 44 des zweiten Multiplexers 42 weitergeschaltet werden, und – neu – in den Register-Satz 32 geschrieben werden (insbesondere der in dem FIFO-Speicher 35 abgespeicherte Interpolation-Typ-Wert in das erste Register 32a, der in dem FIFO-Speicher 35 abgespeicherte Expected-Reward-Wert in das zweite Register 32b, und der im FIFO-Speicher 35 abgespeicherte Stopping-Time-Wert in das dritte Register 32c).This has the consequence that the above-mentioned stored in the FIFO memory, the CPU core 11 supplied values for the aforementioned variables "Interpolation Type", "Expected Reward", and "Stopping Time" via the multiplexer 37 . 42 to the output lines 44 of the second multiplexer 42 be redirected, and - new - in the register set 32 written (in particular, in the FIFO memory 35 stored interpolation type value in the first register 32a which is in the FIFO memory 35 stored expected reward value in the second register 32b , and in the FIFO memory 35 stored stopping time value in the third register 32c ).

Auf Grundlage der geänderten, in den Registern 32b bzw. 32c abgespeicherten Expected-Reward- und Stopping-Time-Werte werden durch die o. g. Thread-Index-Berechnungs-Einrichtungen 53a, 53b jeweils entsprechend geänderte, aktualisierte Thread-Index-Werte berechnet, und einer dieser Werte – entsprechend der über den vierten Multiplexer 51 getroffenen Auswahl – als geänderter, dem jeweiligen Thread bzw. Kontext zuzuordnender Thread-Index-Wert an der Leitung 20 ausgegeben.Based on the changed, in the registers 32b respectively. 32c stored expected reward and stopping time values are determined by the above-mentioned thread index calculation means 53a . 53b each correspondingly changed, updated thread index values calculated, and one of these values - according to the fourth multiplexer 51 made selection - as a changed thread index value attributable to the respective thread or context on the line 20 output.

Entsprechend ähnlich werden auch durch die Expected-Reward-Variablen-Nachberechnungs-Einrichtungen 52a, 52b basierend auf dem in dem Register 32b abgespeicherten, geänderten Expected-Reward-Wert jeweils entsprechend geänderte, angepasste Expected-Reward-Variablen-Werte berechnet, und einer dieser Werte – entsprechend der über den dritten Multiplexer 50 getroffenen Auswahl – über die Leitung 45b dem zweiten Multiplexer 42 zugeführt.Similarly, the expecte reward variable recalculation devices will also be similar 52a . 52b based on the one in the register 32b stored, modified expected reward value respectively calculated according to changed, adjusted expected reward variable values, and one of these values - according to the third multiplexer 50 made selection - via the wire 45b the second multiplexer 42 fed.

Aufgrund der o. g. Änderung des Werts der im Register 32c abgespeicherten Stopping-Time-Variablen (insbesondere, da diese nicht mehr entsprechend dem o. g. Stopping-Time-Default-Wert = 1, bzw. nach erfolgter Dekrementierung = 0 ist) liegt an der mit dem Steuer-Eingang des zweiten Multiplexers 42 verbundenen Leitung 43 dann – zunächst – kein Signal „Stopping Time = 0” mehr an. Dies hat zur Folge, dass entsprechende Ausgangs-Leitungen 44 des zweiten Multiplexers 42 nicht mehr logisch mit den o. g. Ausgangs-Leitungen 39 des ersten Multiplexers 37 verbunden sind, sondern mit den o. g. Leitungen 45.Due to the above change in the value of the in the register 32c stored Stopping-time variables (in particular, since this is no longer in accordance with the above-mentioned Stopping-time default value = 1, or after decrement = 0) is located at the with the control input of the second multiplexer 42 connected line 43 then - initially - no signal "Stopping Time = 0" more. This has the consequence that corresponding output lines 44 of the second multiplexer 42 no longer logical with the above-mentioned output lines 39 of the first multiplexer 37 are connected, but with the above lines 45 ,

Dies hat zur Folge, dass der an der o. g. Leitung 45c anliegende – gegenüber dem an der Leitung 54a anliegenden, in dem dritten Register 32c abgespeicherte Stopping-Time-Variablen-Wert durch die Stopping-Time-Dekrementier-Einrichtung 55 entsprechend dekrementierte – Variablen-Wert über den zweiten Multiplexer 42 dem dritten Register 32c zugeführt, und dort abgespeichert wird.This has the consequence that the at the above mentioned line 45c adjacent - opposite to the pipe 54a in the third register 32c stored Stopping Time variable value by the Stopping Time Decrementer 55 correspondingly decremented variable value via the second multiplexer 42 the third register 32c fed and stored there.

Entsprechend ähnlich wird auch der an der o. g. Leitung 45b anliegende, von der durch den dritten Multiplexer 50 ausgewählten Expected-Reward-Variablen-Nachberechnungs-Einrichtung 52a, 52b gelieferte, angepasste Expected-Reward-Variablen-Wert über den zweiten Multiplexer 42 dem zweiten Register 32b zugeführt, und dort abgespeichert, und der an der Leitung 45a anliegende Wert der „Interpolation Type”-Variable über den Multiplexer 42 an das erste Register 32a (zurück-)geleitet, und (erneut) dort abgespeichert.Similarly similar is the at the above mentioned line 45b adjacent, by the third multiplexer 50 selected expected reward variable recalculation device 52a . 52b delivered, matched expected reward variable value via the second multiplexer 42 the second register 32b supplied, and stored there, and that on the line 45a applied value of the "Interpolation Type" variable via the multiplexer 42 to the first register 32a (redirected), and (again) stored there.

Auf Grundlage der – erneut – geänderten, in den Registern 32b bzw. 32c abgespeicherten Expected-Reward- und Stopping-Time-Werte werden durch die o. g. Thread-Index-Berechnungs-Einrichtungen 53a, 53b erneut jeweils entsprechend geänderte, aktualisierte Thread-Index-Werte berechnet, und einer dieser Werte – entsprechend der über den vierten Multiplexer 51 getroffenen Auswahl – als geänderter, dem jeweiligen Thread bzw. Kontext zuzuordnender Thread-Index-Wert an der Leitung 20 ausgegeben.Based on the - again - changed, in the registers 32b respectively. 32c stored expected reward and stopping time values are determined by the above-mentioned thread index calculation means 53a . 53b again each correspondingly changed, updated thread index values are calculated, and one of these values - according to the fourth multiplexer 51 made selection - as a changed thread index value attributable to the respective thread or context on the line 20 output.

Entsprechend ähnlich werden auch – erneut – durch die Expected-Reward-Variablen-Nachberechnungs-Einrichtungen 52a, 52b basierend auf dem in dem Register 32b abgespeicherten, erneut geänderten Expected-Reward-Wert jeweils entsprechend geänderte, angepasste Expected-Reward-Variablen-Werte berechnet, usw.Similarly, again, the expecte reward variable recalculation devices will be similar 52a . 52b based on the one in the register 32b stored, again changed Expected Reward value in each case correspondingly changed, adapted Expected Reward Va calculated riablen values, etc.

Dabei wird – wie aus 4 hervorgeht – durch die Stopping-Time-Dekrementier-Einrichtung 55 der dieser über die Leitung 54a jeweils zugeführte (Stopping-Time-)Wert immer weiter dekrementiert (insbesondere, indem vom zuletzt geltenden Stopping-Time-Wert der Wert „1” subtrahiert wird), bis durch die Vergleichseinrichtung 56 ermittelt wird, dass der Stopping-Time-Wert den Wert Null erreicht hat.It will - like out 4 apparent - by the Stopping Time Decrementer 55 this one over the line 54a each time supplied (Stopping-Time-) value decremented ever further (in particular by the value of "1" is subtracted from the last applicable Stopping-time value), through the comparator 56 it is determined that the stopping time value has reached zero.

Daraufhin wird von der Vergleichseinrichtung 56 (wieder) an der mit dem Steuer-Eingang des zweiten Multiplexers 42 verbundenen Leitung 43 ein Signal „Stopping Time = 0” angelegt, das dazu führt, dass die Ausgangs-Leitungen 44 des zweiten Multiplexers 42 logisch (wieder) mit den o. g. Ausgangs-Leitungen 39 des ersten Multiplexers 37 verbunden werden, und dass die Ausgangs-Leitungen 44 des zweiten Multiplexers 42 logisch (wieder) von den Leitungen 45 getrennt werden.Thereupon, by the comparison device 56 (again) at the with the control input of the second multiplexer 42 connected line 43 a signal "Stopping Time = 0" applied, which causes the output lines 44 of the second multiplexer 42 logically (again) with the above-mentioned output lines 39 of the first multiplexer 37 be connected, and that the output lines 44 of the second multiplexer 42 logically (again) from the lines 45 be separated.

Dies hat zur Folge, das die o. g. in dem FIFO-Speicher abgespeicherten (bzw. neu abgespeicherten), von dem CPU Core 11 (ggf. neu) gelieferten Werte für die o. g. Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” über den ersten Multiplexer 37, und den zweiten Multiplexer 42 an den Register-Satz 32 weitergeleitet, und in den entsprechenden Registern 32a, 32b, 32c abgespeichert werden können.This has the consequence that the above-mentioned in the FIFO memory stored (or re-stored), from the CPU Core 11 (possibly new) supplied values for the above variables "Interpolation Type", "Expected Reward", and "Stopping Time" via the first multiplexer 37 , and the second multiplexer 42 to the register set 32 forwarded, and in the appropriate registers 32a . 32b . 32c can be stored.

Die o. g. Variable „Expected Reward” repräsentiert – entsprechend der (aus „Multi-Armed-Bandit-Problemen” bekannten) Theorie der Gittin'schen Indizes – die Güte des durch die Abarbeitung des jeweiligen Threads erreichten Erfolgs, z. B. die Grösse des nach der Abarbeitung des Threads freiwerdenden Speicherplatzes (also die jeweils zu optimierende Grösse), und die o. g. Variable „Stopping Time” einen sich aus der Theorie der Gittin'schen Indizes ergebenden (Wichtungs-)Parameter.The o. g. Variable "Expected Reward "represents - accordingly the (known from "multi-armed bandit problems") Theory of Gittin's indices - the goodness of the the processing of the respective thread achieved success, z. B. the size of the after the processing of the thread freed space (ie the size to be optimized), and the o. g. Variable "Stopping Time "one from the theory of the Gittin'schen Indexes resulting (weighting) parameters.

Zum Laden entsprechender Werte für die o. g. Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” in den FIFO-Speicher 35 kann durch den CPU Core 11 – wie in 2 und 4 gezeigt ist – an der Leitung 57 das o. g. Signal „Push Indication” ausgegeben werden (woraufhin die entsprechenden, an den Leitungen 13, 14, 19 anliegenden Variablen-Werte im FIFO-Speicher 35 abgespeichert werden).For loading corresponding values for the above variables "Interpolation Type", "Expected Reward", and "Stopping Time" into the FIFO memory 35 can through the CPU Core 11 - as in 2 and 4 is shown - on the line 57 the above-mentioned signal "push indication" are output (whereupon the corresponding, on the lines 13 . 14 . 19 applied variable values in the FIFO memory 35 be stored).

Beispielsweise bei – z. B. bei Auftreten eines Fehlers im CPU Core 11 durchzuführenden – „Sprüngen” können mittels eines durch den CPU Core 11 an der Leitung 58 ausgegebenen Signals „Flush Indication” die bisher im FIFO-Speicher 35 gespeicherten Werte für die o. g. Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” (komplett) wieder gelöscht werden, woraufhin mittels eines an der Leitung 57 ausgegebenen Signals „Push Indication” erneut wieder – entsprechend den dann an den Leitungen 13, 14, 19 anliegenden Signalen – entsprechende Werte für die Variablen „Interpolation Type”, „Expected Reward”, und „Stopping Time” im FIFO-Speicher 35 abgespeichert werden können. Die o. g. Thread-Index-Werte entsprechen – zur Optimierung der jeweiligen Kostenfunktion verwendeten, entsprechend der „Multi-Armed-Bandit-Theorie” berechneten – Werten (wobei bei der Lösung des Optimierungs-Problems insbesondere – wie oben angedeutet – eine Thread-Umschaltung ohne Zyklenverlust vorausgesetzt wird). Bei – geringfügiger – Verletzung dieser Bedingung ergeben sich entsprechend – in den meisten Fällen gering – von einer optimalen Lösung abweichende Werte.For example, at -. If an error occurs in the CPU Core 11 - "jumps" can be done by means of a CPU Core 11 on the line 58 output signal "Flush Indication" previously in the FIFO memory 35 stored values for the above variables "Interpolation Type", "Expected Reward", and "Stopping Time" (complete) are deleted again, whereupon by means of one on the line 57 output signal "push indication" again - according to the then on the lines 13 . 14 . 19 applied signals - corresponding values for the variables "Interpolation Type", "Expected Reward", and "Stopping Time" in the FIFO memory 35 can be stored. The above-mentioned thread index values correspond to values used to optimize the respective cost function, calculated according to the "multi-armed bandit theory" (in particular, as indicated above, a thread switchover being used to solve the optimization problem) Cycle loss is assumed). In case of a minor violation of this condition, correspondingly-in most cases low-values deviating from an optimal solution result.

Claims (7)

Einrichtung (3) zur Verwendung bei einem Scheduling, bei welchem ein Scheduling für von einem Multithreaded (MT)-Prozessor (11) abzuarbeitende Threads durchgeführt wird dadurch gekennzeichnet, dass die Einrichtung (3) eine Vorrichtung (1) aufweist zum Vergleichen von den Threads zugeordneten Index-Variablen.Facility ( 3 ) for use in scheduling wherein scheduling for a multithreaded (MT) processor ( 11 ) to be executed is characterized in that the device ( 3 ) a device ( 1 ) for comparing index variables associated with the threads. Einrichtung (3) nach Anspruch 1, bei welcher die Vergleichs-Vorrichtung (1) so ausgestaltet und eingerichtet ist, dass mit der Vergleichs-Vorrichtung (1) derjenige Thread ermittelt wird, dessen Index-Variable den höchsten Wert aufweist.Facility ( 3 ) according to claim 1, in which the comparison device ( 1 ) is designed and arranged such that with the comparison device ( 1 ) determines the thread whose index variable has the highest value. Einrichtung (3) nach Anspruch 1, bei welcher die Vergleichs-Vorrichtung (1) so ausgestaltet und eingerichtet ist, dass mit der Vergleichs-Vorrichtung (1) derjenige Thread ermittelt wird, dessen Index-Variable den niedrigsten Wert aufweist.Facility ( 3 ) according to claim 1, in which the comparison device ( 1 ) is designed and arranged such that with the comparison device ( 1 ) determines the thread whose index variable has the lowest value. Einrichtung (3) nach Anspruch 2 oder 3, welche eine Vorrichtung (2, 4) aufweist zum Erzeugen eines Thread-Wechsel-Signals (Context-Switch-Indication), wenn durch die Vergleichs-Vorrichtung (1) ermittelt wird, dass ein Wechsel beim Thread mit höchstem oder niedrigstem Index-Variablen-Wert stattfindet.Facility ( 3 ) according to claim 2 or 3, which is a device ( 2 . 4 ) for generating a context switch indication when through the comparison device ( 1 ) determines that a thread is changing at the highest or lowest index variable value. Einrichtung (3) nach einem der Ansprüche 2 bis 4, welche eine Hardware-Schaltung (5a, 52a, 53a), insbesondere eine Hardware-Interpolator-Schaltung (52a, 53a) aufweist zum Ändern des Werts der Index-Variable eines im aktiven Zustand befindlichen Threads.Facility ( 3 ) according to one of claims 2 to 4, which is a hardware circuit ( 5a . 52a . 53a ), in particular a hardware interpolator circuit ( 52a . 53a ) for changing the value of the index variable of a thread in active state. Vorrichtung zum Durchführen eines Schedulings für mehrere von einem Multithreaded (MT)-Prozessor (11) abzuarbeitende Threads, mit einer Einrichtung zur Auswahl des jeweils abzuarbeitenden Threads in Abhängigkeit von den Threads zugeordneten Index-Variablen, und einer Interpolationsschaltung (5a) zur fortlaufenden Neuberechnung des Werts einer einem ausgewählten Thread zugeordneten Index-Variablen im Verlauf der Abarbeitung des ausgewählten Threads, und einer Einrichtung zum Unterbrechen der Abarbeitung des ausgewählten Threads, wenn die Index-Variable des ausgewählten Threads nicht mehr den höchsten Wert aufweist.Apparatus for performing scheduling for multiple from a multithreaded (MT) processor ( 11 ) to be processed threads, with a device for selecting the respectively to be processed Threads depending on the threads associated with index variables, and an interpolation circuit ( 5a ) for continuously recalculating the value of an index variable associated with a selected thread in the course of processing the selected thread, and means for suspending processing of the selected thread if the index variable of the selected thread no longer has the highest value. Vorrichtung zum Durchführen eines Schedulings für mehrere von einem Multithreaded (MT)-Prozessor (11) abzuarbeitende Threads, mit einer Einrichtung zur Auswahl des jeweils abzuarbeitenden Threads in Abhängigkeit von den Threads zugeordneten Index-Variablen, und einer Einrichtung (5a) zur fortlaufenden Neuberechnung des Werts einer Index-Variablen im Verlauf der Abarbeitung eines Threads.Apparatus for performing scheduling for multiple from a multithreaded (MT) processor ( 11 ) to be processed threads, with a device for selecting the respective thread to be processed in dependence on the thread associated index variables, and a device ( 5a ) for continuously recalculating the value of an index variable in the course of processing a thread.
DE202004021684U 2004-12-20 2004-12-20 Devices and devices for use in scheduling Expired - Lifetime DE202004021684U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202004021684U DE202004021684U1 (en) 2004-12-20 2004-12-20 Devices and devices for use in scheduling

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004061339A DE102004061339A1 (en) 2004-12-20 2004-12-20 Context-scheduling method for e.g. multithreaded microcontroller and/or micro processor system, involves executing scheduling of threads that are to be processed by multithreaded processor, based on index variables assigned by threads
DE202004021684U DE202004021684U1 (en) 2004-12-20 2004-12-20 Devices and devices for use in scheduling

Publications (1)

Publication Number Publication Date
DE202004021684U1 true DE202004021684U1 (en) 2010-04-29

Family

ID=36580244

Family Applications (2)

Application Number Title Priority Date Filing Date
DE202004021684U Expired - Lifetime DE202004021684U1 (en) 2004-12-20 2004-12-20 Devices and devices for use in scheduling
DE102004061339A Ceased DE102004061339A1 (en) 2004-12-20 2004-12-20 Context-scheduling method for e.g. multithreaded microcontroller and/or micro processor system, involves executing scheduling of threads that are to be processed by multithreaded processor, based on index variables assigned by threads

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102004061339A Ceased DE102004061339A1 (en) 2004-12-20 2004-12-20 Context-scheduling method for e.g. multithreaded microcontroller and/or micro processor system, involves executing scheduling of threads that are to be processed by multithreaded processor, based on index variables assigned by threads

Country Status (2)

Country Link
US (1) US7793296B2 (en)
DE (2) DE202004021684U1 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162615B1 (en) * 2000-06-12 2007-01-09 Mips Technologies, Inc. Data transfer bus communication using single request to perform command and return data to destination indicated in context to allow thread context switch
US20080168130A1 (en) * 2007-01-09 2008-07-10 Wen-Tzer Thomas Chen Method and system for determining whether to send a synchronous or asynchronous resource request
US20080168125A1 (en) * 2007-01-09 2008-07-10 Wen-Tzer Thomas Chen Method and system for prioritizing requests
US20080165800A1 (en) * 2007-01-09 2008-07-10 Chen Wen-Tzer T Method and apparatus to provide dynamic cost of context switch to application for performance optimization
US8561072B2 (en) * 2008-05-16 2013-10-15 Microsoft Corporation Scheduling collections in a scheduler
KR101014028B1 (en) * 2008-11-26 2011-02-14 한양대학교 산학협력단 Device and method for adaptive context switch scheduling scheme for fast block input and output
WO2013147878A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Prediction-based thread selection in a multithreading processor
US9098343B2 (en) 2012-12-06 2015-08-04 Xerox Corporation Method and system for managing allocation of tasks to be crowdsourced
GB2521151B (en) * 2013-12-10 2021-06-02 Advanced Risc Mach Ltd Configurable thread ordering for a data processing apparatus
GB2521155B (en) 2013-12-10 2021-06-02 Advanced Risc Mach Ltd Configuring thread scheduling on a multi-threaded data processing apparatus
US11144226B2 (en) 2019-04-11 2021-10-12 Samsung Electronics Co., Ltd. Intelligent path selection and load balancing
US11216190B2 (en) 2019-06-10 2022-01-04 Samsung Electronics Co., Ltd. Systems and methods for I/O transmissions in queue pair-based NVMeoF initiator-target system
US11240294B2 (en) * 2019-08-23 2022-02-01 Samsung Electronics Co., Ltd. Systems and methods for spike detection and load balancing resource management
CN111931456B (en) * 2020-08-13 2023-12-12 华中科技大学 PCB electroplating mixed flow line task optimization sequencing method based on template sequence

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061709A (en) * 1998-07-31 2000-05-09 Integrated Systems Design Center, Inc. Integrated hardware and software task control executive
WO2004072796A2 (en) * 2003-02-05 2004-08-26 Arizona Board Of Regents Reconfigurable processing

Also Published As

Publication number Publication date
DE102004061339A1 (en) 2006-06-29
US7793296B2 (en) 2010-09-07
US20060161924A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
DE69930614T2 (en) METHOD AND DEVICE FOR HANDLING multiple flank and state induced interruptions
DE10084556B4 (en) Optimized execution of statically most likely predicted branch instructions
DE60217157T2 (en) METHOD AND DEVICE FOR BINDING SHADOW TABS TO VECTORIZED INTERRUPTS
DE60224774T2 (en) Data processing system with read, modify and write unit
DE202004021684U1 (en) Devices and devices for use in scheduling
DE2657848A1 (en) CONTROL UNIT FOR A DATA PROCESSING SYSTEM
DE10392278T5 (en) Method and device for memory access control
DE102005013913A1 (en) Interrupt request program and microcomputer
DE102007060806A1 (en) Rank-based memory read / write microinstruction scheduler
DE60026068T2 (en) SYSTEM FOR EXTERNAL TRANSACTIONS WITH DYNAMIC PRIORITIES
DE102006039747A1 (en) Context state information handling device for microprocessor, has saving region with set of segments for storing context state information, where information is restored to processor context state independent of other state information
EP1230590B1 (en) Processor system
EP0799441B1 (en) System for controlling technical processes
DE112006000514T5 (en) Single cycle, low power CPU architecture
DE102004059972B4 (en) Thread scheduling method, and thread list scheduler device
EP3080668B1 (en) Method for influencing a control program of a control unit
DE3700800C2 (en) Device for generating a breakpoint in a microprocessor
WO2011120814A1 (en) Divided central data processing
DE10306285A1 (en) Microcomputer system
DE10228778B4 (en) Hardware method for implementing atomic semaphore operations using code macros
DE69938017T2 (en) Data processor with robust interruption branching and operating method
DE102011083468A1 (en) Circuit arrangement for scheduling in a data processing
DE102004004248A1 (en) Cache memory unit and associated control method
DE112016003029T5 (en) ELECTRONIC CONTROL DEVICE AND STACKER USE METHOD
DE102021101309A1 (en) ELECTRONIC CONTROL DEVICE

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20100602

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20100618

R151 Utility model maintained after payment of second maintenance fee after six years
R151 Utility model maintained after payment of second maintenance fee after six years

Effective date: 20110923

R152 Utility model maintained after payment of third maintenance fee after eight years
R152 Utility model maintained after payment of third maintenance fee after eight years

Effective date: 20130304

R071 Expiry of right
R071 Expiry of right