DE19937349A1 - PC-Einsteckkarte und Verfahren zur Digitalisierung - Google Patents

Abstract

Verfahren und PC-Einsteckkarte zur Digitalisierung der analogen Farb-Videosignale einer Mehrzahl von Videokameras zur Weiterverarbeitung der Daten mit einem Rechner, mit zwei unabhängigen Einheiten aus jeweils einem analogen Multiplexer und einem nachgeschalteten Videodecoder, einen nachgeschalteten digitalen Multiplexer, der zur Abgabe von asynchronen Helligkeits-, Farb- und Timing-Information aus einer der beiden Einheiten an einem FiFo-Speicher sowie parallel an einem Synchron-Timing-Generator vorgesehen ist, wobei zur Steuerung des Synchron-Timing-Generators zwei Taktgeber vorgesehen sind, einem Kompressions-Chipsatz, der zum Empfang von Teilen des Datenstrom aus dem FiFo-Speicher und übrigen Teilen des Datenstroms aus dem Synchron-Timing-Generator geschaltet ist, und einem Busbaustein, der zur Weitergabe von Parametern an die Bausteine der PC-Einsteckkarte und dem Auslesen des Kompressions-Chipsatzes geschaltet ist.

Description

Die Erfindung betrifft eine PC-Einsteckkarte zur Digitalisierung der analogen Farb- Videosignale einer Mehrzahl von Videokameras zur Weiterverarbeitung der Daten mit einem Rechner.

Die effektive Speicherung von Videodaten auf einem Personal Computer (PC) bedingt nach dem heutigen Stand der Technik den Einsatz einer PC-Einsteckkarte, im wesentli­ chen bestehend aus einem Video-Decoder zur Umwandlung des analogen Videoda­ tenstroms in einen digitalen sowie einem Chipsatz zur Kompression der einzelnen Bil­ der z. B. nach dem standardisierten JPEG-Verfahren.

Derartige handelsübliche Karten werden in der Regel für Videoschnitt-Anwendungen eingesetzt, d. h. es ist in der Regel nur eine analoge Videoquelle aufgeschaltet und es findet keine Umschaltung zwischen unterschiedlichen, unsynchronisierten Videoquel­ len statt. Hieraus resultiert, daß einerseits nur ein einziger Videodecoder eingesetzt wird, und andererseits dieser Videodecoder sich mittels einer PLL-Schaltung auf den Farbhilfsträger der Videoquelle einsynchronisiert.

Dennoch besitzen derartige PC-Einsteckkarten zur Videodatenkompression mehrere Videoeingänge, wobei mittels eines analogen Videomultiplexers einer der Eingänge ausgewählt werden kann.

Wird jedoch bei einer handelsüblichen PC-Einsteckkarte zur Videodatenkompression im laufenden Betrieb mittels des analogen Videomultiplexers auf einen anderen Kame­ raeingang umgeschaltet, so können bis zu 500 ms ("Umschaltzeit") vergehen, bis die PLL-Schaltung auf den Farbhilfsträger der neuen Videoquelle eingerastet ist und ein stabiler digitaler Videodatenstrom am Ausgang des Decoders zur Verfügung steht.

Somit eignen sich handelsübliche PC-Einsteckkarten nicht für Anwendungen, bei de­ nen mehr als eine Videoquelle angeschlossen ist, bei der die Videoquellen nicht mitein­ ander synchronisiert sind und bei denen in schneller Folge zwischen den Kameras um­ geschaltet werden soll, um z. B. jeweils nur ein oder zwei Bilder von dieser Quelle aufzu­ nehmen.

Aufgabe der Erfindung ist es jedoch gerade dieses zu bewerkstelligen. Gelöst wird dies mit einer Einsteckkarte nach dem Hauptanspruch.

Für Anwendungen, bei denen die schnelle Umschaltung zwischen unterschiedlichen, nicht miteinander synchronisierten Videoquellen im Vordergrund steht, kann die Um­ schaltzeit durch die nachfolgend geschilderten Maßnahmen drastisch reduziert wer­ den:

• 1. Verwendung von Video-Decodern, die keine PLL-Schaltung verwenden, sondern die Farbinformation mit Hilfe von Verfahren aus dem Bereich der digitalen Signalverar­ beitung aus einem überabgetasteten Rohdatenstrom extrahieren. Diese benötigen meist nur einige Millisekunden zur Synchronisation auf den neuen Farbhilfsträger. Da die Abtastfrequenz größer ist als die Zahl der gültigen Pixel, entsteht auf Grund der Überabtastung am Ausgang der Video-Decoder ein digitaler Videodatenstrom mit zeitlichen Lücken im Pixelreferenzsignal.
• 2. Parallele Verwendung zweier voneinander unabhängiger Video-Decoder, wobei je­ der Video-Decoder mit einem eigenen analogen Video-Multiplexer ausgerüstet ist, so das jedes Kamerasignal an jeden Decodereingang aufgeschaltet werden kann.
  Über einen digitalen Multiplexer wird dann ausgewählt, welcher Datenstrom weiter­ verarbeitet wird. Hierdurch ist es möglich, während der Verarbeitung der Daten einer Videoquelle durch einen Decoder immer den anderen Decoder zur Synchronisation auf die als nächstes zu verarbeitende Videoquelle zu benutzen.
• 3. Die Verwendung der unter 1. angegebenen Videodecoder führt jedoch zu dem neu­ en Problem, das bedingt durch die zeitlichen Lücken im Pixelreferenzsignal der digi­ tale Videodatenstrom nicht von handelsüblichen Kompressionschipsätzen oder Video-Encodern weiterverarbeitet werden kann, da diese einen Datenstrom ohne zeitlichen Lücken im Pixelreferenzsignal bei entsprechend kleinerem Pixeltakt vor­ aussetzen. Es ist also erforderlich aus dem von den Videodecodern gelieferten digi­ talen Videodatenstrom mit zeitlichen Lücken im Pixelreferenzsignal einen digitalen Videodatenstroms ohne zeitliche Lücken im Pixelreferenzsignal zu synthetisieren, der zudem mit den Pixelfrequenzen nach PAL CCIR (13,5 MHz) bzw. PAL Square Pi­ xel (14,75 MHz) arbeitet.
  Hierzu erzeugen zwei Quarzoszillatoren das Vierfache dieser Frequenzen, d. h. 54 MHz und 59 MHz. Über einen sogenannten Synchron-Timing-Generator werden hieraus die erforderlichen Pixelfrequenzen abgeleitet. Ein Speicher mit FiFo- Verhalten dient zur Zwischenspeicherung von digitalen Videodaten. Der FiFo- Speicher wird durch den Synchron-Timing-Gernerator in einer Art gesteuert, das bildrelavante digitale Informationen ohne Weglassungen vom Eingang an den Aus­ gang weitergeleitet werden. Zeiten in denen Bildunrelevante Informationen am Ein­ gang anliegen werden hingegen zur Synchronisation des Füllstandes des FiFo- Speichers benutzt. Hierdurch kann eine eventuell von der PAL-Norm abweichende Vertikalfrequenz der Videoquelle ausgeglichen werden kann. Die Größe des FiFo- Speichers bestimmt dabei die maximal zulässige Abweichung.

Vorteilhaft ist insbesondere eine Einsteckkarte für PCs zur Digitalisierung der analogen Farb- Videosignale einer Mehrzahl von unsynchronisierten Videokameras mit der Möglichkeit der schnellen Umschaltung zwischen verschiedenen Kamera-Eingängen sowie dem Ziel der Wei­ terverarbeitung der digitalen Daten durch den PC, mit zwei unabhängigen analogen Video- Multiplexem, mit deren Hilfe das analoge FBAS- oder Y/C-Videosignal einer beliebigen Kame­ ra an den Eingang eines von zwei autarken Videodecodern aufgeschaltet werden kann, deren Ausgänge, beinhaltend jeweils die digitalen Helligkeits-, Farb- und Timing-Information, über einen digitalen Multiplexer so ausgewählt werden können, das die Informationen eines der Decoder von einer nachfolgenden Logik weiterverarbeitet werden, während der andere Deco­ der sich bereits auf eine neue Videoquelle synchronisieren kann.

Bei der Karte ist eine schaltungstechnische Verknüpfung zur Generierung eines synchronen digitalen Videodatenstroms ohne zeitliche Lücken im Pixelreferenzsignal aus einem von einem oder mehreren Videodecodern gelieferten digitalen Videodatenstrom mit zeitlichen Lücken im Pixelreferenzsignal realisiert, bestehend aus einem Speicher mit FiFo-Verhalten zur Zwischen­ speicherung von digitalen Videodaten, zwei Quarzoszillatoren mit Frequenzen von 54 MHz und 59 MHz sowie einem Synchron-Timing-Generator zur Erzeugung eines digitalen Videoda­ tenstroms mit Pixelfrequenzen nach PAL CCIR (13,5 MHz) bzw. PAL Square Pixel (14,75 MHz) aus den Frequenzen der beiden Quarzoszillatoren und zur Steuerung des FiFo-Speichers in einer Art, das bildrelavante digitale Informationen ohne Weglassungen vom Eingang an den Ausgang weitergeleitet werden und Zeiten in denen Bildunrelevante Informationen am Ein­ gang anliegen zur Synchronisation des Füllstandes des FiFo-Speichers benutzt werden und damit eine eventuell von der PAL-Norm abweichende Vertikalfrequenz der Videoquelle aus­ geglichen werden kann.

Weitere Vorteile und Merkmale der Erfindung werden im folgenden beschrieben. Dabei zeigt

Fig. 1 den prinzipiellen Aufbau der bildverabeitenden Bestandteile einer erfin­ dungsgemäßen PC-Einsteckkarten und das Zusammenwirken,

Fig. 2 den inneren Aufbau eines Videodecoders Bt829,

Fig. 3 das Ausgangstiming des Videodecoders,

Fig. 4 das Ausgangstiming des Videodecoders Bt856 und

Fig. 5 die VSYNC-Phase (Bildsynchronisation) eines PAL-Videosignals.

Die erfindungsgemäßen PC-Einsteckkarten (für ISA- und PCI-Bus) zur Digitalisierung der ana­ logen Farb-Videosignale einer Mehrzahl von Videokameras zur Weiterverarbeitung der Daten mit einem Rechner, weisen zwei Videodecoder mit jeweils einer automatischen Verstärkungs­ regelung auf, die an einen nachgeschalteten Multiplexer neben Helligkeit- und Farbinformatio­ nen eine Timing-Information übermitteln, wobei ein nachgeschalteter Multiplexer zum Emp­ fang der Daten des einen oder des anderen Videodecoders einem FiFo-Speicher zur Entkop­ pelung des asynchronen Timings und Generierung eines Synchrontimings vorgeschaltet ist, wobei parallel an einen Synchron-Timing-Generator Steuerinformation angelegt ist, und wobei weiter ein Video-Encoder zum Empfang von Daten aus dem Synchrontaktgenerator sowie über einen Kompressions-Chip-Satz aus dem FiFo-Speicher vorgesehen ist. Dabei ist der Synchron-Timing-Gerator für PAL-Videoquellen vorteilhafterweise mit 54 MHz und 59 MHz- Quarzoszillatoren getaktet.

Weiter können die PC-Einsteckkarten mit einem PCI-Bus und Ethernet- oder SCSI- Anschlüssen versehen werden, um die digitalisierten Daten aus einem Rechner schnell ohne weiteren Hardwareaufwand, der im Rechner zu installieren ist, weiterzuleiten. Da zudem häufig noch parallel dazu Daten (beispielsweise solche aus einem Geldautomaten - die Videoüberwa­ chung von Geldausgabeautomaten stellt eines der großen Einsatzgebiete der zu digitalisieren­ den Videoüberwachung dar) zu übertragen sind, wird weiter vorgeschlagen, einen seriellen Busausgang zu schaffen, an den solche Geräte angeschlossen werden können.

Zur Visualisierung welche der Vielzahl von Kameras gerade angeschlossen ist, können z. B. zwei 7-Segment-Anzeigen noch an geeigneter Stelle auf den Karten, bei geschlossenen Rech­ nergehäusen auch auf dem die Anschlußbuchsen tragenden Blech vorgesehen werden. Es ist auch denkbar, für die Anzeige LEDs zu verwenden, die beispielweise den Buchsen zugeord­ net sind.

Außer dem Belegungszustand können diese Anzeigemöglichkeiten auch zur Wiedergabe an­ derer Information über die Karten, des Betriebszustand aber auch der Betriebstemperatur ge­ nutzt werden. Die Erfassung der Temperatur ist gerade dann, wenn eine Vielzahl solcher Kar­ ten in engen Gehäusen konzentriert werden, wichtig. Gegebenenfalls kann bei zu großer Er­ wärmung durch einen zusätzlichen Ventilator, der auf die Chips insbesondere auf den Video­ decoder und den Kompressionschipsatz aufgesetzt wird, im zu hoher Temperaturen Abhilfe geschaffen werden. Falls jedoch ein Benutzer sinnvollerweise über den auf Dauer gefährlichen Betriebszustand informiert werden soll - z. B. wenn die Temperatur nach Betrieb des Ventila­ tors nicht wieder sinkt, wird vorgeschlagen, einen akustischen Alarm über einen auf der Karte befindlichen Pieper auszugeben.

Nachfolgend sollen die einzelnen Komponenten der PC-Einsteckkarten DLR MiCo ISA Light und DLR MiCo PCI und das Zusammenwirken der einzelnen Funktionsgruppen erläutert werden. Alle Nummern beziehen sich auf die Abb. 1 im Anhang.

(1) Eingänge für analoge Videosignale: An die DLR MiCo ISA Light und DLR MiCo PCI können 8 bzw. 16 analoge Videosignale angelegt werden. Zur Verdeutlichung des Prinzips wurden nur 8 Videosignal-Eingänge eingezeichnet.

Diese von den Videokameras gelieferten Signale sind gemäß CCIR 601 wie folgt spezi­ fiziert (nur die wesentlichen Kenngrößen):

• - Europäische Fernsehnorm: 625 Zeilen, Zeilensprungverfahren, 50 Hz Bildwiederhol­ frequenz, Farbcodierung nach PAL.
• - US-Amerikanische Fernsehnorm: 625 Zeilen, Zeilensprungverfahren, 60 Hz Bild­ wiederholfrequenz, Farbcodierung nach NTSC.

Jeder einzelne Videoeingang ist mit einem abschaltbaren Abschlußwiderstand von 75 Ω versehen (hier nicht eingezeichnet).

(2) Analoge Video-Multiplexer 2a und 2b: Diese Multiplexer haben die Aufgabe, eines der Videosignale auszuwählen und am Ausgang für einen der Video-Decoder 3a und 3b zur Verfügung zu stellen. Beide Multiplexer können von der Steuer-, Verwaltungs- und Auslese-Logik unabhängig voneinander gesteuert werden, so das jedes Video-Eingangs­ signal an jeden Decodereingang geschaltet werden kann.

(3) Video-Decoder 3a und 3b: Die Video-Decoder dienen im Wesentlichen der Digitalisierung der analogen Videosignale und der Separation des Farbanteils. Weiterhin wird der Pegel des Videosignals durch eine Automatische Verstärkungsregelung (AGC = Automatic Gain Control) so angepaßt, das zu schwache oder zu starke Videosignalpegel entsprechend "normiert" werden und nicht zu Helligkeitsunterschieden in den Videobildern führen.

Am Ausgang der Video-Decoder steht für jedes decodierte Pixel eine 8 Bit Helligkeits­ information, eine 8 Bit breite Farbinformation sowie Timinginformationen (z. B. Vertikaler Rücklauf VSYNC, Horizontaler Rücklauf HSYNC, Horizontales Pixel-Referenzsignal HREF) zur Verfügung. Beide Multiplexer können von der Steuer-, Verwaltungs- und Auslese-Logik unabhängig voneinander gesteuert werden.

Bei der Auswahl der Video-Decoder werden Bauteile verwandt, die sich innerhalb kürzes­ ter Zeit nach dem Umschalten des analogen Videosignals auf die Frequenz des Farb-Hilfs­ trägers aufsynchronisieren können. Dies geschieht meist mit Hilfe von Verfahren aus dem Bereich der Digitalen Signalverarbeitung.

Obwohl das hier geschilderte Verfahren unabhängig vom verwendeten Video-Decoder funktioniert, solange er den oben genannten Kriterien genügt, soll der verwendete Typ Bt829 näher erläutert werden. Die Abb. 2 im Anhang zeigt den inneren Aufbau des Bt829.

Der Bt829 unterstützt sowohl FBAS- als auch SVHS-Videoquellen (Y/C) und die Video­ formate NTSC, PAL und SECAM. Eine von drei FBAS- bzw. zwei FBAS- und eine SVHS-Quelle kann durch den internen 3-zu-1 Multiplexer ausgewählt werden. Die analogen Videosignale werden durch zwei Analog/Digital-Wandler digitalisiert; wobei eine Zweifach-Überabtastung mit der vierfachen Frequenz des Farb-Hilfsträgers Fsc durch­ geführt wird.

Die Takterzeugung wird durch den Bt829 durch den Anschluß zweier Quarze unterschied­ licher Frequenzen realisiert. Für die Decodierung eine PAL-Videosignals wird eine Fre­ quenz von 35.47 MHz benötigt, ein NTSC-Videosignal benötigt eine Frequenz von 28.64 MHz. Dies entspricht exakt der achtfachen Frequenz des Farb-Hilfsträgers Fsc des jeweiligen Videoformats. Dies erleichtert wesentlich die Implementierung der Separation des Farbanteils aus dem Videosignal.

Für die Synchronisation auf ein analoges Videosignal bedient sich der Bt829 der sogenann­ ten Ultralock Technologie, wodurch selbst bei geringen Schwankungen im Timing des analogen Signals immer die erforderliche Anzahl von Pixeln in einer Zeile generiert wird. Da die Ultralock Technologie durchgängig auf Methoden der Digitalen Signalverarbeitung basiert, ermöglicht sie die wesentlich schnellere und exaktere Synchronisation auf Video­ quellen als entsprechende analoge Technologien, die zum Beispiel auf einer PLL basieren, die mit dem Farbhilfsträger abgestimmt wird.

Der Bt829 stellt am Ausgang einen kontinuierlichen Pixel-Datenstrom zur Verfügung. Die Datenrate beträgt die vierfachen Frequenz des Farb-Hilfsträgers Fsc, was auch der Rate der Analog/Digitalwandlung entspricht. Der Bt829 liefert weiter die notwendigen Taktsignale, nämlich CLKx1 und CLKx2, die mit 4x Fsc bzw. 8x Fsc arbeiten; sowie QCLK, der so konfiguriert werden kann, das der nur die jeweils gültigen Pixel kennzeichnet.

Der Bt829 kann neben der Decodierung des Videosignals gemäß CCIR 601 auch noch eine geometrisch korrigierte Decodierung durchführen, wenn das Bild auf einem PC-Monitor dargestellt werden soll, eine sogenannte Square-Pixel-Abtastung.

Hieraus resultieren folgende Größen für ein Halbbild:

• - CCIR 601, PAL: 720 (H) × 288 (V)
• - Square Pixel, PAL: 768 (H) × 288 (V)
• - CCIR 601, NTSC: 720 (H) × 288 (V)
• - Square Pixel, NTSC: 640 (H) × 288 (V)

In Abb. 3 im Anhang ist das Ausgangs-Timing des Bt829 angegeben. Zu beachten ist hierbei, das der Bt829 auf Grund der Überabtastung wesentlich mehr Pixel pro Zeile liefert als anhand des eingestellten Modus erforderlich wäre. Es ist lediglich anhand des QCLK- Signals erkennbar, welches Pixel weiterverarbeitet werden kann und welches nicht.

Beide Video-Decoder können von der Steuer-, Verwaltungs- und Auslese-Logik mittels des nicht eingezeichneten I²C-Busses unabhängig voneinander gesteuert werden.

(4) Digitaler Video-Multiplexer: da nur der digitale Datenstrom eines der beiden Video- Decoder 3a und 3b weiterverarbeitet werden kann, dient der Digitale Video-Multiplexer zur entsprechenden Auswahl. Er wird von der Steuer-, Verwaltungs- und Auslese-Logik entsprechend gesteuert.

(5) FiFo-Speicher: Der FiFo-Speicher dient zur Zwischenspeicherung von Digitalen Video­ daten und zugehörigen Timinginformationen. Er dient zur Entkopplung des asynchronen Timings am Ausgang des Digitalen Video-Multiplexers und zur Generierung eines synchronen Timings für den Kompressions-Chipsatz 8 und den Video-Encoder 9. Der FiFo-Speicher wird vom Synchron-Timing-Generator gesteuert.

(6) Synchron-Timing-Generator: Der Synchron-Timing-Generator generiert mit Hilfe des FiFo-Speichers einen Video-Datenstrom mit synchronen Timing aus dem von den Video- Decodern gelieferten asynchronen Timing.

Ein synchrones Video-Timing wird von den meisten Bauteilen benötigt, so auch vom Kompressions-Chipsatz 8 und vom Video-Encoder 9. Für den als Beispiel verwandten Video-Encoder Bt856 ist in Abb. 4 im Anhang ein entsprechendes Timing-Beispiel angegeben.

Die Unterschiede zwischen beiden Timing-Varianten sind:

• - Jedes Pixel ist gültig, d. h. es werden genau so viele Pixel geliefert wie nach einer CCIR- bzw. Square-Pixel-Abtastung erwartet werden. Eine nachträgliche Unter­ scheidung nach gültigen und ungültigen Pixeln mittels eines Qualifizierungs-Signals (QCLK) entfällt.
• - CLKx2 arbeitet im Gegensatz zum Video-Decoder mit einer niedrigeren Frequenz von 27 MHz bei CCIR- und 29,5 MHz bei Square-Pixel-Abtastung.
• - CLKx1 arbeitet ebenfalls mit einer niedrigeren Frequenz von 13,5 MHz bei CCIR- und 14,75 MHz bei Square-Pixel-Abtastung. Jeder Takt von CLKx1 entspricht einem gültigen Pixel; CLKx1 hat weiterhin keine "Lücken" wie das QCLK-Signal des Video- Decoders.

Der Synchron-Timing-Generator erzeugt entsprechende Pixelsignal-Takte CLKx2 und CLKx1 durch Teilung des Ausgangssignals aus den externen Quarzoszillatoren 7. Je nachdem, ob nach CCIR oder nach Square Pixel abgetastet wird, wird der 54 MHz- oder der 59 MHz-Quarzsozillator verwandt.

Um aus dem asynchronen Timing der Video-Decoder ein synchrones Timing zu erzeugen, werden die Bilddaten zusammen mit den horizontalen und vertikalen Referenz-Signalen VSYNC und HREF mit jedem gültigen QCLK in den FiFo-Speicher eingeschrieben und mit dem synthetisierten CLKx1 wieder ausgelesen.

Das Hereinschreiben der asynchronen Daten in den FiFo-Speicher erfolgt abhängig vom Timing der an den Video-Decoder angeschlossenen Videoquelle, das Herauslesen der Bilddaten aus dem FiFo-Speicher aber mit einer festen Quarzfrequenz. Hieraus ergibt sich die Notwendigkeit der Synchronisation zwischen FiFo-Eingang und FiFo-Ausgang der­ gestalt, das weder Bild- noch Timing-Informationen verloren gehen. Abb. 5 im Anhang zeigt zur Erläuterung die VSYNC-Phase (Bildsynchronisation) eines PAL- Videosignals.

Die Synchronisation zwischen FiFo-Eingang und FiFo-Ausgang erfolgt während der Zeilen am Ende eines Bildes, bevor eine neue Bildsynchronisation - gekennzeichnet durch VSYNC - beginnt. Diese Zeilen beinhalten keine Bildinformationen und werden auch vom Kompressions-Chipsatz 8 und dem Video-Encoder 9 nicht ausgewertet.

Der Synchronisations-Algorithmus versucht während dieser Zeilen, durch Auswertung des vom FiFo-Speicher gelieferten "Half Full Flags" den Speicher genau halb mit Bildinfor­ mationen zu füllen. Ist der FiFo-Speicher zu voll, so wird das Hineinschreiben weiterer Pixel unterdrückt, anderenfalls werden künstlich mehr Pixel hineingeschrieben als eigent­ lich durch QCLK als gültig gekennzeichnet werden.

Mit Beginn des VSYNC stoppt der beschriebene Synchronisations-Algorithmus und es werden nur noch gültige Pixel in den FiFo-Speicher hineingeschrieben bzw. ausgelesen. Dies bedeutet aber, das es bei starken Abweichungen des Timings der Videoquelle von der Norm zum Über- bzw. Leerlauf der FiFo-Speichers kommen kann, wodurch Bild- und Timinginformationen verlorengehen können und das Bild evtl. durch den Kompressions- Chipsatz 8 nicht mehr korrekt komprimiert werden kann. In der Praxis tritt dieser Effekt jedoch meist nur bei alten Videokameras auf, deren Timing nicht durch einen Quarz­ oszillator, sondern durch einen freilaufenden RC-Oszillator bestimmt wird.

Um nach einer Umschaltung des Digitalen Video-Multiplexers die nachfolgenden Funktionsgruppen - speziell den Kompressions-Chipsatz 8 und den Video-Encoder 9 - nicht durch zwei kurz hintereinander folgende VSYNC-Impulse zu stören und dadurch Fehlfunktionen auszulösen, kann Synchron-Timing-Generator den ersten VSYNC-Impuls nach einer Umschaltung unterdrücken.

Der Synchron-Timing-Generator wird von der Steuer-, Verwaltungs- und Auslese-Logik gesteuert. Diese bestimmt u. A. den zu verwendenden Quarzoszillator sowie die zur Synchronisation des FiFo-Speichers zu verwendenden Bildzeilen in Abhängigkeit vom Format der Videoquelle (PAL oder NTSC).

(7) 54 MHz- oder der 59 MHz-Quarzsozillatoren: Diese Quarzsozillatoren erzeugen die für den Synchron-Timing-Generator 6 benötigten Frequenzen. Die angegebenen Frequenzen eignen sich nur für den Betrieb mit PAL-Videoquellen. Für NTSC-Videoquellen müssen andere Frequenzen bestückt werden.

(8) Kompression-Chipsatz: Die vom Synchron-Timing-Generator gelieferten Bildinforma­ tionen werden vom Kompression-Chipsatz nach einem entsprechenden Standard (JPEG, MPEG, Wavelet o. ä.) komprimiert und stehen dann dem PC zur Veiterverarbeitung zur Verfügung. Der Kompression-Chipsatz wird von der Steuer-, Verwaltungs- und Auslese- Logik gesteuert.

Auf den PC-Einsteckkarten DLR MiCo ISA Light und DLR MiCo PCI werden Chipsätze des Herstellers ZORAN zur JPEG-Kompression eingesetzt. Trotz unterschiedlicher Bus- Interface (ISA bzw. PCI) haben beide Chipsätze die Eigenschaft gemein, das die Größe des komprimierten Bildes (Zielgröße) vorab eingestellt werden kann. Um diese Zielgröße zu erreichen, bedienen sich die Chipsätze eines Iterations-Algorithmus: Anhand der Ergeb­ nisse eines komprimierten Bildes werden die Parameter für das nächste Bild entsprechend eingestellt. Hier liegt die Annahme zu Grunde, das sich das nächste Bild nur unwesentlich vom vorherigen unterscheidet.

Dies führt bei einem Umschalten der Videoquelle dazu, das durch den Wechsel des Bild­ inhalts für das neue Bild noch die falschen Parameter aus dem alten Bild verwendet werden, was in wesentlich anderen Zielgrößen resultiert als eigentlich eingestellt wurde. In diesem Fall wird dieses Bild verworfen, und es muß auf das nächste Bild gewartet werden, das dann mit den inzwischen iterativ richtig ermittelten Parametern komprimiert wird.

Dieses Verwerfen des ersten komprimierten Bildes durch den Kompressions-Chipsatz auf Grund einer fehlerhaften Bildgröße wird nachfolgend als "Software Skip" bezeichnet und geht mit in die Berechnung der maximalen theoretischen Umschaltgeschwindigkeit ein.

(9) Video-Encoder: Der Video-Encoder wandelt die vom Synchron-Timing-Generator gelieferten Bildinformationen wieder in ein analoges Videosignal 10 um. Hier kann z. B. der Bt856 eingesetzt werden. In der Praxis wird der Video-Encoder aber nur zur Inbetrieb­ nahme einer Karte benötigt, da das Bild an seinem Ausgang ebenfalls umschaltet wenn die Signale am Eingang der analogen Multiplexer umgeschaltet werden. Der Video-Encoder kann von der Steuer-, Verwaltungs- und Auslese-Logik mittels des nicht eingezeichneten I²C-Busses gesteuert werden.

(10) Analoger Videosignal-Ausgang. Führt das vom Video-Encoder 9 erzeugte analoge Videosignal.

(11) Steuer-, Verwaltungs- und Auslese-Logik: Dient der Kommunikation zwischen dem PC über den PC-Bus 12 und den einzelnen Funktionsgruppen auf der DLR MiCo ISA Light und DLR MiCo PCI. Je nach verwendetem Bus (ISA oder PCI) hat die Steuer-, Verwaltungs- und Auslese-Logik einen anderen Aufbau und andere spezifische Eigenschaften.

(12) PC-Bus: Dient zum Anschluß der Steuer-, Verwaltungs- und Auslese-Logik an den PC- Bus, der Stromversorgung der Karte und dem Austausch von Daten und Steuerinforma­ tionen. Je nach Karte handelt es sich ISA- oder einen PCI-Bus.

Zusammenwirken der einzelnen Funktionsgruppen

1. "Video-Doppel-Decoder": Der Video-Doppel-Decoder ermöglicht bei Umschaltung der analogen Videoquellen die schnellere Synchronisation auf das neue Videosignal. Während ein Decoder die aktuelle Videoquelle decodiert und die notwendigen Signale für eine Weiterbearbeitung durch den "Synchron-Timing-Generator" liefert, synchronisiert sich der andere Decoder schon auf die als nächstes zu bearbeitende Videoquelle.

Diese Funktionsweise soll an einem Beispiel verdeutlicht werden: Es soll je 1 Bild von 5 Kameras verarbeitet werden.

Voraussetzung für diese Arbeitsweise ist in jedem Fall, das die Video-Decoder sich schnell genug auf das neue Videosignal einsynchronisieren können. Dies ist nur möglich bei Verwendung von Videodecodern die auf Basis von Algorithmen der Digitalen Signal­ verarbeitung arbeiten und mehreren Herstellern (Harris, Brooktree) angeboten werden. Nachteil dieser Bauteile ist jedoch, das sie ein asynchrones digitales Video-Timing am Ausgang erzeugen, das in dieser Form nicht von den Standard-Kompressions-Chipsätzen und -Video-Decodern verarbeitet werden kann.

Die Berechnung der maximalen theoretischen Umschaltgeschwindigkeit in Abhängigkeit von miteinander synchronisierten bzw. unsynchronisierten Kameras erfolgt im nächsten Kapitel.

2. "Synchron-Timing-Generator". Das von den Video-Decodern gelieferte asynchrone digitale Video-Timing wird daher vom "Synchron-Timing-Generator" durch ein entsprechende Ansteuerung eines FiFo's in ein synchrones Video-Timing überführt, das wieder kompatibel zu den nachfolgenden Komponenten ist. Der einziger Nachteil des "Synchron-Timing- Generators" resultiert aus der endlichen Größe des FiFo-Speichers. Daher sind quarzstabile Videoquellen zu verwenden, die jedoch den aktuellen Stand der Technik darstellen.

Claims (3)

1. PC-Einsteckkarte zur Digitalisierung der analogen Farb-Videosignale einer Mehrzahl von Videokameras zur Weiterverarbeitung der Daten mit einem Rechner, gekennzeichnet durch

• - zwei unabhängige Einheiten aus jeweils einem analo­ gen Multiplexer und einem nachgeschalteten Video­ decoder,
• - einen nachgeschalteten digitalen Multiplexer, der zur Abgabe von asynchronen Helligkeits-, Farb- und Timing-Information aus einer der beiden Einheiten an einen FiFo-Speicher sowie parallel an einen Synchron-Timing Generator vorgesehen ist,
  wobei zur Steuerung des Synchron-Timing-Generators zwei Taktgeber vorgesehen sind,
• - einen Kompressions-Chipsatz, der zum Empfang von Teilen des Datenstroms aus dem FiFo-Speicher und übrigen Teilen des Datenstroms aus dem Synchron- Timing-Generator geschaltet ist, und
• - einen Busbaustein, der zur Weitergabe von Para­ metern an die Bausteine der PC-Einsteckkarte und dem Auslesen des Kompressions-Chipsatzes geschaltet ist.

2. PC-Einsteckkarte nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Synchron-Timing-Gerator für PAL- Videoquellen mit 54 MHz und 59 MHz-Quarzoszillatoren getaktet ist.

3. Verfahren zur Digitalisierung der analogen Farb- Videosignale einer Mehrzahl von Videokameras mit einer PC-Einsteckkarte nach einem der vorangehenden Ansprüche zur Weiterverarbeitung der Daten mit einem Rechner, gekennzeichnet durch die Schritte:

• - Aufschalten einer von zwei unabhängigen Einheiten aus jeweils einem analogen Multiplexer und einem nachgeschalteten Videodecoder auf das Video-Signal einer der Videokameras,
• - Speichern der durch einen digitalen Multiplexer ab­ gebenen asynchronen Helligkeits-, Farb- und Timing-Information einer der beiden Einheiten i einem FiFo-Speicher getaktet durch einen Synchron- Timing-Generator,
• - Komprimieren der getakteten Daten in einem Kompressions-Chipsatz,
  wobei gleichzeitig Parametern an die Bausteine der PC-Einsteckkarte gesandt und dem Auslesen des Kompressions-Chipsatzes bereitgestellt werden.