DE19700586A1

DE19700586A1 - Programmable controller with adaptive central unit

Info

Publication number: DE19700586A1
Application number: DE1997100586
Authority: DE
Inventors: Bernd Arenz; Lothar Jagusch
Original assignee: Kloeckner Moeller GmbH
Current assignee: Eaton Industries GmbH
Priority date: 1997-01-10
Filing date: 1997-01-10
Publication date: 1998-07-16

Abstract

The programmable logic controller has a microprocessor 2 coupled to a programmable logic module 16 that couples with an input/output unit and a number of memory modules. Connections are made to memories 6 used to store program and process data. The microprocessor is coupled via a programming bus 22, a processing data bus 24, a bus for time critical data 26 and an address bus 12.

Description

Die vorliegende Erfindung betrifft eine speicherprogrammierbare Steuerung (SPS) nach dem Oberbegriff des Anspruchs 1.The present invention relates to a programmable logic controller (PLC) according to the Preamble of claim 1.

Derartige Steuerungen sind bereits bekannt. Dabei erfolgt in diesen Steuerungen die Kopplung zwischen der Prozessoreinheit und den Ein- und Ausgängen der SPS nach verschiedenen Funktionsprinzipien. In einem ersten Funktionsprinzip werden die Daten beziehungsweise Signalzustände an den Ein- und/oder Ausgängen über einen zentralen Adreß- und Datenbus an die zentrale Prozessoreinheit der SPS übertragen (siehe Fig. 1). Bei einem anderen Funktionsprinzip werden die Daten der Ein- und/oder Ausgänge über separate Datenleitungen direkt an die Portanschlüsse der zentralen Prozessoreinheit angeschlossen (siehe Fig. 2). Bei den beschriebenen Steuerungen ist jedoch von Nachteil, daß starre Datenwege vorgegeben sind und alle Daten zur Verarbeitung der Prozessoreinheit zugeführt werden müssen. Aus diesem Grund ist die Ausführungsgeschwindigkeit des Systems entsprechend niedrig.Such controls are already known. In these controls, the coupling between the processor unit and the inputs and outputs of the PLC takes place according to various functional principles. In a first functional principle, the data or signal states at the inputs and / or outputs are transmitted to the central processor unit of the PLC via a central address and data bus (see FIG. 1). In another operating principle, the data of the inputs and / or outputs are connected directly to the port connections of the central processor unit via separate data lines (see FIG. 2). However, it is disadvantageous in the control systems described that rigid data paths are specified and that all data must be supplied to the processor unit for processing. For this reason, the execution speed of the system is correspondingly slow.

Der Erfindung liegt die Aufgabe zugrunde, eine speicherprogrammierbare Steuerung zu schaffen, die zum einen eine deutlich erhöhte Arbeitsgeschwindigkeit zuläßt beziehungsweise gewährleistet und zum anderen eine erweiterte Flexibilität der integrierten Funktionen des Gesamtsystems ermöglicht. The invention has for its object to a programmable logic controller create, which on the one hand allows a significantly increased working speed or guaranteed and on the other hand an increased flexibility of the integrated Functions of the overall system.

Diese Aufgabe wird dadurch gelöst, daß die SPS eine programmierbare Logikeinheit zur Kopplung der, beziehungsweise jeder Schnittstelle zur Ein-und/oder Ausgabe der Programm beziehungsweise Prozeßdaten mit der Prozessoreinheit aufweist.This object is achieved in that the PLC has a programmable logic unit for Coupling the or each interface for input and / or output of the program or has process data with the processor unit.

Erfindungsgemäß können somit zusätzliche, insbesondere vom Anwender variabel gestaltbare, Datenwege sowie weitere Funktionen innerhalb der SPS realisiert werden. Mit Vorteil werden so beispielsweise bestimmte Eingangssignale vom Logikbaustein direkt an spezielle Anschlüsse der Prozessoreinheit (zum Beispiel Zähler- oder Interrupteingänge) gelegt oder es wird direkt eine Reaktion (ein Signalzustand) an einem oder mehreren Ausgängen der SPS erzeugt. Das heißt, daß die Signale, je nach Signalart, keine unnötigen Wege über den Adreß-/Datenbus und die zentrale Prozessoreinheit zurücklegen müssen. Auch werden Daten, die nicht von der Prozessoreinheit weiterverarbeitet werden müssen, dieser gar nicht erst zugeführt, sondern von der Logikeinheit gegebenenfalls verarbeitet oder von dieser direkt an die Zielstellen im System weitergeleitet. Dadurch wird die Verarbeitungsgeschwindigkeit des Systems entsprechend erhöht und Reaktionszeiten - zum Beispiel für Alarmfunktionen oder dergleichen - erreicht, die im Bereich von einigen Nano- bis Mikrosekunden liegen. Herkömmliche SPS-Systeme, bei denen alle Daten über die Prozessoreinheit geführt und von dieser verarbeitet werden realisieren lediglich Zeiten im Bereich von einigen Millisekunden, sind also zirka um den Faktor 10³ bis 10⁶ langsamer. Bei dem erfindungsgemäßen System können die Daten vorab von der programmierbaren Logikeinheit selektiert und in einem gewissen Umfang auch verarbeitet werden, so daß ausschließlich die Daten, die auch von der Prozessoreinheit benötigt werden, beziehungsweise von dieser verarbeitet werden müssen, der Prozessoreinheit auch zugestellt werden und alle anderen Daten auf kürzestem Weg an die entsprechenden Zielstellen im System weitergeleitet werden. Ferner können aus den Eingangszuständen und den Signalen der Prozessoreinheit innerhalb der programmierbaren Logikeinheit kombinatorische oder sequentielle Verknüpfungen durchgeführt und so neue Ausgangssignale erzeugt werden, die wiederum direkt an die Eingangs-/Ausgangsschnittstellen oder die Prozessoreinheit weitergeleitet werden. In einer weiteren Ausführungsform sind über einen zusätzlichen optionalen und ausschließlich vom Logikbaustein gesteuerten Adreß-/Datenbus weitere Funktionen, wie zum Beispiel eine schnelle bitweise Modifikation von Speicherzellen oder dergleichen möglich. Hierfür ist der Logikbaustein über den optionalen Bus insbesondere mit einer separaten Speichereinheit verbunden, so daß zum Beispiel aufgrund bestimmter Bitkombinationen an mindestens einem der Anschlüsse der Logikeinheit gezielt Bitmanipulationen in der separaten Speichereinheit durchgeführt werden können.According to the invention, additional data paths, in particular those which can be configured variably by the user, and further functions can thus be implemented within the PLC. For example, certain input signals from the logic module are advantageously connected directly to special connections of the processor unit (for example counter or interrupt inputs) or a reaction (a signal state) is generated directly at one or more outputs of the PLC. This means that, depending on the type of signal, the signals do not have to travel unnecessarily via the address / data bus and the central processor unit. Also, data that does not have to be processed further by the processor unit are not supplied to the processor unit at all, but are possibly processed by the logic unit or forwarded directly from this to the target points in the system. As a result, the processing speed of the system is increased accordingly and response times - for example for alarm functions or the like - are achieved which are in the range from a few nano to microseconds. Conventional PLC systems, in which all data is passed through and processed by the processor unit, only realize times in the range of a few milliseconds, and are therefore about a factor of 10 ³ to 10 ⁶ slower. In the system according to the invention, the data can be selected in advance by the programmable logic unit and can also be processed to a certain extent, so that only the data which are also required by the processor unit or must be processed by the processor unit are also delivered to the processor unit and all other data can be forwarded via the shortest route to the corresponding target points in the system. Furthermore, combinatorial or sequential combinations can be carried out from the input states and the signals of the processor unit within the programmable logic unit and thus new output signals can be generated, which in turn are forwarded directly to the input / output interfaces or the processor unit. In a further embodiment, additional functions, such as, for example, rapid bit-by-bit modification of memory cells or the like, are possible via an additional optional address / data bus controlled exclusively by the logic module. For this purpose, the logic module is in particular connected to a separate memory unit via the optional bus, so that, for example, bit manipulations can be carried out in the separate memory unit in a targeted manner on the basis of certain bit combinations on at least one of the connections of the logic unit.

Die erfindungsgemäße SPS wird durch die programmierbare Logikeinheit zielgerichtet, je nach Aufgabe entlastet, so daß deutlich erhöhte Arbeitsgeschwindigkeiten erzielbar sind. Ferner ist durch die entsprechende Programmierung des Logikbausteins eine Vorverarbeitung von Daten möglich. Auch lassen sich bestimmte Funktionen gezielt, ohne Mitwirkung der Prozessoreinheit realisieren, so daß der Funktionsumfang der Steuerung erheblich erweitert wird. So ist es dem Anwender nunmehr möglich, in gewissem Maße, gezielt Einfluß auf die die integrierten Funktionen, sowie auf die Verarbeitung und den Transport der Daten innerhalb der SPS zu nehmen.The PLC according to the invention is targeted by the programmable logic unit, each relieved after task, so that significantly increased working speeds can be achieved. In addition, the corresponding programming of the logic module means preprocessing of data possible. Certain functions can also be targeted without the involvement of Realize processor unit, so that the functional scope of the controller is considerably expanded becomes. So it is now possible for the user to influence the the integrated functions, as well as the processing and transport of the data to take within the PLC.

Weitere Vorteile der Erfindung sind in den Unteransprüchen und in der nachfolgendenFurther advantages of the invention are in the subclaims and in the following

Figurenbeschreibung enthalten. Es zeigen:Figure description included. Show it:

Fig. 1 und Fig. 2 zwei verschiedene Ausführungsformen einer herkömmlichen speicherprogrammierbaren Steuerung in schematischer Darstellung, Fig. 1 and Fig. 2, two different embodiments of a conventional programmable logic controller in a schematic representation;

Fig. 3 den schematischen Aufbau einer erfindungsgemäßen speicherprogrammierbaren Steuerung in einer möglichen Ausführungsform, und Fig. 3 shows the schematic structure of a programmable controller according to the invention in one possible embodiment, and

Fig. 4 einen programmierbaren Logikbaustein in einer möglichen Ausführungsform, in schematischer Darstellung. Fig. 4 shows a programmable logic module in a possible embodiment, in a schematic representation.

Die Fig. 1 zeigt den schematischen Aufbau einer konventionellen SPS in einer ersten Ausführungsform. Die SPS besteht im wesentlichen aus einer zentralen Prozessoreinheit 2, einer aus vorzugsweise mehreren einzelnen, verschiedenartigen Speicherbausteinen 4 bestehenden Speichereinheit 6, zwei Eingangs-/Ausgangsschnittstellen 8, sowie einer Programmierschnittstelle 10 und einem, die genannten Komponenten verbindenden Adreß-/Datenbus 12. Hier ist die zentrale Prozessoreinheit 2 derart in das System eingebunden, daß sie einerseits über die Programmier-Schnittstelle 10 mit einem externen Programmiergerät verbindbar ist und andererseits über den zentralen Adreß-/Datenbus 12 über eine Art zentralen Knotenpunkt mit den Speicherbausteinen 4 der Speichereinheit 6 verbunden ist. Desweiteren ist die Prozessoreinheit 2 durch den Adreß-/Datenbus 12 über einzelne Puffer- beziehungsweise Treiberelemente 14 mit den Schnittstellen 8 zum Einlesen beziehungsweise Ausgeben der Prozeßdaten in Verbindung verbunden. Die Speicherbausteine 4 sind beispielsweise als RAM, ROM, PROM, EPROMM, EEPROM oder dergleichen ausgebildet. Fig. 1 shows the schematic structure of a conventional PLC in a first embodiment. The PLC essentially consists of a central processor unit 2 , a memory unit 6 , preferably consisting of several individual, different types of memory modules 4 , two input / output interfaces 8 , as well as a programming interface 10 and an address / data bus 12 connecting the components mentioned. Here, the central processor unit 2 is integrated into the system in such a way that it can be connected to an external programming device via the programming interface 10 and connected to the memory modules 4 of the memory unit 6 via the central address / data bus 12 via a type of central node is. Furthermore, the processor unit 2 is connected by the address / data bus 12 via individual buffer or driver elements 14 to the interfaces 8 for reading in or outputting the process data. The memory modules 4 are designed, for example, as RAM, ROM, PROM, EPROMM, EEPROM or the like.

In der Fig. 2 ist eine weitere Ausführungsform einer konventionellen SPS schematisch dargestellt. Dabei ist diese SPS im wesentlichen äquivalent zu der in der Fig. 1 dargestellten Ausführungsform. Der Unterschied liegt lediglich in der Einbindung der zentralen Prozessoreinheit 2 in das Gesamtsystem. Die Eingangs-/Ausgangsschnittstellen 8 sind hier nicht an den Adreß-/Datenbus 12 sondern ohne zusätzliche Puffer- beziehungsweise Treiberelemente 14 direkt an die Anschlüsse der zentralen Prozessoreinheit 2 angeschlossen und auch über diese mit der Speichereinheit 6 verbunden.A further embodiment of a conventional PLC is shown schematically in FIG . This PLC is essentially equivalent to the embodiment shown in FIG. 1. The only difference lies in the integration of the central processor unit 2 in the overall system. The input / output interfaces 8 are here not connected to the address / data bus 12 but directly to the connections of the central processor unit 2 without additional buffer or driver elements 14 and also connected to the memory unit 6 via these.

Die in den Fig. 1 und 2 dargestellte, zentrale Einbindung der Prozessoreinheit 2 über den Adreß-/Datenbus 12 hat zum Nachteil, daß alle Programm- beziehungsweise Prozeßdaten - ob sie aufwendig weiterverarbeitet, oder einfach nur weitergeleitet werden müssen - zwangs weise über die Prozessoreinheit 2 laufen müssen. Dies ist durch die starre Struktur des Systems bedingt und hat zum Nachteil, daß unnötig hohe Daten-Umlaufzeiten entstehen.The central integration of the processor unit 2 via the address / data bus 12 shown in FIGS . 1 and 2 has the disadvantage that all program or process data - whether it is complex to process or simply have to be forwarded - is forcibly via the processor unit 2 have to run. This is due to the rigid structure of the system and has the disadvantage that unnecessarily high data circulation times arise.

Die erfindungsgemäße SPS ist in der Fig. 3 in ihrem schematischen Aufbau dargestellt. Dabei ist zur Entlastung der Prozessoreinheit 2, sowie zur Leistungssteigerung und variablen Gestaltung des Gesamtsystems eine programmierbare Logikeinheit 16 in das System eingebunden. Die programmierbare Logikeinheit 16 dient im wesentlichen als Kopplungsmodul zwischen der, beziehungsweise jeder Eingangs-/Ausgangsschnittstelle 8 und der Prozessoreinheit 2 der SPS und ist vorzugsweise ebenfalls über die Programmierschnittstelle 10 mittels PC oder Programmiergerät programmierbar. Dabei wird die Logikeinheit 16 vorzugsweise über Programmierleitungen der Prozessoreinheit 2 programmiert. Darüber hinaus ist es ebenfalls denkbar die Logikeinheit 16 zu deren Programmierung mit einer weiteren, separaten Schnittstelle zu versehen (nicht dargestellt). Die Logikeinheit 16 ist im dargestellten Ausführungsbeispiel mit zwei Eingangs-/Ausgangsschnittstellen 8, mit der Prozessoreinheit 2 und optional über einen weiteren Adreß-/Datenbus 20 mit einem zusätzlichen Modul 18, insbesondere Speichermodul verbunden. Bei der Kopplung der Eingangs-/Ausgangsschnittstellen 8, die hier über zwei weitere Busse 17 zur Übertragung von Prozeßdaten mit der Logikeinheit 16 verbunden sind, ist die Anschlußbelegung (Eingang oder Ausgang) über die Logikeinheit 16 gezielt definierbar, so daß bei entsprechender Auslegung der Schnittstellen 8 auch ein bidirektionaler Betrieb möglich ist. Hierdurch ist ebenfalls ein äußerst flexibles System geschaffen, bei dem vorteilhafter Weise aufgrund der gezielten Zuordnungsmöglichkeit durch die Logikeinheit 16 (Zuordnung ob ein Anschluß nun Eingang- oder Ausgangsfunktion besitzt), kleinere Verdrahtungsfehler an den Ein- und Ausgängen behoben und kleinere Programmänderungen durchgeführt werden können. Die Kopplung an die Prozessoreinheit 2 erfolgt vorzugsweise über vier separate Busschnittstellen. Dabei handelt es sich um einen Programmierbus 22 zur Programmierung des Logikbausteins 16, einen Prozessorbus 24 zur gezielten Einflußnahme der Prozessoreinheit 2 auf den Logikbaustein 16, den herkömmlichen Adreß-/Datenbus 12 und einen Bus 26 zur besonders schnellen Übertragung insbesondere von Daten zeitkritischer Prozesse, wie zum Beispiel bei Interruptaufrufen des Systems. Die Einbindung des Logikbausteins 16 kann auch auf andere, nicht dargestellte Arten erfolgen. So ist auch eine Verbindung zwischen dem Logikbaustein 16 und der Prozessoreinheit 2 über beispielsweise lediglich zwei Busse denkbar, wobei der eine Bus eine der vorgenannten speziellen Aufgaben übernimmt und der zweite Bus die Erledigung aller übrigen Aufgaben übernimmt. Auch die Verbindung zu dem Modul (18), ist als reine Option zu verstehen.The SPS according to the invention is shown in its schematic structure in FIG. 3. A programmable logic unit 16 is integrated into the system in order to relieve the processor unit 2 and to increase the performance and variable configuration of the overall system. The programmable logic unit 16 essentially serves as a coupling module between the or each input / output interface 8 and the processor unit 2 of the PLC and is preferably also programmable via the programming interface 10 by means of a PC or programming device. The logic unit 16 is preferably programmed via programming lines of the processor unit 2 . In addition, it is also conceivable to provide the logic unit 16 with a further, separate interface for its programming (not shown). In the exemplary embodiment shown, the logic unit 16 is connected to two input / output interfaces 8 , to the processor unit 2 and optionally via an additional address / data bus 20 to an additional module 18 , in particular a memory module. When the input / output interfaces 8 are coupled, which are connected here to the logic unit 16 via two further buses 17 for the transmission of process data, the pin assignment (input or output) can be specifically defined via the logic unit 16 , so that the interfaces are designed accordingly 8 bidirectional operation is also possible. This also creates an extremely flexible system in which, due to the specific assignment option by the logic unit 16 (assignment as to whether a connection now has an input or output function), minor wiring errors at the inputs and outputs can be eliminated and minor program changes can be carried out. The coupling to the processor unit 2 is preferably carried out via four separate bus interfaces. This is a programming bus 22 for programming the logic module 16 , a processor bus 24 for specifically influencing the processor unit 2 on the logic module 16 , the conventional address / data bus 12 and a bus 26 for particularly fast transmission, in particular of data of time-critical processes such as for example, when the system calls the interrupt. The logic module 16 can also be integrated in other ways, not shown. A connection between the logic module 16 and the processor unit 2 via, for example, only two buses is also conceivable, one bus taking on one of the aforementioned special tasks and the second bus taking care of all the other tasks. The connection to the module ( 18 ) is also to be understood as a pure option.

Die Fig. 4 zeigt den programmierbaren Logikbaustein 16 in einer möglichen Ausführungsform in schematischer Darstellung. Der Logikbaustein 16 besteht im wesentlichen aus einer Verarbeitungseinheit 28, internen, variabel gestaltbaren (programmierbaren) Leitungsverbindungen 30 und einzelnen, den Anschlüssen des Logikbausteins 16 vorgeschalteten Puffereinheiten 32. Der besseren Übersicht halber ist in der Fig. 4 auf die Darstellung des Programmierbusses 22, der auch zum Verständnis der für die Erfindung wesentlichen Zusammenhänge nicht notwendig ist, verzichtet worden. Dieser ist innerhalb des Logikbausteins 16 über vorzugsweise separate Leitungsverbindungen mit den einzelnen internen Komponenten, insbesondere der Verarbeitungseinheit 28 des Logikbausteins 16 verbunden. Der Anschluß des Logikbausteins 16 an den Programmierbus 22 ist auch schon in der Fig. 3 gezeigt. In der dargestellten Ausführungsform weist der Logikbaustein 16 sechs, jeweils über eine Puffereinheit 32 von der Verarbeitungseinheit 28 angesteuerte Anschlußstellen auf:
zwei Anschlußstellen für die angesprochenen Eingans-/Ausgangsschnittstellen 8, drei Anschlußstellen für die Busverbindungen zur Prozessoreinheit 2 und zur Speichereinheit 6 (mit Anschluß des nicht dargestellten Programmierbusses 22 wären vier Anschlußstellen vorhanden), sowie eine Anschlußstelle für die optionale Verbindung zu dem Modul 18. FIG. 4 shows the programmable logic device 16 in a possible embodiment, in a schematic representation. The logic module 16 essentially consists of a processing unit 28 , internal, variably configurable (programmable) line connections 30 and individual buffer units 32 connected upstream of the connections of the logic module 16 . For the sake of a better overview, the representation of the programming bus 22 , which is also not necessary to understand the relationships essential to the invention, has been omitted in FIG. 4. This is connected within the logic module 16 via preferably separate line connections to the individual internal components, in particular the processing unit 28 of the logic module 16 . The connection of the logic module 16 to the programming bus 22 is also shown in FIG. 3. In the embodiment shown, the logic module 16 has six connection points, each controlled by the processing unit 28 via a buffer unit 32 :
two connection points for the addressed input / output interfaces 8 , three connection points for the bus connections to the processor unit 2 and to the memory unit 6 (four connection points would be present if the programming bus 22 (not shown) were connected), and one connection point for the optional connection to the module 18 .

Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt, sondern umfaßt auch alle im Sinne der Erfindung gleichwirkenden Ausführungsformen.The invention is not limited to the exemplary embodiment described, but rather also includes all embodiments having the same effect within the meaning of the invention.

Claims

1. Programmable logic controller with at least one processor unit ( 2 ) for processing process and program data, at least one memory unit ( 6 ) for storing the process and program data, at least one input / output interface ( 8 ) for reading and / or output of process data, and a programming interface ( 10 ) for communication with a programming unit, the individual components being connected to one another via a bus system and / or single-wire lines or the like, characterized by a programmable logic unit ( 16 ) for coupling the or each input / output interface ( 8 ) with the processor unit ( 2 ) and / or the storage unit ( 6 ).

2. Programmable logic controller according to claim 1, characterized in that the programmable logic unit ( 2 ) can optionally be connected to a separate module ( 18 ).

3. Programmable logic controller according to claim 2, characterized in that the module ( 18 ) is designed as a memory unit.

4. Programmable logic controller according to one of claims 1-3, characterized in that the logic unit ( 16 ) is connected to the processor unit ( 2 ) via four separate buses, one of these buses as a programming bus ( 22 ) for programming the logic unit ( 16 ) , the second bus as a processor bus ( 24 ) for specifically influencing the processor unit ( 2 ) to process the data within the logic unit 16 , the third bus ( 26 ) as a bus for transmitting data of time-critical processes and the fourth bus as a conventional address / Data bus ( 12 ) is designed for data exchange in a conventional manner.

5. Programmable logic controller according to one of claims 1-3, characterized in that the logic unit ( 16 ) is connected to the processor unit ( 2 ) via at least two separate buses, one of these buses as a programming bus ( 22 ) for programming the logic unit ( 16 ) is designed and the second bus takes over the rest of the communication in the system based on a conventional address / data bus ( 12 ).

6. Programmable logic controller according to one of claims 1-3, characterized in that the logic module ( 16 ) has a separate interface for its programming.

7. Programmable logic controller according to claim 6, characterized in that the logic module ( 16 ) on the one hand via a separate programming bus with the interface for its programming and on the other hand via at least one further bus which takes over the rest of the communication in the system with the processor unit ( 2 ) is connected and is also connected via at least one bus ( 17 ) to at least one input / output interface ( 8 ).