DE19523433C2 - Circuit arrangement for frequency conversion - Google Patents

Circuit arrangement for frequency conversion

Info

Publication number
DE19523433C2
DE19523433C2 DE1995123433 DE19523433A DE19523433C2 DE 19523433 C2 DE19523433 C2 DE 19523433C2 DE 1995123433 DE1995123433 DE 1995123433 DE 19523433 A DE19523433 A DE 19523433A DE 19523433 C2 DE19523433 C2 DE 19523433C2
Authority
DE
Germany
Prior art keywords
signal
frequency
input
filter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995123433
Other languages
German (de)
Other versions
DE19523433A1 (en
Inventor
Horst-Dieter Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Airbus Defence and Space GmbH
Original Assignee
Daimler Benz Aerospace AG
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz Aerospace AG, Temic Telefunken Microelectronic GmbH filed Critical Daimler Benz Aerospace AG
Priority to DE1995123433 priority Critical patent/DE19523433C2/en
Publication of DE19523433A1 publication Critical patent/DE19523433A1/en
Application granted granted Critical
Publication of DE19523433C2 publication Critical patent/DE19523433C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
    • H03D1/2254—Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to a circuit arrangement according to the preamble of claim 1.

Eine derartige Schaltungsanordnung ist aus der DE 34 26 779 C2 bekannt. Bei der dort beschriebenen Schaltungsanordnung wird ein Eingangssignal in einem als Bandpaßfilter ausgeführten SC-Filter bandbegrenzt und auf eine Aliasfrequenz umgesetzt und anschließend in einem Demodulator demodu­ liert.Such a circuit arrangement is known from DE 34 26 779 C2. At the circuit arrangement described there is an input signal in a bandpass filter designed as a bandpass filter and limited to one Alias frequency implemented and then demodu in a demodulator liert.

Eine weitere Schaltungsanordnung zur Frequenzumsetzung ist aus der Literaturstelle Herter, Röcker, Lörcher: "Nachrichtentechnik", Hanser Verlag, München/Wien, 1981, S. 199-200 bekannt. Bei dieser Schaltungsanordnung erfolgt die Frequenzumsetzung durch Multiplikation des Eingangssignals mit einem Taktsignal und durch anschließende Filterung des dadurch erhaltenen Signals. Die Multiplikation wird dabei üblicherweise mit einem analogen Multiplizierer durchgeführt. Derartige Multiplizierer sind insbesondere für Breitbandanwendungen teure Bauteile.Another circuit arrangement for frequency conversion is from the Literature Herter, Röcker, Lörcher: "Communications engineering", Hanser Verlag, Munich / Vienna, 1981, pp. 199-200. With this circuit arrangement the frequency is converted by multiplying the input signal by a clock signal and then filtering the resultant received signal. The multiplication is usually by one analog multiplier performed. Such multipliers are Components that are expensive, especially for broadband applications.

Aus der US 48 16 780 ist des weiteren eine Schaltungsanordnung für einen Videomodulator bekannt, bei dem das auf einen niederfrequenten Träger modulierte Eingangssignal in einem ersten Signalzweig einer ersten Misch­ stufe und in einem zweiten Signalzweig über eine CCD-Verzögerungsleitung einer zweiten Mischstufe zugeführt wird, das Eingangssignal und das verzö­ gerte Eingangssignal in den Mischstufen mit jeweils einem Taktsignal zu einer höheren Trägerfrequenz frequenzumgesetzt werden und die hier­ durch gebildeten frequenzumgesetzten Signale in einer Additionseinheit summiert werden. Das Taktsignal für die erste Mischstufe wird dabei mittels einer durch ein erstes und zweites Oszillatorsignal angesteuerten dritten Mischstufe und das Taktsignal für die zweite Mischstufe mittels einer über eine weitere CCD-Verzögerungsleitung durch das erste Oszillatorsignal und über einen Inverter durch das zweite Oszillatorsignal angesteuerten vierten Mischstufe gebildet.From US 48 16 780 is also a circuit arrangement for one Video modulator known in which the on a low-frequency carrier modulated input signal in a first signal branch of a first mixer stage and in a second signal branch via a CCD delay line is fed to a second mixer, the input signal and the delay input signal in the mixing stages with one clock signal each a higher carrier frequency can be converted and the here by frequency-converted signals formed in an addition unit be summed up. The clock signal for the first mixer stage is by means of  a third controlled by a first and second oscillator signal Mixing stage and the clock signal for the second mixing stage by means of a a further CCD delay line through the first oscillator signal and via an inverter controlled by the second oscillator signal fourth Mixing stage formed.

Ferner ist aus der DE 44 44 203 C1 eine Schaltungsanordnung zur Frequenzumsetzung und Filterung eines digitalen Eingangssignals bekannt, bei dem das Eingangssignal in einer I-Q-Mischstufe mit einer Viertel der Abtastrate des Eingangssignals gemischt wird, die hierdurch erzeugten frequenzumgesetzten Signale in einem Dezimator gefiltert und dezimiert werden und die dezimierten Signale in einem I-Q-Mischer mit der halben Abtastrate rückgemischt werden.Furthermore, from DE 44 44 203 C1 a circuit arrangement for Frequency conversion and filtering of a digital input signal are known, in which the input signal in an I-Q mixer with a quarter of the Sampling rate of the input signal is mixed, the generated thereby frequency-converted signals filtered and decimated in a decimator and the decimated signals in an I-Q mixer with half Sampling rate back mixed.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung ge­ mäß dem Oberbegriff des Patentanspruchs 1 anzugeben, die kostengünstig realisierbar ist, die breitbandtauglich ist, die einen geringen Intermodula­ tions- und Rauschbeitrag liefert, deren Leistungsbedarf gering ist und deren Spiegelfrequenzunterdrückung hoch ist.The invention is based, ge a circuit arrangement according to the preamble of claim 1 to specify the inexpensive is realizable, which is suitable for broadband, which has a low intermodula supplies and noise contribution, whose power requirement is low and whose Image rejection is high.

Die Aufgabe wird durch die kennzeichnenden Merkmale des Patentan­ spruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen erge­ ben sich aus den Unteransprüchen.The task is characterized by the characterizing features of the patent  spell 1 solved. Advantageous refinements and developments erge are derived from the subclaims.

Die erfindungsgemäße Schaltungsanordnung weist ein erstes SC (switched capacitor)-Filter mit einem Filtereingang, mit einem Takteingang und mit ei­ nem Filterausgang auf. Das Eingangssignal liegt am Filtereingang, das erste frequenzumgesetzte Signal am Filterausgang und das Taktsignal, dessen Fre­ quenz als Taktsignalfrequenz bezeichnet wird, am Takteingang des SC-Filters an. Das SC-Filter ist für Eingangssignale, deren Frequenzen kleiner als die hal­ be Taktsignalfrequenz sind, ein Tiefpaßfilter und weist somit einen Tiefpaß- Durchlaßfrequenzbereich mit einer von der Taktsignalfrequenz abhängigen Grenzfrequenz auf. Da es ein abgetastetes System ist, weist es in der Umge­ bung der Taktsignalfrequenz und deren Harmonischen Umsetzfrequenzbän­ der auf, deren Bandbreite gleich der doppelten Grenzfrequenz des Tiefpaß- Durchlaßfrequenzbereiches ist. Die Taktsignalfrequenz bzw. deren Harmoni­ sche, d. h. deren ganzzahlige Vielfache, liegen dabei jeweils in der Bandmitte eines Umsetzfrequenzbandes. Jedes Eingangssignal mit einer Eingangssignal­ frequenz aus einem dieser Umsetzfrequenzbänder wird am Filterausgang als frequenzumgesetztes Signal bereitgestellt. Die Frequenzumsetzung erfolgt dabei immer in den Tiefpaß-Durchlaßfrequenzbereich, d. h. in das Basisfre­ quenzband. Die Schaltungsanordnung kann demnach mit dem gleichen Takt­ signal Eingangssignale aus unterschiedlichen Frequenzbereichen in das Basis­ frequenzband umsetzen, ohne daß hierzu eine Umsetzung in ein Zwischen­ frequenzband erforderlich ist. Vorteilhafterweise wird das Taktsignal so ge­ wählt, daß die Eingangssignalfrequenz in einem Umsetzfrequenzband um eine Harmonische der Taktsignalfrequenz, beispielsweise um die doppelte Taktsignalfrequenz, liegt. Auf diese Weise wird eine hohe Taktsignal-Ein­ gangssignal-Isolation, d. h. eine hohe Unterdrückung der Einkopplung des Taktsignals in einen das Eingangssignal bereitstellenden Eingangskreis er­ reicht. Da SC-Filter auch mit hohen Filtergraden in einen Halbleiterchip inte­ grierbar sind, sind mit der erfindungsgemäßen Schaltungsanordnung Demo­ dulatoren mit hoher Frequenzselektivität und somit mit hoher Spiegelfre­ quenzunterdrückung kostengünstig herstellbar.The circuit arrangement according to the invention has a first SC (switched capacitor) filter with a filter input, with a clock input and with an egg filter output. The input signal is at the filter input, the first frequency-converted signal at the filter output and the clock signal, the Fre frequency is referred to as the clock signal frequency at the clock input of the SC filter  on. The SC filter is for input signals whose frequencies are less than half be clock signal frequency, a low-pass filter and thus has a low-pass Pass frequency range with a dependent on the clock signal frequency Cutoff frequency. Since it is a scanned system, it points in reverse Exercise the clock signal frequency and their harmonic conversion frequency bands whose bandwidth is equal to twice the cut-off frequency of the low-pass Pass frequency range is. The clock signal frequency or its harmony sche, d. H. their integer multiples are in the middle of each band a conversion frequency band. Each input signal with an input signal frequency from one of these conversion frequency bands is at the filter output as frequency-converted signal provided. The frequency conversion takes place always in the low-pass frequency range, d. H. in the base fre quenzband. The circuit arrangement can therefore with the same clock signal Input signals from different frequency ranges into the base convert frequency band without this being converted into an intermediate frequency band is required. The clock signal is advantageously ge selects that the input signal frequency is in a conversion frequency band a harmonic of the clock signal frequency, for example twice Clock signal frequency. In this way, a high clock signal on signal isolation, d. H. a high suppression of the coupling of the Clock signal in an input circuit providing the input signal enough. Since SC filters inte with a high degree of filtering in a semiconductor chip are demonstrable with the circuit arrangement according to the invention dulators with high frequency selectivity and thus with high Spiegelfre Quench suppression can be produced inexpensively.

Die Schaltungsanordnung weist vorzugsweise ein in der gleichen Art wie das erste SC-Filter ausgeführtes zweites SC-Filter auf, an dessen Filterausgang ein zweites frequenzumgesetztes Signal ansteht. Den Takteingängen der beiden SC-Filter wird dabei das gleiche Taktsignal und dem Filtereingang des zwei­ ten SC-Filters ein gegenüber dem Eingangssignal mittels einer Aufteilstufe um 90° phasenverschobenes Signal zugeführt. Die Takteingänge der beiden SC-Filter sind mit einem Oszillatorausgang eines steuerbaren Oszillators ver­ bunden, welcher zur Einstellung der Frequenz und der Phase des Taktsignals einen Steuereingang aufweist, der über einen als analoges Filter ausgeführ­ ten Tiefpaß mit einem Detektorausgang eines Phasendetektors verbunden ist. Der Phasendetektor weist zwei Detektoreingänge auf, die vorzugsweise über jeweils eine Verstärkerstufe mit dem Filterausgang von jeweils einem der beiden SC-Filter verbunden sind. Am Steuereingang des steuerbaren Os­ zillators liegt demnach ein Steuersignal an, das aus dem ersten und dem zweiten frequenzumgesetzten Signal abgeleitet wird.The circuit arrangement preferably has one in the same way as that first SC filter executed second SC filter, at the filter output second frequency-converted signal is present. The clock inputs of the two SC filter is the same clock signal and the filter input of the two th SC filter against the input signal by means of a splitting stage signal shifted by 90 °. The clock inputs of the two SC filters are ver with an oscillator output of a controllable oscillator bound, which for setting the frequency and phase of the clock signal has a control input, which is designed as an analog filter ten low-pass filter connected to a detector output of a phase detector  is. The phase detector has two detector inputs, which are preferably via an amplifier stage with the filter output of one each of the two SC filters are connected. At the control input of the controllable Os zillators is therefore a control signal that consists of the first and the second frequency-converted signal is derived.

Mit dieser Schaltungsanordnung ist ein amplitudenmoduliertes oder schwach phasenmoduliertes Eingangssignal synchron demodulierbar. Bei ei­ ner synchronen Demodulation, auch kohärente Demodulation genannt, wird ein Eingangssignal, das durch Modulation mit einem Trägersignal erzeugt wurde, mit einem Taktsignal demoduliert, dessen Frequenz und Phase gleich der Frequenz und Phase des Trägersignals sind. Der Phasendetektor, der Tiefpaß und der steuerbare Oszillator bilden einen Regelkreis, der das Taktsi­ gnal mit dem Trägersignal synchronisiert. Dabei werden, falls das Eingangssi­ gnal Frequenzen aus dem die Taktsignalfrequenz enthaltenden Umsetzfre­ quenzband, d. h. aus dem Umsetzfrequenzband der Taktsignalfrequenz ent­ hält, Frequenz und Phase des Taktsignals so geregelt, daß sie gleich der Fre­ quenz und Phase des Trägersignals sind. Falls das Eingangssignal Frequenzen aus einem Umsetzfrequenzband enthält, dessen Bandmitte eine Harmoni­ sche des Taktsignals ist, werden hingegen Frequenz und Phase dieser Har­ monischen so geregelt, daß sie gleich der Frequenz und Phase des Trägersi­ gnals sind. Die Schaltungsanordnung eignet sich, da das Taktsignal aus den Frequenzanteilen der Seitenbänder des Eingangssignals generiert wird, vor­ züglich zur Demodulation eines Zweiseitenbandsignals mit unterdrücktem Trägersignal.With this circuit arrangement is an amplitude modulated or weakly phase-modulated input signal can be demodulated synchronously. With egg synchronous demodulation, also called coherent demodulation an input signal generated by modulation with a carrier signal was demodulated with a clock signal whose frequency and phase are the same the frequency and phase of the carrier signal. The phase detector, the Low pass and the controllable oscillator form a control loop, which is the Taktsi gnal synchronized with the carrier signal. If the input si gnal frequencies from the conversion frequency containing the clock signal frequency quenzband, d. H. ent from the conversion frequency band of the clock signal frequency holds, frequency and phase of the clock signal regulated so that they equal the Fre are frequency and phase of the carrier signal. If the input signal frequencies contains a conversion frequency band, the middle of which is a harmonic is the clock signal, frequency and phase of this Har monic so regulated that they equal the frequency and phase of the carrieri gnals are. The circuit arrangement is suitable because the clock signal from the Frequency components of the sidebands of the input signal is generated before regarding demodulation of a double sideband signal with suppressed Carrier signal.

In einer bevorzugten ersten Weiterbildung der Schaltungsanordnung ist zwi­ schen dem Oszillatorausgang des Oszillators und den Takteingängen der SC- Filter ein Frequenzteiler geschaltet, der vorteilhafterweise programmierbar ausgeführt ist. Mit einem derartigen Frequenzteiler lassen sich, da die Grenz­ frequenzen der beiden SC-Filter von der Taktsignalfrequenz abhängen, die Bandbreite der Tiefpaß-Durchlaßfrequenzbereiche und der Umsetzfrequenz­ bänder der SC-Filter auf einfache Weise durch Ändern des Teilerverhältnisses des Fequenzteilers umschalten. Das erste und das zweite frequenzumgesetz­ te Signal sind demnach auf eine durch das Teilerverhältnis des Frequenztei­ lers veränderbare Bandbreite bandbegrenzt. In a preferred first development of the circuit arrangement, between the oscillator output of the oscillator and the clock inputs of the SC Filter a frequency divider connected, which is advantageously programmable is executed. With such a frequency divider, because the limits frequencies of the two SC filters depend on the clock signal frequency Bandwidth of the low-pass pass frequency ranges and the conversion frequency tapes of the SC filters in a simple way by changing the divider ratio of the frequency divider. The first and the second frequency conversion te signal are accordingly on a by the divider ratio of the frequency part lers changeable bandwidth band limited.  

Diese Schaltungsanordnung läßt sich vorteilhafterweise um zwei Phasen­ schieber und eine Summations-/Subtraktionsanordnung erweitern, mit wel­ chen die Frequenzanteile aus dem einen Seitenband des Eingangssignals nach der sogenannten Phasenmethode unterdrückt werden. Die beiden fre­ quenzumgesetzten Signale werden dabei über jeweils einen der beiden Pha­ senschieber, von denen der eine eine um 90° größere Phasenverschiebung des ihm zugeführten Signals bewirkt als der andere, zu jeweils einem Ein­ gang der Summations-/Subtraktionsanordnung geführt. Die Summations- /Substraktionsanordnung liefert dabei als Ausgangssignal die Summe und/ oder Differenz der ihr zugeführten Signale, wobei die Summe das eine de­ modulierte Seitenband und die Differenz das andere demodulierte Seiten­ band des Eingangssignals darstellt.This circuit arrangement can advantageously be divided into two phases slide and expand a summation / subtraction arrangement, with wel Chen the frequency components from the one sideband of the input signal can be suppressed according to the so-called phase method. The two fre frequency-converted signals are transmitted via one of the two Pha senschieber, one of which has a phase shift greater by 90 ° of the signal supplied to it than the other causes one on gear of the summation / subtraction arrangement. The summation / Subtraction arrangement provides the sum as the output signal and / or difference of the signals fed to it, the sum being one de modulated sideband and the difference the other demodulated sides band of the input signal.

In einer bevorzugten zweiten Weiterbildung der Schaltungsanordnung wer­ den die Phasenschieber und die Summations-/Subtraktionsanordnung sowie der Frequenzteiler nicht mehr benötigt. Der Oszillatorausgang ist dabei di­ rekt mit den Takteingängen der beiden SC-Filter verbunden. Die Schaltungs­ anordnung weist einen Modulator/Demodulator mit einem ersten Eingang, an dem das Eingangssignal anliegt, mit einem zweiten Eingang, an dem ein Überlagerungssignal anliegt, und mit einem Ausgang, an dem ein mit dem Überlagerungssignal synchron frequenzumgesetztes Ausgangssignal an­ steht, auf. Das Überlagerungssignal wird dabei mittels eines Frequenzsynthe­ tisierers aus dem vom steuerbaren Oszillator bereitgestellten Taktsignal ge­ bildet. Der Modulator/Demodulator kann hierbei in bekannter Weise als ein Mischer mit nachgeschaltetem Filter oder als ein drittes SC-Filter ausgeführt sein. An den steuerbaren Oszillator werden hierbei geringe Anforderungen bzgl. seiner Breitbandtauglichkeit gestellt, da er nicht die Trägerfrequenz des Eingangssignals, sondern lediglich eine Subharmonische dieser Träger­ frequenz bereitstellen muß. Derartige Oszillatoren, die nur über eine gerin­ ge Bandbreite steuerbar sind, sind kostengünstig und mit sehr guter Genau­ igkeit herstellbar.In a preferred second development of the circuit arrangement, who the phase shifters and the summation / subtraction arrangement as well the frequency divider is no longer required. The oscillator output is di directly connected to the clock inputs of the two SC filters. The circuit arrangement has a modulator / demodulator with a first input, at which the input signal is present, with a second input at which a Beat signal is present, and with an output at which one with the Beat signal synchronously frequency converted output signal stands up. The beat signal is by means of a frequency synthe tisierers from the clock signal provided by the controllable oscillator forms. The modulator / demodulator can in this case be known as a Mixer with downstream filter or designed as a third SC filter be. The controllable oscillator has low requirements regarding its broadband suitability, since it does not match the carrier frequency of the input signal, but only a subharmonic of these carriers frequency must provide. Such oscillators that only have a gerin bandwidth can be controlled, are inexpensive and with very good accuracy producible.

Die Erfindung wird im folgenden anhand der Fig. 1 bis 4 näher beschrie­ ben. Es zeigen:The invention is described below with reference to FIGS. 1 to 4 ben. Show it:

Fig. 1 ein Blockschaltbild eines SC-Filters, Fig. 1 is a block diagram of a switched-capacitor filter,

Fig. 2 den Frequenzgang des SC-Filters aus Fig. 1, Fig. 2 shows the frequency response of the SC filter of Fig. 1,

Fig. 3 ein Blockschaltbild eines Synchrondirektempfängers, und Fig. 3 is a block diagram of a synchronous direct receiver, and

Fig. 4 ein Blockschaltbild eines weiteren Synchrondirektempfängers. Fig. 4 is a block diagram of another synchronous direct receiver.

Fig. 1 zeigt das erste SC-Filter SC als einfaches Ausführungsbeispiel einer Schaltungsanordnung zur Frequenzumsetzung. Das Eingangssignal e wird dem Filtereingang SCe und das Taktsignal t dem Takteingang SCt des als Tief­ paßfilter ausgeführten SC-Filters SC zugeführt. Das erste frequenzumgesetz­ te Signal i wird am Filterausgang SCa bereitgestellt. Fig. 1, the first SC-SC filter shows a simple embodiment of a circuit arrangement for frequency conversion. The input signal e is supplied to the filter input SC e and the clock signal t to the clock input SC t of the SC filter SC designed as a low-pass filter. The first frequency-converted signal i is provided at the filter output SC a .

Fig. 2 zeigt eine schematische, nicht maßstäbliche Darstellung des Fre­ quenzgangs des SC-Filters SC aus Fig. 1. Dabei ist die mit Fi bezeichnete Fil­ terfunktion die Übertragungsfunktion des als Tiefpaßfilter ausgeführten SC- Filters SC und die mit Fe bezeichnete Filterfunktion die Übertragungsfunk­ tion, die man durch Zurückrechnen der Frequenzumsetzung für das SC-Filter SC erhält. Da das SC-Filter SC ein abgetastetes System ist, weist die Filterfunk­ tion Fe, wenn die Eingangssignalfrequenz fe des Eingangssignals e nicht bandbegrenzt wird, mehrere DurchIaßbereiche auf, deren Lage und Breite von der Taktsignalfrequenz ft abhängen. Der erste Durchlaßbereich DB ist ein Tiefpaß-Durchlaßfrequenzbereich und entspricht somit der Übertra­ gungsfunktion eines Tiefpasses mit der Grenzfrequenz fg, jeder der weite­ ren Durchlaßbereiche UB1... UBn ist ein Bandpaß-Durchlaßbereich, dessen Bandmitte gleich der Taktsignalfrequenz ft bzw. einer Harmonischen 2ft... nft der Taktsignalfrequenz ft ist und dessen Bandbreite doppelt so groß wie die Grenzfrequenz fg ist. Die Durchlaßbereiche UB1... UBn entsprechen da­ bei dem um die Taktsignalfrequenz ft bzw. um eine Harmonische 2ft... nft der Taktsignalfrequenz ft verschobenen und an der Taktsignalfrequenz ft bzw. an deren Harmonischen 2ft... nft gespiegelten Tiefpaß-Durchlaßfre­ quenzbereich DB. Da jedes Eingangssignal e mit einer Eingangssignalfre­ quenz fe aus einem der Durchlaßbereiche UB1... UBn durch das SC-Filter SC nicht nur gefiltert, sondern gleichzeitig auch in das Basisfrequenzband das ist das durch 0 Hz und durch die halbe Taktsignalfrequenz ft begrenzte Fre­ quenzband - frequenzumgesetzt wird, werden die Durchlaßbereiche UB1... UBn im folgenden als Umsetzfrequenzbänder bezeichnet. Wegen der Fre­ quenzumsetzung weist das am Filterausgang SCa bereitgestellte erste fre­ quenzumgesetzte Signal i gemäß der Filterfunktion Fi keine Frequenzanteile auf, die außerhalb des Tiefpaß-Durchlaßfrequenzbereiches DB liegen. Zwi­ schen der Grenzfrequenz fg und der Taktsignalfrequenz ft besteht ein festes Verhältnis, folglich ist die Lage und die Breite der Umsetzfrequenzbänder UB1... UBn sowie die Breite des Tiefpaß-Durchlaßfrequenzbereiches DB über das Taktsignal t auf einfache Weise variierbar. Da das SC-Filter SC mehrere Umsetzfrequenzbänder UB1... UBn aufweist, lassen sich mit demselben Takt­ signal t amplitudenmodulierte Eingangssignale e aus unterschiedlichen Fre­ quenzbändern in das Basisfrequenzband umsetzen, ohne daß hierzu eine Än­ derung der Taktsignalfrequenz ft oder eine Frequenzumsetzung des Ein­ gangssignals e in ein Zwischenfrequenzband erforderlich wäre. Fig. 2 shows a schematic representation, not to scale, of the frequency response of the SC filter SC from Fig. 1. The filter function designated with F i is the transfer function of the SC filter SC designed as a low-pass filter and the filter function designated with F e is Transmission function, which is obtained by calculating back the frequency conversion for the SC filter SC. Since the SC filter SC is a sampled system, the filter function F e , if the input signal frequency f e of the input signal e is not band-limited, has a plurality of passbands whose position and width depend on the clock signal frequency f t . The first pass band DB is a low-pass band frequency range and thus corresponds to the transfer function of a low-pass filter with the cut-off frequency f g , each of the further pass bands UB 1 ... UB n is a bandpass pass band whose band center is equal to the clock signal frequency f t or is a harmonic 2f t ... nft of the clock signal frequency f t and its bandwidth is twice the limit frequency f g . The pass bands UB 1 ... UB n correspond to the clock signal frequency f t shifted by the clock signal frequency f t or by a harmonic 2f t ... nft and at the clock signal frequency f t or by their harmonics 2f t ... nft mirrored low-pass frequency range DB. Since each input signal e with an input signal frequency f e from one of the passbands UB 1 ... UB n is not only filtered by the SC filter SC, but at the same time also in the base frequency band, that is by 0 Hz and by half the clock signal frequency f t limited frequency band - frequency is converted, the pass bands UB 1 ... UB n are referred to below as conversion frequency bands. Because of the frequency conversion, the first frequency-converted signal i provided at the filter output SC a does not have any frequency components outside the low-pass frequency range DB according to the filter function F i . Between the cut-off frequency f g and the clock signal frequency f t there is a fixed ratio, consequently the position and the width of the conversion frequency bands UB 1 ... UB n and the width of the low-pass pass frequency range DB can be varied in a simple manner via the clock signal t. Since the SC filter SC has several conversion frequency bands UB 1 ... UB n , the same clock signal t can be used to convert amplitude-modulated input signals e from different frequency bands into the base frequency band without a change in the clock signal frequency f t or a frequency conversion of the An input signal e in an intermediate frequency band would be required.

Fig. 3 zeigt das Blockschaltbild eines Synchrondirektempfängers zum Emp­ fang von Mittelwellen- oder Langwellen-Rundfunksendungen, bei dem, um insbesondere den Empfang von schwachen und/oder gestörten Sendesigna­ len zu optimieren, die Bandbreite des empfangenen Sendesignals begrenzt und/oder ein Seitenband des empfangenen Sendesignals unterdrückt wer­ den kann. Fig. 3 shows the block diagram of a synchronous direct receiver for receiving medium-wave or long-wave radio broadcasts, in which, in particular to optimize the reception of weak and / or disturbed broadcast signals, the bandwidth of the received broadcast signal is limited and / or a sideband of the received Transmission signal suppressed who can.

Die Sendesignale werden über die Antenne ANT der Vorselektionsstufe VS zu­ geführt, die nur das Sendesignal eines Senders durchläßt und dieses als Ein­ gangssignal e am Signaleingang E bereitstellt. Die Selektion des gewünsch­ ten Sendesignals, d. h. die Einstellung des Durchlaßfrequenzbereichs der vor­ selektionsstufe VS, erfolgt dabei über das dem Selektionseingang C zuge­ führte Selektionssignal c.The transmission signals are sent to the preselection stage VS via the antenna ANT performed, which only allows the transmission signal of a transmitter and this as an provides input signal e at signal input E. The selection of the desired th transmit signal, d. H. the setting of the pass frequency range of the front Selection level VS, takes place via the selection input C. led selection signal c.

Das Eingangssignal e wird vom Signaleingang E über die Aufteilstufe D dem Filtereingang SCe des ersten SC-Filters SC zugeführt. Die Aufteilstufe D liefert des weiteren ein gegenüber dem Eingangssignal e um 90° phasenverscho­ benes Signal e', welches dem Filtereingang SCe' des zweiten SC-Filters SC' zu­ geführt wird. Die beiden SC-Filter SC, SC' sind beide in der gleichen Art als Fil­ ter höherer Ordnung mit steiler Filterflanke ausgeführt. Am Filterausgang SCa' des zweiten SC-Filters SC' wird dann das zweite frequenzumgesetzte Si­ gnal q als ein weiteres frequenzumgesetztes Signal bereitgestellt. Das am Fil­ terausgang SCa des ersten SC-Filters SC bereitgestellte erste frequenzumge­ setzte Signal i wird über die Verstärkerstufe V dem ersten Detektoreingang PDe des Phasendetektors PD zugeführt und das am Filterausgang SCe' des zweiten SC-Filters SC' bereitgestellte zweite frequenzumgesetzte Signal q wird über die Verstärkerstufe V' dem zweiten Detektoreingang PDe' des Pha­ sendetektors PD zugeführt. Der Detektorausgang PDa des Phasendetektors PD ist über den Tiefpaß TP mit dem Steuereingang OSCe des steuerbaren Os­ zillators OSC verbunden. Der zweite Steuereingang OSCe' des Oszillators OSC ist an den Selektionseingang C angeschlossen und dient zur Grobeinstellung der Frequenz des steuerbaren Oszillators OSC. Der Oszillatorausgang OSCa ist über den Frequenzteiler FD mit den Takteingängen SCt und SCt' der beiden SC-Filter SC und SC' verbunden. Die Detektoreingänge PDe, PDe' des als Gil­ bert-Zelle oder 4-Ouadranten-Multiplizierer ausgeführten Phasendetektors PD sind über den ersten Phasenschieber PS bzw. über den zweiten Phasen­ schieber PS' mit dem ersten Eingang Se bzw. mit dem zweiten Eingang Se' der Summations-/Subtraktionsanordnung S verbunden. Die Aufteilstufe D, die beiden SC-Filter SC und SC', die beiden Verstärkerstufen V und V', der Pha­ sendetektor PD, der Tiefpaß TP, der Oszillator OSC und der Frequenzteiler FD bilden zusammen einen synchronen Demodulator, der sich das zur Demodu­ lation erforderliche Taktsignal t aus den Frequenzanteilen der Seitenbänder des Eingangssignals e selbst erzeugt. Da das Trägersignal des amplitudenmo­ dulierten Eingangssignals e zur Erzeugung des Taktsignals t nicht benötigt wird, lassen sich somit auch Eingangssignale e mit unterdrücktem Trägersi­ gnal demodulieren. Der Phasendetektor PD, der Tiefpaß TP, der Oszillator OSC und der Frequenzteiler FD bilden, da die an den Filterausgängen SCa, SCa' der beiden SC-Filter SC, SC' bereitgestellten frequenzumgesetzten Signa­ le i und q über die Verstärkerstufen V bzw. V', über den Phasendetektor PD, über den Tiefpaß TP, über den steuerbaren Oszillator OSC und über den Fre­ quenzteiler FD zu den Takteingängen SCt, SCt' rückgekoppelt werden, einen Regelkreis, der die Frequenz und die Phase des Taktsignals t mit dem Träger­ signal des Eingangssignals e synchronisiert. Bei eingerastetem Regelkreis, d. h. falls das Taktsignal t und das Trägersignal des Eingangssignals e synchro­ nisiert sind, ist das erste frequenzumgesetzte Signal i maximal, das zweite frequenzumgesetzte Signal q ist wegen der 90°-Phasenverschiebung des dem zweiten SC-Filters SC' zugeführten Signals e' hingegen gleich Null. Bei nicht eingerastetem Regelkreis ist das zweite frequenzumgesetzte Signal q ungleich Null. Es ist bei kleinen Phasendifferenzen zwischen dem Taktsignal t und dem Trägersignal des Eingangssignals e proportional zu dieser Phasen­ differenz; das erste frequenzumgesetzte Signal i wird durch diese Phasendif­ ferenz hingegen nur geringfügig verändert. Der Phasendetektor PD und der Tiefpaß TP erzeugen aus den frequenzumgesetzten Signalen i und q ein Steuersignal s, das dem Steuereingang OSCe des Oszillators OSC zugeführt wird. Der Oszillator OSC minimiert aufgrund dieses Steuersignals s die Pha­ sendifferenz zwischen Taktsignal t und Trägersignal des Eingangssignals e. Dabei wird, falls die Trägerfrequenz des Eingangssignals e im ersten Umsetz­ frequenzband UB1, d. h. im Umsetzfrequenzband der Taktsignalfrequenz ft liegt, die Phasendifferenz und die Frequenzdifferenz zwischen dem Taktsi­ gnal t und dem Trägersignal des Eingangssignals e auf den Wert Null gere­ gelt, falls die Trägerfrequenz des Eingangssignals e in einem der weiteren Umsetzfrequenzbänder UB2... UBn, d. h. in einem Umsetzfrequenzband ei­ ner Harmonischen der Taktsignalfrequenz ft liegt, wird hingegen die Phasen­ differenz und die Frequenzdifferenz zwischen dieser Harmonischen und dem Trägersignal des Eingangssignals e auf den Wert Null geregelt.The input signal e is fed from the signal input E via the dividing stage D to the filter input SC e of the first SC filter SC. The splitting stage D also supplies a signal e 'which is 90 ° out of phase with respect to the input signal e and which is fed to the filter input SC e ' of the second SC filter SC '. The two SC filters SC, SC 'are both designed in the same way as a higher order filter with a steep filter edge. At the filter output SC a 'of the second SC filter SC', the second frequency-converted signal q is then provided as a further frequency-converted signal. The first frequency-converted signal i provided at the filter output SC a of the first SC filter SC is fed via the amplifier stage V to the first detector input PD e of the phase detector PD and the second frequency-converted signal provided at the filter output SC e 'of the second SC filter SC' q is fed via amplifier stage V 'to the second detector input PD e ' of the Pha transmitter PD. The detector output PDa of the phase detector PD is connected via the low-pass filter TP to the control input OSC e of the controllable oscillator OSC. The second control input OSC e 'of the oscillator OSC is connected to the selection input C and is used for rough adjustment of the frequency of the controllable oscillator OSC. The oscillator output OSC a is connected via the frequency divider FD to the clock inputs SC t and SC t 'of the two SC filters SC and SC'. The detector inputs PD e , PD e 'of the Gil bert cell or 4-ouadrant multiplier phase detector PD are via the first phase shifter PS or the second phase shifter PS' with the first input S e or with the second input S e 'of the summation / subtraction arrangement S connected. The distribution stage D, the two SC filters SC and SC ', the two amplifier stages V and V', the Pha sends detector PD, the low-pass filter TP, the oscillator OSC and the frequency divider FD together form a synchronous demodulator, which is the demodulation required clock signal t generated from the frequency components of the sidebands of the input signal e itself. Since the carrier signal of the amplitude modulated input signal e is not required to generate the clock signal t, input signals e with suppressed carrier signal can thus also be demodulated. The phase detector PD, the low-pass filter TP, the oscillator OSC and the frequency divider FD form, since the frequency-converted signals i i and q provided at the filter outputs SC a , SC a 'of the two SC filters SC, SC' via the amplifier stages V and V ', via the phase detector PD, via the low-pass filter TP, via the controllable oscillator OSC and via the frequency divider FD to the clock inputs SC t , SC t ' are fed back, a control circuit which the frequency and the phase of the clock signal t with the Carrier signal of the input signal e synchronized. When the control loop is engaged, ie if the clock signal t and the carrier signal of the input signal e are synchronized, the first frequency-converted signal i is at a maximum, the second frequency-converted signal q is due to the 90 ° phase shift of the signal e supplied to the second SC filter SC ''however zero. If the control loop is not locked, the second frequency-converted signal q is not equal to zero. It is with small phase differences between the clock signal t and the carrier signal of the input signal e proportional to this phase difference; however, the first frequency-converted signal i is only slightly changed by this phase difference. The phase detector PD and the low-pass filter TP generate a control signal s from the frequency-converted signals i and q, which is fed to the control input OSC e of the oscillator OSC. On the basis of this control signal s, the oscillator OSC minimizes the phase difference between the clock signal t and the carrier signal of the input signal e. If the carrier frequency of the input signal e is in the first conversion frequency band UB 1 , that is to say in the conversion frequency band of the clock signal frequency f t , the phase difference and the frequency difference between the clock signal t and the carrier signal of the input signal e are set to the value zero if the Carrier frequency of the input signal e in one of the other conversion frequency bands UB 2 ... UB n , ie in a conversion frequency band egg ner harmonic of the clock signal frequency f t , however, the phase difference and the frequency difference between this harmonic and the carrier signal of the input signal e to the value Regulated zero.

Die Schaltungsanordnung ist, um zu verhindern, daß das Taktsignal t durch parasitäre Effekte zum Eingangssignal e eingekoppelt und durch Selbstmi­ schung in das Basisfrequenzband frequenzumgesetzt wird, so dimensio­ niert, daß die Trägerfrequenz des Eingangssignals e doppelt so groß wie die Frequenz des vom Oszillator OSC am Oszillatorausgang OSCa bereitgestellten Signals ist.The circuit arrangement is, in order to prevent the clock signal t being coupled in by parasitic effects to the input signal e and frequency-converted by self-mixing in the base frequency band, so dimensioned that the carrier frequency of the input signal e is twice as large as the frequency of the oscillator OSC on Oscillator output OSC a signal is provided.

Der Frequenzteiler FD ist programmierbar ausgeführt und kann die Fre­ quenz des vom Oszillator gelieferten Signals im Verhältnis 1: n mit n = 1,2 oder 4 herunterteilen. Er weist zur Einstellung des Teilerverhältnisses einen mit dem Bandbegrenzungseingang B verbundenen Eingang auf, an dem das Bandbegrenzungssignal b als digitales Datenwort anliegt. Das gewünschte Teilerverhältnis kann alternativ auch über eine Schaltvorrichtung eingestellt werden. Da die Grenzfrequenz fg der beiden SC-Filter SC, SC' von der Taktsi­ gnalfrequenz ft abhängt - im vorliegenden Beispiel ist die Grenzfrequenz fg 50 mal kleiner als die Taktsignalfrequenz ft - , kann die Bandbreite der fre­ quenzumgesetzten Signale i und q durch Variation des Teilerverhältnisses des Frequenzteilers FD auf einfache Weise verändert werden. Wenn bei­ spielsweise die Trägerfrequenz des Eingangssignals e 801 kHz beträgt und die vom Oszillator OSC gelieferte Frequenz 400,5 kHz beträgt, erhält man für ein Teilerverhältnis von 1 : 1 eine Taktsignalfrequenz ft von 400,5 kHz und ei­ ne Bandbreite fg von rund 8 kHz, für ein Teilerverhältnis von 1 : 2 eine Taktsi­ gnalfrequenz ft von 200,25 kHz und eine Bandbreite fg von rund 4 kHz und für ein Teilerverhältnis von 1 : 4 eine Taktsignalfrequenz ft von 100,125 kHz und eine Bandbreite fg von rund 2 kHz. Durch die Bandbegrenzung läßt sich somit der Empfang von schwachen oder gestörten Rundfunksendungen ver­ bessern.The frequency divider FD is programmable and can divide the frequency of the signal supplied by the oscillator in a 1: n ratio with n = 1, 2 or 4. To set the division ratio, it has an input connected to the band limitation input B, at which the band limitation signal b is present as a digital data word. Alternatively, the desired division ratio can also be set using a switching device. Since the cut-off frequency f g of the two SC filters SC, SC 'depends on the clock signal frequency f t - in the present example, the cut-off frequency f g is 50 times smaller than the clock signal frequency f t - the bandwidth of the frequency-converted signals i and q can be changed in a simple manner by varying the division ratio of the frequency divider FD. For example, if the carrier frequency of the input signal e is 801 kHz and the frequency supplied by the oscillator OSC is 400.5 kHz, you get a clock signal frequency f t of 400.5 kHz and a bandwidth f g of around for a division ratio of 1: 1 8 kHz, for a division ratio of 1: 2 a clock signal frequency f t of 200.25 kHz and a bandwidth f g of around 4 kHz and for a division ratio of 1: 4 a clock signal frequency f t of 100.125 kHz and a bandwidth f g of around 2 kHz. Due to the band limitation, the reception of weak or disturbed radio broadcasts can thus be improved.

Eine weitere Verbesserungsmöglichkeit ergibt sich durch die Unterdrückung eines, beispielsweise durch ein anderes Sendesignal gestörten Seitenbandes des Eingangssignals e. Hierzu wird das erste frequenzumgesetzte Signal i über den als 90°-Phasenschieber ausgeführten ersten Phasenschieber PS dem ersten Eingang Se der Summations-/Subtraktionsanordnung S zuge­ führt und das zweite frequenzumgesetzte Signal q über den als Verbin­ dungsleitung, d. h. als 0°-Phasenschieber ausgeführten zweiten Phasenschie­ ber PS' dem zweiten Eingang Se' der Summations-/Subtraktionsanordnung S zugeführt. Die Summations-/Subtraktionsanordnung S weist zwei mit den Si­ gnalausgängen A bzw. A' verbundene Ausgänge auf, an denen die Ausgangs­ signale a bzw. a' anstehen. Das Ausgangssignal a entspricht der Summe und das Ausgangssignal a' der Differenz der den Eingängen Se, Se' der Summa­ tions-/Subtraktionsanordnung S zugeführten Signale i' und q'. Das Ausgangs­ signal a enthält dabei nur Frequenzanteile aus dem einen Seitenband und das Ausgangssignal a' nur Frequenzanteile aus dem anderen Seitenband des Eingangssignals e. Die Summations-/Subtraktionsanordnung S kann alterna­ tiv, insbesondere wenn beide Seitenbänder des Eingangssignals e die gleiche Information enthalten, umschaltbar ausgeführt sein, wobei sie je nach Schaltzustand entweder eine Summation oder eine Subtraktion durchführt. Sie weist in diesem Fall nur einen mit dem Signalausgang A verbundenen Ausgang auf, an dem das Ausgangssignal a ansteht.A further possibility for improvement results from the suppression of a side band of the input signal e, which is disturbed, for example, by another transmission signal. For this purpose, the first frequency-converted signal i via the first phase shifter PS designed as a 90 ° phase shifter leads to the first input S e of the summation / subtraction arrangement S and the second frequency-converted signal q is carried out via the connecting line, ie as a 0 ° phase shifter second phase shifter via PS 'to the second input S e ' of the summation / subtraction arrangement S. The summation / subtraction arrangement S has two outputs connected to the signal outputs A and A ', at which the output signals a and a' are present. The output signal a corresponds to the sum and the output signal a 'to the difference between the signals i' and q 'supplied to the inputs S e , S e ' of the summa- / subtraction arrangement S. The output signal a contains only frequency components from one side band and the output signal a 'only frequency components from the other side band of the input signal e. The summation / subtraction arrangement S can alternatively, in particular if both sidebands of the input signal e contain the same information, be made switchable, depending on the switching state either performing a summation or a subtraction. In this case, it has only one output connected to the signal output A, at which the output signal a is present.

Die Frequenzanteile aus einem Seitenband des Eirgangssignals e werden durch die von der Summations-/Subtraktionsanordnung S durchgeführte Summation bzw. Subtraktion aus folgendem Grunde unterdrückt: die bei­ den frequenzumgesetzten Signale i und q enthalten Frequenzanteile aus beiden Seitenbändern des Eingangssignals e. Aufgrund der 90°-Phasenver­ schiebung durch die Aufteilstufe D sind die Frequenzanteile der frequenz­ umgesetzten Signale i und q, die aus dem einen Seitenband des Eingangssi­ gnals e stammen, gegeneinander um +90° und die Frequenzanteile, die aus dem anderen Seitenband stammen, gegeneinander um -90° phasenverscho­ ben. Der erste Phasenschieber PS bewirkt dann, daß die vom einen Seiten­ band des Eingangssignals e stammenden Frequenzanteile der der Summa­ tions-/Subtraktionsanordnung S zugeführten Signale i', q' gegeneinander um 0° und die vom anderen Seitenband stammenden Frequenzanteile gegen­ einander um 180° phasenverschoben sind. Die gegeneinander um 0° pha­ senverschobenen Frequenzanteile werden dabei durch Subtraktion und die gegeneinander um 180° phasenverschobenen Anteile durch Summation un­ terdrückt.The frequency components from a sideband of the input signal e are by the one performed by the summation / subtraction arrangement S. Suppression of summation or subtraction for the following reason: the at the frequency-converted signals i and q contain frequency components two sidebands of the input signal e. Due to the 90 ° phase ver  Shift through the division stage D are the frequency components of the frequency converted signals i and q, which from the one sideband of the input i gnals e originate against each other by + 90 ° and the frequency components that come from the other side band, phase-shifted from each other by -90 ° ben. The first phase shifter PS then causes the one side band of the input signal e originating frequency components of the summa tion / subtraction arrangement S supplied signals i ', q' against each other 0 ° and the frequency components from the other side band against are 180 ° out of phase with each other. The against each other by 0 ° pha frequency components are shifted by subtraction and the against each other by 180 ° phase-shifted parts by summation un oppressed.

Der in Fig. 4 gezeigte Synchrondirektempfänger ist ähnlich aufgebaut. Die Antenne ANT ist wiederum über die Vorselektionsstufe VS mit dem Eingang der Aufteilstufe D, an dem das Eingangssignal e anliegt, verbunden; die Aus­ gänge der Aufteilstufe D sind ebenfalls über jeweils einen der beiden SC-Fil­ ter SC bzw. SC' und über jeweils eine der beiden Verstärkerstufen V bzw. V' mit jeweils einem der beiden Detektoreingänge PDe bzw. PDe' des Phasen­ detektors PD verbunden; der Detektorausgang PDa des Phasendetektors PD ist über den Tiefpaß TP und über den Oszillator OSC mit den Takteingängen SCt, SCt' der beiden SC-Filter SC, SC' verbunden. Der Signaleingang E ist mit dem ersten Eingang SCe" des Modulators/Demodulators SC" verbunden, der Oszillatorausgang OSCa des steuerbaren Oszillators OSC ist über den Fre­ quenzsynthetisierer FS mit dem zweiten Eingang SCt" des Modulators/Demo­ dulators SC" verbunden und der Ausgang SCa" des Modulators/Demodulators SC" ist mit dem Signalausgang A", an dem das Ausgangssignal a" anliegt, ver­ bunden.The synchronous direct receiver shown in Fig. 4 is constructed similarly. The antenna ANT is in turn connected via the preselection stage VS to the input of the division stage D, to which the input signal e is present; the outputs from the distribution stage D are likewise via one of the two SC filters SC and SC 'and one of the two amplifier stages V and V' with one of the two detector inputs PD e and PD e 'of the phase detector PD connected; the detector output PD a of the phase detector PD is connected via the low-pass filter TP and via the oscillator OSC to the clock inputs SC t , SC t 'of the two SC filters SC, SC'. The signal input E is connected to the first input SC e "of the modulator / demodulator SC", the oscillator output OSC a of the controllable oscillator OSC is connected via the frequency synthesizer FS to the second input SC t "of the modulator / demodulator SC" and the Output SC a "of the modulator / demodulator SC" is connected to the signal output A ", to which the output signal a" is applied.

Der Schaltungsteil mit der Aufteilstufe D, mit den SC-Filtern SC und SC', mit den Verstärkerstufen V und V', mit dem Phasendetektor PD, mit dem Tiefpaß TP und mit dem Oszillator OSC dient lediglich zur Erzeugung des zum Träger­ signal des Eingangssignals e synchronisierten Taktsignals t. Die Regelung des Taktsignals t wird in der gleichen Art wie im Ausführungsbeispiel aus der Fig. 3 durchgeführt, wenn das Teilerverhältnis des dortigen Frequenzteilers FD auf den Wert 1 : 1 eingestellt wird. The circuit part with the distribution stage D, with the SC filters SC and SC ', with the amplifier stages V and V', with the phase detector PD, with the low-pass filter TP and with the oscillator OSC is only used to generate the carrier signal of the input signal e synchronized clock signal t. The control of the clock signal t is carried out in the same manner as in the exemplary embodiment from FIG. 3 if the division ratio of the frequency divider FD there is set to the value 1: 1.

Die Taktsignalfrequenz ft beträgt, da sie gleich dem Frequenzraster von Langwellen- und Mittelwellen-Rundfunksendungen ist, 9 kHz. Demzufolge haben die beiden SC-Filter SC, SC' um jede durch 9 kHz teilbare Frequenz einen Durchlaßbereich der Breite 2fg. Die Grenzfrequenz fg der beiden SC- Filter SC, SC' ist im vorliegenden Beispiel 20 bis 30 mal kleiner als die Taktsi­ gnalfrequenz ft, die Grenzfrequenz fg liegt demnach im Bereich von 300 Hz bis 450 Hz. Die beiden SC-Filter SC, SC' sind, da ihre Umsetzfrequenzbänder UB1... UBn wesentlich schmäler als die Bandbreite des Eingangssignals e sind, und da demzufolge keine steilen Filterflanken erforderlich sind, als Filter zweiter Ordnung ausgebildet. Die frequenzumgesetzten Signale i und q werden in den Verstärkerstufen V bzw. V' stark verstärkt, so daß trotz der schmalen Umsetzfrequenzbänder UB1... UBn ausreichende Frequenzanteile aus den Seitenbändern des Eingangssignals e dem Phasendetektor PD zur Re­ gelung des Taktsignals t zugeführt werden. Das zum Trägersignal des Ein­ gangssignals e synchronisierte Taktsignal t wird dem Referenzeingang FSe des Frequenzsynthetisierers FS zugeführt, der daraus das Überlagerungssi­ gnal o bildet. Dem Frequenzsynthetisierer FS wird zur Frequenzeinstellung des Überlagerungssignals o das am Selektionseingang C bereitgestellte Selek­ tionssignal c, das auch zur Einstellung des Durchlaßfrequenzbereiches der Vorselektionsstufe VS dient, zugeführt, so daß das am Synthetisiererausgang FSa anstehende Überlagerungssignal o zum Trägersignal des Eingangssignals e synchronisiert ist. Der Modulator/Demodulator SC" kann als ein mit einem dritten SC-Filter realisierter synchroner Demodulator ausgeführt sein - sein erster und zweiter Eingang SCe" und SCt" sind dann als Filtereingang bzw. als Takteingang und sein Ausgang SCa" als Filterausgang ausgebildet -, er kann als Mischer M mit nachgeschaltetem Filter F ausgeführt sein - seine Eingänge SCe" und SCt" sind dann als Eingänge Me bzw. Me' des Mischers M und sein Ausgang SCa" als Ausgang Fa des Filters F ausgebildet -, er kann aber auch als ein Modulator/Demodulator, der ein Seitenband des Eingangssignals e, bei­ spielsweise nach der Phasenmethode, unterdrückt, ausgeführt sein.The clock signal frequency f t is 9 kHz since it is equal to the frequency grid of long-wave and medium-wave radio broadcasts. Accordingly, the two SC filters SC, SC 'have a pass band of width 2f g around each frequency divisible by 9 kHz. The cut-off frequency f g of the two SC filters SC, SC 'is 20 to 30 times smaller than the clock signal signal f t in the present example, the cut-off frequency f g is accordingly in the range from 300 Hz to 450 Hz. The two SC filters SC Since their conversion frequency bands UB 1 ... UB n are significantly narrower than the bandwidth of the input signal e and consequently no steep filter edges are required, they are designed as second order filters. The frequency-converted signals i and q are strongly amplified in the amplifier stages V and V ', so that despite the narrow conversion frequency bands UB 1 ... UB n, sufficient frequency components from the sidebands of the input signal e are supplied to the phase detector PD for regulating the clock signal t . The clock signal t synchronized with the carrier signal of the input signal e is fed to the reference input FSe of the frequency synthesizer FS, which forms the superimposition signal o therefrom. The frequency synthesizer FS is fed to the frequency setting of the beat signal o at the selection input C selection signal c, which also serves to set the pass frequency range of the preselection stage VS, so that the pending signal at the synthesizer output FS a is synchronized with the carrier signal of the input signal e. The modulator / demodulator SC "can be designed as a synchronous demodulator realized with a third SC filter - its first and second inputs SC e " and SC t "are then designed as filter inputs or as clock inputs and its output SC a " as filter outputs -, It can be designed as a mixer M with a downstream filter F - its inputs SC e "and SC t " are then inputs M e and M e 'of mixer M and its output SC a "as output F a of filter F trained -, but it can also be designed as a modulator / demodulator that suppresses a sideband of the input signal e, for example according to the phase method.

Claims (18)

1. Schaltungsanordnung zur Frequenzumsetzung eines an einem Signalein­ gang (E) anliegenden Eingangssignals (e), die ein erstes SC (switched capacitor)-Filter (SC) mit einem mit dem Signaleingang (E) verbundenen Filtereingang (SCe), mit einem Takteingang (SCt), an dem ein Taktsignal (t) mit einer bestimmten Taktsignalfrequenz (ft) anliegt, und mit einem Filteraus­ gang (SCa), an dem ein durch Frequenzumsetzung des Eingangssignals (e) mit dem Taktsignal (t) gebildetes erstes frequenzumgesetztes Signal (i) ansteht, aufweist, dadurch gekennzeichnet, daß
  • - das erste SC-Filter (SC) als Tiefpaßfilter mit einem Tiefpaß-Durchlaßfre­ quenzbereich (DB) mit einer von der Taktsignalfrequenz (ft) abhängigen Grenzfrequenz (fg) und mit mehreren Umsetzfrequenzbändern (UB1... UBn) mit der Taktsignalfrequenz (ft) oder mit einer Harmonischen (2ft... nft) der Taktsignalfrequenz (ft) als Bandmitte und der doppelten Frequenz (2fg) der Grenzfrequenz (fg) als Bandbreite ausgeführt ist, und
  • - die Taktsignalfrequenz (ft) derart gewählt ist, daß der Frequenzbereich des Eingangssignals (e) innerhalb eines der Umsetzfrequenzbänder (UB1... UBn) und der Frequenzbereich des ersten frequenzumgesetzten Signals (i) innerhalb des Tiefpaß-Durchlaßfrequenzbereiches (DB) liegt.
1. Circuit arrangement for frequency conversion of an input signal (e) present at a signal input (e), the first SC (switched capacitor) filter (SC) with a filter input (E) connected to the filter input (SC e ), with a clock input (SC t ), to which a clock signal (t) with a specific clock signal frequency (f t ) is present, and with a filter output (SC a ), to which a first formed by frequency conversion of the input signal (e) with the clock signal (t) frequency-converted signal (i) is present, characterized in that
  • - the first switched-capacitor filter (SC) as a low-pass filter with a low-pass Durchlaßfre frequency range (DB) with one of the clock signal frequency (f t) dependent limit frequency (f g) and with several Umsetzfrequenzbändern (UB 1 ... UB n) with Clock signal frequency (f t ) or with a harmonic (2f t ... nft) of the clock signal frequency (f t ) as the middle of the band and twice the frequency (2f g ) of the cutoff frequency (f g ) as a bandwidth, and
  • - The clock signal frequency (f t ) is selected such that the frequency range of the input signal (e) within one of the conversion frequency bands (UB 1 ... UB n ) and the frequency range of the first frequency-converted signal (i) within the low-pass frequency range (DB) lies.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie ein zum ersten SC-Filter (SC) gleichartiges zweites SC-Filter (SC') aufweist, an dessen Filtereingang (SCe') ein mittels einer Aufteilstufe (D) gegenüber dem Eingangssignal (e) um 90° phasenverschobenes Signal (e') anliegt, an dessen Takteingang (SCt') das Taktsignal (t) anliegt und an dessen Filterausgang (SCa') ein zweites frequenzumgesetztes Signal (q) anliegt.2. Circuit arrangement according to claim 1, characterized in that it has a second SC filter (SC ') of the same type as the first SC filter (SC), at the filter input (SC e ') thereof by means of a splitting stage (D) with respect to the input signal (e) signal 90 ° out of phase is present, at whose clock input (SC t ') the clock signal (t) is present and at its filter output (SC a ') a second frequency-converted signal (q) is present. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zur Erzeugung des Taktsignals (t) ein steuerbarer Oszillator (OSC) vorgesehen ist, der einen mit den Takteingängen (SCt, SCt') der beiden SC-Filter (SC, SC') ver­ bundenen Oszillatorausgang (OSCa) und einen Steuereingang (OSCe) zur Ein­ stellung der Frequenz und der Phase des Taktsignals (t) aufweist.3. Circuit arrangement according to claim 2, characterized in that for generating the clock signal (t) a controllable oscillator (OSC) is provided, one with the clock inputs (SC t , SC t ') of the two SC filters (SC, SC' ) connected oscillator output (OSC a ) and a control input (OSC e ) for setting the frequency and phase of the clock signal (t). 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zur Ansteuerung des steuerbaren Oszillators (OSC) ein Phasendetektor (PD) vorge­ sehen ist, der einen mit dem Filterausgang (SCa) des einen SC-Filters (SC) ver­ bundenen ersten Detektoreingang (PDe), einen mit dem Filterausgang (SCa') des zweiten SC-Filters (SC') verbundenen zweiten Detektoreingang (PDe') und einen mit dem Steuereingang (OSCe) des steuerbaren Oszillators (OSC) ver­ bundenen Detektorausgang (PDa) aufweist.4. A circuit arrangement according to claim 3, characterized in that for controlling the controllable oscillator (OSC), a phase detector (PD) is provided, the one with the filter output (SC a ) of a SC filter (SC) ver connected first detector input ( PD e ), a second detector input (PD e ') connected to the filter output (SC a ') of the second SC filter (SC ') and a detector output (PD connected to the control input (OSC e ) of the controllable oscillator (OSC) a ) has. 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Detektorausgang (PDa) des Phasendetektors (PD) über einen Tiefpaß (TP) mit dem Steuereingang (OSCe) des steuerbaren Oszillators (OSC) verbunden ist.5. Circuit arrangement according to claim 4, characterized in that the detector output (PD a ) of the phase detector (PD) is connected via a low-pass filter (TP) to the control input (OSC e ) of the controllable oscillator (OSC). 6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Filterausgänge (SCa, SCa') der SC-Filter (SC, SC') über jeweils eine Ver­ stärkerstufe N, V') mit dem jeweiligen Detektoreingang (PDe, PDe') des Pha­ sendetektors verbunden sind.6. Circuit arrangement according to claim 4 or 5, characterized in that the filter outputs (SC a , SC a ') of the SC filter (SC, SC') via a respective amplifier stage N, V ') with the respective detector input (PD e , PD e ') of the Pha transmit detector are connected. 7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekenn­ zeichnet, daß der steuerbare Oszillator (OSC) einen zweiten Steuereingang (OSCe') zur Grobeinstellung der Taktsignalfrequenz (ft) aufweist.7. Circuit arrangement according to one of claims 3 to 6, characterized in that the controllable oscillator (OSC) has a second control input (OSC e ') for coarse adjustment of the clock signal frequency (f t ). 8. Schaltungsanordnung nach einem der Ansprüche 3 bis 7, dadurch gekenn­ zeichnet, daß der Oszillatorausgang (OSCa) des steuerbaren Oszillators (OSC) über einen programmierbaren Frequenzteiler (FD) mit den Takteingängen (SCt, SCt') der beiden SC-Filter (SC, SC') verbunden ist. 8. Circuit arrangement according to one of claims 3 to 7, characterized in that the oscillator output (OSC a ) of the controllable oscillator (OSC) via a programmable frequency divider (FD) with the clock inputs (SC t , SC t ') of the two SC- Filter (SC, SC ') is connected. 9. Schaltungsanordnung nach einem der Ansprüche 3 bis 8, dadurch gekenn­ zeichnet, daß
  • - der erste Detektoreingang (PDe) des Phasendetektors (PD) über einen ersten Phasenschieber (PS) mit einem ersten Eingang (Se) einer Sum­ mations-/Subtraktionsanordnung (S) verbunden ist, der zweite Detektoreingang (PDe') des Phasendetektors (PD) über ei­ nen zweiten Phasenschieber (PS) mit einem zweiten Eingang (Se') der Summations-/Substraktionsanordnung (S) verbunden ist, wobei die vom ersten Phasenschieber (PS) bewirkte Phasenverschiebung um 90° größer als die vom zweiten Phasenschieber (PS') bewirkte Phasenver­ schiebung ist,
  • - die Summations-/Subtraktionsanordnung (S) einen Signalausgang (A) aufweist, an dem ein Ausgangssignal (a) ansteht, das die Summe/Diffe­ renz der an den Eingängen (Se, Se') der Summations-/Subtraktionsan­ ordnung (S) anliegenden Signale (i', q') darstellt.
9. Circuit arrangement according to one of claims 3 to 8, characterized in that
  • - The first detector input (PD e ) of the phase detector (PD) is connected via a first phase shifter (PS) to a first input (S e ) of a sum / subtraction arrangement (S), the second detector input (PD e ') of the phase detector (PD) via a second phase shifter (PS) is connected to a second input (S e ') of the summation / subtraction arrangement (S), the phase shift caused by the first phase shifter (PS) being 90 ° greater than that of the second phase shifter (PS ') caused phase shift,
  • - The summation / subtraction arrangement (S) has a signal output (A) at which an output signal (a) is present, which is the sum / difference of the at the inputs (S e , S e ') of the summation / subtraction arrangement ( S) applied signals (i ', q').
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Summations-/Substraktionsanordnung (S) umschaltbar ist und in Abhän­ gigkeit ihres Schaltzustandes entweder eine Summation oder eine Subtrakti­ on durchführt.10. Circuit arrangement according to claim 9, characterized in that the summation / subtraction arrangement (S) is switchable and depends of their switching status either a summation or a subtract one performs. 11. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Summations-/Subtraktionsanordnung (S) einen weiteren Signalausgang (A') aufweist, an dem ein weiteres Ausgangssignal (a') ansteht, wobei das eine Ausgangssignal (a) die Summe der an den Eingängen (Se, Se') der Summati­ ons-/Subtraktionsanordnung (S) anliegenden Signale (i', q') und das andere Ausgangssignal (a') die Differenz der an den Eingängen (Se, Se') der Summa­ tions-/Subtraktionsanordnung (S) anliegenden Signale (i', q') darstellt.11. Circuit arrangement according to claim 9, characterized in that the summation / subtraction arrangement (S) has a further signal output (A ') at which a further output signal (a') is present, the one output signal (a) being the sum of the signals (i ', q') applied to the inputs (S e , S e ') of the summation / subtraction arrangement (S) and the other output signal (a') the difference between the inputs (S e , S e ') the summa tion / subtraction arrangement (S) applied signals (i ', q'). 12. Schaltungsanordnung nach einem der Ansprüche 9 bis 11, dadurch ge­ kennzeichnet, daß der eine Phasenschieber (PS) als 90°-Phasenschieber und der andere Phasenschieber (PS') als Verbindungsleitung ausgeführt ist. 12. Circuit arrangement according to one of claims 9 to 11, characterized ge indicates that a phase shifter (PS) as a 90 ° phase shifter and the other phase shifter (PS ') is designed as a connecting line.   13. Schaltungsanordnung nach einem der Ansprüche 4 bis 8, dadurch ge­ kennzeichnet, daß zur Erzeugung eines Überlagerungssignals (o) zur Fre­ quenzumsetzung des Eingangssignal (e) in ein an einem Signalausgang (A") anstehendes Ausgangssignal (a") ein Frequenzsynthetisierer (FS) mit einem mit dem Oszillatorausgang (OSCa) des steuerbaren Oszillators (OSC) verbunde­ nen Referenzeingang (FSe) und mit einem Synthetisiererausgang (FSa), an dem das Überlagerungssignal (o) ansteht, vorgesehen ist.13. Circuit arrangement according to one of claims 4 to 8, characterized in that a frequency synthesizer (FS) for generating a beat signal (o) for frequency conversion of the input signal (e) into an output signal (A ") pending at a signal output (A") ) with a connected to the oscillator output (OSC a ) of the controllable oscillator (OSC) NEN reference input (FS e ) and with a synthesizer output (FS a ), at which the beat signal (o) is present, is provided. 14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß zur Frequenzumsetzung des Eingangssignals (e) in das Ausgangssignal (a") ein Modulator/Demodulator (SC") mit einem mit dem Signaleingang (E) verbun­ denen ersten Eingang (SCe"), mit einem mit dem Synthetisiererausgang (FSa) verbundenen zweiten Eingang (SCt") und mit einem mit dem Signalausgang (A") verbundenen Ausgang (SCa") vorgesehen ist.14. Circuit arrangement according to claim 13, characterized in that for the frequency conversion of the input signal (e) into the output signal (a "), a modulator / demodulator (SC") with a signal input (E) connected to the first input (SC e ") , is provided with a second input (SC t ") connected to the synthesizer output (FS a ) and with an output (SC a ") connected to the signal output (A "). 15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß der Modulator/Demodulator (SC") als SC-Filter ausgeführt ist, wobei die Ein­ gänge (SCe", SCt') des Modulators/Demodulators (SC") als Filtereingang bzw. Takteingang ausgebildet sind und der Ausgang (SCa") des Modulators/Demo­ dulators (SC") als Filterausgang ausgebildet ist.15. Circuit arrangement according to claim 14, characterized in that the modulator / demodulator (SC ") is designed as an SC filter, the inputs (SC e ", SC t ') of the modulator / demodulator (SC ") as a filter input or Clock input are formed and the output (SC a ") of the modulator / demodulator (SC") is designed as a filter output. 16. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß der Modulator/Demodulator (SC") als Mischer (M) mit nachgeschaltetem Filter (F) ausgeführt ist, wobei die Eingänge (SCe", SCt') des Modulators/Demodula­ tors (SC") als zwei Mischereingänge (Me, Me') ausgebildet sind und der Aus­ gang (SCa") des Modulators/Demodulators (SC") als Ausgang (Fa) des nachge­ schalteten Filters (F) ausgebildet ist.16. Circuit arrangement according to claim 14, characterized in that the modulator / demodulator (SC ") is designed as a mixer (M) with a downstream filter (F), the inputs (SC e ", SC t ') of the modulator / demodulator (SC ") are designed as two mixer inputs (M e , M e ') and the output (SC a ") of the modulator / demodulator (SC ") is designed as an output (F a ) of the downstream filter (F). 17. Verwendung einer Schaltungsanordnung nach einem der vorherigen An­ sprüche zur synchronen Demodulation eines amplitudenmodulierten Ein­ gangssignals (e).17. Use of a circuit arrangement according to one of the preceding An sayings for synchronous demodulation of an amplitude-modulated one output signal (s). 18. Verwendung einer Schaltungsanordnung nach einem der Ansprüche 9 bis 12 zur synchronen Demodulation eines Seitenbandes eines amplituden­ modulierten Eingangssignals (e).18. Use of a circuit arrangement according to one of claims 9  to 12 for synchronous demodulation of a sideband of an amplitude modulated input signal (e).
DE1995123433 1995-06-28 1995-06-28 Circuit arrangement for frequency conversion Expired - Fee Related DE19523433C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995123433 DE19523433C2 (en) 1995-06-28 1995-06-28 Circuit arrangement for frequency conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995123433 DE19523433C2 (en) 1995-06-28 1995-06-28 Circuit arrangement for frequency conversion

Publications (2)

Publication Number Publication Date
DE19523433A1 DE19523433A1 (en) 1997-01-09
DE19523433C2 true DE19523433C2 (en) 1998-04-23

Family

ID=7765422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995123433 Expired - Fee Related DE19523433C2 (en) 1995-06-28 1995-06-28 Circuit arrangement for frequency conversion

Country Status (1)

Country Link
DE (1) DE19523433C2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913862B1 (en) 2001-05-01 2009-08-26 마츠시타 커뮤니케이션 인더스트리얼 코포레이션 오브 유에스에이 Frequency conversion by undersampling
US7054609B2 (en) 2002-04-04 2006-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Linearity improvement of Gilbert mixers
US7672659B2 (en) 2002-04-04 2010-03-02 Telefonaktiebolaget L M Ericsson (Publ) Mixer with feedback
US6891423B2 (en) 2002-04-04 2005-05-10 Telefonaktiebolaget Lm Ericsson (Publ) Quadrature switching mixer with reduced leakage

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0075161A1 (en) * 1981-09-22 1983-03-30 Racal Data Communications, Inc. Switched-capacitor modulator
US4504804A (en) * 1982-06-28 1985-03-12 Gte Lenkurt Incorporated Switched capacitor balanced modulator/demodulator
US4507625A (en) * 1982-06-28 1985-03-26 Gte Communications Systems Corporation Switched capacitor AM modulator/demodulator
DE3435032A1 (en) * 1984-09-24 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Device for filtering or correlating bandpass signal forms
DE3126020C2 (en) * 1981-07-02 1986-09-18 Racal-Vadic, Inc., Sunnyvale, Calif. Amplitude modulator
DE3426779C2 (en) * 1984-07-20 1986-10-02 Rainer Dipl.-Ing. 6500 Mainz Bermbach Arrangement for narrow-band filtering of the time signal of the transmitter DCF 77
US4816780A (en) * 1987-02-02 1989-03-28 U.S. Philips Corporation Modulator comprising a comb filter
DE4329353A1 (en) * 1993-08-27 1995-03-02 H U C Elektronik Gmbh PLL system
DE4444203C1 (en) * 1994-12-13 1995-08-24 Dornier Gmbh Digital filtering of band-pass signals with phase-quadrature mixing

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3126020C2 (en) * 1981-07-02 1986-09-18 Racal-Vadic, Inc., Sunnyvale, Calif. Amplitude modulator
EP0075161A1 (en) * 1981-09-22 1983-03-30 Racal Data Communications, Inc. Switched-capacitor modulator
US4458216A (en) * 1981-09-22 1984-07-03 Racal-Vadic, Inc. Switched-capacitor modulator for quadrature modulation
US4504804A (en) * 1982-06-28 1985-03-12 Gte Lenkurt Incorporated Switched capacitor balanced modulator/demodulator
US4507625A (en) * 1982-06-28 1985-03-26 Gte Communications Systems Corporation Switched capacitor AM modulator/demodulator
DE3426779C2 (en) * 1984-07-20 1986-10-02 Rainer Dipl.-Ing. 6500 Mainz Bermbach Arrangement for narrow-band filtering of the time signal of the transmitter DCF 77
DE3435032A1 (en) * 1984-09-24 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Device for filtering or correlating bandpass signal forms
US4816780A (en) * 1987-02-02 1989-03-28 U.S. Philips Corporation Modulator comprising a comb filter
DE4329353A1 (en) * 1993-08-27 1995-03-02 H U C Elektronik Gmbh PLL system
DE4444203C1 (en) * 1994-12-13 1995-08-24 Dornier Gmbh Digital filtering of band-pass signals with phase-quadrature mixing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HERTER, E. u.a. Nachrichtentechnik, DE-Buch Hanser Verlag München, 1981 2.Aufl. S.198-201 *

Also Published As

Publication number Publication date
DE19523433A1 (en) 1997-01-09

Similar Documents

Publication Publication Date Title
DE69834875T2 (en) FREQUENCY CIRCUIT IMPLEMENTATION
DE4126080C2 (en) Mixer system for a direct implementation recipient
EP0062872B1 (en) Receiving system
DE2902952C2 (en) Direct mixing receiving system
DE69530214T2 (en) RECEIVER WITH SQUARE DECIMATION LEVEL AND METHOD FOR PROCESSING DIGITAL SIGNALS
DE69832705T2 (en) MULTIPLE WAY DIRECTLY MIXED RECEIVER
DE2645950C2 (en) Receiver for a frequency-modulated RF input signal
DE60310569T2 (en) MIXER ASSEMBLY USING SOME OSCILLATORS AND SYSTEMS BASED ON THE SAME
DE69735335T2 (en) Removal of the DC offset and suppression of corrupted AM signals in a direct conversion receiver
EP0255553B1 (en) Method for receiving frequency-modulated stereo-multiplex signals
DE19805963C2 (en) Integrated circuit for frequency processing of a radio transceiver working in the UHF range, in particular a cordless telephone
DE19509260A1 (en) Transceiver signal processor for digital, cordless telephone
DE4200816A1 (en) FREQUENCY AND PHASE MODULATOR FOR DIGITAL MODULATORS OR DIGITAL TRANSMISSION, IN PARTICULAR FOR RADIO TRANSMISSION
DE19630335C2 (en) Phase synchronized oscillator for the microwave / millimeter wave range
DE69736892T2 (en) Non-coherent direct conversion receiver with six-gate circuit
DE602004007868T2 (en) Local oscillator for a harmonic mixer with suppression of the image frequency
DE4497767C2 (en) Method for demodulating a frequency-modulated RF signal and receiver therefor
DE19523433C2 (en) Circuit arrangement for frequency conversion
EP1258077B1 (en) Circuit configuration for direct modulation
EP0755125B1 (en) Method for the reduction of secondary receiving positions in homodyne receivers with time variable carrier frequency
DE69818075T2 (en) SIGNAL PROCESSING SYSTEM
DE102006045160A1 (en) radio receiver
DE60303450T2 (en) RECEIVER WITH SIGNAL PATH
DE10317598A1 (en) Integrated transceiver circuit
DE3726181A1 (en) Process for the superheterodyne reception of a modulated signal

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee