DE19522338B4

DE19522338B4 - Chipträgeranordnung mit einer Durchkontaktierung

Info

Publication number: DE19522338B4
Application number: DE19522338A
Authority: DE
Inventors: Ghassem Azdasht; Joachim Kloeser; Paul Kasulke
Original assignee: Pac Tech Packaging Technologies GmbH
Current assignee: Pac Tech Packaging Technologies GmbH
Priority date: 1995-06-20
Filing date: 1995-06-20
Publication date: 2006-12-07
Anticipated expiration: 2015-06-21
Also published as: DE19522338A1

Abstract

Chipträgeranordnung mit einem Chip und einem Chipträger aus einem verformbaren Substrat, das mit einer dem Chip zugewandten Chipkontaktseite auf der mit Anschlussflächen versehenen Oberseite des Chips angeordnet ist und im Bereich der Anschlussflächen auf der Gegenseite Metallisierungslagen aufweist, die mit den Anschlussflächen des Chips verbunden sind, dadurch gekennzeichnet, dass die Kontaktierung der Metallisierungslagen (36) mit den Anschlussflächen (39) vermittels Durchkontaktierungen (37, 38) gebildet ist, die durch eine während der Kontaktierung erfolgte Verdrängung anfänglich geschlossen ausgebildeter Substratbereiche in Folge einer einwärts gerichteten Verformung nicht durchstoßener Bereiche der Metallisierungslagen (36) gebildet sind, wobei das Substrat nur auf einer Seite Metallisierungslagen aufweist und das Substrat abseits von den Bereichen der Durchkontaktierungen im Wesentlichen unverformt ist.

Description

Die vorliegende Erfindung Chipträgeranordnung gemäß dem Oberbegriff des Anspruchs 1.

Substrate, die zur Bestückung mit elektronischen Bauelementen dienen, sind in der Regel mit sogenannten Durchkontaktierungen versehen, die auf gegenüberliegenden Oberflächen des Substrats angeordnete Leiterbahnstrukturen zur Erzielung einer höheren Integration miteinander verbinden. Derartige Substrat-Durchkontaktierungen gewinnen aufgrund der zunehmenden Integration im Schaltungsaufbau bis hin zu sogenannten "Multi-Layer-Modulen", bei denen mehrere bestückte Substrate in Schichttechnik aufeinander angeordnet sind, zunehmend an Bedeutung.

Der Herstellungsaufwand bei Substraten, die mit Durchkontaktierungen versehen sind, wird wesentlich durch den Aufwand zur Herstellung der eigentlichen Durchkontaktierungen bestimmt. Bei den bekannten Verfahren zur Herstellung einer Durchkontaktierung werden die auf gegenüberliegenden Oberflächen mit Leiterbahnstrukturen versehenen Substrate an den Durchkontaktierungsstellen durchbohrt oder geätzt, um anschließend den derart geschaffenen Durchgang auf galvanischem oder chemischem Wege zur Herstellung einer elektrisch leitfähigen Verbindung zwischen den Leiterbahnstrukturen metallisch auszukleiden. Daher sind die bekannten Verfahren zeitaufwendig und mit entsprechend hohen Investitionskosten zur Bereitstellung der notwendigen Herstellungseinrichtungen verbunden. Dies wirkt insbesondere einer weiteren Entwicklung der Multi-Layer-Technik entgegen.

In der deutschen Auslegeschrift 1 640 468 wird ein Verfahren zur elektrischen Verbindung von vorgefertigten Leiterbahnanordnungen, welche sich auf gegenüberliegenden Seiten der Leiterplatte befinden, vorgeschlagen. Die Ausbildung der Leiterbahnanordnung erfolgt dabei vor der Durchführung der Durchkontaktierung. Die Kontaktierung erfolgt durch ein Eindrücken einer Metallisierungslage gegen die andere mit Hilfe eines Stempels. Zur sicheren elektrischen Kontaktierung ist anschließend noch ein Plattieren der derart ausgeformten Lochungen erforderlich.

In der amerikanischen Patentschrift US 3,037,265 ist ein Verfahren zur elektrischen Verbindung von Leiterbahnen, welche sich auf einander gegenüberliegenden Seiten einer Leiterplatte befinden, beschrieben. Es wird vorgeschlagen, ein Substrat, welches auf beiden Seiten mit jeweils unterschiedlich dicken Metallschichten beschichtet ist, zu verwenden. An den Stellen, an denen eine Metallschicht verbleiben soll (also im Bereich der Durchkontaktierungen sowie im Bereich von Leiterbahnen) wird die Metallschicht über ein Presswerkzeug in das Substrat eingedrückt, und so die Substratdicke reduziert. Im Bereich von Durchkontaktierungen berühren sich die auf den beiden Seiten befindlichen Metallschichten. Nach dem Einpressvorgang werden die übrigen Metallschichten, die sich in Bereichen des Substrats befinden, an denen das Substrat die ursprüngliche Dicke aufweist, durch einen Schmirgelvorgang abgetragen.

In der japanischen Druckschrift JP 3-201498 (A) ist ein Verfahren beschrieben, bei dem eine durch eine Isolierschicht von einer Metallplatte getrennte, vorab ausgebildete Leiterbahnstruktur durch einen Stempel, welcher die beiden leitenden Schichten unter Verdrängung der Isolierschicht zusammenpresst, elektrisch miteinander verbunden werden.

In der japanischen Druckschrift JP 3-30494 (A)1 ist ein Verfahren zur elektrischen Verbindung zweier Metallfolien, welche sich aufeinander gegenüberliegender Seiten eines Isolierträgers befinden, beschrieben. Die Verbindung erfolgt durch ultraschallbeaufschlagte Stempel, welche die Metallfolien im Bereich der Durchkontaktierungsstelle zusammendrücken. Um eine gute elektrische Verbindung zu garantieren, ist der Isolierträger mit elektrisch leitenden Teilchen versetzt.

In der europäischen Patentschrift EP 0 343 400 B1 ist eine Chipträgeranordnung beschrieben, welche aus einer elektrisch leitenden, biegsamen Trägerschicht hergestellt ist, welche einen thermischen Ausdehnungskoeffizienten besitzt, der nahe demjenigen des mit der Chipträgeranordnung verbundenen Chips liegt. Auf der elektrisch leitfähigen Schicht ist eine dünne Isolierschicht aufgetragen, auf der eine Leiterbahnanordnung zur Kontaktierung mit Anschlussflächen des Chips ausgebildet ist. Die elektrische Verbindung zwischen elektrisch leitfähiger Trägerschicht und der bereits vorab ausgebildeten Leiterbahnanordnung erfolgt durch in der Isolierschicht vorgesehene Löcher, welche mit elektrisch leitfähigem Material befüllt werden.

In der amerikanischen Patentschrift US 3,155,809 ist ein Verfahren zur elektrischen Verbindung zweier mit einer elektrischen Isolierschicht versehener Flachbandkabel beschrieben. Die elektrische Verbindung zweier Leiter erfolgt durch ein Zusammenpressen zweier beheizter Stempel im Bereich der miteinander zu verbindenden elektrischen Leiter.

Aus der US 5,398,863 und der US 5,346,861 ist jeweils eine Chipträgeranordnung bekannt, bei der auf einer Rückseite eines Substrats angeordnete Metallisierungslagen durch im Substrat ausgenommene Bereiche hindurch mit Anschlussflächen eines Chips kontaktiert sind. Bei den bekannten Chipträgeranordnungen sind die im Substrat ausge nommenen Bereiche bereits vor dem Kontaktierungsvorgang ausgebildet.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Chipträgeranordnung unter Verwendung eines Substrats bereitzustellen, das mit geringem Aufwand herstellbare Durchkontaktierungen aufweist.

Diese Aufgabe wird durch eine Chipträgeranordnung mit den Merkmalen des Anspruchs 1 gelöst.

Bei der erfindungsgemäßen Chipträgeranordnung erfolgt die Substratverdrängung ausschließlich während der Kontaktierung in Folge einer einwärts gerichteten Verformung nicht durchstoßener Bereiche der Metallisierungslagen.

Dabei können die verformten Bereiche der Metallisierungslagen je nach Materialbeschaffenheit unmittelbar mit den Anschlussflächen des Chips oder über zuvor als Verbindungsmedium auf die Anschlussflächen des Chips aufgebrachte Kontaktmetallisierungen, die verbindungskompatibel mit dem Material der Metallisierungslagen sind, mit den Chip-Anschlussflächen verbunden sein.

Bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens sowie Ausführungsbeispiele für einen durch Anwendung des Verfahrens hergestellten Chipträger bzw. eine Chipträgeranordnung werden unter Bezugnahme auf die beiliegenden Zeichnungen nachfolgend näher erläutert. Es zeigen:
1 die Herstellung einer Durchkontaktierung mit einem Formwerkzeug;
2 die Herstellung einer Durchkontaktierung mit beidseitig wirkenden Formwerkzeugen in einer Anfangsphase;
3 die Herstellung einer Durchkontaktierung mit beidseitig wirkenden Formwerkzeugen in einer Endphase;
4 einen Chipträger mit einer als Ball-Grid-Array bezeichneten Anschlussflächenanordnung;
5 eine vergrößerte Teildarstellung des in 4 gezeigten Chipträgers;
6 ein Zwischenstadium bei der Herstellung des in 4 dargestellten Chipträgers;
7 eine Chipträgeranordnung;
8 eine Variante der in 7 dargestellten Chipträgeranordnung.
1 zeigt eine mögliche Verfahrensweise zur Herstellung einer Durchkontaktierung 10, bei der ein Substrat 11 mit einer hier als Polyimid-Folie ausgebildeten flexiblen Trägerschicht 12, die beidseitig mit Metallisierungslagen 13, 14 versehen ist, mit einem stempelförmigen Formwerkzeug 15 beaufschlagt wird.
Die Metallisierungslagen 13, 14 bestehen bei dem hier dargestellten Ausführungsbeispiel aus Kupfer-Folien, die auf hier nicht näher dargestellte Art und Weise mit der Trägerschicht 12 verklebt sind. Die Kupferfolien weisen bei diesem Ausführungsbeispiel eine Stärke von etwa 18 μm auf. Die Trägerschicht ist etwa 25 μm stark.
Zur Herstellung der Durchkontaktierung 10, die aus miteinander verbundenen Kontaktbereichen 16, 17 der Metallisierungslagen 13, 14 besteht, wird das hier nadelförmig ausgebildete, in seiner Stempelfläche 18 einen Durchmesser von etwa 80 μm aufweisende Formwerkzeug 15, ausgehend von einer hier nicht näher dargestellten Ausgangslage, in der sich die Stempelfläche 18 oberhalb der oberen Metallisierungslage 13 befindet, in Richtung des Pfeils 19 nach unten bewegt. Dabei erfolgt nach dem Kontakt der Stempelfläche 18 mit der oberen Metallisierungslage 13 ein unter dem Begriff "Tiefziehen" aus der Blechverarbeitung bekannter plastischer Verformungsvorgang im Kontaktbereich mit der Stempelfläche 18.
Gleichzeitig mit der plastischen Verformung der Metallisierungslage 13 erfolgt eine, bezogen auf eine Mittelachse 20 des Formwerkzeugs 15 nach außen gerichtete, radiale Verdrängung der Trägerschicht 12 im Bereich der Durchkontaktierung 10. Je nach Beschaffenheit der Trägerschicht 12 kann sich diese Verdrängung in einer hier nicht näher dargestellten kraterrandartigen Aufwerfung der Trägerschicht 12 um die Durchkontaktierung 10 herum äußern.
Bei der in 1 dargestellten Herstellung der Durchkontaktierung 10 stützt sich das Substrat 11 über die untere Metallisierungslage 14 an einem Gegenhalter 21 ab, so dass die Oberfläche der Metallisierungslage 14 im Wesentlichen unverformt und eben bleibt.
Bei der in 1 dargestellten Verfahrensweise wird durch das Formwerkzeug 15 sowohl Druck als auch Wärme auf das Substrat 11 zur Erzeugung der Durchkontaktierung 10 übertragen. Dabei dienen Druck und Wärme sowohl zur plastischen Verformung der oberen Metallisierungslage 13 als auch zur Verbindung des Kontaktbereichs 16 der oberen Metallisierungslage 13 mit dem Kontaktbereich 17 der unteren Metallisierungslage 14. So kann zwischen den Kontaktbereichen 16, 17 eine Verschweißung zur Ausbildung der Durchkontaktierung 10 erfolgen.
Durch die Wärmebeaufschlagung der oberen Metallisierungslage 13 während des Verformens wird verhindert, dass die durch den Verformungsvorgang in der Metallisierungslage 13 wirkenden Zugspannungen so weit nach außen übertragen werden, dass sie zu Verwerfungen in der Oberfläche der Metallisierungslage 13 oder auch zu Ablösungen der Metallisierungslage 13 von der Trägerschicht 12 führen.
Bei den in 1 dargestellten Metallisierungslagen 13, 14 kann es sich um strukturierte Leiterbahnen oder um im Wesentlichen großflächige, möglicherweise nachfolgend zu strukturierende, leitende Beschichtungen der Trägerschicht 12 handeln.
In den 2 und 3 ist in aufeinanderfolgenden Verfahrensschritten eine Verfahrensweise zur Herstellung einer Durchkontaktierung 22 dargestellt, bei der von beiden Seiten des Substrats 11 zwei Formwerkzeuge 15, 23 zum Einsatz kommen. Dabei übernimmt das untere Formwerkzeug 23 die Funktion des in 1 dargestellten Gegenhalters 21. Darüber hinaus dient, wie insbesondere aus 3 zu ersehen ist, die beidseitige Beaufschlagung des Substrats 11 mit den Formwerkzeugen 15, 23 zur Ausbildung der Durchkontaktierung 22 in einer Symmetrieebene 24 des Substrats 11.
Ausgehend von einer in 2 dargestellten Kontaktlage, in der beide Formwerkzeuge 15, 23 mit ihren Stempelflächen 18 an der oberen Metallisierungslage 13 bzw. der unteren Metallisierungslage 14 anliegen, erfolgt, wie in 3 dargestellt, eine bereichsweise Verformung der Metallisierungslagen 13, 14, bis die Kontaktbereiche 16, 17 in der Symmetrieebene 24 des Substrats 11 aneinander anliegen und unter weiterer Einwirkung von Druck und Temperatur miteinander verschweißt werden können. Um die Ausbildung der Durchkontaktierung 22 in der Symmetrieebene 24 des Substrats 11 auch unabhängig von idealen Bedingungen, also gleich hohe Druckbeaufschlagung des Substrats 11 von beiden Seiten durch die Formwerkzeuge 15 und 23 sowie übereinstimmende Materialeigenschaften der Materiallagen 13, 14, zu erzielen, können beidseitig des Substrats 11 Gegenhalter 25, 26 vorgesehen sein, die das Substrat 11 relativ zu den Stempelwerkzeugen 15, 23 fixieren. Diese Gegenhalter 22, 23 können beispielsweise aus hier nicht näher dargestellten, die Stempelwerkzeuge 15, 23 konzentrisch umgebenden Stützhülsen bestehen.
Bezüglich der Verformungsvorgänge der Metallisierungslagen 13, 14 und der Trägerschicht 12 wird auf die vorstehenden Erläuterungen zu 1 verwiesen.
Die in den 1 und 3 beispielhaft dargestellten, mit Durchkontaktierungen 10 bzw. 22 versehenen Substrate 11 können, wie in den 4 und 5 dargestellt, als Chipträger 27 verwendet werden, der in dem in den 4 und 5 dargestellten Fall mit einer unter der Bezeichnung Ball-Grid-Array bekannten Anschlussflächenanordnung 28 auf einer einer Chipkontaktseite 44 gegenüberliegenden Gegenseite 45 versehen ist.
6 zeigt in einer vergrößerten Ausschnittdarstellung den in 4 dargestellten Chipträger 27 in einem Herstellungs-Zwischenstadium vor Aufbringung von in 4 dargestellten Lotdepotaufträgen 29 zur Ausbildung eines Ball-Grid-Array.
In seiner Ausgangsform besteht der in 6 dargestellte Chipträger 27 aus einem mit einer Mehrzahl von Durchkontaktierungen 10 oder 22 versehenen Substrat 11, das, wie in 1 bzw. 3 dargestellt, beidseitig großflächige Metallisierungslagen 13, 14 aufweist. Um ausgehend von etwa flächendeckend auf der Trägerschicht 12 des Substrats 11 angeordneten Metallisierungslagen 13, 14 zu der in 6 dargestellten Leiterbahnstrukturierung auf beiden Seiten der Trägerschicht 12 zu gelangen, wird das Substrat 11 auf an sich bekannte Art und Weise fotolithographisch behandelt, derart, dass von den Metallisierungslagen 13, 14 Anschlussflächen 30 auf der Oberseite der Trägerschicht 12 und strukturierte Leiterbahnen 31 auf der Unterseite der Trägerschicht 12 zurückbleiben. Dabei sind dann jeweils aneinander zugeordnet die Anschlussflächen 30 und die Leiterbahnen 31 über die Durchkontaktierungen 10 oder 22 elektrisch leitend miteinander verbunden. Nach Aufbringen des vorzugsweise kugelförmigen Lotdepotauftrags 29 auf die einzelnen Anschlussflächen 30 und anschließendem Umschmelzvorgang erhält man den in 4 dargestellten Chipträger 27, der hier in seiner Anordnung auf einem Chip 32 gezeigt ist.
Die Darstellung in 5 verdeutlicht, wie durch den Chipträger 27, der über seine Leiterbahnen 31 mit Anschlussflächen 33 verbunden ist, ausgehend von den sehr dicht angeordneten Anschlussflächen 33 des Chips 32 durch die Anschlussflächenanordnung 28 eine in ihrer Auflösung wesentlich vergrößerte Anschlussflächenverteilung erreicht wird, die ein Kontaktieren des Chips 32 mit weiteren Bauelementen über die Lotdepotaufträge 29 wesentlich vereinfacht.
Ein zwischen der Oberfläche des Chips 32 und den Leiterbahnen 31 bzw. der Trägerschicht 12 des Substrats 11 verbleibender Freiraum 43 kann durch eine beispielsweise aus einer Klebermasse gebildete Unterfüllung verfüllt werden.
7 zeigt eine Chipträgeranordnung 34 mit einem aus einer Trägerfolie 35 gebildeten Substrat, die oberseitig mit als Anschlussflächen ausgebildeten Metallisierungslagen 36 versehen ist. Die Metallisierungslagen 36 sind über Durchkontaktierungen 37 unmittelbar mit weiteren Anschlussflächen 39 bildenden Metallisierungslagen eines Chips 40 verbunden.
Zur Herstellung der Durchkontaktierungen 37 wird, wie vorstehend bereits unter Bezugnahme auf die 1 erläutert, ein Formwerkzeug 15 auf die im Ausgangszustand eben ausgebildeten Metallisierungslagen 36 aufgesetzt, um diese durch Verformung und bei gleichzeitiger Verdrängung der im Ausgangszustand geschlossen ausgebildeten Trägerfolie 35 mit den Anschlussflächen 39 des Chips 40 zu verbinden.
8 zeigt in einer Variante eine Chipträgeranordnung 41, bei der im Bereich von Durchkontaktierungen 38 die Metallisierungslagen 36 nicht unmittelbar mit den Anschlussflächen 39 des Chips 40, sondern über erhöhte Kontaktmetallisierungen 42 mit den Anschlussflächen 39 verbunden sind. Zum einen ermöglichen die erhöhten Kontaktmetallisierungen 42 bei geeigneter Materialzusammensetzung eine Verbindung zwischen ansonsten nicht verbindungskompatiblen Materialien der Metallisierungslagen 36 und der Anschlussflächen 39 des Chips 40. Zum anderen verringern sie aufgrund ihrer Höhe h den durch die Verformung der Metallisierungen 36 zu überbrückenden Kontaktabstand d zwischen der Oberfläche der Trägerfolie 35 und den Anschlussflächen 39 des Chips.
Die in den 7 und 8 dargestellten Durchkontaktierungen 37, 38 können nicht nur zur elektrisch leitfähigen Verbindung zwischen den Metallisierungslagen 36 und den Anschlussflächen 39 des Chips 40 dienen, sondern gleichzeitig auch zur Verbindung der Trägerfolie 35 mit dem Chip 40 genutzt werden, derart, dass die Trägerfolie zwischen den Metallisierungslagen 36 und der Oberfläche des Chips 40 gehalten wird.
Die in den 7 und 8 dargestellten Chipträgeranordnungen 34 und 41 eignen sich in besonderer Weise zur Verwendung bei der Herstellung von hier nicht näher dargestellten Chipkarten, bei denen sich der Chip 40 zwischen Laminatschichten angeordnet befindet, wobei die in den 7 und 8 dargestellte Trägerfolie 35 gleichzeitig eine Decklaminatschicht bildet.

Claims

Chipträgeranordnung mit einem Chip und einem Chipträger aus einem verformbaren Substrat, das mit einer dem Chip zugewandten Chipkontaktseite auf der mit Anschlussflächen versehenen Oberseite des Chips angeordnet ist und im Bereich der Anschlussflächen auf der Gegenseite Metallisierungslagen aufweist, die mit den Anschlussflächen des Chips verbunden sind, dadurch gekennzeichnet, dass die Kontaktierung der Metallisierungslagen (36) mit den Anschlussflächen (39) vermittels Durchkontaktierungen (37, 38) gebildet ist, die durch eine während der Kontaktierung erfolgte Verdrängung anfänglich geschlossen ausgebildeter Substratbereiche in Folge einer einwärts gerichteten Verformung nicht durchstoßener Bereiche der Metallisierungslagen (36) gebildet sind, wobei das Substrat nur auf einer Seite Metallisierungslagen aufweist und das Substrat abseits von den Bereichen der Durchkontaktierungen im Wesentlichen unverformt ist.