DE1474576A1 - Fehlerkontrolliereinrichtung - Google Patents

Fehlerkontrolliereinrichtung

Info

Publication number
DE1474576A1
DE1474576A1 DE19651474576 DE1474576A DE1474576A1 DE 1474576 A1 DE1474576 A1 DE 1474576A1 DE 19651474576 DE19651474576 DE 19651474576 DE 1474576 A DE1474576 A DE 1474576A DE 1474576 A1 DE1474576 A1 DE 1474576A1
Authority
DE
Germany
Prior art keywords
signals
gate
gate circuit
decoding
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651474576
Other languages
English (en)
Other versions
DE1474576B2 (de
Inventor
Helm Harry Arthur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1474576A1 publication Critical patent/DE1474576A1/de
Publication of DE1474576B2 publication Critical patent/DE1474576B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control

Description

Fehlerkontrolliereinrichtung
Die Erfindung bezieht sich auf Informationsverarbeitungssysteme und insbesondere auf eine gemeinsame Fehlerkontrolliereinrichtung zum Verarbeiten von Signalen, die auf den verschiedenen Leitungen eines MehrfachIeitungs-lnformationsubertragungssystems erscheinen.
Bei einem Informationsbearbeitungssystem stehen dem erstrebenswerten Ziel, Signale fehlerfrei zu übertragen, häufig extrem große Schwierigkeiten entgegen. Es ist daher allgemein Üblich, derartige Signale entsprechend einem geeigneten Fehlerkorrektur-Kode zu kodieren, wodurch exakte Wiedergaben der ursprünglichen Informationssignaie aus den kodierten Signalen wiedergewonnen werden können, und zwar trotz einer durch bestimmte Fehlerarten auftretenden Signalverzerrung und dergleichen. Alternativ können solche Signale entsprechend einem geeigneten Fehlererkennungskode kodiert werden, wodurch an einer Endstelle Vorsorge für eine positive Anzeige des Fehlerstatus der ursprünglichen Signale getroffen ist, wenn diese an der Endstelle empfangen werden.
Die Auswahl eines Fehlerkontrollierkodes für ein bestimmtes Informationsverarbeitungssystem hängt von vielen Faktoren ab, zum Beispiel von der Fehlerauftrittsstatistik des Systems, von der gewünschten Gesamtzuverlässigkeit des Systems, von Erwägungen über die Kosten und dem zu betreibenden Schal-ä tungsaufwand und dergleichen mehr. Wenn ein derartiges System mit einer Mehrzahl ankommender und abgehender Kanäle verbunden ist, die je verschiedene Fehlercharakteristiken besitzen, und, wenn darüberhinaus das System dafür vorgesehen ist, eine große Gruppe von Teilnehmern zu bedienen, von denen jeder verschiedene Zuverlässigkeitsnormen für die empfangene und
9098Λ3/1373
X U7A576
übertragene Information vorschreibt, dann wird die Auswahl eines einzigen akzeptablen Kodes für das Mehrfach leitungssystem praktisch unmöglich. Eine mögliche Lösung des Problems, eine zentralisierte Kodier- und Dekodieranlage für ein derartiges Mehrfachleitungssystem zu schaffen, liegt in der Bereitstellung einer entsprechenden Kodierausrüstung für jede einzelne Leitung» Diese Lösung erfordert aber einen extrem hohen Schaltungsaufwand und ist daher teuer.
Eine wweitere mögliche Lösung des Problems einer Fehlerkontrolle in einem zentralisierten Mehrfachleitung-Informationssystem ist die, die Fehlerkontrollierfunktion von der Hauptrecheneinrichtung, die üblicherweise im System vorgesehen ist, ausführen zu lassen. Häufig ist diese Lösung jedoch dahingehend nachteilig, daß die erforderliche FehlerkontroHier-Verarbeitungszeit die Gesamtrechenzeit des Systems bis zu einem Punkt erhöht, bei dem der Wirkungsgrad und die Kapazität desselben für die Ausführung der anderen, eigentlichen Rechenfunktionen ernsthaft beeinträchtigt werden.
Eine optimale Lösung des Problems einer Fehlerkontrollierung in einem zentralisierten Mehrfachleitung-Informationssystem ist durch eine Einrichtung gemäß der Erfindung verwirklicht, bei der die Fehlerkontrollierfunktion auf eine Weise durchgeführt ist, die einen minimalen Schaltungsaufwand erfordert und die möglichst wenig die Operation des System zur Ausführung seiner Hauptverarbeitungsfunktionen auseinanderreißt. Im einzelnen ist die Einrichtung "konfigurabel", das heißt, unter äußeren Befehlen selektiv dahingehend anpaßbar, redundante Informationssignale, die auf einer beliebigen einer Mehrzahl ankommender Leitungen erscheinen, zu dekodieren. Bei einem illustrativen Ausführungsbeispiel der Erfindung wird das Dekodieren entsprechend den jeweiligen Fehlerkontrollierformaten, die je den Leitungen entsprechen, erreicht. Die Einrichtung weist eine Speichereinheit auf, die eine Mehrzahl Kontrollwörter speichert, von denen wiederum jedes einer verschiedenen der Leitungen zugeordnet ist. Die Gegenwart von Signalen auf einer bestimmten Leitung wird durch die Einrichtung abgetastet und führt dazu,
909843/1373
3 U74576
daß eine Steuereinheit derselben ein Auslesen des Kontrollwortes, das der betrachteten Leitung zugeordnet ist, aus dem Speicher stattfindet. Das ausgelesene Wort wird einem Kodeübersetzer und einem FolgekontroiIierer zugeführt, die das Wort in eine Mehrzahl elektrischer Signale umwandeln, die ihrerseits einem konfigurablen Dekodierer eingegeben werden. Diese Signale gruppieren (configure) den Dekodierer und sequenzieren seine Betriebsweise zum Dekodieren der redundanten Informationssignale, die auf der betrachteten Leitung erscheinen.
Am Schluß der Dekodieroperation wird der Inhalt des Dekodierers auf eiben Komporator gegeben, der bestimmt, ob die Information fehlerfrej war oder nicht. Der Komperator unterrichtet die Kontrolleinheit vom Ergebnis dieser Bestimmung. Die Kontrolleinheit unterrichtet ihrerseits die Verarbeitungseinrichtung, die der hierin beschriebenen Einrichtung zugeordnet ist, über den Fehlerstatus der auf der betrachteten Leitung empfangenen Information.
Bei einer Mehrfachleitung-Dekodieranordnun g, bei der viele Leitungen ein Dekodieren erfordern, ist der illustrative, konfigurable Dekodierer gemäß der Erfindung vorteilhafterweise zeitlich auf die ankommenden Leitungen unterteilt. Mit anderen Worten verkörpert die Anordnung das Konzept des Durchführens der Dekodierung für eine betrachtete Leitung auf Stück-für-Stück-Basis. Das Dekodierteilergebnis für eine bestimmte Leitung wird im Speicher gespeichert und der relativ schnell arbeitende Dekodierer ist dann für die Dekodierung von Informationssignalen einer anderen, relativ langsam arbeitenden ankommenden Leitung verfügbar« Wie vorstehend erwähnt, hat diese andere Leitung in der Speichereinheit ein Wort zugeordnet, das für das Fehlerkontrollierformat der gegebenenfalls auf dieser Leitung ankommenden Information representativ ist. Zusätzlich hierzu hat jede Leitung im Speicher ein Wort gespeichert, das für die gegebenenfalls vorausgehende Dekodierbestimmung representativ ist. Dieses letztere Wort wird dem Dekodierer im richtigen Zeitpunkt zugeführt, damit dieser genau in dem gleichen Zustand eingestellt wird, in dem er am Schluß der vorausgegangenen Teilberechnung für die zugeordnete Leitung
909843/1373
h U7A576
war. Eine weitere Teilberechnung wird dann vom Dekodierer gemacht und nachfolgend wird dieses Ergebnis gleichfalls in der Speichereinheit gespeichert. Dieser Austausch zwischen dem Dekodierer und der Speichereinheit setzt sich fort, bis die Dekodieroperation für eine bestimmte Leitung vervollständigt worden ist. Zu diesem Zeitpunkt wird der Inhalt des Dekoriere dem Komparator eingegeben, wie dies vorstehend beschrieben worden ist.
Der konfigurabke Dekodierer weist eine Mehrzahl Schieberegisterstufen und eine zugeordnete Anzahl Gatterschaltungen auf, die an die Stufen angeschaltet sind. Unter der Steuerung der Signale, die vom entsprechenden Kontrollwort erhalten werden, werden die ankommenden Informationssignale entweder in Serie oder parallel den Stufen des Dekodierers eingegeben· Ebenso ist die Anbahl der Stufen, die in einer bestimmten Dekodierkonfiguration erfaßt werden, unter der Steuerung der vorstehend erwähnten Signale änderbar. Zusätzlich liegen Gatterschaltungen zwischen ddm Dekodierer und der Speichereinheit, die zur selektiven Steuerung des Informationsflusses hierzwischen dienen.
Im folgenden ist die Erfindung anhand der Zeichnung beschrieben, es neigen:
Fig.l eine illustrative Fehlerkontrolliereinrichtung gemäß der Erfindung,
Fig.2 im Detail den Aufbau eines illustrativen Dekodierers zur Verwendung in der Anordnung nach Figur 1 und
Fig.3 ein Zeitdiagramm, zur Erläuterung der Wirkungsweise der Anordnungen nach den Figuren 1 und 2.
Die Prinzipien der vorliegenden Erfindung sind sowohl auf Kodier- als auch Dekodiervorrichtungen anwendbar. Der Schwerpunkt der Beschreibung ist jedoch auf eine Dekodiereinrichtung gemäß der Erfindung gerichtet. In diesem Zusammenhang sei bemerkt, daß der Ausdruck "Kodieren" verallgemeinernd sowohl das eigentliche Kodieren als auch das Dekodieren umfassen soll. Die Anwendbarkeit der Prinzipien der Erfindung auf sowohl Dekodieren als Kodieren wird aus der nachstehenden detaillierten Beschreibung ersichtlich.
909843/1373
U7A576
Die in Figur 1 dargestellte Fehlerkontrolliereinrichtung ist dafür ausgelegt, redundante Informationssignale zu dekodieren, die der Einrichtung über eine Mehrzahl ankommender Leitungen 100., 100~ ··· 100N zugeführt werden. (Typischerweise verlaufen diese (jf Leitungen auch zur zugeordneten Schaltungsanlage, die dafür vorgesehen ist, die Hauptverarbeitungsfunktionen, zum Beispiel sortieren, abtasten, steuern usw. auszuführen.) Mit den angegebenen Leitungen ist ein Abtaster 102 verbunden, der unter der Steuerung von Signalen, die von einer zentralen Steuereinheit 106 über eine Leitung 104 eingegeben werden, die ankommenden Leitungen mit dem Ziel abtastet, die Gegenwart oder das Fehlen von Signalen auf diesen Leitungen festzustellen· Nach der Feststellung der Gegenwart eines Signals auf einer bestimmten Leitung signalisiert der Abtaster 102 der Ehheit 106 über eine Leitung 108 vom Auftreten dieses Zustandes. Anschließend nimmt die Einheit 106 in Verbindung mit dem Abtaster 102 auf Unterteilungsbasis (sampling basis) die auf der betrachteten Leitung erscheinenden Signale ab und führt diese über eine Leitung 109 einem Zeichen(character)-Register 110 zu, von dem aus die Signale dann einem konfigurablen Dekodierer 112 und einem Komparator 114 zugeführt werden.
Der konfigurable Dekodierer 112 ist mit einem Speicher 116 verbunden, der die sogenannten Kontroll- oder Fehlerformat-Wörter speichert, von denen jedes einer verschiedenen der ankommenden Leitungen 100., 100« ... 100,. zugeordnet ist. Diese Kontrollwörter werden aus dem Speicher 116 unter der Steuerung von der zentralen Einheit 106 herrührender Signalen selektiv ausgelesen und einem Kodeübersetzer 118 sowie einem Folgekontrollierer 120 zugeführt. Die Einheiten 118 und 120 wandeln ihrerseits das einer bestimmten ankommenden Leitung zugeordnete Kontrollwort in eine Mehrzahl elektrischer Signale um, die dem Dekodierer 112 zur Gruppierung deselben und zur Sequenzierung der Gesamtbetriebsweise desselben entsprechend dem auf der betrachteten Leitung verwendeten Fehlerkode zugeführt werden. Zusätzlich wird der Ausgang des Übersetzers 118 dem Zeichenregister 110 eingegeben, damit die Art (in Serie oder parallel), in der die Information vom Register in den Dekodiererll2 eingegeben wird, gesteuert wird«
909843/1373
Am Schluß einer vollständigen Dekodieroperation hat der Dekodierer 112 ein Anzeigewort gespeichert, das Aufschluß darüber gibt, ob die empfangene Informationsfolge, die von der Einrichtung nach Figur 1 verarbeitet worden ist, fehlerfrei ist oder nicht. Dieses Anzeigewort wird über eine Leitung 122 dem Komperator 114 zugeführt, in dem ein Vergleich zwischen de« Anzeigewort und einem voreingespeicherten Bezugswort stattfindet, das einer fehlerfreien Informationsfolge entspricht. Ein das Ergebnis dieser Vergleichsoperation repräsentierendes Signal wird der zentralen Einheit 106 zugeführt, die, hierauf ansprechend, der im Einzelfall der dargestellten Fehlerkontrolliereinrichtung zugeordneten Datenverarbeitungsanlage die Fehlerstatusinformation zufuhrt«
Zu ferläuterungszwecken sei angenommen, daß jede empfangene Informationsfolge eine sogenannte Block-Ende-Anzeige enthält. Diese Anzeige ist ein unverkennbares Signal oder eine Signalgruppe, die dem Komparator 114 zugeführt wird und dort dahingehend erkannt wird, daß das Ende des Informationsziffernteils einer redundanten Folge aufgetreten ist. Der Komparator 114 spricht auf diese Anzeige durch Anweisen der Einheit 120 an, den Dekodierer 112 dahingehend zu steuern, daß dieser die Dekodieroperation für den Prüfziffernteil der redundanten Folge fortsetzt und anschließend die endgültige Dekodierdarsteliung, die in der Einheit 112 gespeichert ist, dem Komparator 114 zugeleitet wird.
Vorteilhafterweise ist der in Figur 1 dargestellte Dekodierer 112 in der Lage, mit hoher Operationsgeschwindigkeit im Vergleich zu derjenigen Geschwindigkeit zu arbeiten, mit der die Signale auf den ankommenden Leitungen 100., 100^ >·· lOOfc. erscheinen. Dementsprechend ist der Dekodierer 112 auf die angegebenen Leitungen zeitlich aufgeteilt derart, daß das Dekodieren der redundanten Information, die auf irgendeiner Leitung erscheint, in einer Anzahl diskreter Schritte durchgeführt wird. Beispielsweise kann das Dekodieren der auf der Leitung 100, erscheinenden Signale unter der Steuerung der Folgeeinheit 120 während eines vorbestimmten Zeitintervalles durchgeführt werden, wonach die Einheit 120 den Dekodierer 112 anweist, seinen Inhalt dem Speicher
909843/1373
U74576
116 einzugeben. Der Dekodierer ist dann dazu verfügbar, die bereits auf den anderen ankommenden Leitungen 100- ... 100.. erschienenen und im Zeichenregister 110 gespeicherten Signale zu .verarbeiten. Nachfolgend kehrt die Einheit 112 zum nächsten Schritt der insgesamt vorzunehmenden Dekodierung der auf der Leitung 1000. erscheinenden Signale zurück. Befor dieser nächste Sxhritt durchgeführt wird, wird jedoch der Dekodierer 112 durch vom Kodeübersetzer 118 herrührende Signale auf die bestimmte Form gruppiert, die für das der Leitung 100. zugeordnete Fehlerformat erforderlich ist; ebenso wird der Folgesteuerer 120 dahingehend eingestellt, daß er die von der Leitung 100. erforderliche spezielle Signalfolge erzeugt. Zusätzlich wird mit Hilfe eines weiteren Wortes, das dem Dekodierer 112 über eine Leitung 117 vom Gedächtnis 116 zugeführt wird, die Einheit 112 in den genau gleichen Zustand oder die genau gleiche Signalbedingung wieder eingestellt, in der sich die Einheit am Schluß des ersten Dekodierschrittes, der der Leitung 100. zugeordnet ist, befunden hat. Auf diese Weise kann das Dekodieren jeder der ankommenden Leitungen stückweise durchgeführt werden. Derartige sich wiederholende)0efb Dekodierteiloperationen gestatten der dargestellten Hochgeschwindigkeitsfehjerkontrilliereinrichtung eine große Anzahl ankommender Leitung in hochwirksamer Weise zu bedienen.
Die besondere Weise in der die beschriebene Dekodiereinrichtung die auf den ankommenden Leitungen 100., 100. .·· 100M ankommenden Signale verarbeitet, kann anhand der Figur 3 verständlicher gemacht werden. Während des in Figur 3 mit T1 bezeichneten Zeitintervall erscheint eine Signalfolge s. ... s auf der Leitung 100., keine Signale erscheinen auf
der Leitung 100o, und eine Signalfolge i. ... i erscheint auf der Leitung / I η
100. · Wie vorstehend erwähnt, werden die beiden Folgen s ... s und N 1 η
L ... i abgetastet und dem Zeichenregister 110 unter der Steuerung der Einheit 106 zugeführt. Während der nachfolgenden Zeitintervalle T_ und T erscheinen andere Signalfolgen, die Teile von vollständigen, redundanten Informationskodierungen darstellen, afcf ausgewählten der ankommenden Lei-
909843/1373
Hingen« Diese Folgen werden gleichfalls dem Register 110 zugeführt. Nachdem eine vorbestimmte Anzahl Signalfolge-Zeitintervalle verstrichen ist, zum Beispiel drei Intervalle, findet das Dekodieren der der Leitung 100. zugeordneten Folgen statt. Diese Folgen werden vom Register 110 dem konfigurablen Dekodierer 112 unter der Steuerung von vom Kodeübersetzer 118 herrührenden Signalen zugeführt. Nachdem die drei der Leitung 100. zugeordneten Folgen dekodiert worden sind, wird die diesen entsprechende Teilberechnung im Speicher 116 gespeichert. Dann werden die der Leitung 100» zugeordneten und im Register 110 gespeicherten Folgen dem Dekodierer 112 zur Verarbeitung zugeführt. Auf diese Weise wenden die anfänglichen drei Folgen, die auf jeder der ankommenden Leitungen erscheinen, nacheinander dekodiert. Nachfolgend kehrt die Fehlerkontrolliereinrichtung zum Dekodieren der nächsten Folgengruppe zurück, die auf der ersten ankommenden Leitung
\ 10O1 erscheint.
Zu erläuterungszwecken sei angenommen, daß die Dekodieroperation für die drei anfänglichen Folgen, die auf den ankommenden Leitungen erscheinen, in einer Hochgeschwindigkeitsweise stattfindet, die sich auszeichnet durch eine Grunddekodierziffernperiode, die ein vorbestimmter Bruchteil der Ziffernperiode ist, die den in Figur 3 dargestellten Signalen zugeordnet ist. Folglich kann der gesamte Dekodierprozeß füe alle Leitungen stattfinden, bevor die ersten Signale der vierten Folgen auf den entsprechenden ankommenden Leitungen erscheinen. Alternativ kann das Abtasten der vierten und folgenden Folgen, die auf den Leitungen erscheinen, in überlappender Betriebsweise während eines Teils derjenigen Zeitspanne erfolgen, in der das Dekodieren der anfänglichen drei Folgen stattfindet. Bei dieser überlappenden Betriebsweise werden die abgetasteten Signale dem Zeichenregister 110 zur Zwischenspeicherung zugeführt, bis der Dekodierer 112 zur Verarbeitung derselben verfügbar ist.
909843/1373
Der konfigurable Dekodierer 112 der in Blockform in Figur 1 dargestellt ist, ist im Detail in Figur 2 herausgezeichnet· Der Dekodierer weist eine Mehrzahl Einheiten 201 bis 20ό auf, von denen jede in der Lage ist, die hieran angelegten Signale um ein Zeitintervall zu verzögern, das der Dekodiergrundziffernperiodencharakteristik des Systems nach Figur 1 entspricht. So erscheint ein Signal, das während einer ersten Ziffernperiode einem der beiden angegebenen Eingangsleiter der Verzögerungseinheit 201 zugeführt wird auf dem einzigen Ausgangsleiter während der nächsten, oder zweiten Ziffernperiode·
Zwischen den beiden Verzögerungseinheiten 201 und 202 liegt ein EXKLUSIV-ODER-Gatter 208. Zusätzlich verbindet ein EXKLUSIV-ODER-Gatter 209 den Ausgang der Verzögerungseinheit 202 mit dem einen Eingang der Verzögerungseinheit 203. Ferner liegt zwischen jedem benachbarten Paar der Einheiten 203 bis 206 eine Serienkombination, besteht aus einem zwei Eingänge aufweisenden Gatterelement und einem EXKLUSIV-ODER-Gatter. Im einzelnen liegt das Gatterelement 210 und das EXKLUSIV-ODER-Gatter 211 in Serie zwischen dem Ausgang der Verzögerungseinheit 203 und einem Eingang der Verzögerungseinheit 204^ das Gatterelement 212 und das EXKLUSIV-ODER-Gatter 213 liegen zwischen den Verzögerungseinheiten 204 und 205, und das Gatterelement 214 und das EXKLUSIV-ODER-Gatter 215 zwischen den Einheiten 205 und 206.
Die vorstehend beschriebene Anordnung der Verzögerungseinheiten, der EXKLUSIV-ODER-Gatter und der Gatterelemente bildet eine in Serie geschaltete Schieberegisteranordnung. In Serie auf einem Eingangsleiter 216 erscheinende Signale werden diesem Schieberegister über ein Eingangsgatterelement 217 und ein EXKLUSIV-ODER-Gatter 218 zugeführt. Die Eingangsleitung 216 ist mit dem Zeichenregister 110 (Fig. 1) verbunden und das Element 217 wird durch Steuersignale aktiviert, die hieran vom Kodeübersetzer 118 über einen Leiter 219 herangeführt werden» Diese, vom Übersetzer 118 herrührenden Signale werden ebenfalls dem Zeichenregister 110 zu dem
909843/1373
H74576
Steuerungszweck zugeführt, die hierin gespeicherten Darstellungen in Serie dem konfigurablen Dekodierer 112 Über die Leitung 216 einzugeben.
Alternativ hierzu und wiederum unter der Steuerung der vom Kodeübersetzer 118 herrührenden Signale kann das Zeichenregister 110 dahingehend gesteuert werden, daß es seine gespeicherten Darstellung zur beschriebenen Schieberegisteranordnung in paralleler Weise Überführt. Solche Steuersignale werden dem Register 110 über eine Leitung 220 zugeführt. Diese Signale aktivieren ebenfalls eine Mehrzahl Gatterelemente 221 bis 226 deren Ausgänge mit den entsprechenden, den Eingängen der Verzögerungseinheiten 201 bis 206 zu- r geordneten EXKLUSIV-ODER-Gatter verbunden sind, wodurch die parallelen
Ausgangssignale des Zeichenregisters 110 den entsprechenden Stufen der hierin betrachteten Schieberegisteranordnung gleichzeitig zugeführt werden können«
Mit Hilfe eines Leiters 229 wird der Ausgang der letzten oder am weitesten in Figur 2 rechts gelegenen Verzögerungseinheit 206 über eine Mehrzahl Rückkopplungsgatterelemente 231 bis 236 den entsprechenden, den Eingängen der Verzögerungseinheiten 201 bis 206 zugeordneten EXKLUSIV-ODER-Gatter zugeführt. Auf diese Weise wird eine verallgemeinerte Rückkopplungsschieberegisteranordnung gebildet. Durch Zuführen entsprechender Steuersignale vom Kodeübersetzer 118 zu den Gatterelementen 231 bis 236 ist es möglich, ausgewählte der Elemente 231 bis 236 zu aktivieren und dadurch ein spezielles Ruckkopplungsschieberegister zu bilden, das für ein Dekodieren einer redundanten Informationsfolge, die entsprechend einem bestimmten Fehlerkontrollformat kodiert ist, geeignet ist. Spezielle Rück-
die kopplungsschieberegister dieser, die aber nicht/I^Konfigurierungsfähigkeit
des in Figur 2 dargestellten Registers besitzen, sind bekannt.
Im in Figur 2 dargestellten Dekodierer sind ferner noch eine Mehrzahl Gatterelemente 241 bis 246 vorgesehen, mit deren Hilfe Signale, die eine vorausge-
909843/1373
gangene Dekodierteilberechnung darstellen, vom Speicher 116 den Verzögerungseinheiten 201 bis 206 zugeführt werden. Diese Signale werden den Einheiten 201 bis 206 unter der Steuerung des Folgekontrollierers 120 zugeführt und dienen dazu, die Schieberegisteranordnung in den genau gleichen Zustand zu versetzen, in dem sie am Schluß ihrer vorangegangenen Dekodieroperation für eine bestimmte ankommende Leitung gewesen war·
Am Schluß des von der zentralen Steuereinheit 106 einer bestimmten ankommenden Leitung zugeteilten Dekodierzeitintervalls wird der Inhalt der Schieberegisteranordnung nach Figur 2 entweder über die Elemente 251 bis 256 zum Speicher zurückgegeben oder dem Vergleicher 114 über die Elemente 261 bis 266 eingegeben. Diese selektive Gatteraktion wird durch Signale gesteuert, die dem Dekodierer 112 vom Folgekontrollierer 120 zugeführt werden. Der Kontrollierer 120 bestimmt seinerseits, ob der Inhalt der Schieberegisterstufen zum Speicher 116 oder zum Komparator 114 geliefert werden sollen, und zwar auf der Basis von Steuersignalen, die vom Komparator den Kontrollierer zugeführt werden, wie dies vorstehend beschrieben in Figur 1 dargestellt worden ist.
Obgleich ein konfigurabler Dekodierer, der entsprechend der Erfindung aufgebaut ist, N Stufen besitzen kann, weist die spezielle, in Figur 2 dargestellte Anordnung nur sechs Stufen auf. Die konfigurable Wandelbarkeit einer derartigen speziellen Anordnung ergibt sich aus der Leichtigkeit, mit der die Stufenzahl geändert wenden kann. Beispielsweise sei angenommen, daß ein dreistufiges Ruckkopplungsschieberegister einer speziellen Konfiguration zur Dekodierung eines bestimmten zyklischen Kodes erforderlich ist. Dieses Gruppieren kann eingnch durch gleichzeitiges Zuführen eines Aktivierungssignales vom Kodeübersetzer 118 zu einem Gatterelement 270 und eines Deaktivierungssignales zum Element 210 bewerkstelligt werden. Das resultierende dreistufige Schieberegister enthält dann die Verzögerungseinheiten 201 bis 203. Ferner kann das Rückkopplungsverbindungsmuster dieses drei-
909843/1373
U74576 ***
stufigen Schieberegisters durch selektives Zufuhren vom Übersetzer 118 herrührender Aktivierungssignale zu den RUckkopplungsgatterelementen 231 bis 233 gesteuert werden. Auf diese illustrative Erläuterung kann die Anordnung nach Figur 2 so gruppiert werden, daß sie einen bestimmten zyklischen Kode verarbeiten kann, der sich durch drei redundante Ziffern auszeichnet. Andererseits wird, wenn ein sechsstufiges Register für Dekodierzwecke erforderlich, das Gatterelement 210 aktiviert und das Element 270 deaktiviert. Ferner kann durch den Einbau eines Gatterelementes zwischen jedes benachbarte Paar Verzögerungseinheiten und durch Verbinden eines zusätzlichen Gatterelementes mit dem Ausgang jeder Verzöge rungs einheit ( und zwar in der Weise, in der das Element 270 mit dem Ausgang
\ der Einheit 203 verbunden ist), die wirksame Länge des Schieberegisters der
Figur 2 leicht in einstufigen Schritten geändert werden. Ein zusätzlicher Vorteil des Einbaus eines Gatterelements zwischen jedes benachbarte Verzögerungseinheitenpaar ist der, daß die Wanderungsgeschwindigkeit der Signale durch die Verzögerungseinheiten genau gesteuert werddn kann, so daß ein Überlappen von Signa I zustände η zwischen zwei aufeinanderfolgenden Dekodieroperationen verhindert werden kann·
Der dargestellte konfigurable Dekodierer weist ebenso drei komplementäre Gatterelemente 272, 274 , 276 auf. Jedes dieser Elemente ist identisch mit den anderen Gatterelementen, die in der hierin beschriebenen Schaltung vorgesehen sind, ausgenommen, daß jedes einen einzigen Eingangsanschluß (dargestellt durch einen Halbkreis) aufweist, der auf ein Aktivierungssignal durch Deaktivieren des zugeordneten Elementes anspricht. Die Leiter die zu diesen Anschlüssen verlaufen, sind mit 272, 275 und 277 bezeichnet. Die Wirkungsweise dieser komplementären Elemente beim Dekodieren einer bestimmten redundanten Folge wird nachstehend im einzelnen beschrieben»
Zur besseren Verständnis der Wirkungsweise der vorstehend beschriebenen speziellen Fehlerkontrolliereinrichtung gemäß Erfindung sei ein spezielles Dekodierbesspiel betrachtet. Es sei angenommen, daß auf der ankommenden
909843/1373
H74576
AU
Leitung 100. in der vorgeschriebenen Reihenfolge die folgende redundante Serieninformationsfolge erscheint:
1. Sechs dreiziffrige Informationswörter,
2. Ein eindeutiges dreiziffriges Blockende-Anzeigewort und
3. Zwei dreiziffrige Prüfzeichen oder Prüfwörter.
In Abhängigkeit vom Erscheinen der vorgehend beschriebenen redundanten Informationsfolge auf der Leitung 100., liefern der Abtaster 102 und die zentrale Steuereinheit 106 die einzelnen Ziffern eines Teils der Folge zum Zeichenregister 110. Zusätzlich befiehlt die Einheit 106 ein Auslesen vom Speicher 116 einer Steuerwortcharakteristik des Fehlerformats, das der ankommenden Leitung 100. zugeordnet ist. Ferner befiehlt die Einheit 106 die Zufuhr eines für die vorausgegangene, der Leitung 100. zugeordnete Dekodierberechnung, wenn eine solche stattgefunden hat, representativen Wortes vom Speicher 116 zum Dekodierer 112, Zu Erläuterung sei angenommen, daß keine Berechnung vorher durchgeführt worden ist und daß daher keine Signale vom Speicher 116 über die Gatterelemente 241 bis 246 den Verzögerungseinheiten 201 bis 206 zugeführt werden.
Das aus dem Speicher 116 ausgelesene Wort wird vom KodeUbersetzer 118 und vom Folgekontrollierer 120 in eine Mehrzahl elektrischer Signale umgewandelt. Diese Signale aktivieren die Gatterelemente 221 bis 226 und weisen das Zeichenregister 110 an, die hierin gespeicherten Darstellungen dem Dekodierer 112 in paralleler Weise einzugeben« Die drei Ziffern des ersten dreiziffrigen Informationswortes werden über die entsprechenden Gatterelemente 221 bis 223 zu den EXKLUSIV-ODER-Gattem 218, 208 bzw. 209 zugeführt. Zum gleichen Zeitpunkt werden diese drei Ziffern des ersten Informationsworts über die Elemente 224 bis 226 den Einheiten 211, 213 und 215 zugeführt. Ein Zifferintervall später wird das nächstfolgende dreiziffrige Informationswort gleichzeitig den Einheiten 218, 208 und 209 sowie den Einheiten 211, 213 und 215 zugeführt. Es sei angenommen, daß dieser Dekodierprozeß
909843/1373
,. U7A576
beendigt ist, nachdem drei der Informationswörter auf diese Weise den Verzögerungseinheiten der Figur 2 zugeführt worden sind. Die Darstellungen, die an den entsprechenden Ausgängen der Einheiten 201 bis 206 erscheinen, werden dann Über die Elemente 251 bis 256 in den Speicher 116 eingegeben und dort zeitweilig gespeichert. Nachfolgend wird, wenn die dargestellte Einrichtung zum Dekodieren der ankommenden Leitung 100. zurückkehrt, das zeitweilig gespeicherte Wort vom Speicher 116 abgenommen und den Verzögerungseinheiten 201 bis 206 über die Gatterelemente 241 bis 246 zugeführt, und zwar in Form elektrischer Signale, die die Verzögerungseinheiten in die genauen Zustände ihrer Ausgänge versetzen, in dvrnen sich diese am Schluß der vorausgegangenen Dekodierberechnung befunden haben.
Zusätzlich wird der Dekodierer 112 unter der Steuerung von Signalen gruppiert, die vom Kodeübersetzer 118 herrühren, damit das besondere, der Leitung 100. zugeordnete Zeichenkodeformat verarbeitet wird. Anschließend werden die Ziffern des vierten dreiziffrigen Informationswortes der hier angenommenen redundanten Folge gleichzeitig den entsprechenden Einheiten 218, 208 und 209 sowie den Einheiten 2])t 213 bzw. 215 zugeführt.
Nach dem sechs Informationswörter den Verzögerungseinheiten 201 bis 206 in der vorstehend beschriebenen StUck-fUr-StUck-Weise zugeführt worden sind, wird das siebte dreiziffrige Wort vom Komparator 114 als das Blockende-Anze ige wort erkannt, das für das Ende des Informationswortteils der redundanten Folge representativ ist. In Abhängigkeit vom Auftreten dieses Wortes wird der Kontrollierer 120 vom Komparator angewiesen, das Sequenzieren der Dekodieroperation für einen zusätzlichen Zyklus fortzusetzen. Während dieses zusätzlichen Zyklus wird das erste dreiziffrige Prüfwort vom Zeichenregister 110 den Verzögerungseinheiten 204 bis 206 zugeführt, und das zweite dreiziffrige Prüfwort vom Register 110 zu den Einheiten 201 bis 203. Sind das erste und zweite Prüfwort richtig gewählt worden, so zeigen die in den Schieberegistern gespeicherten Ergebnisse an dieser Stelle der Dekodieroperation
909843/1373

Claims (4)

U74576 an, ob die empfangene redundante Folge fehlerfrei ist oder nicht. Diese Resultate werden Über die Elemente 261 bis 266 dem Komparator 114 zugeführt, worin sie mit vorgespeicherten Wörtern verglichen werden, die für das Dekodieren einer korrekt empfangenen Informationsfolge representativ sind. Aufgrund dieser Information macht der Komparator 114 eine Bestimmung des Fehlerstatus der dekodierten Folge und überträgt eine Signalanzeige hiervon zur zentralen Steuereinheit 106. Während des vorstehend beschriebenen Dekodierens des speziellen illustrativen Zeichenkodes war das Gatterelement 210 der Figur 2 deaktiviert, hierdurch wurde die Anordnung der Figur 2 in zwei ausgezeichnete dreistufige Schieberegister unterteilt, von denen jedes eine unabhängige Funktion auf die jeweils hierin eingegebenen dreiziffrigen Wörter ausübte. Im einzelnen waren die Elemente 270 und 231 aktiviert um den Ausgang der Verzögerungseinheit zu gestatten, daß derselbe über die Einheit 218 zurück zum einen Eingang der Einheit 201 geführt werden kann. Als Ergebnis dieser selektiven Gatterwirkung sind die Stufen, in denen die Einheiten 201 bis 203 liegen, dahingehend verbunden, daß sie eine iterative sequenzielle Operation auf aufeinanderfolgende dreiz if frige Wörter, die über die Gatterelemente 221, 222 und 223 zugeführt werden, ausführen können. Ferner waren die Gatterelemente 212, 214 und 234 bis 246 während des Dekodierens des hierin als Beispiel angenommenen Kodes deaktiviert und die Elemente 272, 274 und 276 während dieser Zeit aktiviert ..Als Folge hiervon waren die Stufen, in denen die Einheiten 204 bis 206 liegen, dahingehend verbunden, daß sie die iterative Summe der dreiziffrigen Wörter, die über die Gatterelemente 224, 225 und 226 zugeführt worden sind, erzeugen. 909843/1373 Patentansprüche H U7A576
1. Gemeinsame Fehlerkontrollloretnrlchtung zum gesonderten Verarbeiten olnor Mehrzahl redundanter Informationssignale, die tn gegenseitig verschiedenem Fehlorkontrollformaton kodiert lind,
gekennzeichnet In Kombination durch
a) oinon konfigurablen Dekodiorer mit olnor Mehrzahl Schlebcrcgisterstufon und Gattorschaltur.gen, die durch Zuführon äußerer Errogungssignalo zu einer Mohrzahl eindeutiger Kontrolllorformate seloktiv verbindbar sind, die ihrarsoits je auf die Dokodierung entsprechend kodierter Informatlonssignale angepaßt sind,
b) einen Speicher zum Speichern einer Mehrzahl digitaler Kontrollwörtor, die (β für ein entsprechendes der Kontrollformate repräsentativ sind, wobei der Speichor dafür ausgelegt ist, einos der Kontrollwörter auszupulsen, wenn ein entsprechendes der informationssignaie zu verarbolton ist, und
c) eine Üborsetzungsschaltung zum Umwandeln jedes vom Speichor ausgopulsten Kontrollwortes in die Errogungssignalo, die zum Erzeugen des Dekodiefformots fur das zugeordnete Informationssignal orforderlich sind.
2. Fehlorkontrollieretnrichtung nach Anspruch 1, gekennzeichnet ferner durch eine erste, die Ausgänge ausgewühlter Schieberegisterstufen des Dekodierers mit dom Speicher verbindende Gatterschaltung, die erregt wird, nachdem ein vorbostlmmtor Teil jedes Informationssignals im Dekodierer verarbeitet worden ist, und zwar zum Zwischenspeicher dos dann existierenden Zustandcs des dekodierten Signals, und durch eine den Speicher mit den ausgewählten Schieberegisterstufen verbindende zweite Gatterschaltung zum selektiven Ruckstollen der Schieberegicterstufen indon besagten Zustand, wobol die zweite Gatterschaltung erregt wird, wenn ein vorbestimmtes Intervall nach dem Erregen der ersten Gatterschaltung verstrichen ist.
909843/1373
U7A576
3. Konfigurabler Dekodioror zur Verwendung in der Fehlerkontrollior· einrichtung nach Anspruch 1 odor 2, mit einer Mohrzahl miteinander vorbundenen Schicberegitterstufen und einem Ruckkopplungsweg, der den Ausgang der letzton Stufe mit dom Eingang der onto η Stufe vorbindot, gekennzeichnet durch eine vorbcstimmto benachbarto Stufon mttoinandor vorbindende dritto Gatterschaltung, die von einem ersten Teil dor äußoron Erregungssignale erregt wird, eine den RUckkopplungswog mit ausgewählten Teilen der dritten Gattorschaltung verbindende vierte Gatterschaltung, die von einem zweiten Teil der äußoron Erregungssignale erregt wird, und durch eine die Ausgüngo vorbestimmter der Stufen mit dom RUckkopplungswog verbindende fünfte Gattorschaltung, die von einem dritto η Teil der äußeren Erregungssignale erregt wird«
4. Konfigurabler Dokodieror nach Anspruch 3, gekonnzeichnet ferner durch eino sechste Gatterschaltung zum in Serionform erfolgenden Zufuhren kodlortor Informationssignale zu orstcn Stufe und durch eine »lobte Gattorschaltung zum in Parallelform erfolgenden Zufuhren kodierter Informationssignale zu ausgewählten Stufen, woboi dlo sechste und liebte Gatterschaltung durch einen vierten Teil der äuOoren Erregungssignale selektiv erregbar lind.
909843/1373
DE19651474576 1964-10-05 1965-10-02 Fehlererkennungseinrichtung fuer den zeitmultiplexbetrieb Pending DE1474576B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US401408A US3372376A (en) 1964-10-05 1964-10-05 Error control apparatus

Publications (2)

Publication Number Publication Date
DE1474576A1 true DE1474576A1 (de) 1969-10-23
DE1474576B2 DE1474576B2 (de) 1971-05-27

Family

ID=23587632

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651474576 Pending DE1474576B2 (de) 1964-10-05 1965-10-02 Fehlererkennungseinrichtung fuer den zeitmultiplexbetrieb

Country Status (5)

Country Link
US (1) US3372376A (de)
BE (1) BE670413A (de)
DE (1) DE1474576B2 (de)
GB (1) GB1105582A (de)
NL (1) NL6512325A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3496549A (en) * 1966-04-20 1970-02-17 Bell Telephone Labor Inc Channel monitor for error control
US3506961A (en) * 1966-08-15 1970-04-14 American Computer Commun Adaptively coded data communications system
US3544967A (en) * 1967-06-20 1970-12-01 Addressograph Multigraph Code translation and control system for printing machines and the like
US3594730A (en) * 1968-06-07 1971-07-20 Bell Telephone Labor Inc Information processing system including multiple function translators
US3688039A (en) * 1969-08-05 1972-08-29 Nippon Electric Co Digital signal reception system
US3629847A (en) * 1970-06-23 1971-12-21 Motorola Inc Digital decoder
US3657700A (en) * 1970-07-13 1972-04-18 American Computer Commun Forward error correcting system
GB1389551A (en) * 1972-05-15 1975-04-03 Secr Defence Multiplex digital telecommunications apparatus having error- correcting facilities
GB1563801A (en) * 1975-11-03 1980-04-02 Post Office Error correction of digital signals
US4053751A (en) * 1976-04-28 1977-10-11 Bell Telephone Laboratories, Incorporated Adaptable exerciser for a memory system
US4216540A (en) * 1978-11-09 1980-08-05 Control Data Corporation Programmable polynomial generator
CA1235189A (en) * 1985-01-14 1988-04-12 Haruhiko Akiyama Error correction encoding system
JPH02125532A (ja) * 1988-11-04 1990-05-14 Sony Corp Bch符号の復号装置
US5051999A (en) * 1989-03-13 1991-09-24 Motorola, Inc. Programmable error correcting apparatus within a paging receiver
US8516323B2 (en) * 2004-04-05 2013-08-20 Telefonaktiebolaget L M Ericsson (Publ) Repair function for a broadcast service

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155818A (en) * 1961-05-15 1964-11-03 Bell Telephone Labor Inc Error-correcting systems
US3267460A (en) * 1963-07-26 1966-08-16 Gen Electric Serial-parallel mode digital converter

Also Published As

Publication number Publication date
DE1474576B2 (de) 1971-05-27
US3372376A (en) 1968-03-05
NL6512325A (de) 1966-04-06
GB1105582A (en) 1968-03-06
BE670413A (de) 1966-01-31

Similar Documents

Publication Publication Date Title
DE1474576A1 (de) Fehlerkontrolliereinrichtung
DE972850C (de) Schaltungsanordnung fuer Umrechner mit ferromagnetischen Ringkernen und Toroidspulen
DE2219918A1 (de) Programmierbares Steuergerät
DE1299145B (de) Schaltungsanordnung zum Steuern von peripheren Ein- und Ausgabegeraeten von Datenverarbeitungssystemen
DE1524136A1 (de) Parallel-Serien- bzw. Serien-Parallelwandler
DE2362010A1 (de) Fehleralarm- und -ueberwachungsanlage und verfahren zur fehleralarmausloesung und fehlerueberwachung
DE2710173A1 (de) Nachrichtenanlage
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE1193996B (de) Schiebespeicher mit Steuervorrichtung
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE2517525C3 (de) Verfahren und Signalisierungsidentifizierer zum Erkennen von Fernmelde-Signalisierungskriterien
DE1462688B2 (de) Einrichtung zur adressierung von empfangsstationen
DE3113189C2 (de) Vorrichtung zur Umsetzung von digitalen Zeichencodes, die von einem Datenverarbeitungssystem empfangen oder geliefert werden
CH619575A5 (de)
DE1474576C (de)
DE1474066A1 (de) Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen
DE2143470A1 (de) Codewandler
DE2024584B2 (de) Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
DE2652920B2 (de) Mehrstufige Koppeleinrichtung für Zeitvielfachbetrieb
DE1449567C3 (de) Digitales Datenverarbeitungssystem
DE1462688C3 (de) Einrichtung zur Adressierung von Empfangsstationen
DE1549582B1 (de) Anordnung zur bestimmung der niedrigstwertigen bit position
DE1599080B2 (de) Zahlendarstellungseinrichtung zur anzeige einer mehrstelligen zahl
DE1499191C3 (de) Elektronische Einrichtung für eine Datenverarbeitungsanlage