DE1449564A1 - Recheneinrichtung fuer digitale Schnellrechner

Info

Description

Claims

DE1449564A1

Publication number: DE1449564A1
Application number: DE19631449564
Authority: DE
Inventors: Erickson Gerald James
Original assignee: Sperry Rand Corp
Current assignee: Sperry Corp
Priority date: 1962-03-29
Filing date: 1963-03-15
Publication date: 1969-06-26
Also published as: DE1449564B2; GB967045A; DE1449564C3; US3234370A; BE629725A; NL290823A

Sperry Hand Corporation ί 315 Park Avenue South

~ν New York 10, New York,USA

Recheneinrichtung für digitale Schnellrechner

Di» vorliegende Erfindung betrifft ein lüortsegmente verarbeitendes Rechenwerk eines digitalen Schnellrechners zum gleichzeitigen Addieren oder Subtrahieren einer veraenderbaren Anzahl von Operanden.

Xn Digitalrechnern sind Additionen bzuu Subtraktionen an sich bekannte Operationen, wobei geuioehnlich mit "Itiaachineniuoerter" bezeichnete Signalkombinationen addiert bzw» subtrahiert tuerden. Ein Maschinenwort besteht aus einer Kombination von geuioehnlich mit Bits (Binaerstellen) bezeichneten Informationssignalen, die in ein Speicherregister eingespeichert werden koennen. In der vorliegenden Erfindung besteht ein solches Maschinenwort aus 36 Binaerstellen. Die Bezeichnung "Operand" bezieht sich auf jegliche Zahlengroessen, die zu einer vom Rechenwerk durchzufuehrenden Operation erforderlich sind oder sich au· einer solchen Operation ergeben. Eine derartige Groeaae kann beispielsweise ein Argument, ein Resultat, ein parameter, ein Befehl oder eine Speicheradresse sein. AXe Operand kann entweder ein vollataendiges Matchinenwort oder ein Teil davon benutzt werden·

Bisher mussten beim Addieren bzw. Subtrahieren von einzelnen mitunter als wOrtsegmente bezeichneten, aus mehreren

908826/1040

Bits bestehenden Operanden wie beispielsweise Vektorgroessen darstellende'Operanden, die in einem gegebenen Speicherregister gespeichert werden, zunaechst jene gewuenschten Ziffern herausgezogen werden, aus denen der zu modifizierende Operand bestand. Dies geschah mittels bekannter logischer Operationen, sogen. Abdecktechniken« Bei diesem Extraktionsverfahren werden die nicht gewuenschten Signale aus den Signalkombinationen, die von einem ausgewaehlten Speicherregister in das Rechenwerk uebertragen werden, geloescht, jedoch fuer weitere Verarbeitung aufbewahrt. Nach Entnahme .der gewusnscht.en Ziffern und ihrer entsprechenden Positionierung konnte dann die arithmetische Operation ausgefuehrt werden, um den Operanden entweder zu vergroeesern oder zu verkleinern. Schliesslich musste der gewuenschte, modifizierte Operand mit dem in einem Speicherregister aufbewahrten nicht gewuenschten Teil der Signalkombination vereinigt werden. Dieser Vorgang wurde dann fuer jedes rechnerisch abzuaendernde Wortsegment der Signalkombination des Speicherregisters wiederholt. Ein solches Verfahren hat indessen den Nachteil, dass es wegen der verschiedenen erforderlichen Speicherabfragen einen betraechtlichen Zeitaufwand erfordert; ausserdem sind mehrers Befehleausfuehrungsperioden erforderlich, um fuer die entsprechenden UJortsegments die jeweiligen Permutationen durchzufuehren.

Gemaess der vorliegenden Erfindung wird daher ein Rechen-.· werk fuer einen digitalen Schnellrechner vorgesehen, das eins Speichereinheit fuer parallele Speicherung von einzelnen, aus einer Anzahl von Binaerstellen bestehenden Operanden sowie mittel enthaelt, um an einem ausgewaehlten Operanden unter dem Einfluss eines Steuersignals eine arithmetische Operation auszufuehren und diesen Operanden zu modifizieren, wobei die Speichereinheit zwei Speichereinrichtungen umfasst, in die jeweils eine Anzahl, von einzelnen, aus mehreren Binaerstellen bestehenden Operanden parallel eingespeichert werden kann, und mittel vorgesehen sind, .welche unter dem Einfluss eines einzigen Steuersignals eine entsprechende Anzahl von Operanden in beiden Speichereinrichtungen gleichzeitig auswaehlen und jeden Operanden der einen Anzahl von aus-

909826/1040

gewaehlten Operanden mit dem entsprechenden Operanden der anderen Anzahl von ausgeuiaehlten Operanden modifizieren, wodurch die entsprechenden Operanden der einen und der anderen Anzahl ausgeiuaehlter Operanden gleichzeitig parallel addiert bzw. subtrahiert u/erden.

Zum Ztueck der nachstehenden Beschreibung soll angenommen werden, dass die Erfindung in einer mit aus 36 Binaerstellen bestehenden Blaschinenwoertern arbeitenden Rechenanlage eingesetzt wird. Diese Annahme ist jedoch nicht als Einschraenkung, sondern nur als Beispiel gedachte Des weiteren sollen Kombinationen von Informationssignalen angenommen werden, die mittels eines Programms ausgewaehlt und in Operandgroessen von 18, 12 usw. Bits dargestellt werden koennen, wobei die vorliegende Erfindung den Vorteil hat, dass der Speicher der Rechenanlage besser ausgenutzt werden kann, indem in die einzelnen Speicherregister einzelne Operanden parallel eingespeichert werden koennen. Die einzelnen Operanden koennen vorteilhaft gleichzeitig vergroessert oder verkleinert werden. Ausjserdem braucht bei dem erfindungsgemaessen Rechenwerk nur ein einziges Befehlswort des Programms ausgefuehrt zu werden, um die in einem gegebenen Speicherregister enthaltenen einzelnen, jeweils aus mehreren Binaerstellen bestehenden Operanden zu vergroessern bzw. zu verkleinern« Im Gegensatz zu den obenerwaehnten Rechenanlagen, bei denen zur Permutation der einzelnen Operanden der gewuenschte Operand herausgezogen, modifiziert und mit den nicht modifizierten Signalen wiedervereinigt werden muss, fallen diese Operationen gemaess der vorliegenden Erfindung weg, so dass die Speicherregister besser ausgenutzt und die einzelnen, jeweils aus mehreren Informationseinheiten bestehenden Operanden weitaus schneller bearbeitet wer" den koennen. Da fuer die Rechenoperationen die selektive Unterteilung eines in einem Rechenregister enthaltenen Maschinenwortes in verschieden grosse Ziffernkombinationen unter dem Einfluss des Programms erfolgt, sind Rechenanlagen, in denen das erfindungsgemaesse Rechenwerk eingesetzt wird, leistungsfaehiger.

Zu der Vorrichtung gemaess der vorliegenden Erfindung gehoeren Mittel zum Kombinieren der einzelnen Signale

909826/ 10A0

der beiden Speichereinrichtungen, um fuer jedes miteinander zu modifizierende Operandenpaar ein erstes Ztuischensignal bereitzustellen, welches die Teilergebnisse fuer die betreffenden Ziffernstellen dieses Qperandenpaares anzeigt, ferner ein zweites Zujischensignal, welches "negative" Zwische'nuebertragsbedingungen (interdigit borrow conditions) anzeigt, mittel zur Erzeugung und Uebertragung von Uebertragssignalen (borrow signals), um jedes Zujischensignal aufzunehmen und die "negativen¹¹ Uebertraege zwecks Durchfuehrung einer Addition wahlweise an mehreren Ziffernstellen der Teilergebnissignale vorbei zu uebertragen, weitere mit den die Uebertragseignale weitergebenden mitteln verbundene Steuermittel, um die Uebertragung der "negativen" Uebertraege von ausgewaehlten hoechstwertigen Ziffernstellen der besagten zweiten Zwischensignale an ausgewaehlte niedrigstwertige Ziffernstellen des entsprechenden ersten Zwischensignals zu steuern, sowie mittel, welche mit den weiteren Steuermitteln verbunden sind, um die Teilergebnissignale aufzunehmen und die Endergebnissignale bereitzustellen.

In dem nachstehend beschriebenen Ausfuehrungsbeispiel sind arithmetische Mittel vorgesehen, welche mit den Speichereinrichtungen verbunden sind und an den ausgewaehlten Operanden eine Halbsubtraktion vornehmen, um Gruppen von negierten Teilergebnissignalen zu erzeugen, ferner diskrete Register, welche voruebergehend die Bit-fuer-Bit-Differenzen und die aus der Halbsubtraktion resultierenden Uebertragssignale speichern, mittel, welche feststellen, ob einem Uebertragseignal innerhalb einer Signalgruppe entsprochen werden kann, oder ob es an eine der naechsten Gruppen oder als Enduebertrag weitergegeben werden muss, Uebertragssteuermittel, welche die Uebertragssignale smpfangen und die Uebertragung von Uebertraegen von ausgewaehlten hoechstwertigen Ziffernstellen an ausgewaehlte niedrigstwertige Ziffernstellen der Teilergebnissignale selektiv steuern, sowie weitere arithmetische mittel, welche mit den Uebertragssteuermitteln und dem diskreten Register verbunden sind, walches die Bit-fuer-Bit-Differenzen voruebergehend speichert, um Gruppen von Endergebnissignalen bereitzustellen. Zwischen den diskreten Registern und

.909826/1040

den Uebertragssteuermitteln sind Mittel vorgesehen, durch welche die Laenge der Operanden vor lüeiterleitung der Uebertragssignale an die Uebertragssteuermittel auageiuaehlt uiird.

Jede Speichereinrichtung kann aus einem einzigen Speicherregister bBstehen, das ein aus einer Anzahl von Bits bestehendes Maschinenwort vorbestimmter Laenge aufnehmen karjn. Jeder Operand der Anzahl von einzelnen, jeweils aus mehreren Bits bestehenden Operanden hat eine luillkuerlich gewaehlte Uortlaenge, die kleiner ist als das Maschinenwort, wobei die Operanden in dem betreffenden einen Speicherregister als Segmente des Maschinenwortes parallel gespeichert sind*

Alternativ kann jede Speichereinrichtung aus einer Anzahl von parallelen Speicherregistern bestehen, wobei jeder Operand willkuerlicher liiortlaenge in einem der ausgewaehlten Speicherregister gespeichert wird.

Durch die vorliegende Erfindung laesst sich der Speicher, einer Rechenanlage besser ausnutzen, wobei die aus Informationssignalen bestehenden Signalgruppen in Form von Operanden gespeichert werden koennen, die kuerzer sind als ein vollstaendiges Maschinenwort, und wobei die Laenge eines solcnen Operanden in willkuerlichen, aus einer Anzahl von Binaerstellen bestehenden Segmentendes Maschinenwortes auagedrueckt werden kann. Gemaess der vorliegenden Erfindung ist die Auswahl einer Operandenlaenge zwecks Bildung eines Segmentes des Maschinenwortes programmierbar· So werden z. B. in der nachstehenden Beschreibung Segmente gleicher Laenge fuer die Durchführung von ausgewaehlten Permutationen benutzt. Diese willkuerliche Laengenauswahl ist-jedoch lediglich als Beispiel und nicht alt Einachraenkung gedacht« Wird z. B» aus einem 36 Binaerstellen umfassenden Maschinenwort ein au* zwoelf Binaerstellen bestehender Operand als erste Operandenlaenge ausgewaehlt, so wird damit automatisch bestimmt, dass die beiden anderen Operanden gleichfalls jeweils zwoelf Bits enthalten· Zur Realisierung dieser Auswahl ist eine geeignete Steuereinrichtung vorgesehen» welche die erforderlichen Uebertragungswege fuer die Steuerimpulse bereitstellt» so dass nach Auswahl einer Oparan-

909826/1040

denlaenge die erfindungsgemaesse Recheneinrichtung als mehrere parallele Einzeladdierer (Subtrahierer) arbeitete Diese Steuereinrichtung ermoeglicht die gleichzeitige arithmetische Verarbeitung der einzelnen aus mehreren Bits bestehenden Operanden waehrend ihrer Aufbewahrung in einem einzigen Register.

Nachstehend u/ird nunmehr ein bevorzugtes Ausfuehrungsbeispiel der Erfindung in Verbindung mit den Zeichnungen beschrieben« Es zeigen:

Fig. 1 ein Blockschaltbild des Uiortsegmente verarbeitenden Rechenwerkes gemaess der vorliegenden Er-r findung;

Fig« 2 die in dem erfindungsgemaessen Rechenwerk benutzten Taktimpulse;

Fig. 3 den Aufbau der in dem bevorzugten Ausfuehrungebeispiel verwendeten NDDER-Schaltung;

Fig. 4 das Symbol fuer die im Ausfuehrungsbeispiel der vorliegenden Erfindung als Grundelement verwendete NODER-Schaltung sowie die fuer dieses Element definitiven logischen Funktionen?

Fig. 5 die Funktionstabeile fuer die NODER-Schaltung, aus der ersichtlich ist, dass eine unterschiedlich grosse Anzahl von Eingaengen vorgesehen werden kann;

Fig. 6 den Aufbau einer Kippschaltung, die aus zwei verschraenkt miteinander gekoppelten NQDER-Schaltungen besteht;

Fig. 7 das Symbol fuer eine Kippschaltung;

Fig. 8a und 8b die logische Schaltungsanordnung, in der die anfaenglichen Bitdifferenzen sowie die Ueber- · tragsbits erzeugt werden;

Fig. 9 die logische Schaltungsanordnung, in der die Gruppenuebertragssignale sowie die Gruppenuebertrags-Ausblendeignale gebildet werden;

Fig. 10a und 10b die logische Schaltungsanordnung, in der die Signale der fuer 36 Bit lange Operanden vorgesehenen Auswahleinrich'tung erzeugt werden;

BADORIGtNAU
900826/1040

Fig. 10c die logische Schaltungsanordnung, in der die Signale der fuer 12 Bit lange Operanden vorgesehenen Auswahleinrichtung erzeugt werden;

Fig. 1Od die logische Schaltungsanordnung, in der die Signale der fuer 18 Bit lange Operanden vorgesehenen Auswahleinriditung erzeugt werden und

Fig. 11a...11c die logische Schaltungsanordnung, in der die erforderlichen Uebertragssignale und das Endergebnis der Rechenoperation gebildet uuerden.

Einzelheiten der Erfindung ergeben sich aus der nachstehenden, detaillierten Beschreibung in Verbindung mit den Zeichnungen, in denen ein bevorzugtes Ausfuehrungsbeispiel der vorliegenden Erfindung dargestellt ist. Die von der Erfindung vermittelte Lehre zum technischen Handeln betrifft Digitalrechner im allgemeinen, uiaehrend die nachstehende Beschreibung sich ausschliesslich auf Binaerrechner beschraenkt.

Da im Binaersystem lediglich die Ziffern 0 und 1 Anwendung finden, kann dieses System ohne weiteres zur elektronischen Darstellung von diesen Ziffern angewandt werden, wobei diese Darstellung dgrch die Anwesenheit bzw. das Nichtvorh^ndensein eines Impulses erfolgt. Die Anwesenheit eines Impulses wird dabei mit dem Zustand "0" und das Nichtvorhandensein eines Impulses mit dem Zustand "1" bezeichnet.

Haeufig stellt die Information einer in einem Speicherregisttr befindlichen Gruppe von Informationseinf eiten eine numerische Groesse dar. Eine der Techniken, die zur Darstellung derartiger numerischer Groessen benutzt wird, ist das Stellenuiertsystem, bei dem die einzelnen Ziffern hintereinander angeordnet werden, um als Koeffizienten von nachfolgenden Potenzen des zur Anwendung gelangenden Zahlensystems interpretiert zu werden. Diese aufeinanderfolgenden Ziffernpositionen werden von 0...35 numeriert, wobei die Zahlen von rechts nach links zunehmen. Das zur Trennung ganzer und Bruchzahlen vorgesehene Binaerkomma bzw. die hierfuer vorgesehenen Binaerkommata haengen im vorliegenden Ausfuehrungsbeispiel von der ausgewaehlten

BAD ORIGINAL \

909826/1040

Laenge des Operanden ab. Bei einem einzigen aus 36 Binaerstellen bestehenden Operanden befindet sich dieses Komma am aeussersten rechten Ende eines Speicherregisters. Sind zwei Operanden vorgesehen, die jeweils aus 18 Informationseinheiten bestehen, so hat jeder Operand sein eigenes Konma; das eine Komma befindet sich dabei am aeusserstur, rechten Ende eines Registers, und das andere Komma trennt die 16_e und 17, Ziffernposition. In aehnlicher Weise sind fuer drei aus jeweils zwoelf Bits bestehende Operanden drei Kommata vorgesehen, wobei das eine Komma wieder am aeussersten rechten Ende eines Rechenregisters steht, waehrend die beiden anderen Kommata die 11_O und 12. bzw_o die 23„ und 24„ Ziffernpositionen voneinander trennen*

Die obenerwaehnte Darstellung im Stellenwertsystem kann an Hand eines binaeren Zahlenbeispiels erlaeutert werden. So hat beispielsweise die Binaerzahl 1100110, (Binae.rkomma) folgende Bedeutung:

1(2)⁶+ 1(2)⁵ + 0(2)⁴ + 0(2)³ + 1(2)² + 1(2)¹ + 0(2)°, (Komma)

Der Gedanke, mehrere Kommata in einem einzigen Speicherregister zu verwenden, laesst sich am besten an Hand der nachstehenden graphischen Darstellungen erlaeutern, wobei der Exponent die maximal darstellbare Zahlengroesse ohne l/orzeichen angibt:

36-Bit-Operand

- 1

35,

(Komma)

ia-Bit-Operanden

¹⁸

- 1

¹⁸

. 1

-V₄ i.e.

(Komma)

12-Bit-Operanden

² - 1 ·[_ 2¹² - 1

- 1

, 35.. 2h 23 ....12 11 ......0

(Komma) (Koaima) (Komma) BADOR₁GtNAL

Die Pfeile bezeichnen die liiege der Enduebertraege bei den einzelnen, auagewaehlten Operandenlaengen.

In dem vorliegenden Ausfuehrungsbeispiel wird mit dem in der Technik bekannten Ein~Komplement-System gearbeitet; eine negative Zahl wird dabei durch das Komplement der entsprechenden positiven Zahl dargestellt* Der Komplement» wert uiird von der endlichen Stellenwertdarstellung der Zahl abgeleitet und dadurch ermittelt, dass jede Ziffer von 1 subtrahiert uiird. Zur Bildung des Komplementes der Zahl 14 wird z« B. folgende Binaerrechnung durchgefuehrt:

111 111 - 0 0 1 110 (14)

110 0 0'1 (-14)

In dem vorliegenden Ausfuehrungsbeispiel werden drei verschiedene Arten von Steuerimpulsen verwendet» Die Hauptsteuerimpulse werden mit "Taktimpulse¹¹ bezeichnet und sind in Fig« 2 dargestellt. Bei diesen Impulsen handelt es sich um wiederkehrende Impulse, die stets in der gleichen Zeitbeziehung zueinander auftreten. Das Leitwerk 10 eines Digitalrechners besteht im allgemeinen aus einer Schaltungsanordnung, welche die Durchfuehrung der Befehle in der richtigen Reihenfolge, die Interpretierung der einzelnen Befehlswoerter und die Ankopplung der richtigen Steuerimpulsgruppe an das Rechenwerk veranlasst, um dessen Rechenoperationen zu steuern. Die Erzeugung dieser vom Leitwerk bereitgestellten Steuerimpulse wird hier nicht naeher beschrieben, da diese Erzeugung nicht die Arbeitsweise der vorliegenden Erfindung betrifft« Dagegen werden Wesen und Zsitbeziehung dieser Steuerimpulsart in der detaillierten Beschreibung dort naeher erlaeutert, wo diese Steuerimpulse verwendet werden. Die Steuerimpulse des Leitwerkes unterscheiden sich von den Taktimpulsen insofern_t als sie in Abhaengigkeit von der vom Rechenwerk gerade durchgefuehrten Funktion auftreten koennen oder nicht, uraehrend die Taktimpulse stets in der gleichen Zeitbeziehung zueinander auftreten. Eine dritte Art von Steuerimpulsen tritt bei der Verarbeitung von Datensignalen bei asynchronem Betrieb auf, wo das Ergebnis einer Rechenoperation beim Erreichen eines gegebenen Punktes

9Ö9826/10A0

in der logischen Schaltungsanordnung die naechste Befehlsreihe ausloest. D,iese Steuerart gestattet den Umlauf mit der von den Verzoegerungsverlusten der Bauelemente abhaengigen maximalen Geschwindigkeit durchzufuehren. In der vorliegenden Erfindung werden alle drei der oben beschriebenen Steuerarten eingesetzt, wobei in vielen Faellen alle drei Steuerarten gleichzeitig auftreten koennen, um den Ablauf der vom Rechenwerk durchzufuehrenden Operationen zu steuern.

AId logisches Grundelement wird in dem Ausfuehrungsbeispiel der vorliegenden Erfindung eine NQDER-Schaltung verwendet, die gemaess Fig« 4 durch einen Rechteckblock dargestellt tuirdo Wie Fig« 4 zeigt, koennen fuer diese Schaltung mehrere Eingaenge vorgesehen werden, wobei die Anzahl dieser Eingaenge von den logischen l/erknuepfungsbedingungen abhaengt. Die in Fig_e 4 gezeigten Gleichungen druecken auf verschiedene Meise die gleichen logischen Eigenschaften aus; diese Gleichungen koennen unter Verwendung bekannter symbolischer Logik voneinander abgeleitet werden. Die generelle Bezeichnung NQOER wird hier zur Kennzeichnung all dieser logischen Darstellungsmoeglichkeiten benutzt» Die im Block angegebene Buchstabenkombination setzt sich wie folgt zusammen:

1. Der Buchstabe "X" bezieht sich auf ein Buchstabensystem, in dem der solchermasssn bezeichnete NODER-Block einer Grundeinrichtung des Rechenwerkes bzw».einer Register-Schaltungsanordnung zugeordnet ist; so deutet beispielsweise der Buchstabe "A" an, dass das betreffende Bauelement zum Ar-Register gehoert,

2« Der Buchstabe "a" bezieht sich auf die Darstellung in einem Zahlensystem, das sehr haeufig zur Kennzeichnung aufeinanderfolgender logischer Schaltungsanordnungen benutzt wird} siehe beispielsweise die NODER-Schaltungen D.0300 und Dt.300 in Fig. 9.

3· Der Buchstabe "b" bezieht sich auf die Darstellung innerhalb dea Zahlensysteme von Q,,»9 und dient zur ein deutigen Kennzeichnung eine* Bauelemente·, das andern·« falls die gleichen Bezugszeichen wie andere Bauelemente haettef siehe beispielsweise die NODER-Schaltungen

909826/1040

XO^GO und XOJMDO in Fig. 8a.

4. Die Buchstaben "cd" schliesslich beziehen sich auf die Darstellung innerhalb des Zahlensystems von 00.. ,99 und bezeichnen gewoehnlich die Stufe eines bestimmten Registers, welchem die.betreffende NQDER-Schaltung zugeordnet ist; siehe beispielsweise die NODER-Schaltungen B2402. und B14JD2, in Fig. 11c, welche die Stufe 02 darstellen.

Der elektrische Aufbau einer typischen NODER-Schaltung ist in Fig, 3 dargestellt und umfasst die ODER-Eingangsdioden A, B, n, die mit einem einzigen als Verstaerkernegator arbeitenden Transistor Q verbunden sind. Fig« 5 zeigt die Funktionstabelle der NODER-Schaltung. Logisch betrachtet, erzeugt diese Schaltung eine "0", wenn an irgendeinem ihrer Eingaenge eine "1" auftritt. Am Ausgang dieser Schaltung tritt nur dann eine "1" auf, u/enn an saemtlichen ODER-Eingangsdioden Nullen auftreten. Diese Art der graphischen Darstellung drueckt aus, dass weder A noch B noch irgendein anderes Eingangssignal bis einschl. η ein Ausgangssignal "1" bei C erzeugt«

In den gezeigten Ausfuehrungsbeispielen uiird eine "1" willkuerlich durch einen etwa dem Erdpotential entsprechenden Gleichspannungspegel (Q V) dargestellt, ujaehrend eine "0" uiillkuerlich durch öinen Gleichspannungspegel von etuia -3 U dargestellt wird«. In den Figuren sind die einzelnen ODER-Eingaenge einer NODER-Schaltung jeweils durch eine besondere Eingangsader dargestellt, sofern mehr als ein Eingang benoetigt iuird; siehe beispielsweise die NODER-Schaltung X0300 in Fig. 8a, welche drei Eingangsadern aufweist.

Iiiie Fig. 6 zeigt, besteht die Kippschaltung aus einem Paar verschraenkt miteinander gekoppelter NODER-Schaltungen 2 und 4. Dadurch ergibt sich eine Vorrichtung rait 2u<ei stabilen Zustaenden und zwei Eingangsklemmen, die jeweils einem der beiden Zustaende entsprechen. Die Schaltung bleibt dabei so lange in dem einen oder anderen Zustand, bis sie durch das Anlegen eines erforderlichen Eingangeimpulses in den entgegengesetzten Zustand umgeschaltet wird. Zur Vereinfachung werden saeint-

909826/1040

liehe Kippschaltungen nicht als jeweils zwei verschraenkt miteinander gekoppelte NQDER-Schaltungen gamaess Fig, 6, sondern als Block nach Fig. 7 dargestellt. Die in der Mitte des Blockes befindliche, aus Buchstaben und Zahlen bestehende Kombination setzt sich folgendermassen zusammen:

1. Der Buchstabe "X" gehoert zu einem Buchstabensystem, mit dessen Hilfe ein bestimmtes Register bezeichnet u/ird; so bezeichnet beispielsweise der Buchstabe A das A-Register.

2o Die erste auf den Buchstaben folgende Ziffer bezeichnet die Position eines Registers innerhalb einer Anordnung von mehreren mit gleichen Bezugszeichen versehenen Registern; so stellt beispielsweise die mit 108 bezeichnete Kippschaltung AOJ]Q (Fig_o 8b) das AO-Register und die mit 114 bezeichnete Kippschaltung A1_00 (Fig. 8a) das Al-Register dar.

3„ Die beiden letzten Ziffern bezeichnen die Stufe eines Registers, in der von der betreffenden Kippschaltung das Speicherelement gebildet u/ird«, So stellt z. B„ die mit 124 bezeichnete Kippschaltung A1_05_ (Fig. 8a) die fuenfte Stufe des Α-Registers dar«

Jede Kippschaltung hat zwei Eingaenge, 0 und 1_f die mit "Raeum"- bzw, "Einstell"~£ingang bezeichnet sind, sowie zwei entsprechende Ausgaenge 0 und 1. Befindet sich die Kippschaltung im ^HRaeum^M-Zustand, also im Zustand 0, so erscheint an ihrem Ausgang 1 eine "1" und am Ausgang 0 eine "0". Befindet sich dagegen die Kippschaltung im "Einsteir'-Zustand, also im Zustand 1, so tritt an ihrem Ausgang 0 eine "1" und am Ausgang 1 eine "0" auf»· Anders ausgedrueckt, die Kippschaltung erzeugt am Ausgang 3· eine ¹¹Q", wenn die Einstellbedingung vorliegt, und am AusgarigDaine "0", wenn die Rueckstell- bzw« Raeumbedingung vorliegt. Um eine Kippschaltung einzustellen, muss an ihren Einstelleingang (T) eine ^W1" angelegt werden; soll die Kippschaltung dagegen geraeumt bzw. rueckge-"stellt werden, so muss an ihrem Raeumeingang (l) eine "1" angekoppelt werden. Die im vorliegenden Ausfuehrungsbeispiel verwendete Kippschaltung besteht in Wirklichkeit aus zwei·verschraenkt gekoppelten NODER-

909826/1040

Schaltungen, die jeweils eine den Erfordernissen entsprechende Anzahl von ODER-Eingaengen aufuieisen. Zur Verein-. fachung der Darstellung und zum besseren Verstaendnis sind diese ODER-Eingaenge zur Kippschaltung als mehrere Eingaenge eines mit ODER bezeichneten Blocks dargestellt, von dsm jedoch nur ein einziger am Eingang der Kippschaltung liegender Ausgang gezeigt ist. Diese vereinfachte Darstellung dient zum besseren Verstaendnis der negativen logischen Aspekte, die sich aus der normalen Arbeitsweise der als Grundeiement dienenden NODER-Schaltung ergeben.

Die erfindungsgemaesee Recheneinrichtung arbeitet im wesentlichen nach dem Subtraktionsverfahren· Das Verfahren, bei dem zum Addieren oder Subtrahieren von zwei Zahlen zwei sogen. Halbsubtrahierer verwendet werden, ist in der Technik bereits bekannt. Im vorliegenden Ausfuehrungsbeispiel wird der erste Subtrahierer zur Erzeugung von Ausgangssignalen benutzt, die gegenueber den normalerweise zu erwartenden Ausgangssignalen negiert sind. Zweck einer solchen Negation ist, die charakteristische Arbeitsweise einer NODER-Schaltungsanordnung voll auszunutzen und dadurch den erforderlichen Schaltungsaufujand zu verringern. Die vorliegende Recheneinrichtung ist fuer Parallelbetrieb gedacht, wobei alle Ziffernpositionen gleichzeitig bearbeitet werden. Die Bezeichnung "Bit-Differenz" bezieht sich also auf die durch die logischen Operationen der Halbsubtrahierer Bit fuer Bit gebildete Differenz. Sollen arithmetische Operationen mittels Subtraktionen durchgefuahrt werden, so muss von sogen, "negativen Uebertraegen" Gebrauch gemacht werden« Derartige Uebertraege treten dann auf, wenn eine Zahl von einer anderen subtrahiert wird und die den Minuenden darstellende Zahl durch das Ergebnis kleiner ale Q wird, so dass die in der naechsthoeheren Stelle stehende Zifferdes Minuenden um 1 verringert werden muss· UJie bereits oben ausgefuehrt wurde, wird in der erfindungsgemaeseen Recheneinrichtung mit dem Ein-Komplement-System gearbeitet, eo dass zur Darstellung des richtigen Ergebnisse· ein sogen. "Enduebertrag" erforderlich wird, wenn das Ergebnis einer arithmetischen Operation negativ utird,

909826/1040

Zu diesem Zweck muss von der Ziffer mit dem hoechsten Stellenwert ein direkter Uebertrag fuer die niedrigstwertige Ziffer bereitgestellt werden, dor hier sodann fuer die erforderliche Korrektur benutzt wird. Dies laasst sich am besten an folgendem Beispiel verdeutlichen:

Minuend
Subtrahend (-:

Enduebertrag (-)

(End-around borrow) - „ _n . „ . γ..~~ . . , , ^x '.110111 Differenz, dargestellt

im Ein-Komplement

Das UJesen der vorliegenden Erfindung besteht nun darin, die Uebertragungswege fuer die Enduebertraege bereitzustel· len, die fuer die einzelnen verschiedenen Operandenlaengen erforderlich sind.

Figo 1 zeigt ein Blockschaltbild einer Wortsegmente verarbeitenden Recheneinrichtung einschliesslich derjenigen Teile, die zur Realisierung und Beschreibung der vorliegenden Erfindung verwendet werden, jedoch nicht selbst Gegenstand der vorliegenden Erfindung sind. In Fig_o 1 sind die Register als solche bezeichnet, iuaehrend die anderen Bipecke die logischen Operationen bezeieh-nen, die zur Loesung der der vorliegenden Erfindung zugrunde liegenden Aufgabe erforderlich sind«

Die interne Arbeitsweise des Leitwerkes 10 wird hier nicht im einzelnen beschrieben, da sie zum Verstaendnis der Arbeitsweise der vorliegenden Erfindung nicht beitraegt. Die Verwendung der fuer die Steuerimpulse vorgesehenen Uebertragungswege 11».«19 wird in Verbindung mit den mit ihnen zusammen wirkenden logischen Einrichtungen beschrieben; dagegen wird die Erzeugung dieser Steuerimpulse nicht im einzelnen erlaeutert. Die Zeitbeziehung, in der diese Steuerimpulse zueinander stehen, wird in Verbindung mit dan in der Recheneinrichtung erzeugten Steuerimpulsen sowie mit den vom Haupttaktgeber erzeugten Steuerimpulsen erlaeutert.

Die in Fig, 1 gezeigten Register sind von einem in der Technik bekannten Typ und bestehen im allgemeinen aus

909826/1040

einer Anzahl von Kippschaltungen, die zur voruebergehenden Speicherung einer Informationseinheit in den entsprechenden Ziffernstellen dienen« Auf diese UJeise koennen also die einzelnen Ziffern eine numerische Groesse im Stellenwertsystem mit der Grundzahl 2 darstellen, ujie dies bereits erwaehYit wurde. Die Uebertragungsw.ege fuer die Datensignale zwischen den Registern sind in Fig« 1 entsprechend bezeichnet und ^weils als Einzelleitung (Kabel) dargestellt, um anzuzeigen, dass alle Uebertragungen parallel durchgefuehrt ujerden. Das heisst, saemt« liehe Informationseinheiten eines gegebenen Registers werden der naechsten logischen Schaltung zur gleichen Zeit zugefuehrte Im Gegensatz hierzu werden bei einer Serienuebertragung die einzelnen Bits hintereinander von einem Register in die entsprechenden Ziffernstellen eines anderen Registers uebertragen. Die mittel zum uahliueisen Uebertragen der Bits zwischen aufeinanderfolgenden logischen Schaltungen sind als Einzelleitungen dargestellt; diese Einzelleitungen sollen jedoch andeuten, dass in Wirklichkeit saemtliche in den Stufen eines Registers befindlichen Bits gleichzeitig uebertragen werden. Die Richtung des Informationsflusses ist durch die Pfeile bezeichnete

Zum Zweck der Beschreibung sei angenommen, dass im XO-Register 20 36 Informationseinheiten gespeichert sind. Diese Bitgruppe kann entweder den oder die Addenden darstellen, sofern eine Addition durchgefuehrt werden soll, oder den oder die Subtrahenden, falls eine Subtraktion erfolgen soll. Des weiteren soll angenommen werden, dass auch im AO-Register 36 Bits eingespeichert sind_o Diese Bitgruppe kann entweder den oder die Augenden darstellen, sofern eine Addition durchgefuehrt werden soll, oder den oder die Minuenden, falls eine Subtraktion erfolgen soll. Die mittel, mit denen diese beiden Rlaschinenwoerter bereitgestellt werden, gehoeren nicht zur vorliegenden Erfindung und werden daher auch nicht beschrieben. Sobald diese beiden Register die soeben beschriebene Information aufgenommen haben, wird vom Leitwerk 10 ein Steuerimpuls TI erzeugt, um das X1-Register 24 ueber die Steuer*· leitung 11 zu raeumen. Dadurch werden alle Stellen des

909826/1040

X1-Registers 24 geraeumt, d. h. auf O rueckgestellt. Diese Rueckstellung bildet eine Vorbedingung fuer den Betrieb, Die nachfolgenden Ausdruecke bezeichaen die arithmetische Operation, die im vorliegenden Rechenwerk ausgefuehrt uiird. Sollen beispielsweise Zahlen addiert u/erden, so gilt folgende arithmetische Beziehung:

(A) + (X) = Summe

(Augend) + (Addend) * Summe

Sollen Zahlen subtrahiert werden, so u/ird dasselbe Rechenwerk benutzt, wobei dann folgende arithmetische Beziehung gilt:

(A) + (-X) = Differenz

(llflinuend) + (-Subtrahend) = Differenz

Da im Ein-Komplement-System das Komplement zu einer Zahl der negativen Darstellung dieser Zahl entspricht, ergibt sich durch die Auswahl des Ausdrucks "X" in den obenaufgefuehrten Gleichungen somit entweder die arithmetische Funktion dar Addition oder der Subtraktion, Diese Charakteristik ist programmierbar und wird .durch das vom Leitwerk 10 entschluesselte Befehlswort ausgewaehlto Der dabei erzeugte Steuerimpuls T2 wird ueber die Steuerleitung 12 uebertragen, um zu bestimmen, ob der Inhalt XO oder das Komp-lement XO des XO-Registers 20 in das X1-Register ausgeblendet werden soll. Die Information wird ueber die Informationsleitungen 26 parallel uebertragen. Durch das gleichzeitige Auftreten des Steuerimpulses T2, des Taktimpulses $ 1 27 des Haupttaktgebers und der Informationssignale auf den Informationsleitungen 26 wird die Auswahl 25 "addiere" oder "subtrahiere" getroffen, indem die Uebertragungsleitungen 28 bzw« 30 erregt werden» Bei der Addition wird die dem Einstellzustand der einzelnen Stellen des XO-Registers 20 entsprechende Information an den EinstellTBingang der entsprechenden Kippschaltungen das X1-Registers 24 ausgeblendet. Bei der Subtraktion wird dagegen der Komplementwert der einzelnen Stellen des XO-Registers 20 an den Einstelleingang der entsprechenden Kippschaltungen des XI-Registers 24 uebertragen. Ist diese Auswahl einmal getroffen, so ist die Arbeitsweise des uebrigen Teils der Schaltungs-

909826/1040

anordnung bei Addition und Subtraktion gleioh.

Vor Durchfuehrung der negierten Halbsubtraktion 32 werden das Al-Register 34 soiuie das B1-Register 36, die als ,arithmetische Hilfsregister dienen, durch die auf den Adern 14 und 13 auftrötenden Steuersignale T4 bzw. T3 des Leitwerks 10 geraeumt, d. h. in den Zustand 0 rueckgestellt. Die im X1-Register 24 enthaltenen Informationssignale , d. h. Addend(en) oder Subtrahend(en), ■erden auf den Informationsleitungen 41 zum Zwecke der Durchfuehrung der negierten Halbsubtraktion 32 uebertragen, waehrend die im AG-Register 22 enthaltenen Informationssignale, d. h. Augend(en) oder Minuend(en), zum gleichen Zwack ueber die Informationsleitungen 43 uebertragen werden. Zur Durchfuehrung der negierten Halbsubtraktion werden sowohl der Ausgang 0 als auch der Ausgang 1 eines jeden Registers verwendet. Sobald das Al-Register 34 und das B1-Register 36 geraeumt sind, wird vom Leitwerk 10 ein Steuerimpuls T5 an die Steuerleitung 15 angekoppelt, der zusammen mit dem Taktimpuls 0 3 45 des Haupttaktgebers die Resultate der negierten Halbsubtraktion 32 in das Al-Register 34 und das BI-Register 36 ausblendet. Die negierten Bit-Differenzen werden dabei ueber die Informationsleitungen 38 in das Al-Register 34 und die Uebertraege ueber die Informationsleitungen 40 in das B1-Register uebertragen. Durch Anwendung bekannter Vereinfachungszwacken dienender methoden symbolischer Logik lassen sich die logischen Gleichungen der negierten Halbsubtraktion wie folgt darstellen:

Negierte Bitdifferenz = XT ÄCf + X1 AO Uebertragsbit = M "xT

Zu beachten ist, dass der mit einem Querstrich (~) versehene Ausdruck den Ausgang 0 der betreffenden Kippschaltung und der Ausdruck ohne Querstrich den Ausgang bezeichnet· In der Beschreibung wird also die Negation (Komplement) des gespeicherten Signals durch ein Symbol ohne Querstrich dargestellt. Die UND-Funktion wird dagegen durch das Nichtvorhandensein eines logischen Verknuepfungssymbola dargestellt. Die Funktionstabelle fuer diese Ausdruecke lautet wie folgt:

909826/1040

AO X1 0 0

0 1

1 Q

1 1

Negierte Bitdifferenz Uebertragsbit

0 0

1 0

UJie aus dieser Funktionstabelle ersichtlich ist, werden die Operationen dieses Teils der logischen Schaltungsanordnung insofern mit "negierte Halbsubtraktion" bezeichnet, als die in den Resultaten normalerweise zu erwartenden Signale in negierter Form erscheinena Wird z· B. in diesem Teil der Schaltungsanordnung die Subtraktion "1 - 1" ausgefuehrt, so ergibt sich als Differenz eine "1"; die normalerweise zu erwartende Differenz dieser Subtraktion, "0", wird also in negierter Form dargestellt. Der Grund hierfuer liegt in der fuer die NODER-Schaltung charakteristischen Arbeitsweise, mit der negative Steuerungsaspekte zum Ausdruck gebracht werden koennen« Der von der gestrichelten Linie umrandete Teil der Funktionstabelle, in dem die negierte Bitdifferenz sowie der Uebertrag beide 0 sind, wird durch die anfaengliche Raeumung des Al-Registers 34 und des B1-Registers 36 ueberwachte

Da ein im vorliegenden Ausfuehrungsbeispiel verwendetes Maschinenwort aus 36 Informationseinheiten besteht, kann dieses lUort zur Bestimmung der Usbertragung des Gruppenuebertragssignals 42 und des Gruppenuebertrags-Steuersignals 44 in sechs Gruppen zu jeweils sechs Bits unterteilt werden« Die Gruppenuebertragssignale 42.werden unter dem Einfluss der Signale der 0-, d. h, der Einstell-Aüsgaenge, des Al-Registers 34 erzeugt«, Diese als Eingangssignale dienenden Signale werden ueber die Steuer- _: leitungen 46 uebertragen. Zusammen mit den Signalen des Al-Registers 34 werden die Signale der- 1-Ausgaenge des B1-Registers 36, in dem die Uebertragsbits enthalten sind, ueber die Steuerleitungen 4B uebertragem Die Gruppenuebertragssignale 42 bestimmen, ob ein innerhalb einer Gruppe weitergegebener Uebertrag in dieser betraf·?

909826/1040

fanden Gruppe arfuallt werden kann oder ob dieser Uebertrag an eine der naBchsten jeweils aus sechs Bits bestehenden Gruppen weitergeleitet oder aber als Enduebertrag uebertragen werden muss« Kann der Liebertrag innerhalb einer Gruppe erfuellt werden, so wird fuer diese Gruppe kein Gruppenuebertcagssignal erzeugte Die Uleiterleitung der Gruppenuebertragssignale 42 u/ird durch das Steuersignal T6 synchronisiert; dieses Ausblendsignal wird vom Leitwerk 10 als Steuereingangssignal an die Steuerleitung 1.6 angekoppelt. Die Gruppenuebertragssignale 42 werden den mit 50, 52 und 54 bezeichneten Einrichtungen fuer die Auswahl der Operandenlaengen R, Q bzw. P ueber die Steuerleitungen 56, 58 bzw. 60 gleichzeitig züge» fuehrt.

Die an den O-Ausgaengen (AT) der Kippschaltungen des A1-Registers 34 auftretenden Signale werden ueber die Steuerleitungen 62 der fuer die Gruppenuebertrags-Steuersignale vorgesehenen logischen Einrichtung züge« fuehrt. In dieser Pruefeinrichtung werden die zugefuehrten Signale in Gruppen zu jeweils sechs Bits unterteilt; ausserdem wird jede Gruppe geprueft, ob ihre Eingangssignale gleichzeitig saemtlich "0" sind. Enthaelt eine Gruppe nur Nullen, so wird ein Signal erzeugt und damit in der nachgeschalteten Logik angezeigt, dass ein von einer vorhergehenden Stufe weitergegebener Gruppenusbertrag in der nur aus Nullen bestehenden Gruppe nicht erfuellt werden kann. Unter diesen Umstaenden muss daher ein von einer vorhergehenden Gruppe weitergegebener Uebertrag an eine nachfolgende Gruppe weitergeleitet werden. Durch den Einsatz dieser logischen Pruefeinrichtung wird die zur Weiterleitung eine· Uebertrages erforderliche Gesamtzeit herabgesetzt, da die Uebertragsanfrage diejenigen Gruppen, in denen keine ffloeglichkeit zur Bildung eines Uebertrages besteht, nicht zu durchlaufen braucht.

Durch die Anwendung der Enduebertragsfunktion ergibt sich praktisch ein kreiefoermigs« Register, das zur Durchfuehrung von Rechenoperationen nach dem Ein-Komplement-Verfahren erforderlich ist. Das Aufteilen dta kreis- foemigen Registers in gleiche Abschnitte erfolgt wie bei

909826/1040

einer Kreisteilung. ("Kreisteilung" ist" ein mathematischer Begriff und bezieht sich auf die Teilung eines Kreises in gleich grosse· Abschnitte^ Im vorliegenden Ausfuehrungsbeispiel wird das Register in gleich grosse Abschnitte unterteilt, wobei saemtliche Bitstellen verwendet werden; bei der Unterteilung des Registers bleibt also kein Rest · (nicht benutzte Bits) zurueck. Dies ist eine Bedingung mathematischer Kongruenz, die folgender Gleichung ent« spricht: '

X ti a (mod. m)

wobei X - a genau durch m teilbar ist. Wo dies zutrifft, u/ird das sich daraus ergebende Teilungsv/erhaeltnis mit "Auswahlfunktion" bezeichnete Hierwon wird der Begriff "Auswahleinrichtung" abgeleitet, der in der Beschreibung der Auswahl der Operandenlaengen benutzt wird und die Unterteilung des Rechenregisters und die Bereitstellung der erforderlichen Stromwege fuer die Enduebertragssignale bezeichnet. Zu beachten ist, dass die Verwendung von gleich grossen lUortsegmenten nur fuer das vorliegende·Ausfuehrungsbeispiel charakteristisch ist. Der Erfindungsgedanke, ein mit Wortsegmenten arbeitendes Rechenwerk vorzusehen, ist also nicht auf die Anu/endung von gleich grossen Operanden beschraenkt.

Die Signale der Gruppenuebertrags-Pruefeinrichtung 44 werden den fuer die Auswahl der Operandenlaengen vorgesehenen Einrichtungen R50, Q52 und P54 ueber die Steuerleitungen 64, 66 bzw» 68 gleichzeitig zugefuehrt. Durch die gleichzeitige Uebertragung der Gruppenuebertragssignale 42 ueber die Steuerleitungen 56 und der Signale der Gruppenuebertrags-Pruefeinrichtung 44 ueber die Steuerleitungen 64 zur Auswahleinrichtung R50 ergibt sich ei,ne logische Kombination, durch welche die Arbeitsbedingungen fuer drei 12-Bit-Operanden ausgewaehlt werden, d. h., durch diese Kombination werden die Stromwege fuer die Enduebertraege der drei parallelen Operanden ausgewaehlt. Durch die gleichzeitige Uebertragung der Gruppenuebertragssignale 42 ueber die Steuerleitungen 56 und der Signale der Gruppenuebertrags-Pruefeinrichtung "44 ueber die Steuerleitungen 66 zur Auswahleinrichtung Q52 werden dagegen die Arbeitsbedingungen fuer zwei 18-Bit-Operanden ausgewaehlt und die entsprechenden

909826/1040

Uebertragungsleitungen fuer die Enduebertraege der beiden parallelen Operanden bestimmt« Durch die gleichzeitige Uebertragung der Gruppenuebertragssignale 42 ueber die Steuerleitungen 60 und der Signale der Gruppenuebertrags-Pruefeinrichtung 44 ueber die 'Steuerleitungen 68 zur Ausiuahleinrichtung P54 ujird die dem vollstaendigen IKIaschinenuiort entsprechende Arbeitsuieise ausgetuaehlt} d. h., fuer das erfindungsgemaeese Rechenwerk tuird ein einziger aus 36 Binaeretellen bestehender Operand bereitgestellt. Oie Ausgangssignale der fuer die Auswahl der Operandenlaengen vorgesehenen Einrichtungen R50, Q52 und P54 werden ueber die Steuerleitungen 70, 72 bzw. 74 an die Steuereinrichtung 76 uebertragen, in der dann die gewuenschte lilortlaenge ausgeuiaehlt uiird. Die Ausuiahl der Operandenlaenge luird durch das Leitwerk 10 gesteuert, welches ueber die Steuerleitung 17 Steuerimpulse T7 uebertraegt. Durch diese Steuerung wird ueber eine der Steuerleitungen 78, 80, Θ2 ein Signal an die Uebertragspyraijide 84 uebertragen, wodurch die entsprechende Steuerimpulseinrichtung ausgeiuaehlt wirdund den Stromweg bzw. die Stromwege fuer die Enduebertraege bereitstellt. UJiβ aus der Zeichnung ersichtlich ist, werden zwar saemtliche Arbeitsbedingungen entschluesselt und bis zu der als letzte Steuerstufe vorgesehenen Steuereinrichtung 76 uebertragen. Von hier wird jedoch dann nur noch eine einzige Arbeitsbedingung an die Uebertragspyramide 84 weitergegeben ο Fuer die Unterdrueckung der nicht geuiuenschten Operandenlaengen in der Steuereinrichtung 76 ist nur ein minimaler Aufwand an Steuerschaltungen erforderlich, so dass sich gegenueber der Auswahl der Operandenlaenge an irgendeinem anderen vorhergehenden Punkt Einsparungen ergeben.

Die an den O-Ausgaengen (IFT) der Kippschaltungen des BiRegisters 36 auftretenden Signale werden der Ziffernuebertragspyramide 84 ueber die Steuerleitungen 86 zugefuehrt. Diese Signale entsprechen Uebertraegen, die uiaehrend der ersten negierten Halbsubtraktion 32 erzeugt wurden und die nach ihrer Kombination mit den Signalen der auagewaehlten Operandenlaenge in der Ziffernuebertragspyramide 84 die endgueltige Uebertraijsbedingung

909826/1040

on

fuer die Rechenoperation festsetzen,, Die sich ergebenden Uebertragssignale 'werden dem zweiten und letzten Halbsubtrahierer 90 ueber die Steuerleitungen 88 zugeleitet. Die Ziffernuebertragspyramide 84 hat die Aufgabe, die u/eitergegebenen Ueberträge innerhalb der betreffenden Gruppe zu ordnen und fuer die Uebertragung von erforderlich werdenden Enduebertraegen Sorge zu tragen.

Saemtliche Stellen des AQ-Registers 22, in welchem das Endergebnis abgespeichert wird, werden durch das Leitwerk 10 in den Zustand 1 eingestellt; dies geschieht durch den Steuerimpuls ΤΘ, der dem Einstelleingang saemtlicher Kippschaltungen des AO-Registers 22 ueber die Steuerleitung 18 als "1" zugeleitet wird. Nach dem Anlegen des Steuerimpulses T8 an das AO-Register 22 wird die Halbsubtraktion im Halbsubtrahierer 90 durchgefuehrt. Diese letzte Halbsubtraktion ist das Ergebnis der logischen Kombination von Eingangssignalen, die sich zusammensetzen aus den Signalen der Ziffernuebertragspyramide, den Signalen der 1-Ausgaenge (B1) der Kippschaltungen des BiRegisters 36 und den Signalen der 1-Ausgaenge (Al) der Kippschaltungen des Al-Registers 34, die ueber die Leitungen 88 sowie die Informationsleitungen 86 bzw. 92 uebertragen werden. Die sich ergebende Zahlengroesse wird vom Taktimpuls 0 2 94 des Haupttaktgebers mit dem gleichzeitigen Anlegen des auf der Steuerleitung 19 auftretenden Steuerimpulses 19 synchronisiert. Dlieser Steuerimpuls bewirkt die Ausblendung des Endresultates ueber die Informationsleitungen 96 in das AO-Register 22; d. h._f die Ziffern dea Resultates werden dem Raeumeingang (0) der Kippschaltungen des AO-Registers 22 zugeleitet. Die Einstellung saemtlicher Kippschaltungen des Registers 22 und die anschliessende Ankopplung der Resultatssignale an die Raeumeingaenge der Kippschaltungen dieses Registers hat den Vorteil, dass eine Negationsstufe wegfaellt« Der Grund fuer diese Ersparnis liegt in der fuer den Halbsubtrahierer 90 charakteristischen- Arbeitsweise, bei der das gewuenschte Endresultat in negierter Form erscheinto Die vom Halbsubtrahierer 90 durchgefuehrten logischen Operationen entsprechen denen einer bekannten Subtrahiereinrichtung und sind nicht die gleichen wie die bei der zuvor beschriebenen negierten Halbsubtraktion

90982 6/1040 !

auftretenden Operationen.

Fig. 8a und 8b zeigen in detaillierterer Form einen Teil des mit Wortsegmenten arbeitenden Rechenwerkes, in dem die negierte Halbsubtraktion 32 durchgefuehrt wird, üie aus den Figuren ersichtlich ist, sind die logischen Schaltungen jeweils durch charakteristische Stufen dargestellt, waehrend der uebrige Teil der sich miederholenden logischen Schaltungen durch Bioecke angedeutet ist* Durch diese Darstellung in Blockform soll die Beschreibung des erfindungsgemaessen Rechenwerkes vereinfacht werden. Saemtliche Register nach Fig. 8 bestehen jeweils aus 36 Kippschaltungen des in Fig. 6 und 7 gezeigten Typs, wobei nur diejenigen Registerstufen gezeigt sind, die zum Verstaendnis der Arbeitsweise der vorliegenden Erfindung erforderlich sind»

Fuer die nachstehende Beschreibung soll angenommen werden, dass im XO-Register 20 entweder der oder die Addend(en) oder der oder die Subtrahend(en) eingespeichert sind und fuer Rechenoperationen zur Verfueguntj stehen. Des weiteren soll angenommen werden, dass im AO-Register 22 36 Informationseinheiten, die entweder den oder die Augenden oder den oder die Minuenden darstellen, eingespeichert sind und gleichfalls fuer Rechenoperationen zur Verlegung stehen. Als weitere Vorbedingung muss sich das X1-Register im geraeumten Zustand befinden, d. h., jede Kippschaltung dieses Registers muss sich im Zustand 0 befinden» Dies geschieht durch das Anlegen des Steuerimpulses T1 ("1")» der ueber die Steuerleitung 11 dem Raeumeingang (0) eaemtlicher Kippschaltungen des XI-Registers 24 zugefuehrt wird.

Wie bereits oben ausgefuehrt wurde, kann das Rechenwerk sowohl Additionen als auch Subtraktionen ausfuehren. Dieses Charakteristikum ist programmierbar und wird tuaehrend der Entschlueesalung eines gegebenen Befehls ausgewaehlt. Diese Auswahl erfolgt durch die Steuerimpulse T2, die ueber die Steuerleitungen 12a und 12b an die Auswahllogik 25 uebertragen werden« Diese Sperr- und Ausblendsignale werden an saemtliche Stufen der Austuahllogik 25 gleichzeitig uebertragen. Fuer die Addition wird der normale Inhalt (TD") des XO-Registers

909826/1040

20 direkt in das X1-Register 24 ueberfuehrt; dagegen wird bei der Subtraktion der Komp-lementwert (XO) des Inhaltes des XO-Registers 20 in das X1-Registe_r 24 uebertragen. Durch entsprechende Auswahl der mit dem 0- oder 1-Ausgang der Kippschaltungen des XO-Registers 20 verbundenen Uebertragungsleitungen uiird also bestimmt, ob eine Addition oder Subtraktion durchgefuehrt werden soll. Da sou/ohl das Signal des O-Ausgangs als auch das Signal des 1-Ausgangs der Kippschaltungen des XO-Registers 20 im statischen Zustand ueber die Informationsleitungen 26 an die Ausiuähllogik 25 uebertragen wird, erfolgt die Auswahl der Rechenoperation durch das gleichzeitige Auftreten des Taktimpulses ^ 1 27 des Haupttaktgebere und des ueber die Steuerleitungen 12a bzui. 12b uebertragenen Ausblendimpulses .

Fuer die nachstehende Beschreibung sei angenommen, dass in der mit 100 bezeichneten Kippschaltung FF XOOO eine "1" gespeichert ist, so dass auf der Ausgangsader 26b , eine "1" und auf der Ausgängsader 26a eine "0" auftritt. Bei einer Addition werden die Steuerimpulse T2 ueber die Steuerleitung 12a als Ausblendimpulse ("0") an die mit 102 bezeichnete NODER-Schaltung X0300 angekoppelt. Durch die Ankopplung eines solchen Ausblendimpulses "0" an den Eingang der NODER-Schaltung X0300 erzeugt diese Schaltung auf der Ader 28 ein Ausgangssignal» Die Aussage dieses Signals wird einzig und allein v/on dem Eingangssignal bestimmt, welches der NODER-Schaltung X0300 vom 1-Ausgang der Kippschaltung FF XOOO ueber die Ader 26a zugefuehrt u/ird. Da der NODER-Schaltung X0300 im vorliegenden Beispiel eine "O¹¹ ueber die Ader 26a zugef'uehrt wird, wird durch das gleichzeitige Anlegen dieses Informationssignals sowie der Taktimpulse 0 1 27 und des Steuersignals T2 eine ¹M" als Ausgangssignal auf der Ader 28 erzeugt; vergl. Funktionstabelle fuer die NQDER-Schaltfunktiono li/ie zu ersehen ist, ist das an die Ader 28 angekoppelte Ausgangssignal gleich dem' am Einstell-, ausgang der Kippschaltung FF XOOO auftretenden Signal ("0")i der Endeffekt bestand also darin, die Stufe FF X100 des X1-Registers 24 in den gleichen Zustand tuie die entsprechende Stufe des XO-Registers 20 zu schalten und

909826/1040

damit die fuer das Addieren erforderliche Voraussetzungzu erfuellen. Ein Sperrsignal ("1")» welches der mit •104 bezeichneten NODER-Schaltung X0200 ueber die Steuerleitung 12b zugeleitet wird, verhindert die weitere Uebertragung eines ueber die Ader 26b uebertragenen Einstellsignals der Kippschaltung ΓΓ XOOO, so dass dieses Signal nicht am Eingang zur Kippschaltung FF X100 erscheinen kann* Das Sperrsignal bewirkt also, dass im vorliegenden Falle stets nur eine "0" ueber die Ader 30 uebertragen wird« Da zur Einstellung der Kippschaltung bekanntlich eine ^M1^H erforderlich ist, hat die Ankopplung der von der gesperrten NODER-Schaltung X0200 uebertragenen "0" keine Wirkung auf die folgende Stufe,

Bei der Subtraktion werden die ueber die Steuerleitungen 12a und 12b uebertragenen Steuerimpulse T2 genau umgekehrt angekoppelt« In diesem Falle wird also die NODER-Schaltung X0200 geoeffnet, waehrend die NODER-Schaltung X0300 gesperrt wird, so dass auf der Ader 30 das Komplement des gegentuaertigen logischen Signaleustandes der Kippschaltung FF XOOO als ein Eingangssignal zur Kippschaltung X100 erscheint. Auch in diesem Falle sei wiederum angenommen, dass sich in der Kippschaltung FF XOOO eine "1" befindet, so dass am G-Ausgang dieser Kippschaltung eine "1" auftritt, die ueber die Ader 26b als ein Eingangssignal zur NODER-Schaltung XQ200 uebertragen tuird. UJie aus der Funktionstabelle nach Fig« 5 ersichtlich ist, bewirkt diese als Eingangssignal an die NODER-Schaltung X0200 angekoppelte "1" in Verbindung mit dem Ausblendimpuls T2 und dem Taktimpuls 0 1 27, dass auf der Ader 30 eine "Q" als Ausgangssignal erscheint. Diese "0^H veraendert den Zustand der Kippschaltung FF X100 nicht, so dass die als Ergebnis der urspruenglichen Raeuntung des XI-Registers 24 durch den Steuerimpuls T1 eingespeicherte ^N0^M erhalten bleibt« An der Stelle, an der sich in der Kippschaltung FF XQQQ eine "1" befand, tuird also in die entsprechende Stufe FF X10Q des X1-Registers 34 der Komplementiert, naawlich eine ^H0", eingespeichert. Der geber die Steuerleitung 12a uebertragene Sperrimpuls "1" bewirkt, dass die NODER-Scheltung X0300 auf der Ader 28 eine "D" erzeugt, und zwar unabhaengig von dem Signal,

909826/10A0

welches der NODER-Schaltung XO300 von der Kippschaltung FF XOOO ueber die¹ Ader 26a zugefuehrt wird. Da zur Einstellung einer Kippschaltung eine "1" erforderlich ist, und da am Eingang zur Kippschaltung X100 nur Nullen anliegen, bleibt der Zustand dieser Kippschaltung somit unv/eraendert₀ Diese Operation stimmt also mit der vom erfindungsgemaessen Rechenwerk nach dem Ein-Komplement-System durchgefuehrten Rechenoperation ueberein. Die Signale der uebrigen Stufen des XO-Registers 20 werden durch die Ausu/ahllogik 25 in der gleichen Weise in das X1-Register 24 ueberfuehrt« Sobald die Auswahl bezuegl. Addition oder Subtraktion getroffen ist, laufen die uebrigen Rechenoperationen fuer Addition und Subtraktion in der gleichen Weise ab«

Der Steuerimpuls T3 ist eine "1" und wird ueber die Ader 13 dem Raeumeingang (θ) saemtiicher Kippschaltungen des EM-Registers 36 zugefuehrt, wodurch dieses Register in den Zustand "0" rueckgestellt wird. Der Steuerimpuls T4 ist eine "1" und wird ueber -die Ader 14 dem Raeumeingang ("0'5 saemtiicher Kippschaltungen des Al-Registers 34 zugefuehrt, wodurch auch dieses Register in den Zustand "0" rueckgestellt wird» Die Raeumung der beiden Begister A1 34 und B1 36 ist eine Vorbedingung fuer die Ausfuehrung der negierten Halbsubtraktion 32.

Die zur Durchfuehrung der negierten Halbsubtraktion 32-vorgesehene Logik arbeitet als Paralleleinrichtung, wobei die einzelnen Binaerstellen der sich aus dem Inhalt der Register X1 24 und AO 22 zusammensetzenden Information parallel behandelt werden. Zum Vsrstaendnis der Arbeitsweise dieser logischen Schaltungsanordnung wird auf die folgenden logischen-Gleichungen verwiesen:

Negierte Bitdifferenz = X1 AO + X1 AO (1)

* X1 AO + XT ÄÜ (2) Uebertragsbit » TfÖ" 1(T

Der in den obenstehenden Gleichungen angewandte Querstrich ( ) bezeichnet die Signale des O-Ausgangs der

dargestellten Kippschaltung. Auch hier bezeichnet der als Verbindung zwischen den Symbolen dienende Zwischen—

909826/1040

raum ( ) wieder die logische UND-Funktion, waehtend das als Verbindung zwischen einzelnen Ausdruecken dienende Pluszeichen die logische ODER-Funktion darstellt. Diese symbolische Darstellung u/ird in der gesamten restlichen Beschreibung angewendet,, Infolge der fuer die NODER-Logik charakteristischen *Arbeitsiueise wird die Gleichung (2), welche die Bitdifferenz-Logik darstellt, zur Beschreibung der negierten Halbsubtraktion 32 bevorzugt« Diese Form der logischen Gleichung kann durch Anwendung bekannter Techniken der Darstellung symbolischer Logik abgeleitet werden« Um die Anwendung dieser logischen Gleichungen auf die hier beschriebene Schaltungsanordnung zu erleichtern, ist folgende Funktionstabelle vorgesehen:

AQ	X1	Negierte Bitdifferenz	Uebertragebit
0	0	1	1
0	1	0	0
1	0	0	0
1	1	1	Q

Die zur ErfuBllung saemtlicher Ausdruecke dieser logischen Schaltung erforderlichen Signale kommen sowohl von den 0- als auch von den 1-Ausgaengen der Kippschaltungen des X1-Registers 24 und des AO-Registers 22. Das Signal des G-Ausganges der Kippschaltung FF X100 wird ueber die Informationsleitung 41a als Eingangssignal an die mit 110 bezeichnete NQDER-Schaltung D250Q angekoppelt; ausserdem wird an dieselbe NODER-Schaltung D250Q das Signal des Q-Ausganges der mit 1DB bezeichneten Kippschaltung FF AOOO ueber die Informationsleitung 43a angeschaltet« Damit wird die logische Signalkombination (X100 AOOO) bereitgestellt, die fuer einen Teil der negierten Bitdifferenz-Gleichung (2) und fuer die Erzeugung des Uebertragsbits erforderlich ist. Das Uebertragsbit-Signal erscheint am Ausgang der NODER-Schaltung D2500 und wird ueber die Ader 40 als Eingangssignal an den Einstelleingang (1) der mit 126 bezeichneten Kippschaltung FF B1QD angelegt» Gleichzeitig werden das Signal des 1-Auegangs der Kippschaltung FF X100 ueber die Ader 41b und das Signal des 1-Ausgangs der Kippschaltung FF AOOO ueber die Ader 43b als Eingangssignal an die mit 112 bezeichnete.! NODER-Schaltung

909826/1040

D3500 angekoppelt« Wie zu ersehen ist, u/erden durch diese logische Kombination die uebrigen in der negierten Differenzbit-Gleichung (2). erforderlichen Ausdruecke bereitgestellt« Der Ablauf der negierten Halbsubtraktion 32 wird durch die Anschaltung des Taktimpulses # 3 45 des Haupttaktgebers mit dem gleichzeitigen Auftreten des Ausblendimpulses T5 synchronisiert. Durch die 'richtige Ankopplung dieser Ausblendsignale ("0") werden die Resultate in das A1~Register 34 und in das B1-Register 36 ueberfuehrt. Das Ergebnis dieser logischen Signalkombinationen ist die negierte Bitdifferenz, die dem Einstelleingang (1) der mit 114 bezeichneten Kippschaltung FF A100 ueber die Ader 38 zugeleitet wird«

Zur Eriaeuterung der Arbeitsweise der fuer die negierte Halbsubtraktion 32 vorgesehenen Schaltungsanordnung sei angenommen/ dass in der Kippschaltung FF X100 eine "1" und in der Kippschaltung FF AOOO eine "1" gespeichert ist; die NODER-Schaltung D2500 erhaeit also worn O-Ausgang der Kippschaltung X1G0 sowie vom O-Ausgang der Kippschaltung AOOO jeweils eine "1" ueber die Ader 41a bzw. 43a. liiie die vorstehende Funktionstabelle zeigt, ergibt diese Signalkombination eine ¹¹O" auf der Ausgangsader 40, wodurch weder die Kippschaltung B100 in den Uebertragszustand eingestellt noch die Kippschaltung A100 in den eine Bitdifferenz anzeigenden Zustand eingestellt wird» Das am 1-Ausgang der Kippschaltung XIOO auftretende Signal sowie das am 1-Ausgang der Kippschaltung AOOO erscheinende Signal werden ueber die Ader 41b bzw.. 43b als Eingangssignale an die NODER-Schaltung D3500 angekoppelt. Da im vorliegenden Falle beide Signale Nullen sind) ist somit die Bedingung fuer die E_pzeugung einer ¹M" am Ausgang der NODER-Schaltung D3500 erfuellt.. Ueber die Ader 38 wird also eine "1" an den Einstelleingang der Kippschaltung A100 angelegt, wodurch die Bedingung fuer die negierte Bitdifferenz erfuellt ist. Dieses Beispiel entspricht also dem Fall, wo ein negiertes Bitdifferenz-Signal, jedoch kein Uebertrageeit-Signal erzeugt wird.

Enthalten die Kippschaltungen X100 und AOOO Nullen, 'so. treten bei der Erzeugung eines negierten Bitdifferenz-Signals¹ die gleichen Operationen auf j in diesen Falls

909826/1040

uiird jedoch ausaerdem noch ein Uebertragsbit-Signal erzeugt. An den Q-Ausgaengen der Kippschaltungen XtOO uhd .AOQO traten Nullen auf, die ueber die Adern 41a bz.w, 43a als Eingangssignale an die NODER-Schaltung D3500 angelegt werdän. Durch das gleichzeitige Auftreten dieser beiden "Q"-Signale wird von der NODER-Schaltung D2500 eine ^H1^H erzeugt, die ueber die Ader 40 als ein Eingangssignal fuer den Einstelleingang der Kippschaltung B100 und ueber die Ader 38 als Eingangssignal fuer den Einstelleingang der Kippschaltung A100 uebertragen iuird. Diese Operation entspricht dem Fall, bei dem ein negiertes Bitdifferenz-Signal und ausserdem ein Uebertragsbit-Signal erzeugt uiird.

Der von der gestrichelten Linie umgebene Teil der Funktionstabelle entspricht dem Fall, bsi dem das negierte Bitdifferenz-Signal und das Uebertragsbit-Signal beide "Q" sind. Dieser Fall faelfc unter die anfaengliche Raeumung des Al-Registers 34 und des B1-Registers 36, die vor der Durchfuehrung der negierten Halbsubtraktion 32 erfolgt. Der Grund fuer die hier erfolgte Anwendung der die negierte Halbsubtraktion 32 darstellenden Verknuepfungslogik ergibt sich aus der fuer die NODER-Logik charakteristischen Arbeitsweise. Durch die Anwendung dieser logischen Uerknuepfung luird naemlich eine Negatorstufe zwischen einer sogen, "normalen" Halbsubtraktion und den Eingaengen zu den Registern A1 34 und BI 36 gespart» Diese zusaetzliche Negatorstufe ujuerde erforderlich sein, wenn im vorliegenden Falle ein "normaler" Subtrahierer eingesetzt uiuerde« Die bei der negierten Halbsubtraktion 32 auftretenden logischen Operationen uierden in saemtlichen Stufen dieser Logik gleichzeitig ausgefuehrt, uiobei die Bitdiffererizen in das Al-Register 34 und die Uebertragsbits in das B1-Register 36 parallel ueberfuehrt werden.

Fig. 9 zeigt ein Ausfuehrungsbeiepiel der zur Erzeugung der Cruppenuebertragteignale 42 und der Signale der Gruppenuebertrage-Pruefeinrichtung 44 erforderlichen Schaltungsanordnung. Wie bereits oben auegefuehrt wurde, wird eine aus sechs nebeneinanderliegenden Ziffernstellen beetehende Gruppe bei der Uebertragung von Uebertraga-

909826/1040

Signalen als eine Einheit angesehen. Auf diese UJeise koannen Gruppen, In denen der gewuenschte Uebertrag nicht arfusllt werden kann, umgangen werden. Stattdessen koennen die Uebertragssignale einer Gruppe züge» fuehrt werden, in welcher der Uebertrag gebildet werden kann,

Die Gruppenuebertrags-Pruefeinrichtung 44 hat die Aufgabe, fuer die in Gruppen jeweils zu sechs Bits zusammen*· gefassten Stufen des Al-Registers 34 festzustellen, ob sich in den Stufen einer bestimmten Gruppe eine "1" befindet oder nicht« Die Gruppenuebertrags-Pruefeinrichtung 44 besteht aus sechs parallelen NODER-Schaltungsgruppan. Zum Verstaendnis der Arbeitsweise dieser sechs Schaltungsgruppen braucht lediglich eine Gruppe an Hand eines Beispiels beschrieben zu warden« Die mit 138 bezeichnete NODER-Schaitung D0300 stellt das Hauptelement fuer das Gruppenuabartrags-Ausblendsignal 0 (ED) dar. Die Signale, welche am O-Ausgang (A1) der Kippschaltungen der sechs niedrigstwertigen Stufen des A1-Registers 34 auftreten, werden der NODER-Schaltung D0300 als Eingangssignale ueber die Adern 142, 144, 146, 148, 150 und 152 zugefuehrt. Da die am O-Ausgang der Kippschaltungen auftretenden Signale verwandet werden, stellt die nachstehende logische Gleichung die l/erknuepfungsfunktion der NODER-Schaliung D0300 dars

EO m aTos" ATM äTq"3 aTdT αΤοτϊϊΜ

Diase As*t der Aussage zeigt, in welcher Waise sechs nebeneinander liegende Stufen kombiniert uierden» um ein Ausgangssignal zu erzeugen^ welches die Anwesenheit b2Sü₀ das Niehtvorhandansein einer^H1° in einer dieser Stufen anzeigt und damit andeutet, ob ein an diese sechsstufige Gruppe weitergegebener Uebertrag in dieser Gruppe erfuellt werden kann oder nicht· Ais Ergebnis der logischen Kombination v/on Eingangssignalen erzeugt die NQDER-Schaltung D0300 ein mit £0 bezeichnetes Signal, das nur dapn einer "1" "entspricht, wenn saemtliche Eingangssignale zur NODER-Schaltung Nullen sind; vgl. Fig_e Das EO-Signai wird ueber die Ader 1S4 als Eingangssignal ' an die mit 140 bezeichnete NODER-Schaitung D1300 angelegt.

909826/1040

Di^'einzige logische Funktion der NODER-Schaltung B1300 besteht in der Negation des ihr zugefuehrten Eingangssignals; auf der Ader 22Q erscheint daher als Ausgangssignal das Signal TO, Sind in saemtlichen sechs Stufen Nullen als Informationssignale gespeichert, so erzeugt die NODER-Schaltung D13Q0 eine '¹O", die als Ausblendsignal benutzt wird, um die auf Bildung eines Uebertrages ueberpruefte Gruppe zu umgehen. Die Arbeitsweise der die Signale ΪΤ. · ·Γ5 erzeugenden Schaltungsanordnung entspricht im wesentlichen der Arbeitsweise der das Signal ΓΟ erzeugenden Schaltung,» so dass sich eine detaillierte Beschreibung eruebrigen duerfte. Die logischen Gleichungen,' durch welche sich die Arbeitsweise dieser Schaltungen ausdtuecken laesst, sind in ihrem Aufbau der fuer das Signal EO aufgestellten Gleichung aehnlich und lassen sich ohne weiteres von den entsprechenden 6-Bit-Gruppen des Al-Registers 34 ableiten.

Die fuer die Gruppenuebertragssignale 42 vorgesehene Schaltungsanordnung hat die Aufgabe, ein Uebertragssignal von einer Gruppe, in welcher der gewue'nschte Uebertrag nicht erfuellt werden kann, an die naechste Gruppe weiterzuleiten, in der die Rtoeglichkeit zur Erfuellung eines solchen weitergegebenen Uebertrages besteht. Durch das gemeinsame Auftreten der Gruppenuebertragssignale 42 und der Gruppenuebertrags-Ausblendsignale 44 wird bestimmt, in welche Gruppe ein weitergegebener Uebertrag faellt. Der Enduebertrag wird durch die Auswahl der gewuenschten Operandenlaenge bestimmt, wodurch die fuer die betreffende Op.erandenlaenge vorgesehene Auswahleinrichtung ausgewaehlt wird. Auch hier braucht wiederum nur ein fuer sechs Bits vorgesehenes Netzwerk zum Verstaendnis der Arbeitsweise saemtlicher fuer die Gruppenuebertragssignale vorgesehener Netzwerke beschrieben zu werden*. Bei der Bestimmung, ob ein Uebertragssignal von einer Gruppe an line andere Gruppe weitergegeben werden muss^ rnuessen sowohl die in einer Stufe des A1-Registers 34 enthaltene Bitdifferonz als auch das entsprechende Ueber- tragsbit, das sich in der entsprechenden Stufe des BiRegisters 36 befindet, geprueft werden. Sobald innerhalb einer Gruppe festgestellt wird, dass eine Uebertragsbe-

909826/1040

dingung vorliegt, rnuessen saemtliche ho'eherwertigen Stellen dieser Gruppe ueberprueft werden, um festzustellen, ob ein Gruppenuebertragssignal erzeugt wird oder nicht, d. h., ob der Uebertrag innerhalb der betreffenden Gruppe erfuellt u/erden kann«, Wird ζ „ Β« won der Stufe 00, in der die Kippschaltung B100 eine "1" speichert, ein' Uebertrag weitergegeben, und befinden sich in den naechsten fuenf hoeheriuertigen Stufen des Al-Registers 34 keine "1"-Bits, so ist damit die Bedingung fuer die Weiterleitung eines Gruppenuebertragssignals erfuellt* Somit ist ersichtlich, dass irgendeine von sechs moeglichen Bitkombinationen der Stufen des BVRegisters 36 und des Al-Registers 34 zur Erzeugung einus Gruppenuebertragssignals fuehrt. Den mit 156, 158, 160, 162, 164 und bezeichneten' NODER-Schaltungen B0305, B0304, B0303, B0302, B0301 bzw. B0300 u/erden ueber die Steuerleitungen 168, 170, 172, 174, 176 und 178 Eingangssignale von den Einstellausgaengen der mit 168, 170, 172, 174, 176 bzw, bezeichneten Kippschaltungen B105, 8104, B103, B102, B101 bzw.8100 des BI-Registere 36 zugefuehrt. Der Steuerimpuls T6 tuird ueber die Ader 16 uebertragen und als Ausblendsignal saemtlichen zu dieser Stufe gehoerenden NODER-Schaltungen der Gruppenuebertragelogik 42 zugeleitet. Dieser Steuerimpuls wird zur Synchronisierung der Uebertragung der Gruppenuebertragssignale verwendet. Neben den Signalen des Bi-Registers 36 werden den NODER-Schaltungen der GruppenuöbertragÄiogik 42 noch Signale vom O-Au$gang der entsprechenden Kippschaltungen des Ai-Registers 34 in verschiedenen Kombinationen zugefuehrt. Wie ersichtlich ist» wird durch ein Uebertragssigpal, weiches von der eine ¹¹I" speichernden Kippschaltung BIOS an die NODER-Schaltang DQ30S weitergegeben wird, allein bewirkt, dass die Bedingung fuer einen Gruppenutbertrag erfuellt ist. Das Aiisgangssignai der NOOER-Schaltung 803-05 wird ueber die Ader 180 als Eingangssignal an die mit 194 bezeichnete NODER-Schaltung B1300 angelegt. Da die 1-Ausgaenge dBr Kippschaltungen des B1-Registers 36 benutzt werden, wird beim Auftreten eines .Uebertragssignals eine» ¹¹O" als Eingangssignal an die ' NODER-Schaltung B0305 angeschaltet, wodurch dieses Signal invertiert wird* Die sich ergebende Ί" gelangt \

909826/10^0

als Eingangssignal zur NODER-Schaltung B130Q. Oa eine am Eingang einer NQDER-Schaltung anliegende ^H1" zu eimer ■ "0" uiird, tritt somit am Ausgang der NODER-Schaltung B1300 eine "O" als Ausblendsignal auf der Ader 196 auf» Das am O-Ausgang (*ÄT) der Kippschaltung A1Q5 auftretende Signal wird der NODER-Schaltung B0304 zusammen mit dem am 1-Ausgang (B1) der Kippschaltung B104 auftretenden Signal zugeleitet. Durch das gleichzeitige Auftreten einer in der Kippschaltung B1Q4 gespeicherten "1" (Uebertrag) und einer in der Kippschaltung A105 enthaltenen "0^H, wodurch keine Ifloeglichkeit zur Erfuellung des Uebertrages gegeben ist, wird somit die'Erzeugung eines Gruppenuebertragesignale bewirkt. Die beiden ^MQ"-Signale ergeben eine ^N1^M, die ueber die Ader 182 als Eingangssignal an die NODER-Schaltung B1300 angelegt luird« Das Auftreten einer "1" als Eingangssignal an der NODER-Schaltung 81300 fuehrt auch diesmal mieder zur Erzeugung einer "Q" als Ausgangssignal auf der Ader 196, und zuiar unabhaengig von der Aussage der anderen Eingangssignale· Dies ergibt sich aus der Tatsache, dass der weitergeleitete Uebertrag in der naechsten Stufe (A105) des Al-Registers 34 nicht erfuellt werden kann, sondern stattdessen zur Erfuellung an die naechste Gruppe weitergegeben werden muss. Neben dem am 1-Ausgang der Kippschaltung 8103 auftretenden Signal erhaelt die NODER-Schaltung B0303 aussardera noch Signale von den O-Ausgaengen der Kippschaltungen A104 und A1Q5. Ulenn also die Kippschaltung B103 eins "1" speichert,und damit einen Uebertreg andeutet, und gleichzeitig in den Kippschaltungen A105 und A104 Nullen enthalten sind, so sind damit die Voraussetzungen fuer die Erzeugung eines Gruppenuebertragssignals gegeben. Dies ergibt sich aus der Tatsache, dass die naechsthoeheran Stufen des Al-Registers 34 den innerhalb der Gruppe weitergegebenen Uebertrag nicht erfuellen koennen. In sehnlicher (Heise erhaelt die NODER-Schaltung 80302 Signale von den 0-Ausgaengen der Kippschaltungen A1Q5, A104 und A183. Die NODER-Schaltung BQ301 erhaelt Signale von den O-Ausgaengen der Kippschaltungen A105, A104, A103 und A102, und der NODER-Schaltung B030Q werden schliessljbh die Signale der O-Ausgaenge der Kippschaltungen. A105, A104, A103,A102 und A101 lugeleitet. Dleee Ein-

009826/1040

gangssignale werden zusaetzlich zu den Signalen der entsprechenden Stufen« des B1-Registers 36 angekoppelt. Voraussetzung fuer die Uebertragung eines Gruppenuebertragssignals von einer dieser Stufen ist, dass sich in der entsprechenden Stufe des B1-Registers 36 eine "1" befindet und in saemtlichen hoeheruiertigsn Stufen des A1-Rbt gisters 34 Nullen gespeichert sind« Das Ergebnis der den NODER-Schaltungen B0305, B0304, B0303, B0302, B0301 und BO300 zugefuehrtsn Eingangssignalkombinationen iuird der NODER-Schaltung B1300 ueber die Adern 180, 182, 184, 186, 188 bzu/. 190 zugeleitet. Die nachstehende Gleichung fuer diese NODER-Schaltung gibt die Verknuepfungsbedingunyen an, die zur Uebertragung des Gruppenuebertragssignals (GO) erfuellt werden mueseen:

GO * B105 + 8104 "aT05 + B103 AT54" aTÖT + B102 "ÄTÖI TTüZ JTQ5 + B101 JT02 ÄTÖlf ATO4 aT05" + B100 aTÖT ÄTÖT ÄT03 ÄT04 ΑΤΟ"¹

Zu beachten ist, dass der Steuerimpuls T6 jeder Stufe der Gruppenuebeftragslagik 42 als Synchronisierungsimpuls zugeleitet u/ird, jedoch in der Obenstehenden logischen Gleichung nicht mitenthalten ist, da es sich bei diesem Impuls um einen konstanten Ausblendimpuls handelt, der in allen Ausdruecken der Gleichung wiederkehren muss. Die uebrigen fuenf Gruppen der Gruppenuebertragslogik 42 verarbeiten die entsprechenden Eingangssignalkombinationen des 81-Registers 36 und des A1-Registers 34 in der gleichen U/eise, Zur "Erlaeuterung der Arbeitemeise dieser uebrigen fuenf Gruppen lassen sich die entsprechenden Gleichungen aehnlich der obenangefuehrten leicht aufstellen. ·

Die Gruppenuebertragssignale 42 sowie die Ausblendsignale 44 werden gemeinsam den fuer 12-,.; 18- und 36-Bit-Operanden vorgesehenen Ausiuahleinrichtungen R50, Q52 und P54 zugeleitet, um die fuer die Enduebertraege erforderliche Steuereinrichtung auszuuiaehlen« Fig« 10a«.. 10d zeigt die Arbeitsweise dieser logischen Schaltungsanordnung«

Die Arbeitsweise der Ausu/ahleinrichtung R50 urird im einzelnen beschrieben, waehrend von den Austuahleinrich« tungen Q52 und P54 charakteristische Stufen beschrieben werden· Soll die 12-Bit-Operandenlaenge ausgetuaehlt «erden, so ivird der Steuerimpuls T7s ueber die Ader I7a

909826/1040

uebertragen. Durch diesen an alle sechs Stufen der Ausmahleinrichtung R gleichzeitig uebertragenen Steuerimpuls uiird die Auswahl der drei Enduebertragstuege ermoeglicht. Die Gruppenuebertragssignale 42 GO...G5 tuerden den mit 208, 210, 212, 214, 216 und 218 bezeichneten NDDER-Schaltungen B2300, B23Q6, B2312, B2318, B2324 bzui. B2330 ueber die Adern 196, 198, 200, 202, 204 und 206 als Eingangssignale zugefuehrt (Fig. 10c). Die von der Gruppenuebertragslogik 42 erzeugte "0", die dann erzeugt wird, u/enn die Bedingung fuer ein GruppenuBbertragssignal erfuellt ist, entspricht im uiesentlicnen einem Ausblendsignal« In den zuletztgenannten NODER-Schaltungen wird dieses Aus« blendsignal invertiert und als Sperrsignal an untergeordnete logische Elemente dieser NQDER-Schaltungen uebertragen. Die Ausgangssignale der Gruppenuebertrags-Pruefeinrichtung 44 werden wie folgt uebertragen (Fig. 10b und 10c): EU ueber die Ader 220 an die mit 234 bezeichnete NQDER-Schaltung B4306, IT ueber die Ader 222 an die mit 232 bezeichnete NODER-Schaltung 4300, Γ2 ueber die Ader 224 an die mit 238 bezeichnete NODER-Schaltung B4318, TS ueber die Ader 226 an die mit 236 bezeichnete NODER-Schaltung B4312, Γ4 ueber" die Ader 228 an die mit 240 bezeichnete NODER-Schaltung 84330 und Elf ueber die Ader 230 an die mit 242 bezeichnete NODER-Schaltung B23Q1. Neben den Signalen der Gruppenuebertrags-Pruefeinrichtung 44, die an die zuletztgenannten NÖDER-Schaltungen angeschaltet werden, werden ausserdem auch die Gruppenuebertragssignale 42 selektiv angelegt, Das GO-Signal uiird also der NODER-Schaltung B4300 als Eingangssignal usber die Ader 196 zugefuehrt; das G1-5ignal gelangt ueber die Ader 198 an den Eingang zur NODER-Schaltung B4306, das G2-Signal ueber die Ader 200 an die NODER-Schaltung B4312, da© G3-»Signal ueber die Ader 202 an die NODER-Schaltung B4318, das G4-Signal ueber die Ader 204 an die NQDER-Sqhaltung B2301 und das G5-Signai ueber die Ader 206 an die NODER-Schaltung B4330_e Zusammen mit den soeben eriuaehnten Gruppenuebertragssignalen uierden ausserdtm auch die Ausblendsignale 44 an diese Schaltungen angelegt, Dies geschieht wie folgt* Das Fff-Signal wird ueber die Ader 220 an den Eingang zur NODER-Schaltung B4306 angelegt, das FT-Signal gelangt

909826/1OAO

ueber die Ader 222 an die NQDER-Schaltung B4300, das E2~- Signal ueber die Ader 224 an die NGDER-Schaltung B4318, das Elf-Signal ueber die Ader 226 an die NODER-Schaltung B4312, das E~4-Signal ueber die Ader 228 an die NODER-Schaltung B4330 und das E*5~-Signal ueber die Ader 230 an die NODER-Schaltung B2301. Das Signal, welches die NODER-Schaltung 84300 unter dem Einfluss der an ihrem Eingang anliegenden Signalkombination (E1 GO) erzeugt, wird der mit 244 bezeichneten NODER-Schaltung B5300 ueber die Ader 246 zugeleitet. Dieses Signal sowie das ueber die Ader 248 übertragene .(ff-Signal u/erden in der NODER-Schaltung 65300 miteinander verknuepft, so dass auf der Ader 280 das Signal RO der Ausujahleinrichtung R entsteht. Durch dieses. Signal u/ird die Uebertragung des Enduebertrags ermoeglicht. Das Signal, welches die NODER-Schaltung B4306 unter dem Einfluss der an ihrem Eingang anliegenden Signalkombination (G1 ECF) erzeugt, wird der mit 250 bezeichneten NODER-Schaltung B5306 ueber die Ader 252 zugeleitet. Dieses Signal äou/ie das ueber die Ader 254 uehertragene Tfo-Signal werden in der NODER-Schaltung B5306 logisch miteinander verknuepft, um auf der Ader'^!l , 282 das Signal R1 bereitzustellen« Das Signal, welches die NQDER-Schaltung B4312 unter dem Einfluss der an xh- ^; rem Eingang anliegenden Signalkombination (G2 T$J erzeugt,», wird der mit 256 bezeichneten NODER-Sehaltung 85312 ^: ueber die Ader 258 als Eingangssignal zugsfuehrt» Dieses Eingangssignal sowie das uBber die Ader 260 ueberfcragene fJ-Signal uierden in der NODER-Sehaltung B5312 logisch miteinander verkrtuepf t_f um auf der Ader 284 das Signal f?2 bereitzustellen. Durch dieses R2-Signal der Auswahleinriehtung fl iuird der zweite der drei fuer die I2*-Bit-Oparanden-Auswahl vorgesehenen Wege zum Uebertragen der Enduefrertraege gebildet. Das Signal, welches die NOOEfl-Schaltung S431S unter dem Einfluss der mn ihrem eingang anliegenden Signalkombination (G3 IeT) erzeugt, wird der mit 262 bezeichneten NODER-Schaltung B5318 ueber die Ader 264 als Eingangssignal zugefuehrt, Dieses Signal wird in der NODER-Schaltung BS9A«it de« G2"-Signal werknuepft, wodurch auf d*er Ader 286 das R3-5ignal erscheint. Das Signal, u/e£he6 die NODER-Schaltung B2301 unter de« Einfluss der an ihre« Eingang anliegenden Sigrielkmtilna-

909826/1040 ■ - -.

tion (G4 ΊΓ5~) erzeugt, wird der mit 268 bezeichneten NQDER-Schaltung B5324 uebar die Ader 272 als Eingangssignal zugeleitet. Zu beachten ist, dass das logische Ergebnis der von der NODER-Schaltung B2301 durchgefuehrten Operation auch der Stufe 0 der Austuahleinrichtung P zugefuehrt wird. Durch die Werknuepfung dieses Eingangssignals mit dem GlT-Signal in der NODER-Schaltung B5324 wird an die Ader 288 das R4-Signal angelegt, wodurch der dritte fuer die 12-Bit-Operandenausuiahl vorgesehene tu eg zum Ue&ertragen der Enduebertraege gebildet wird. Das Signal, welches die NODER-Schaltung B4330 unter dem Einfluss der an ihrem Eingang anliegenden Signalkombination (G5 E4") erzeugt, wird schliesslich der mit 274 bezeichneten NODER-Schaltung B5330 als Eingangssignal zugefuehrt. Dieses Signal wird mit dem "ÖT-Signal in der NODER-Schaltung B5330 logisch verknuepft, um an die Ader 290 das R5-Signal anzukoppeln. Aus der vorstehenden Beschreibung ist ersichtlich, in welcher Weise die Enduebertragsuiege fuer die 12-Bit-Operandenlaenge ausgeiuaehlt werden. Ausserdem ergibt sich aus dieser Beschrei bung die Gruppenanordnung, die im Falle der Erzeugung von Gruppenuebertragssignalen vorliegen muss· In der untenstehenden Tabelle sind die Gleichungen fuer die hoeheren logischen Stufen aufgefuehrt, aus denen die Arbeitsweise der Ausuiahleinrichtung fuer die 12-Bit-Operandenauswahl ersichtlich ist.

RO » G1 H	E1	(Enduebertragj
R1 » GO H	El
R2 «·G3 H	El	(Enduebertrag)
R3 » G2 H	E2
R4 - G5 H	f5	(Enduebertrag)
R5 = G4 H	E4
l· GO
h G1
h G2
l· G3
ι- G4
I^ G5

Aus der obenstehenden Tabelle ist ersichtlich, in welcher Weise die drei einzelnen Operanden behandelt werden, um die notwendigen Endueberträge bereitzustellen. Wie die Tabelle zeigt, ist in den logischen Gleichungen kein den Steuerimpuls T7o entsprechender Auedruck enthalten. Dieser ale Synchronisierungsimpuls wirkende Inpule wird bei der Auswahl der 12-Bit-Operanden ale Aus- blendinpuls, benoetigt, mvt dass er säen t Lic hen Stufen der

·■■■-■·>, Tvtaiörfren ρ it.; '-■■·■ - ·-..-■ ■'* -■ - · ■ ■

909826/1040 ^;

Ausu/ahleinrichtung R als konstanter Eingangsimpuls zugeleitet wird, Wird mit anderen Operandenlaengen gearbeitet, so wird der Steuerimpuls T7a als Sperrimpuls eingesetzt, so dass auf den Adern 280, 282, 284, 286, 2Θ8 und 290 nur "Q"-Signale erscheinen.

Fig, 1Od zeiyt die Signale der Ausu/ahleinrichtung Q fuer einen 18-Bit-Operanden. Da die R-Signale fuer den 12«-Bit-Opaanden bereits fuer alle drei Operanden beschrieben wurden, wuerde die Beschreibung der Ausu/ahleinxichtung Q fuer beide 18-Bit-Operanden nur eine unnoetige UJiederholung darstellen. Es werden daher lediglich die Operationen Fuer einen Operanden beschrieben.

Der Steuerimpuls T7b wird ueber die Ader 17b als Eingangsimpuls an die mit 292, 294 und 296 bezeichneten NODER-Schaltungen B5301, B5307 bzw. B5313 angelegt. Derselbe Steuerimpuls u/ird auch den fuer den zweiten 18-Bit-Operan— den vorgesehenen Schaltungen der Auswahleinrichtung Q zugefuehrt, ist jedoch in der Zeichnung nicht dargestellt, lüie bei der Ausu/ahleinrichtung R so bewirkt dieser Steuerimpuls auch hier die Auswahl der fuer die Rechenoperation gewuenschten Laenge der Operanden. UJird ein Operand mit einer anderen Laenge als 18 Bits gewuenscht, so wird der Impuls T7b als Sperrimpuls an die Ausgangsschaltungen der Auswahleinrichtung Q angekoppelt, wodurch auf den Aderrt 318, 320 und 322 "O^M-Signale auftreten. Die Ein-· gangssignale G1 und E*2~ werden der mit 298 bezeichneten NODER-Schaltung B4301 ueber die Ader 198 bzw. 224 zugeleitet. Als Ergebnis der logischen Verknuepfung dieser Eingangssignale erzeugt die NODER-Schaltung B43Q1 ein Signal auf der Ader 308, weiches an den Eingang zur NODER-Schaltung B53Q1 angelegt u/ird. Die mit 300 bezeichnete NODER-Schaltung B4302 erhaelt die Ein,_fangssignale GO, ET und Z2 ueber die Adern 196, 222 bzw. 224. Als Ergebnis der logischen Werknuepfung dieser Eingangsignale wird v/on der NODER-Schaltung B4302 ein Signal erzeugt, welches ueber die Ader 310 gleichfalls der NODER-Schaltung B5301 zugefuehrt wird. Neben diesen beiden Eingangssignalen erhaelt die NODER-Schaltung B5301 ausserdem noch das GSF-Signal ueber die Ader 266. Als Ergebnis der logischen l/erkriüepfung dieser Eingangssignale tritt

909826/1040

auf- der Ader 318 das Ausgangssignal QO der Auswahleinrichtung Q auf . An die mit 302 bezeichnete NODER-Schaltung B43Q7 uierden die Eingangssignale G2 und EO ueber die Ader 200 bzw.' 220 angekoppelt. Das Ausgangssignal der NODER-Schaltung B4307 üiird dem Eingang zur NODER-Schaltung B5307 ueber die Ader 312 zugefüehrto Die mit 304 bezeichnete NODER-Schaltung B4308 erhaelt ihre Eingangssignal G/l·, £Q und Ϊ2 ueber die Adern 198, 220 bzw. 224. Durch die logische Verknuepfung dieser Signale entsteht am Ausgang, der NQDER-Schaltung B4308 ein Signal auf der Ader 314, uielcttes als Eingangssignal an die NODER-Schaltung B5307 a/igelegt wird. Neben diesen beiden Eingangssignalen erhaelt die NODER-Schaltung B5307 ausserdem noch das GCf-Signal ueber die Ader 254. Durch die von der NODER-Sch'al'tutig' B53O7¹ vorgenommene Verknuepfung dieser Signale ergibt sich das Signal Q1 der Ausiuahleinrichtung Q« Dieses Signal erscheint auf der Ader 320, Die mit 306 bezeichnete NODER-Schaltung B4314 erhaelt ihre Eingangssignale G2, El) und IT ueber die Adern 200, 220 bzuu 222. Als Ergebnis der logischen Kombination dieser Signale wird von der NODER-Schaltung B4314 ein Eingangssignal fuer die NODER-Schaltung B5313 ueber die Ader 316 uebBrtragen. Das'GT-Signal erhaelt die NODER-Schaltung B5313 ueber die Ader 248» Ausserdem erhaelt diese Schaltung noch das Ausgangssignal der NODER-Schaltung B4300 ueber die Ader 246, tuobei zu beachten ist, dass dieses Signal auch der Stufe 0 der Austuahleinrichtung R zugefuehrt wird, da fuer dieses logische Netzwerk eine aehnliche Verknuepfung der Gruppenuebertragssignale 42 und der Gruppenuebertrags-Ausblendsignale 44 erforderlich ist. Ausserdem verringert sich hierdurch der Schaltungsaufwand« Als Ergebnis der von der NODER-Schaltung 85313 vorgenommenen Verknuepfung dieser Eingangssignale tritt auf der Ader 322 das Signal Q2 der Auswahleinrichtung Q auf. Die unten angefuehrten logischen Gleichungen zeigen eindeutig, in welcher Weise die Uebertragung des Enduebertrags bei der Auswahl der 18-Bit-Operandenlaenge erfolgt und wie die Gruppenuebertragseignale sowie die Gruppenuebertrags-Ausblendeignale zusa«aen«irfcen. Auch in diesen Gleichungen ist der Steuerimpuls T7b nicht aufgefuehrt. Die Uebertragung der U-Au9nmhlsignale ergibt sich aus folgenden logischen

909328/1040

« 40 -

1449584

Gleichungen: .

QO = G2 + G1 Γ2 +GO Π Ft (Enduebertrag)

Öl s GO + G2 EO + G1 El EÖ ·

Q2 = G1 + GO FF + G2 E? IT

Q3 = G5 + G4 Tb. + G3 E5 E4 (Enduebertrag)

Q4 « G3 + G5 El + G4 ET O

Q5 = G4 + G3 E4 + G5 t~4 El

Die Auswahlsignale Q3, Q4 und Q5 werden aehnlich wie die in Fig, 1Od gezeigten Signale erzeugt, wobei die entsprechenden Gruppenuebertragssignale 42 sowie die Gruppenuebertrags-Ausblendsignale 44 benutzt werden.

Fig. 10a und 10b zeigt gharakteristische Stufen der Auswahleinrichtung P54. Zur Vermeidung von Wiederholungen sind in der Zeichnung lediglich zwei Stufen dargestellt,' Die uabrigen Stufen ergeben sich aus den am Ende dieser Beschreibung auf gef uehrten logischen Gleichungen, if ort der NODER-Schaltung B2301 wird uebar die Ader 272 ein Signal an die mit 328 bezeichnete NODER-Schaltung B33Q0 uebertragen. Jliie aus dar Zeichnung ersichtlich ist» liegt dieses Signal auch an der Stufe R4 der Auswahleinrichtung R50 an, da hier die gleiche log!scha Kombination der Signale G4 und £!Γ erforderlich ist, Dia mit 324 bezeichne*· te NODER-Sehaltung B2302 erhaelt ihre Eingangssignal*! G3, E~4 und ES ueber die Adern 202, 228 bzitfi 230« Des Ergebnis der logischen Uerknuepfung dieser Eingangesignale wird von der NOOER-Schalturtg B23Ö2 ueber die Acter 32ß an die NODER-Schaltung B33OO uebertragen» Die mit 330 bezeichnetepNODER-Scbaitung B23ET3 erhaelt iNre Eirtgangesignaie G2, ff» E? und TS" ueber die harntn 200» 226, bzw. 230, Das Ergebnis der logisehen Kombination dieser Eingangssignale wird won der NOOER-Schaltung 823Ö3 ueber «ie Ader 332 an die NODER-Schöltung Β330Θ weitergeleitet. Oie mit 334 bezeichnete NÖDER-Scnaltuiig 82304 erhaelt ihre Eingangseignale GI₉-W?, E3, IT und f¥ aeber die Adern 198, 224, 226, 228 bzw« 23Q, pas Ergebnis der logisehen Kombination dieser Eingangesignale wird von der NODER-Schaltung B2304 ueber die Ader 336 als Eingangssignal zur NODEf?~SchaHung 03300 uebertragen. ' Die ntit 338 bezeichnete NODER-Sebaltung B2305 erhaelt

909826/1040

ihre Eingangesignale GO₁ IT, ET, ΤΊ, TA und eTj ueber die Adern 196, 222, 224, 226, 228 bzuj. 230. Das Ergebnis der von der NODtR-Schaltung B23Q5 vorgenommenen Kombination dieser Eingangssignale iuird der NODER-Schaltung B33Ü0 ueber die Ader 340 zugefuehrt. Ausserdem erhaelt die NODER-Schaltung B3300 noch das Cf5-Signal ueber die Ader 270. Durch dieses letzte Eingangssignal luifd die ffloeglichkeit fuer die Uebertragung des Enduebertrags des 36-Bit-Operanden geschaffen. Als Ergebnis der logischen Verknuepfung dieser Eingangssignale u/ird von der NQDER-Schaltung B3300 das Signal PO der Ausiuahleinrichtung P an die Ader 342 angekoppelt. DiB mit 344 bezeichnete NQDER-Schaltung B2307 erhaelt ihre Eingangssignale Γθ und G5 ueber die Adern 220 bzw. 206. Das Ergebnis der logischen Kombination dieser Eingangssignale uiird von der NODLR-Schaltung B2307 ueber die Ader 346 an die mit 34Θ bezeichnete NODER-Schaltung B3306 angelegt. Die mit 350 bezeichnete NODER-Schaltung B2308 erhaelt ihre Eingangssignale ΈΟ, Tb und G4 ueber die Adern 220, 230 bziu. 204. Das Ergebnis der logischen Kombination dieser Eingangssignale wird von der NODER-Schaltung B2308 ueber die Ader 352 an den Eingang zur NODER-Schaltung B3306 angelegt. Die mit 354 bezeichnete NODER-Schaltung B2309 erhaelt ihre Eingangssignale G3, EO, E4, E5 ueber die Adern 202, 220, 228 bzm, 230, Das Ergebnis der logischen Kombination dieser Eingangssignale iuird von der NODER-Schaltung 82309 ueber die Ader 356 an üen Eingang zur NODER-Schaltung B3306 angelegt. Die mit 35Θ bezeichnete NODER-Schaltung B2310 erhaelt ihre Eingangssignale G2, Γθ, Ο", ΈΑ und Γ5 ueber die Adern 200, 220, 226, 228 bzui. 230'. Das Ergebnis der logischen Kombination dieser Eingangssignale luird von der NODER-Schaltung B2310 ueber die Ader 360 als Eingangssignal an die NODER-Schaltung B2306 uebertragen. Die mit 362 bezeichnete NODER-Schalturvg B2311 erhaelt ihre Eingangssignale G1, Γΐί, T2_t Γ3, TT und TE ueber; die Adern 198, 220, 224, 226, 228 bztu. 230. 'Das Ergebnis dir-logischen Kombination dieser Eingangssignale •wird voh der'IJODER-Schaltung B2311 ueber die Ader 264 an die NDDEfi-Sghaltung B3306 angelegt. Neben diesen Signalen erhaelt die NODER-Schaltung B3306 ausserdem noch Has EU-Signal ueber die Ader 254. Das Ergebnis der logi-

909826/1040

sehen Kombination dieser Eingangssignale wird von der NODER-Schaltung B3306 an die Ader 366 angekoppelt und stellt das Auswahlsignal P1 dar, welches der Uebertragspyramide zugefuehrt wird.

Die Signale der Auswahleinrichtung P54 werden durch den Steuerimpuls T7c aehnlich wie die Signale der Ausuiahleinrichtungen R50 und Q52 ausgeblendet. Dieser Steuerimpuls wird ueber die Ader 17c an saemtliche Ausgangsstufen der Ausuiahleinrichtung P54 als Synchronisierungsimpuls angekoppelt· Auch hier uebernimmt dieser Steuerimpuls wieder die Ausblende oder Sperrfunktion, die durch die programmierbare Auswahl der Qperandanlaenge getroffen wird. UJird also anstatt der 36-Bit-0perandenlaenge eine andere Lasnge gewuenscht, so arbeitet der Steuerimpuls T7c als Sperrimpuls und bewirkt damit, dass von der Auswahleinrichtung P54 nur Ausblendimpulse an die Uebertragspyramide 84 uebertragen werden. Dadurch uiird die von der Auswahleinrichtung P vorgenommene Steuerung des Enduebertrags wirksam unterbunden.'

Eine weitere detaillierte Beschreibung der Stufen der Auswahleinrichtung P54 erscheint nicht erforderlich, da saemtliche Operationen dieser Einrichtung aus den untenstehenden logischen Gleichungen entnommen werden koennen. Bei diesen Gleichungen handelt es sich um eine hoeherwertige Gruppe von logischen Kombinationen, aus denen die Arbeitsweise der Auswahleinrichtung P54 vollstaendig entnommen werden kann.

PO = G5 + G4 Γ5 + G3 Π" IT + G2 E3" E4* 1*5 + G1 f2 Π E~4 IT + GO ITX2 ET "E4 εΊΓ (Enduebertrag)

PT » GO + G5 ECf + G4 EUTB" + G3 EO F5 E4" + G2 ΓΟ E^ Γ4 IT + G1 IQ Έ5 ZA E3 ΎΪ

P2 » G1 + GO ET + G5 ΓΟ ΓΓ + G4 IT ΙΟ ΓΤ + G3 E4" FE" EU TT + G2 El E4^ Γ5 tÖf ET

P3 * G2 + G1 IT + ,GO ΓΓ E~2 + G5 TO ΓΤ Γ2 + G4 £5" TO IT IT + G3 El Γ5 EO ET

P4 a G3 + G2 El + G1 E2 H * GQ FT Tl T% + G5 EiO ET E2" Tz + G4 E5 Fö FT E2 fl ^!

P5 μ G4 + G3 Ta + G2 fl £4 + Gi ETtIf?+ GOET es Εδ"ΤΓ UTSTS

909826/1040

Fig. 11 zeigt die Arbeitsweise der Bituebertrags-Pyramide 84 URd der endgueltigen Halbsubtraktion 90. Vor der Uebertragspyramide 84 murder» folgende Operationen durchgefuehrti Erzeugung der BitdifFerenzen, die im Al-Register 34 gespeichert sind; Erzeugung der erforderlichen Uebertragsbits, die iro B1-Register 36 gespeichert sind» ausserdera wurden die Vorkehrungen fuer die ausserhalb der 6-Bit-Gruppen durchzufahrende Weitergabe der Uebertraege in Verbindung reit den dabei erforderlich u/erdenden Enduebertraegen getroffen. Diese zuletztgenannte Aufgabe uiurde durch die von den Ausuiahleinrichtungen getroffene Auswahl erfuellt. Die nachstehende Beschreibung befasst sich nur mit der Weitergabe der Uebertraege innerhalb einer einzigen 6-Bit-Gruppe, da die Arbeitsweise fuer die uebrigen fuenf Gruppen gleich ist. Dem Fachmann duerfte es keine Schwierigkeiten bereiten, die weiter unten fuer diese Gruppe aufgefuehrte logische Gleichung auf die uebrigen hoeherwBrtigen 6-Bit-Gruppen anzuwenden.

Uiie oben bereits ausgefuehrt wurde, werden die Ausgangesignale der Auswahleinrichtungen, deren Operandenlaengen nicht ausgeuiaehlt wurden, in Form won Steuersignalen an die Uebertragspyramide uebertragen, so dass die Signale der Ausuiahleinrichtung, deren Operandenlaenge ausgewaehlt wurde, die Operationen der Uebertragspyramide steuern koennan. Die mit 370, 372, 374, 376, 378 und 380 bezeichnetenftiapEß-Schaltungen S0400* B1400, B1402, B1403, 81404 und B14Q5 erhalten ihre Eingangssignale von den Auswahlstufen BO, QO und PO ueber die Adern 280, 318 bzw« 342« Die Stufen des letzten Halbsubtrahierers 90 haben die Aufgabe, die bei der negierten Halbsubtraktion gebildete Bitdifferenz mit den in der Uebertragspyramide 84 erzeugten Uebertragsbite zu verknuepfen· Die Uebertratjsbit-Signale werden daher zweckmaessig durch ein gemeinsame β Bezugszeichen, und zwar durch den Buchstaben "ö", bezeichnet. Die hinter dem Buchstaben "ttf" stehende Zahl bezeichnet die entsprechend» Stufe des AO-Registere 22, Die NOOER-Schaltung B0400 erzeugt das M-Uebertragsbit-Signal, die mit 382 bezeichnete NODER-Schaltung B0401 dae W1-Uebertragabit-Signal, die mit 384 bezeichnete NODER-Schaltung 80402 das tü2-Uebertragsbit-Signal_f

909826/1040

" ⁴⁴ " 1449S6A

die mit 3B6 bezeichnete NODER-Schaltung B0403 das UJ3-Uebertragsbit-Signal, die mit 388 bezeichnete NODER-Schaltung B0404.das IM-Uebertragsbit-Signal und die mit 400 bezeichnete NODER-Schaltung B0405 dae UJ5-Uebertragsbit-Signalo Das Ergebnis der logischen Kombination dieser Eingangssignale ist das W2~Signal, welches usbar die · Ader 416 der mit 418 bezeichneten NÜDER-Schaltung 00402 zugeleitet wird. Die Eingangssignale 2ur NQDER-Schaiiung B0402, die zur Erzeugung des Ιί/2-Signals fuehren, marden an den Eingang zu der mit 420 bezeichneten NÖDER-Schaitung D1402 angekoppelt und koennen - gemeinsam beirachtetals das UÜF-Signal angesehen u/erden« Neben den Auswahl» Signalen arhaelt die NODER-Schaltung B1403 ausserdem nach das am Q~Ausgang der Kippschaltung A10? auftretende Signal ueber die Ader 146. Das Signal des 0-Ausgangs der Kippschaltung A102 u/ird ausserdem ueber die Ader 146 an die mit 426 und 422 bezeichneten NODER-Schal'tungen B34Ö3 und B2403 uebertragen. Das Signal des 0-Ausgangs der Kippschaltung A101 luirß ueber die Ader 144 an die NGDER-Schaltungen B14G3 und B2403 uebertrageno Die NODER'-Schaltung B2403 srhaeit ausserdem noch das Signal des 1-Ausgangs der Kippschaltung B100 ueber die Ader 178«, Das andere Eingangssignal fuer die WüDER-Schaltung B3403 kommt vom 1-Ausgang der Kippschaltung B101 ueber die Ader 176» Als Ergebnis der won den NGDER-Schaltungen B1403, B2403 und B3403 durchgefuehrten logischen Verknuepfungen erscheinen auf den Adern 432, 434_#. 436 Signale, die der NODER-Schaltung B0403 zugefuehrt lüerden. Die gleichen Signale werden ueber dieselben Adern auch der mit 438 bezeichneten NODER-Schaltung D1403 zugelaitet. Neben diesen Eingangssignalen erhalten die NODER-Schaltungen B0403 und 1403 ausserdem noch Signale vom O-Ausgang der Kippschaltung B102 ueber die Ader 44Q„ Diese Eingangssignal zur NODER-Schaltung D1403 stellen gemeinsam das U/3-Signal dar, uiaehrend als Ergebnis der von der NODER-Schaltung BB403 durchgefuehrten logischen Verknuepfung das Iü3-Signal auf der Ader 442 erzeugt uiird. Dieses Signal wird an die mit 444 bezeichnete NODER-Schaltung D0403 uebertragen. NetJen den Signalen won der Ausu/ahleinrichtung erhaelt die NODERcSchaltung B1404 ausserdem

909826/1040

noch Signale vom O-Ausgang der Kippschaltung A103 ueber die Ader 148, vom O-Ausgang dar Kippschaltung A102 ueber die Ader 146, vom O-Ausgang dar Kippschaltung A101 ueber die Ader 144 und vom O-Ausgang dar Kippschaltung A100 ueber die Ader 142. Die mit 448 bezeichnete NODER-Schaltung B2404 erhaelt tingangssignala vom O-Ausgang dar Kippschaltungen A103, A1Q2 und A1O1 ueber die Adern 148, bzw. 144. Ausserdem erhaelt die NODER-Schaltung B2404 noch ein Signal vom 1-Ausgang dar Kippschaltung B100 ueber die Ader 178. Naben den Signalen, die vom O-Ausgang der Kippschaltungen A103 und A102 ueber die Adern 148 bzw* 146 uebertragen uierden, erhaelt die mit 450 bezeichnete NODER-Schaltung B34Q4 noch ein Signal vom 1-Ausgang der Kippschaltung B1Q1 ueber die Ader 176, Die mit 452 bezeichnete NODER-Schaltung B4404 arhaelt Eingangssignale vom O-Ausgang der Kippschaltung A103 ueber die Ader 148 und vom 1-Ausgang dar Kippschaltung B102 ueber die Ader 174« Das Ergebnis der von den NODER-Schaltungen B1404, B2404, B3404 und B4404 durchgeführten logischen Verknuepfungen. wird der mit 388 bezeichneten NODER-Schaltung B0404 ueber die Adern 456, 458, 460 bzuu 462 zugefuehrt. Die gleichen Signale werden ausserdem ueber dieselben Adern an die mit 464 bezeichnete NODER-Schaltung D1404 angekoppelt. Das Signal vom O-Ausgang der Kippschaltung B103 wird an die NODER-Schaltungen BQ404 und D1404 ueber die Ader 466 uebertragen. Als Ergebnis der logischen Kombination der Eingangssignale uiird von der NODER-Schaltung B0404 das UJ4-Signal erzeugt, welches ueber die Ader 468 an die mit .470 bezeichnete NODER-Schaltung DQ404 angekoppelt u/ird. Neben den zuvor beschriebenen Auauiahlsignalen erhaelt die NODER-Schaltung B1405 ausserdem noch Signale vom O-Ausgang der Kippschaltungen A104, A103, A102, A101 und A100 ueber die Adern 150, 148, 146, 144 bzw. 142. Die mit 474 bezeichnete NQDER-Schaltung B2405 erhaelt .ihre Eingangesignale vom O-Ausgang dar Kippschaltungen A104, A103, A102, A1Q1 ueber dia Adern 150, 148, 146 bzw. 144 und von 1-Auegang der Kippschaltung B100 ueber die Ader 1.78. Die nit 476 bezeichnete NQDER-Schaltung B3405 erhaelt ihre Eingengeaignale vpe) O-Ausgang der Kippschal*· tungen A104, A103, A102 ueber die Adern 150, 148 bzw. 146 und vom 1-Auegang der Kippschaltung B101 ueber die

$09826/10411

Ader 176, Die mit 478 bezeichnete NODER-Schaltung B4405 erhaelt ihre Eingangssignale worn O-Ausgang der Kippschaltungen A104_Pund A103 ueber die Adern 150 bzuu 148 und vom 1-Ausgang der Kippschaltung B1O2 ueber die Ader 174. Die mit 48Ö bezeichnete NöDER-ScHaltung B5405 erhaelt ihre Eingangssignale vom O-Ausgang der Kippschaltung A1Q4 ueber die Adar 150 und vom 1-Ausgang der Kippschaltung B103 uebsr dia Ader 172« Das Ergebnis der won den NODER»Schaltungen B14Q5, B24Ö5, B3405, B4405 und 85405 durchgafuehrtan Uerknuapfung der Eingangssignale iuird ueber die Adsrn 484» 486, 488, 490 und 492 an die mit 400 bezeichnete NOOER-Sehaltung B0405 uebertragen. Die gleichen Signale werden ausserdem ueber dieselben Adern an die mit 496 bezeichnete NODER-Schaltung D1405 uebertragen, die ausserdem noch ein Signal vom O-Ausgang der Kippschaltung B104 ueber die Ader 494 erhaelt. Diese Eingangssignale stellen gemeinsam das Signal ÜJ5~ dar„ Die NODER-Schaltung B0405 erhaelt ausserdem ein Signal vom O-Ausgang der Kippschaltung B104 ueber die Ader 494» Als Ergebnis der logischen Verknuepfung dieser Eingangssignale \uiTd von der NODER-Schaltung B0405 das \U5-Signal erzeugt, welches ueber die Ader 500 an die mit 502 bezeichnete NODER-Schaltung D0405 uebertragen tuird.

In den nachstehenden Gleichungen sind die Eingangssignale fuer diese aus sechs Uebertragebits bestehende Gruppe aufgefuehrt. Diese Eingangssignale sind zur Ueberfcragung der einzelnen Uebertragsbits erforderlich·

¥o * RO QO PO

U/1 * IToÖ" + ΑΪΜ RO QO PO

u/2 « IToT + aTöT B100 + aTqT aTöö* ro qo po U/3 » ΨΓ5Ί + ÄT02 B10.1 + BW ΑΤΟΎ Β100 + ATÖT ÄToT ΤΓΓΟΟ RO QO. PO U/4 8 ITaä" + ITOU? B102 ■ + "aT03 ATÖT B101 + A103 "ÄTÖT ATÖT B100 + aTo3 aTöT ITfof "ÄTöo rc qo po

U/5 * IToI + JTOA B103 + ΑΪ04 ΙΤΪ3 BtO2 + aT04 ÄToT aTÖT B101 .+ ITo4 JTqz JTq2 aTöT B100 + aTo? bTöI IToI aTöT aToo" ro qopo

die usbrigen Üebertragebit-Stufen der Addierpyramide lassen sich aehflicha GXelchungan ahne weiteres aufstellen· Cine weitere detailxi.srte B«s»ch?eibung wird eis un« noetig angeseheng da sie zu* V*r«t«andnif dar Acbeitsiveise dar erfinduneegesaeeitft Einrichtung nicht beitraagt.

.909826/1040

Ea muessen jetzt noch die Ergebnisse der zu Beginn durchgefushrten negierten Halbsubtraktion 32 mit den soeben durch die Uebertragspyramide 84 ermittelten und voilstaendig uebertragenen Uebertragsbits vereinigt werden. Dies geschieht in den entsprechenden Stufen der fuer die letzte Halbsubtraktion 90 vorgesehenen Logik» Die logische Verknuepfung dieser Signale erfolgt, indem von den einzelnen entsprechenden Stufen, in denen sich das erzeugte Uebertragsbit-Signal und das im Al-Register 34 aufbewahrte Informationsöignal befinden, die Exklusiv-ODER-Funktion realisiert luird. An Hand der folgenden Verknuepfungsgleichung laesst sich der Zustand einer beliebigen Stufe ^Mi^M ermitteln;

Di * Ai Uli + Ai Ui

In der nachstehenden Funktionstabelle ist das Bit aufgefuehrt, das eich als Ergebnis der letzten Halbsubtraktion schliesslich im AO-Register 22 befindete

Ai	Ui	Bitdifferenz D
0	0	0
D	1	1
1	0	1
1	1	0

Vor Durchfuehrung der letzten Halbsubtraktion 9Q wird der Steuerimpuls TB ueber die Ader 1B an den 1-Ausgang saemtlicher Kippechaltungsstufen des AO-Registers 22 angeschaltet, wodurch in jede dieser Stufen eine "1" eingespeichert uiird. Diese Voreinstellung ist erforderlich, ura infolge der fuer die NODER-Schaltung charakteristischen Arbeitsweise nicht noch eine zusaetzliche Negatorstufe zwischen der fuer die Halbsubtraktion 90 vorgesehenen Logik und dem AO-Register 22 vorsehen zu muessen,, Durch die Voreinstellung des AO-Registers 22 in den Zustand "1" kann vom Ausgang der fuer die Halbsubtraktion 90 vorgesehenen Logik ein Raeumsignal an die entsprechen de Kippschaltung im AO-Register 22 uebertragen werden· Das Ausgangssignal muss also nicht negiert und dem Einetelleingang zugefuehrt werden. Anders ausgedrueckt: Soll eine Stelle des Resultates eine "1" enthalten, so

909826/ 1040

144956Λ

u/ird von der entsprechenden Stufe der -letzten Halbsub- · traktion 90 eine "0" an den Raeumeingang der entsprechenden Stufe des AO-Registers 22 angekoppelt, so dass sich diese Stufe im Einstellzustand ("1")'befindet. Soll dagegen eine Stelle des in das AG-Register 22 einzuspeichernden Resultates eine "1" enthalten, so u/ird von der entsprechenden Stufe der Halbsubtraktion 90 eine "1" an den Raeumeingang der entsprechenden Stufe des AO-Registers 22 angelegt. Durch das Anlegen eines solchen Signals wird die betreffende Stufe dann in den Zustand "0" rueckgestellt.

Neben dem UIO-Eingangssignai erhaelt die NODER-Schaltung DQ400 ausserdem noch sin Signal vom 1«Ausgang der Kippschaltung A100 ueber die Ader 504<> Das Ergebnis der logischen Verknuepfung dieser beiden Signale uiird ueber die Ader 506 an einen der Eingaenge zu der mit 508 bezeichneten NODER-Schaltung A0200 angelegt,und entspricht der einen Haelfte der fuer die oben aufgefuehrte Funktion der Halbsubtraktion erforderlichen Eingangsaussage. Neben der das UJO-Signal darstellenden Signalkombination erhaelt die NODER-Schaltung D1400 ausserdem noch ein Signal vom 0-Ausgang der Kippschaltung A100 ueber die Ader 142. UJie zuvor beschrieben wurde, wird das Ausgangssignal der NODER-Schaltung D1400 als Uebertragssignal an die naechste Stufe und ausserdem ueber die Ader 375 an die NODER-Schaltung A02Q0 uebertragen, wodurch die ziueite Haelfte der fuer die Halbsubtraktionsfunktion erforderlichen Eingangsaussage bereitgestellt u/ird. Das Ergebnis dieser logischen Kombination tuird dann ueber die Ader 510 an den 0-Eingang der Kippschaltung AOOO uebertragen, wodurch in die Stufe 00 das entsprechende Resultatebit eingespeichert wird» Die NODER-Schaltung D0401 erhaelt ein Signal vom 0-Ausgang der Kippschaltung A101 ueber die Ader 144 und erzeugt dadurch auf der Ader 512 ein Signal fuer die mit 514 bezeichnete NODER-Schaltung A0201« Neben der dem UJT-Sigriäl entsprechenden Signalkombination erhaelt die SJODER-Schaltung D1401 ausserdem noch ein Signal von 1-Ausgang der Kippschaltung A101 ueber die Ade? 516 und erzeugt dadurch ein' Signal auf der Ader StB₉ welches an die NODER-Schaltung

90982 6/10A0

A0201 angelegt wird. Als Ergebnis der logischen Kombination dieser beiden Eingangssignale erzeugt die NODER-Schaltung A0201 ein Signal auf der Ader 520, welches dem Q-Eingang der Kippschaltung AQQ1 zugeleitet uiird, wodurch in die Stufe 01 des AO-Registera 22 das entsprechende Resultatsbit eingespeichert wird. Die NODER-Schaltung DD402 erhaelt neben dem Ui2-Signal noch ein Signal vom Q-Ausgang der Kippschaltung A102 und erzeugt dadurch auf der Ader 522 eines der Eingangssignale fuer die mit 524 bezeichnete NQDER-Schaltung A0202. Die NDDER-Schaltung D14Q2 erhaelt neben der das l2"-Signal darstellenden Signalkombination noch ein Signal vom 1-Ausgang der Kippschaltung A102 ueber die Ader 526. Das Ergebnis der logischen Kombination dieser Eingangssignale wird gleichfalls an die NODER-Schaltung A0202 ueber die Ader 528 uebertragen. Diese beiden Eingangssignale werden in der NODER-Schaltung AQ202 miteinander verknuepft, und das Ergebnis wird ueber die Ader 530 an den O-Eingang der Kippschaltung A002 angelegt, wodurch in die Stufe 02 des AO-Registers 22 das entsprechende Resultatsbit eingespeichert wird. Die NODER-Schaltung Q0403 erhaelt neben dem ueber die Ader 442 uebertragenen U13-Signal noch ein Signal vom 0-Ausgang der Kippschaltung A1Q3 ueber die Ader 148, Als Ergebnis der logischen Kombination dieser beiden Eingangssignale wird von der NODER-Schaltung D0403 ein Signal an die mit 534 bezeichneten NODER-Schaltung A0203 ueber die Ader 532 uebertragen. Neben der das ¥3-5ignal darstellenden Signalkombination erhaelt die NODER-Schal-.tung D1403 noch ein Signal vom 1-Ausgang der Kippschaltung A103 ueber die Ader 144. Als Ergebnis der logischen Kombination dieser Eingangssignal erzeugt die NODER-Schaltung D1403 ain Signal auf der Ader 538, das an die NODER-Schaltung A0203 angekoppalt wird. Das Ergebnis dar von der NODER-Schaltung A0203 vorgenommenen Verknüpfung dieser Eingsngssignale wird ueber die Adtr 540 an den Q-Eingang dar Kippschaltung A003 das AQ-Registers 22 angelegt, wodurch in dia Stufe 03 diesaa Registers das entsprechend· Raaultatsbit abgespeichert wird« Die NOQCR-Schaitung D0404 erhaelt neben de« ueber die Ader V. 468 uebertregenen ■4-Signal noch ein Signal vo« O-Auegeng '" . de? Kippschaltung A104 ueber die Ader 150. Pe« Ergebnis

809826/1040

^ ■ .Λ- Il.1»«^ WH

der logischen Kombination dieser Eingangssignale wird ueber die Ader 542 an die mit 544 bezeichnete NODER-Schaltung A0204 uebertragen. Neben der das UM-Sxgnal darstellenden Signalkombinati'on erhaelt die NQDER-Schaltung D1404 noch ein Signal vom 1-Ausgang der Kippschaltung A104 ueber die Ader 546. Das Ergebnis der logischen Kombination dieser Eingangssignale wird won der NQDER-Schaltung D1404 ueber die Ader 548 als weiteres Eingangssignal an die NODER-Schaltung A0204 uebertragen. Als Ergebnis dieser Eingangssignale erzeugt diese NODER-Schaltung ein Signal auf der Ader 550, das an den 0-Eingang der Kippschaltung AQ04 des AO-Registers 22 gelangt» Die NODER-Schaltung D0405 erhaelt neben dem ueber die Ader 500 uebertragenen Ui5-Signal noch ein Signal vom 0-Ausgang der Kippschaltung A105 ueber die A,der 152» Das Ergebnis der logischen Kombination dieser Eingangssignale wird von der NODER-Schaltung D0405 ueber die Ader 552 an die mit 554 bezeichnete NODER-Schaltung A0205 uebertragen. Neben den gemeinsam das (Ü5~-Signal darstellenden Signalen erhaelt die NODER-Schaltung D1405 noch ein Signal vom 1-Ausgang der Kippschaltung A105 ueber die Ader 556. Das Ergebnis der Kombination dieser Eingangssignal wird von der NODER-Schaltung D1405 ueber die Ader 558 an die NODER-Schaltung A0205 uebertragen«, Diese beiden Eingaenge zur NODER-Schaltung A0205 entsprechen der Aussage der obenaufgefuehrten Halbsubtraktionsfunktion und bewirken die Ankopplung eines Signals an die Ader 560, das dem Ü-Eingang der Kippschaltung A005 des AO-Registers 22 zugefuehrt wird«,

Dar Taktimpuls 0 2 94 dss Haupttaktgebers sowie der Steuerimpuls T9 des Leitwerkes 10 werden saemtlichen Stufen der letzten Halbsubtraktibn 90, in dar die Signale fuer das Aö-Registar 22 erzeugt werden, zugefuehrt. Zur einwandfreien Steuerung der als Grundelement verwendeten NODER-Schaltung und der damrit verbundenen Ausbiendung der Ergebnisbits in das AO-Register 22 ist erforderlich, dass die Resultate der Rechenoperation sowie ein Taktimpuls jtf 2 und der Steuerimpuls T9 mindestens nahezu gleichzeitig auftreten.

Die uebrigen fuenf jeweils aus sechs Stufen bestehenden-

909826/1040

Gruppen der Uebertragspyramide 84 und der fuer die Halbsubtraktion 90 vorgesehenen Schaltungsanordnung sind sehnlich aufgebaut u/ie die erste Gruppe. Eine tue!» tere Beschreibung dieser Gruppen eruebrigt sich daher»

909826/1040

- (-26)

Patentansprüche · 144956t

1_β Recheneinrichtung fuer digitale Schnellrechner mit einem Speicher fuer parallele Speicherung von einzelnen, aus einer Anzahl won Binaerstellen bestehenden Operanden und mitteln, um an einem ausgewaehlten Operanden unter dem Einfluss eines Steuersignals eine Rechenoperation durchzufuehren und diesen Operanden dabei zu modifizieren, dadurch gekennzeichnet, dass der Speicher aus zwei Speichereinrichtungen (20, 22) besteht, in die jeweils eine Anzahl von einzelnen, aus mehreren Binaerst'ellen bestehenden Operanden parallel eingespeichert u/erden kann, und dass mittel (10 usw.) vorgesehen sind, welche unter dem Einfluss eines einzigen Steuersignals eine entsprechende Anzahl von Operanden in beiden Speichereinrichtungen gleichzeitig auswaehlen und jeden Operanden der einen Anzahl von ausgetuaehlten Operanden mit dem entsprechenden Operanden der anderen Anzahl von ausgeujaehlten Operanden modifizieren, wodurch die entsprechenden Operanden der einen und anderen Anzahl von ausgewaehlten Operanden gleichzeitig parallel addiert bzw« subtrahiert werden.

2« Recheneinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass zu den besagten mitteln Einrichtungen (32, 34, 36) zum Verknuepfen von Signalen der beiden Speichereinrichtungen gehoeren, um fuer jedes miteinander zu modifizierende Operandenpaar ein erstes Zwischensignal zu erzeugen, welches die Teilergebnisse fuer die betreffenden Ziffernstellen dieses Operandenpaares anzeigt, und ein zweites Zwischensignal zu erzeugen, welches Zwischenuebertragsbadingungen anzeigt, mittel (42, 4'4, T6) zur Erzeugung und Uebertragung von Uebertragssignalen, um jedes Zwischensignal aufzunehmen und die Uebertraege zwecke Durchfuehrung einer Addition wahlweise unter Umgehung verschiedener Ziffernstelien der Teilergebnissignale zu uebertragen, weitere mit den die Uebertragssignale uebertragenden mitteln verbunden* Steuermittel (Θ4), um die Uebertragung von Uebertraegen von auagewaehlten hoechetwertigen Ziffernstellen der zweiten Zwiecheneignale an ausgewaehlte niedrigstwertige Zif« fernetellen der entsprechenden ereten Zwischensignale

909826/1040

zu steuern, sowie mittel (90), welche mit den weiteren Steuermitteln verbunden sind, um die Teilergebnissignale aufzunehmen und die Endergebnissignale bereitzustellen.

3. Recheneinrichtung nach Anspruch 1, gekennzeichnet durch eine Rechenvorrichtung (32), welche mit den Speichereinrichtungan verbunden ist und an den ausgetuaehlten Operanden eine Halbsubtraktion ausfuehrt, um Gruppen von negierten Teilergebnissignalen zu bilden» diskrete Register (34, 36), welche voruebergehend die Bit-fuer-Bit-Differanzen und die aus der Halbsubtraktion resultierenden Uebertragaeignale aufnehmen, Einrichtungen (42, 44), welche feststeilen, ob ein Uebertrag innerhalb einer Gruppe aufgenommen werden kann, oder ob er an eine der naechsten Gruppen oder als Enduebertrag weitergegeben werden muss, und welche dementsprechend Uebertragssignale erzeugen und uebertragen, eine Ziffernuebertrags-Steuervorrichtung (84), welche die Uebertragssignale empfaengt und die Uebertragung von Uebertraegen von ausgetuaehlten hoechstwertigen Ziffernstellen an ausgewaehlte niedrigstwertige Ziffernstellen der Teilergebnissignale selektiv steuert, und eine weitere Rechenvorrichtung (90), welche mit der Ziffernuebertrags-Steuervorrichtung und dem voruebergehend die Bitdifferenzen speichernden diskreten Register verbunden ist, um Gruppen von Endergebnissignalen zu bilden.

4. Recheneinrichtung nach Anspruch 3, dadurch gekennzeichnet, dass eine Vorrichtung (76) zwischen den diskreten Registern und der Ziffernuebertrags-Steuervorrich« tung vorgesehen ist, durch welche die Laenge des Operanden vor Uebertragung der Uebertragssignale an die Ziffernuebertraga-Steuervorrichtung ausgewaehlt wird.

5. Recheneinrichtung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass jede Speichereinrichtung aus-einem einzigen Speicherregieter besteht, das Bin aus einer Anzahl von Binaerstellen bestehendes Maschinenwort vorbestimmter Laenge aufnehmen kann, und dass jeder Operand der Anzahl von einzelnen, jeweils aus mehreren Binaerstellen bestehenden Operanden eine willkuerlich getuaahlte Laenge aufweist, die kuerzer ist als das maschinen»· wort, wobei die Operanden in dem betreffenden einen

909826/1040

Speicherregister als Segmente des Maschinenwortes parallel gespeichert sind.

6, ■ Recheneinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass jeder Operand der Anzahl von einzelnen, jeweils aus mehreren Binaerstellen bestehenden Operanden eine luillkuerliche, gleiche Laenge aufweist.

7_e Recheneinrichtung nach Anspruch 1 bis 4, dadurch gekennzeichnet, dass jede Speichereinrichtung aus einer Anzahl von parallelen Speicherregistern besteht und jeder Operand der Anzahl von beliebig gleich langen Operanden in einem ausgezahlten Speicherregister gespeichert ist.

8« Recheneinrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass zu den Rechenvorrichtungen Additionsund Subtraktionsausuiahlvorrichtungen (10, 25) gehoeren, welche im Falle einer Addition unter dem Einfluss eines einen ersten Wert darstellenden Auswahlsignais den normalen Zahlenwert der die Addenden darstellenden Signalgruppen und im Falle einer Subtraktion unter dem Einfluss eines einen zweiten Ulert darstellenden Ausu/ahlsignala den Komplementtuert der die Subtrahenden darstellenden Signalgruppen ausuiaehlen, wobei die den ersten und zweiten Ulert darstellenden Ausuiahlsignale sich uiaehrend einer ausgetuaehlten Rechenoperation gegenseitig ausschliessen.

9« Recheneinrichtung nach Anspruch 3, 4 oder 7, da·» durch gekennzeichnetf dass die fuer die Erfassung und Uebertragung von Liebertragssignalen vorgesehenen Einrichtungen eine Anzahl von Steuerschaltungen enthalten, welche so geschaltet sind, dass ihnen vorbestimmte Gruppen einer Anzahl von aufeinanderfolgenden Ziffern des Teilergebnisses- zugefuehrt werden koenneh, und deren Ausgangseignale die Anwesenheit von vorbestimmten Signalen in diesen Gruppen anzeigen und damit andeuten, dais in diesen Gruppen ein.von einer zum Teilergebnis gehoerenden Grupperiniedrigeren Wertes weitergegebener lieber trag aufgenommen werden koennte,' und eine Anzahl von Aueblendschaltungen aufweieen, die so geschaltet sind, dees ihnen eine Anzahl von aufeinanderfolgenden Ziffernuebertraegen in vorbestimmten Gruppen zugefuehrt

009826/JtCUO

~ 55 -

werden kann und deren Ausgaenge mit der den Gruppenuebertrag uebertragenden Schaltung verbunden sind*

909826/1040