DE1207642B

DE1207642B - Analog-to-digital converter

Info

Publication number: DE1207642B
Application number: DEA43739A
Authority: DE
Inventors: Dipl-Ing Ivan Horvat; Dipl-Ing Boris Sakic
Original assignee: BBC Brown Boveri France SA
Current assignee: BBC Brown Boveri France SA
Priority date: 1963-08-01
Filing date: 1963-08-01
Publication date: 1965-12-23

Description

Analog-Digital-Umsetzer Die Erfindung betrifft einen Analog-Digital-Umsetzer, bei welchem ein der umzusetzenden analogen Spannung proportionaler Meßstrom mit dem Summenstrom der durch zugeschaltete Widerstände aus einer Referenzspannungsquelle fließenden, binär gestuften Teilströme verglichen wird und bei welchem ein Steuerkreis ausgehend vom größten Teilstrom so viele Teilwiderstände zuschaltet, bis der Meßstrom durch den Summenstrom kompensiert ist oder höchstens um weniger als der kleinste binär gestufte Teilstrom größer als der Summenstrom ist. Die Anzahl der digitalen Stufen liefert den gewünschten digitalen Wert der umzusetzenden analogen Spannung. Bei diesem Analog-Digital-Umsetzer ist die Meßgenauigkeit in erster Annäherung durch das Auflösungsvermögen gegeben, das den Wert des kleinsten, binär gestuften Teilstromes hat. Die Meßgenauigkeit kann normalerweise nur dadurch vergrößert werden, daß der kleinste, binär gestufte Teilstrom verringert wird. Dies hat aber eine, bezüglich Aufwand, nachteilige Erhöhung der binären Stafenzahl zur Folge.Analog-digital converter The invention relates to an analog-digital converter, at which a measuring current proportional to the analog voltage to be converted with the total current of the connected resistors from a reference voltage source flowing, binary graded partial currents is compared and in which a control circuit starting from the largest partial current, as many partial resistances are switched on until the measuring current is compensated by the total current or at most by less than the smallest binary graded partial current is greater than the total current. The number of digital Steps provides the desired digital value of the analog voltage to be converted. In the case of this analog-digital converter, the measurement accuracy is, as a first approximation, through the resolving power given, which is the value of the smallest, binary graded partial flow Has. The measurement accuracy can normally only be increased by the smallest, binary graded partial flow is reduced. But this has one regarding Effort, disadvantageous increase in the number of binary levels.

Durch die Erfindung wird ein Analog-Digital-Umsetzer aufgezeigt, bei welchem das Auflösungsvermögen um einen Faktor 2 ohne Erhöhung der Zahl der binären Stufen verbessert wird. Der Analog-Digital-Umsetzer ist dadurch gekennzeichnet, daß der Meßstrom durch einen konstanten Zusatzstrom vergrößert ist, der gleich der Hälfte des kleinsten, binär gestuften Teilstromes ist.The invention shows an analog-to-digital converter at which the resolving power by a factor of 2 without increasing the number of binary Levels is improved. The analog-digital converter is characterized by that the measuring current is increased by a constant additional current, which is equal to the Half of the smallest, binary graded partial flow.

An Hand der Zeichnung soll die Erfindung näher erläutert werden. In F i g. 1 ist die grundsätzliche Anordnung des Analog-Digital-Umsetzers gezeigt; F i g. 2 zeigt das Schema eines Ausführungsbeispieles.The invention is to be explained in more detail with reference to the drawing. In Fig. 1 shows the basic arrangement of the analog-digital converter; F i g. 2 shows the scheme of an embodiment.

In F i g. 1 ist mit 1 die Quelle der umzusetzenden analogen Spannung UE bezeichnet, die einen den Meßwiderstand R mit dem Leitwert Y und die Vergleichsanordnung 2 durchfließenden Meßstrom IE erzeugt. Mit 3 ist die Referenzspannungsquelle mit der Spannung U, bezeichnet, die ihrerseits einen durch die mittels der Schalter S, . . . S" zugeschalteten Teilwiderstände RO ... R", und die Vergleichsanordnung 2 durchfließenden Strom I, erzeugt. Die Widerstände R, . . . R. sind binär abgestuft, d. h. R, hat den Leitwert 20 -*Y" R, den Leitwert 21 - Y, usw. und Rn den Leitwert 2n . Y.. Der Strom I" ist der Summenstrom der durch die jeweils zugeschalteten Widerstände fließenden Teilströme. Seine Stromrichtung ist entgegengesetzt dejenigen des Meßstromes I-w, so daß vorerst die Vergleichsanordnung 2 vom Differenzstrom AI = I.E - I# durchflossen wird. Mit 4 ist ferner schematisch der Steuerkreis bezeichnet, der in bekannter Weise die Zuschaltung der Teilwiderstände R, ... R", folgendermaßen besorgt: An erster Stelle wird der Teilwiderstand R. der höchsten binären Stufe durch Schließen des Schalters S" zugeschaltet. Falls der Differenzstrom in der Vergleichsanordnung 2 positiv ist, d. h. der Meßstrom IE größer als der Summenstrom I" ist, bleibt der Schalter Sn geschlossen. Bei negativem Differenzstrom wird der Schalter S. wieder geöffnet.In Fig. 1 , 1 denotes the source of the analog voltage UE to be converted, which generates a measuring current IE flowing through the measuring resistor R with the conductance Y and the comparison arrangement 2. 3 the reference voltage source is denoted by the voltage U, which in turn one by means of the switches S. . . S "connected partial resistors RO ... R", and the comparison arrangement 2 through the current I generated. The resistors R. . . R. are binary graded, i. H. R, has the conductance 20 - * Y "R, the conductance 21 - Y, etc. and Rn the conductance 2n . Y .. The current I" is the total current of the partial currents flowing through the respective connected resistors. Its current direction is opposite to that of the measuring current Iw, so that the difference current AI = IE - I # initially flows through the comparison arrangement 2. With 4 the control circuit is also indicated schematically, which in a known manner the connection of the partial resistors R, ... R ", concerned as follows: In the first place the partial resistance R. of the highest binary level is connected by closing the switch S". If the differential current in the comparison arrangement 2 is positive, i. H. If the measured current IE is greater than the total current I ", the switch Sn remains closed. If the differential current is negative, the switch S is opened again.

Durch den Steuerkreis 4 wird anschließend der Schalter Sn-, der nächstniedrigeren binären Stufe geschlossen und damit der Teilwiderstand R.-, eingeschaltet. Falls der Differenzstrom positiv ist, bleibt wiederum der Schalter S.-, geschlossen. Bei negativem Differenzstrom wird der Schalter Sn-, wieder geöffnet.The switch Sn-, the next lower one, is then activated by the control circuit 4 binary stage closed and thus the partial resistance R.-, switched on. If the differential current is positive, the switch S.- remains closed. at If the differential current is negative, the switch Sn- is opened again.

In gleicher Weise werden durch den Steuerkreis alle folgenden binären Stufen bis zur letzten Stufe mit dem Schalter S, und dem Teilwiderstand R, ausprobiert. Durch den Schaltzustand der Schalter So ... S,& der binären Stufen, wobei einem geschlossenen Schalter beispielsweise der WertL und einem offenen Schalter der Wert0 zugeordnet ist, wird die analoge Spannung UE mindestens angenähert in binärer Form dargestellt. Die Abweichung vom Sollwert ist hierbei höchstens gleich dem Auflösungsvermögen, also geringer als der kleinste, binär gestufte Teilstrom, der gleich ist dem durch die Zuschaltung des Teilwiderstandes RO mit dem Leitwert 20 - Y, erzeugten Strom, YO Y wo Y der Leitwert des Meßwiderstandes R und U, - Y, der kleinste binär gestufte Teilstrom sind. Die Abweichung tritt hierbei immer in der gleichen Richtung auf, ist also ein asymmetrischer Fehler.In the same way, all the following binary steps up to the last step with the switch S and the partial resistance R are tried out by the control circuit. The analog voltage UE is represented at least approximately in binary form by the switching state of the switches So ... S, & of the binary stages, with a closed switch, for example, being assigned the value L and an open switch being assigned the value 0. The deviation from the nominal value is at most equal to the resolving power, i.e. less than the smallest, binary graded partial current, which is equal to the current generated by the connection of the partial resistance RO with the conductance 20 - Y, YO Y where Y is the conductance of the measuring resistor R and U, - Y, the smallest binary graded partial current. The deviation always occurs in the same direction, so it is an asymmetrical error.

Mit 5 ist nun in F i g. 1 eine Stromquelle für einen konstanten Zusatzstrom IF bezeichnet, durch welchen gemäß der Erfindung der Meßstrom IE um einen Betrag vergrößert wird, der gleich ist der Hälfte des kleinsten, binär gestuften Teilstromes. Die Vergleichsanordnung 2 wird demnach vom Differenzstrom AI= IE + Ip -I durchflossen. Durch die Erfindung wird erreicht, daß die durch das Auflösungsvermögen x entstehende Abweichung vom Sollwert symmetrisch und gleich also nur noch die Hälfte ist. An Hand eines Zahlenbeispiels soll dies verdeutlicht werden.With 5 is now in F i g. 1 denotes a current source for a constant additional current IF, by means of which, according to the invention, the measuring current IE is increased by an amount which is equal to half of the smallest, binary stepped partial current. The comparison arrangement 2 is accordingly traversed by the differential current AI = IE + Ip -I . What is achieved by the invention is that the deviation from the nominal value resulting from the resolving power x is symmetrical and equal so only half is left. This should be illustrated using a numerical example.

In einem Analog-Digital-Umsetzer gemäß F i g. 1 habe der Meßwiderstand einen Leitwert Y von 0,5 - 10-3 Ohm-l. Ferner sei der kleinste binär gestufte Teilstrom U, - Y, = 20 #tA. Es soll nun eine analoge Spannung UE von 38 mV umgesetzt werden, und zwar vorerst ohne Zusatzstrom Ip. Die analoge Spannung UE erzeugt einen durch den Widerstand R fließenden Strom IE von 19 VA. Der Differenzstrom in der Vergleichsanordnung 2 ist also mit der letzten binären Stufe (Schalter S, zugeschalteter Widerstand RJ negativ, so daß der Schalter So wieder geöffnet wird. Die Abweichung des digitalen Meßwertes 0 vom analogen Meßwert ist demnach 19 tiA bzw. 38 mV.In an analog-to-digital converter according to FIG. 1 the measuring resistor has a conductance Y of 0.5 - 10-3 ohm-1. Furthermore, let the smallest binary graded partial flow U, - Y, = 20 #tA. An analog voltage UE of 38 mV is now to be converted, initially without an additional current Ip. The analog voltage UE generates a current IE of 19 VA flowing through the resistor R. The differential current in the comparison arrangement 2 is negative with the last binary stage (switch S, connected resistor RJ, so that switch So is opened again. The deviation of the digital measured value 0 from the analog measured value is accordingly 19 tiA or 38 mV.

Durch die Einführung des konstanten Zusatzstromes IF von der Größe zum Meßstrom IE ist der totale, der Vergleichsanordnung 2 vonderEingangsseitezugeführteStromI-v+Ip = 29#tA. Beim Schließen des Schalters S, fließt durch den Widerstand R, mit dem Leitwert 21 - Y, ein Strom I" von 40 VA. Der Differenzstrom JI = IE + IF - Is = -11 #tA in der Vergleichsanordnung 2 ist demnach negativ, so daß der Schalter S, wieder geöffnet wird. In der Folge wird der Schalter S, geschlossen, was einen durch den Widerstand R, fließenden Strom 1, von 20 #tA bewirkt. Da nun der DifferenzstromAI in der Vergleichsanordnung2 positiv ist, nämlich +9#tA, bleibt der Schalter S, geschlossen. Die Abweichung des von dieser letzten binären Stufe (S, R.) erzeugten Stromes (20 V_A) vom Sollwert (19 V.A) ist also bloß noch 1 p-A. Die Abweichung ist im Extremfall ±10 #tA, beispielsweise bei der Umsetzung eines Meßstromes von 10 #tA, 30 #tA usw., gegenüber einer maximalen Ab- weichung von 20 #tA bei den herkömmlichen Umsetzern.By introducing the constant additional current IF of the size for the measuring current IE is the total current I-v + Ip = 29 # tA fed to the comparison arrangement 2 from the input side. When the switch S is closed, a current I "of 40 VA flows through the resistor R, with the conductance 21 - Y. The differential current JI = IE + IF - Is = -11 #tA in the comparison arrangement 2 is therefore negative, see above that the switch S, is opened again. As a result, the switch S, is closed, which causes a current 1, flowing through the resistor R, of 20 #tA. Since the differential current AI in the comparison arrangement 2 is positive, namely + 9 # tA, the switch S , remains closed. The deviation of the current (20 V_A) generated by this last binary stage (S, R. ) from the setpoint (19 VA) is only 1 pA. In the extreme case, the deviation is ± 10 # tA, for example, in the implementation of a measuring current of 10 #tA, 30 #tA etc., compared with a maximum deviation of 20 #tA in the conventional converters.

In dem in F i g. 2 schematisch gezeigten Ausführungsbeispiel des Analog-Digital-Umsetzers ist wiederum mit 1 die Quelle der umzusetzenden analogen Spannung UE bezeichnet. Der positive Pol dieser Spannungsquelle liegt am Eingang des Trennverstärkers 6, der eine Spannungsverstärkung von 1 bei beispielsweise einem Eingangswiderstand von mindestens 30 Megohm und einen Ausgangswiderstand von etwa 0,025 Ohm aufweist. Die Ausgangsspannung des Trennverstärkers 6 ist also die gleiche wie die Meßspannung UE, sie liegt aber über einem wesentlich kleineren Widerstand. Zwischen dem Ausgang des Trennverstärkers 6 und dem Verbindungspunkt X liegt der Meßwiderstand von beispielsweise 2000 Ohm. Der Verbindungspunkt A stellt eine virtuelle Erde dar, so daß in ihm einmal ein der Meßspannung U-v proportionaler Strom IE fließt.In the one shown in FIG. 2 schematically shown embodiment of the analog-to-digital converter, 1 again denotes the source of the analog voltage UE to be converted. The positive pole of this voltage source is at the input of the isolation amplifier 6, which has a voltage gain of 1 with, for example, an input resistance of at least 30 megohms and an output resistance of approximately 0.025 ohms. The output voltage of the isolating amplifier 6 is therefore the same as the measuring voltage UE, but it is above a much smaller resistance. Between the output of the isolation amplifier 6 and the connection point X is the measuring resistor of, for example, 2000 ohms. The connection point A represents a virtual earth, so that a current IE proportional to the measuring voltage Uv flows in it.

Im Verbindungspunkt A fließt ferner mit gleichem Vorzeichen der Zusatzstrom Ip. Dieser wird einer konstanten Spannungsquelle 7 über ein Potentiometer 8 und einen hochohmigen Widerstand 9 von beispielsweise 1 Megohm entnommen.At the connection point A , the additional current Ip also flows with the same sign. This is taken from a constant voltage source 7 via a potentiometer 8 and a high-value resistor 9 of, for example, 1 megohm.

Schließlich fließt im Verbindungspunkt A mit entgegengesetztem Vorzeichen der durch die Referenzspannungsquelle 3 und zugeschaltete Widerstände erzeugte Summenstrom I#. Die Teilstromschalters, . . s, bestehen wiederum aus einem Schalter und einem zugehörigen Widerstand, wobei die Leitwerte der Widerstände eine geometrische Reihe 20 - Y,. .. 26 - Y, bilden.Finally, the total current I # generated by the reference voltage source 3 and connected resistors flows at junction A with the opposite sign. The partial flow switch. . s, consist in turn of a switch and an associated resistor, the conductance of the resistors having a geometric series 20 - Y ,. .. 26 - Y, form.

Der im Verstärker 10 verstärkte Differenzstrom Ai= IE + IP - 18 ist dem Eingang des Kodierregisters 11 zugeleitet. Das Kodierregister, das im wesentlichen in bekannter Weise aus einem Schieberegister und einem Halteregister besteht, welch letzteres Stufen ST, ... ST6 mit bistabilen Kippschaltungen aufweist, bewirkt in an sich bekannter Weise die Betätigung der Teilstromschalter s, . . . s, In der Figur sind als Schalter mechanische Schalter eingezeichnet. Diese werden zweckmäßigerweise durch elektronische, beispielsweise transistorisierte Schalter gebildet, welche durch Steuerpotentiale auf den strichliniert eingezeichneten Steuerleitungen des Kodierregisters 11 betätigt werden. Hierbei ist jedem Teilstromschalter so ... s. fortlaufend eine Stufe ST, ... ST, des Kodierregisters 11 zugeordnet. Ferner ist ein Taktgeber 12 vorgesehen, der Triggerimpulse für das Kodierregister liefert.The differential current Ai = IE + IP - 18 amplified in the amplifier 10 is fed to the input of the coding register 11. , ... having the encoding register, which consists of a shift register and a holding register in substantially known manner, which latter stages ST, ST6 with flip-flops, causes in known manner the actuation of the power switch part s. . . s, Mechanical switches are shown as switches in the figure. These are expediently formed by electronic, for example transistorized, switches which are actuated by control potentials on the control lines of the coding register 11 shown in dashed lines. A stage ST, ... ST, of the coding register 11 is continuously assigned to each partial flow switch so ... see . A clock generator 12 is also provided, which supplies trigger pulses for the coding register.

Durch den ersten Triggerimpuls wird der Teilstromschalter s. geschlossen. Je nachdem, ob der Strom im Verbindungspunkt A positiv oder negativ ist, wird durch den nächsten Triggerimpuls die Stufe ST6 des Kodierregisters unbeeinflußt gelassen, so daß der Schalters, geschlossen bleibt, oder in die andere stabile Lage gekippt, so daß der Schalter s. wieder geöffnet wird. Der gleiche Vorgang wiederholt sich der Reihe nach für alle weiteren Stufen bis zur letzten Stufe ST, bzw. so. Am Ende des Zyklus enthält das Kodierregister 11 einen der analogen Eingangsspannung U.E proportionalen digitalen Wert k - 20 ... k - 211.The partial current switch s. Is closed by the first trigger pulse. Depending on whether the current at junction A is positive or negative, the next trigger pulse will leave stage ST6 of the coding register unaffected, so that the switch will remain closed, or it will be toggled into the other stable position so that the switch s is opened. The same process is repeated one after the other for all further stages up to the last stage ST, or so. At the end of the cycle, the coding register 11 contains a digital value k- 20 ... K - 211 that is proportional to the analog input voltage UE.

Der Zusatzstrom IF ist so bemessen, daß er den halben Wert des niedrigsten Teilstromes, also des Stromes des Teilstromschalters so aufweist.The additional current IF is dimensioned so that it is half the value of the lowest Partial flow, so the current of the partial flow switch has.

Claims

Patent claim: Analog-digital converter, in which a measuring current proportional to the analog voltage to be converted is compared with the total current of the binary graded partial currents flowing through connected resistors from a reference voltage source and in which a control circuit connects so many partial resistances starting from the largest partial current, until the measuring current is compensated by the total current or is at most greater than the total current by less than the smallest binary graded partial current. is, d a - characterized in that the measuring current IE is increased by a constant additional current Ip, which is equal to half of the smallest binary graded partial current Ur - YO.