DE10320414A1 - Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate - Google Patents

Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate Download PDF

Info

Publication number
DE10320414A1
DE10320414A1 DE2003120414 DE10320414A DE10320414A1 DE 10320414 A1 DE10320414 A1 DE 10320414A1 DE 2003120414 DE2003120414 DE 2003120414 DE 10320414 A DE10320414 A DE 10320414A DE 10320414 A1 DE10320414 A1 DE 10320414A1
Authority
DE
Germany
Prior art keywords
substrate
contact
integrated structure
arrangement
substrate contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003120414
Other languages
German (de)
Inventor
Michael Bernhard Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003120414 priority Critical patent/DE10320414A1/en
Publication of DE10320414A1 publication Critical patent/DE10320414A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

A semiconductor arrangement in a doped substrate (S) comprises an integrated structure with a surrounding protective arrangement that prevents minority carrier diffusion in or out and has a substrate contact to convey an electric potential between the integrated and protective structures that is wider than the integrated structure. An independent claim is also included for a production process for a substrate contact as above.

Description

Die Erfindung betrifft eine Halbleiteranordnung in einem Halbleitersubstrat, das mit einer Dotierung einer ersten Art dotiert ist, mit zumindest einer darin integrierten zu schützenden Struktur, um die eine Schutzanordnung angeordnet ist, wobei die Schutzanordnung eine Diffusion von Minoritätsladungsträgern von der oder in die Struktur verhindert, und mit zumindest einem Substratkontakt, der zwischen der Schutzanordnung und der zu schützenden Struktur ausgebildet ist.The The invention relates to a semiconductor arrangement in a semiconductor substrate, that is doped with a doping of a first type, at least an integrated to be protected Structure around which a protective arrangement is arranged, the protective arrangement a diffusion of minority charge carriers from which prevents or into the structure, and with at least one substrate contact, which is formed between the protective arrangement and the structure to be protected is.

Integrierte Halbleiterschaltungen müssen aufgrund ihrer hohen Integrationsdichte besonders vor Minoritätsladungsträgern innerhalb des Substrats geschützt werden. Diese Minoritätsladungsträger werden von der integrierten Schaltung erzeugt und diffundieren im Substrat zu benachbarten Schaltungen, wo sie einen hohen Leckstrom hervorrufen können. Dieser Leckstrom kann zu Störungen in den Nachbarschaltungen oder im schlimmsten Fall zu einem Ausfall derselben führen. Aus diesem Grund wird das Halbleitersubstrat selbst mit einem Potential versehen und um Strukturen, die zu schützen sind, eine Schutzanordnung ausgebildet. Eine bekannte Schutzstruktur ist in 4 zu sehen.Because of their high integration density, integrated semiconductor circuits must be protected in particular from minority charge carriers within the substrate. These minority charge carriers are generated by the integrated circuit and diffuse in the substrate to neighboring circuits, where they can cause a high leakage current. This leakage current can lead to faults in the neighboring circuits or, in the worst case, to a failure of the same. For this reason, the semiconductor substrate itself is provided with a potential and a protective arrangement is formed around structures which are to be protected. A well-known protective structure is in 4 to see.

Die 4 zeigt eine ESD-Schutzanordnung gegen elektrische Entladung, wie sie unter anderem in DRAM-Speichern verwendet wird. Im vorliegenden Fall ist die ESD-Struktur in einem Halbleitersubstrat untergebracht, das p-dotiert ist. Das Gebiet W, in dem die ESD-Struktur integriert ist, besteht aus zwei getrennten n-dotierten Wannen W1 und W2. Die beiden Wannen W1 und W2 weisen ihrerseits stark dotierte n- bzw. p-Gebiete auf, die sich gegenseitig abwechseln und somit einen pn-Übergang bilden. Ein solcher pn-Übergang ist beispielhaft mit einer Diode D1 angedeutet.The 4 shows an ESD protection arrangement against electrical discharge, as used in DRAM memories. In the present case, the ESD structure is housed in a semiconductor substrate that is p-doped. The area W in which the ESD structure is integrated consists of two separate n-doped wells W1 and W2. The two wells W1 and W2 in turn have heavily doped n or p regions, which alternate with one another and thus form a pn junction. Such a pn junction is indicated by way of example with a diode D1.

Die stark dotierten Bereiche innerhalb der Wannen W1 und W2 sind mit den Potentialen VSS bzw. VIN verbunden, wie es in 3 gezeigt ist. Die Verschaltung erfolgt dabei derart, daß sie die gewünschte Schutzstruktur bildet.The heavily doped areas within the wells W1 and W2 are connected to the potentials VSS and VIN, as shown in 3 is shown. The interconnection is such that it forms the desired protective structure.

Neben den beiden Wannen W1 bzw. W2 weist das Substrat Substratkontakte SK auf, die zur besseren elektrischen Kontaktierung mit dem Substrat stark p-dotiert sind. Die Substratkontakte SK sind ebenfalls mit dem Potential VSS verbunden.Next The substrate has substrate contacts in the two tubs W1 and W2 SK on that for better electrical contact with the substrate are heavily p-doped. The SK substrate contacts are also included connected to the potential VSS.

Daneben enthält die Halbleiteranordnung eine Schutzstruktur GR, die durch eine n-dotierte Wanne mit stark n-dotierten Substratkontakten ausgebildet ist. Die Wanne wird durch konventionelle Techniken, beispielsweise durch Ionen-Implantation, gebildet. Die Schutzstruktur GR ist mit einem Potential VCC verbunden.In addition, the semiconductor arrangement contains a protective structure GR, which is formed by an n-doped well with heavily n-doped substrate contacts. The tub is formed by conventional techniques, such as ion implantation. The protective structure GR is connected to a potential V CC .

Im normalen Betriebsfall ist das Potential VSS das niedrigste in der Halbleiterschaltung vorkommende Potential. Der pn-Übergang zwischen dem Substratkontakt SK und der Schutzstruktur GR ist somit in Sperr-Richtung geschaltet. Wird das Potential VIN bei einer Störung kleiner als das Potential VSS so kommt es zur Ausbildung eines npn-Transistors, wobei die Substratkontakte SK die Funktion der Basis übernehmen.in the normal operation, the potential is the lowest in the VSS Potential occurring semiconductor circuit. The pn junction between the substrate contact SK and the protective structure GR is thus switched in the blocking direction. If a fault occurs, the potential VIN becomes smaller than the potential VSS this leads to the formation of an NPN transistor, the substrate contacts SK take over the function of the base.

Die mit dem Potential VIN verbundenen n-dotierten Gebiete arbeiten als Emitter des Transistors und injizieren Elektronen in den umliegenden Bereich 1. Elektronen, die nicht von dem stark p-dotierten Substratkontakt SK eingefangen werden, gelangen in den als Kollektor arbeitenden Bereich der Schutzstruktur GR und werden dort abgeführt.The n-doped areas connected to the potential VIN act as emitters of the transistor and inject electrons into the surrounding area 1 , Electrons that are not captured by the heavily p-doped substrate contact SK reach the area of the protective structure GR that works as a collector and are dissipated there.

Einige injizierte Elektronen diffundieren jedoch in die Tiefe 2 des Substrats und erreichen somit die Raumladungszone des Schutzrings GR nicht mehr. Dadurch können sie bis zu benachbarten Strukturen diffundieren und dort einen Leckstrom her vorrufen. Dieser Effekt wird um so größer, da durch die höhere Integrationsdichte die Substratkontakte SK nur noch sehr oberflächennah ausgebildet werden. Die Schutzringstruktur GR wird meist durch konventionelle Technologien wie Ionen-Implantation hergestellt, so daß auch dort keine große vertikale Abmessung erreichbar ist.However, some injected electrons diffuse deep 2 of the substrate and thus no longer reach the space charge zone of the protective ring GR. This allows them to diffuse to neighboring structures and cause a leakage current there. This effect is all the greater because the higher integration density means that the substrate contacts SK are only formed very close to the surface. The protective ring structure GR is mostly produced by conventional technologies such as ion implantation, so that even there a large vertical dimension cannot be achieved.

Es wurde überlegt, die vertikale Abmessung der Schutzringstruktur GR durch andere Fertigungsmethoden drastisch zu erhöhen. Jedoch zeigte es sich, daß die geforderten kleinen lateralen Ausmaße der Schutzstruktur GR zu Problemen bei der Fertigung führten. Ein spezielles Problem war es, in ausreichender Tiefe bei gleichzeitig kleinen lateralen Abmessungen eine Raumladungszone zu erzeugen. Dieses Problem verursachte höhere Prozeßanforderungen und Kosten.It was considered the vertical dimension of the guard ring structure GR by other manufacturing methods to increase drastically. However, it turned out that the required small lateral dimensions of the protective structure GR Manufacturing problems resulted. A special problem was to have sufficient depth at the same time small lateral dimensions to create a space charge zone. This Problem caused higher process requirements and costs.

Es ist Aufgabe der Erfindung, einen kostengünstigen und einfachen Schutz gegen diffundierende Minoritätsladungsträger in der Tiefe eines Substrats vorzusehen.It is the object of the invention, an inexpensive and simple protection against diffusing minority charge carriers in the To provide depth of a substrate.

Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 dadurch gelöst, daß ein Substratkontakt vorgesehen ist, der in seiner vertikalen Ausdehnung innerhalb des Substrats größer als die integrierte Struktur ausgebildet ist. Der Substratkontakt reicht somit tiefer in das Substrat als die integrierte Struktur. Der Substratkontakt dient ferner zum Zuführen eines Potentials in das Substrat. Somit wird in großer Tiefe des Substrats eine Zone mit geringem spezifischen Widerstand erzeugt, so daß in die Zone diffundierende Minoritätsladungsträger wirksam abgeführt werden. Dies erfolgt bei gleichzeitig nur geringen lateralen Abmessungen des Substratkontaktes.This object is achieved with the features of claim 1 in that a substrate contact is provided, which is formed larger than the integrated structure in its vertical extent within the substrate. The substrate contact thus extends deeper into the substrate than the integrated structure. The substrate contact also serves to supply a potential into the substrate. Thus in large depth of the substrate creates a zone with low resistivity, so that diffusing minority charge carriers are effectively dissipated into the zone. This takes place with only small lateral dimensions of the substrate contact at the same time.

Dabei weist der Prozess zur Fertigung der Substratkontakte folgende Schritte auf: Abscheiden eines elektrisch leitenden Materials mit hoher Diffusionskonstante auf einem Oberflächenbereich des Substrats, der für einen Substratkontakt vor gesehen ist. Eintreiben des Materials in das Substrat bis das Material eine Tiefe erreicht, die größer als die Tiefe einer integrierten Struktur ist, die benachbart zum Substratkontakt liegt.there the process for manufacturing the substrate contacts has the following steps on: Deposition of an electrically conductive material with a high diffusion constant on a surface area of the substrate for seen a substrate contact before. Driving the material in the substrate until the material reaches a depth greater than is the depth of an integrated structure that is adjacent to the substrate contact lies.

Das auf der Oberfläche verbleibende Material ist als Substratkontaktstelle direkt benutzbar.The on the surface remaining material can be used directly as a substrate contact point.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.Further advantageous embodiments of the invention are the subject of the dependent claims.

So können vorteilhaft weitere Prozeßschritte erfolgen: Entfernen des Materials und des vom eingetriebenen Material verdrängten Substratmaterials von dem Oberflächenbereich und Herstellung normaler Diffusionskontakte.So can Advantageously, further process steps take place: Removing the material and the substrate material displaced from the driven material the surface area and making normal diffusion contacts.

Bevorzugt wird der Diffusionsvorgang des Materials in das Substrat durch Temperaturerhöhung beschleunigt. Ferner ist es von Vorteil, wenn der Substratkontakt als ein die zu schützende Struktur umgebender Ring ausgebildet ist. Die Verwendung von Aluminium als Material ist dabei von besonderem Vorteil, da es sich durch seine hohe Diffusionskonstante auszeichnet und besonders in Silizium lange nadelförmige Strukturen im Substrat bildet.Prefers the process of diffusion of the material into the substrate is accelerated by increasing the temperature. It is also advantageous if the substrate contact as a die to be protected Structure surrounding ring is formed. The use of aluminum as a material is particularly advantageous because it is characterized by is characterized by its high diffusion constant and especially in silicon long needle-shaped Forms structures in the substrate.

Somit weist der Kontakt einen Bereich auf, in dem zumindest eine nadelförmige Fortsetzung aus einem vom Substrat verschiedenen Material innerhalb des Substrat ausgebildet ist.Consequently the contact has an area in which at least one needle-shaped continuation from a material different from the substrate within the substrate is trained.

Durch Ausbildung eines normalen Diffusionskontakt wird ein Substratkontakt erzeugt, der verschiedenen Schichten aufweist und mit einem Bereich zumindest einer nadelförmiger Fortsetzungen im Substrat elektrisch leitend durch eine Schicht verbunden ist.By Formation of a normal diffusion contact becomes a substrate contact generated, which has different layers and with an area at least one needle-shaped Continuations in the substrate electrically conductive through a layer connected is.

Zur Erhöhung der vertikalen Ausdehnung des Aluminiums innerhalb des Substrats ist es sinnvoll, das Substrat zu erhitzen.to increase the vertical expansion of the aluminum within the substrate it makes sense to heat the substrate.

In dem erfindungsgemäßen Herstellungsverfahren wird eine Struktur erzeugt, die auch in großer Tiefe des Substrats metallischen Charakter und damit geringen Widerstand aufweist. Dadurch ist mit einfachen Mitteln ein Schutz vor diffundierenden Minoritätsladungsträgern in der Tiefe eines Substrats gewährleistet.In the manufacturing method according to the invention a structure is created that is metallic even at great depth of the substrate Character and thus low resistance. This is simple Protection against diffusing minority charge carriers in the depth of a substrate is guaranteed.

Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung im Detail erläutert. Es zeigen:in the The invention is described below with the aid of an exemplary embodiment the drawing explained in detail. Show it:

1 eine erste Ausgestaltung der Erfindung, 1 a first embodiment of the invention,

2 eine zweite Ausgestaltung der Erfindung, 2 a second embodiment of the invention,

3 eine vorteilhafte Weiterentwicklung der Erfindung, 3 an advantageous further development of the invention,

4 eine bekannte ESD-Struktur. 4 a well-known ESD structure.

1 zeigt einen Ausschnitt des Substrats S. Das Substrat S besteht aus p-dotiertem Silizium. Auf der Oberfläche des Substrats S ist eine Isolierschicht I aufgebracht. Diese ist als Siliziumdioxid ausgebildet. Die Isolierschicht I ist an der Stelle unterbrochen, an der der Substratkontakt ausgebildet werden soll. Über der Isolierschicht I und der freien Oberfläche des Substrats S ist eine Schicht A aus einem Material aufgebracht, welches bevorzugt Aluminium enthält. Die Schicht A kann auch vollständig aus Aluminium gebildet sein. 1 shows a section of the substrate S. The substrate S consists of p-doped silicon. An insulating layer I is applied to the surface of the substrate S. This is designed as silicon dioxide. The insulating layer I is interrupted at the point at which the substrate contact is to be formed. A layer A made of a material which preferably contains aluminum is applied over the insulating layer I and the free surface of the substrate S. Layer A can also be made entirely of aluminum.

Das auf der Substratoberfläche S aufgebrachte Material A diffundiert in die Kristallstruktur des p-dotierten Siliziums und verdrängt dabei das Silizium. Dadurch werden Bereiche P erzeugt, die weit in das Substrat hineinragen, wobei hier zwei dargestellt sein sollen. Die Bereiche P werden auch Nadeln genannt und umfassen, insbesondere bestehen in einem bevorzugten Beispiel aus metallischem Aluminium, das einen sehr geringen elektrischen Widerstand aufweist. Die Nadeln sind nicht periodisch angeordnet. Das verdrängte Silizium wird an der Oberfläche des Substrats in Form von Auswürfen SP abgeschieden.The on the substrate surface S applied material A diffuses into the crystal structure of the p-doped silicon and displaced the silicon. This creates areas P that are far in protrude the substrate, two should be shown here. The areas P are also called needles and include, in particular in a preferred example, consist of metallic aluminum, which has a very low electrical resistance. The needles are not arranged periodically. The displaced silicon is on the surface of the Substrate in the form of ejections SP deposited.

Durch Temperaturerhöhung, insbesondere durch Ausheizen des Substrats kann die vertikale Ausdehnung der Nadeln P weiter erhöht werden. Die Nadeldichte läßt sich über die abgeschiedene Menge des Materials A steuern. Auch ist eine grobe räumliche Anordnung möglich, indem nur an bestimmten Stellen, an den die Diffusion erfolgen soll, eine kleine Menge Aluminium abgeschieden wird. Das an der Oberfläche verbleibende Material bildet eine Kontaktstelle SK zur Kontaktierung des Substrats.By Temperature increase, in particular by heating the substrate, the vertical expansion the needles P further increased become. The needle density can be determined using the Control the separated amount of material A. Also is a rough one spatial Arrangement possible by only at certain points where the diffusion is to take place a small amount of aluminum is deposited. The one remaining on the surface Material forms a contact point SK for contacting the substrate.

In einer zweiten Ausführungsform gemäß 2 wurden das Material A und die Auswürfe SP an der Oberfläche des Substrats S wieder entfernt. Die Entfernung des Materials A und der Auswürfe SP erfolgt mit herkömmlichen Verfahren, beispielsweise durch einen Ätzprozess oder CMP, wobei darauf geachtet wurde, die Ätzung bei Erreichen der Substratoberfläche einzustellen. Die im vorangegangenen Schritt erzeugten Nadeln verbleiben so weiterhin im Substrat.In a second embodiment according to 2 the material A and the ejections SP on the surface of the substrate S were removed again. The removal of material A and the sputum SP er follows with conventional methods, for example by an etching process or CMP, care being taken to stop the etching when the substrate surface is reached. The needles generated in the previous step remain in the substrate.

Nach der Entfernung des Materials wird ein Diffusionskontakt mit einem bekannten Verfahren hergestellt. Dazu wird im dargestellten Beispiel als erstes eine Ionenimplantation mit einem leitfähigen Material und anschließender thermischen Heilung durchgeführt. Diese erzeugt in einem Bereich um die Nadeln P herum eine Zone mit niedrigem elektrischem Widerstand. Anschließend wird eine oberflächennahe erste Schicht T1 implantiert. Diese weist TiSi2 auf und kann ebenfalls durch Ionenimplantation erzeugt werden. In einem weiteren Schritt wird auf die Oberfläche eine zweite Schicht T2 aus TiN aufgebracht. Danach wird eine Metallschicht A' aufgebracht, die zur weiteren Kontaktierung verwendet werden kann. Somit wird eine elektrische Verbindung zwischen den Nadeln P und der Kontaktschicht A' mit niedrigem Widerstand geschaffen.After removing the material, a diffusion contact is made using a known method. For this purpose, in the example shown, an ion implantation with a conductive material and subsequent thermal healing are carried out first. This creates a zone with low electrical resistance in an area around the needles P. A first layer T1 close to the surface is then implanted. This has TiSi 2 and can also be generated by ion implantation. In a further step, a second layer T2 of TiN is applied to the surface. A metal layer A 'is then applied, which can be used for further contacting. Thus, an electrical connection between the needles P and the contact layer A 'with low resistance is created.

Beide Schichten wirken als Barriere gegen eine weitere Diffusion des auf der zweiten Schicht T2 abgeschiedenen Kontaktmaterials. Je nach Material A' müssen verschiedene Barriereschichten gewählt werden. Das hier dargestellte Beispiel, ist besonders vorteilhaft, wenn das Material Kontakt A' Aluminium enthält oder aus diesem besteht.Both Layers act as a barrier against further diffusion of the the second layer T2 deposited contact material. Depending on Material A 'must be different Barrier layers can be selected. The example shown here is particularly advantageous if the material contact A 'contains aluminum or consists of this.

Es ist möglich, anstelle eines Substrats aus p-dotiertem Silizium auch n-dotiertes Silizium zu verwenden. Genauso gut ist es jedoch auch denkbar, andere Substratmaterialien beispielsweise GaAs, InP oder andere III/V Halbleiter zu verwenden. II/VI-Halbleiterverbindungen sind ebenso möglich. Das Kontaktmaterial muß natürlich eine hohe Diffusionskonstante in dem verwendetem Substratmaterial aufweisen, um so die Fortsetzungen in die Tiefe des Substrats zu bilden.It is possible, instead of a substrate made of p-doped silicon, also n-doped To use silicon. However, it is equally conceivable for others Substrate materials such as GaAs, InP or other III / V semiconductors to use. II / VI semiconductor connections are also possible. The Contact material must, of course have high diffusion constant in the substrate material used, so as to form the continuations in the depth of the substrate.

Anstelle der Isolierschicht I aus Siliziumdioxid kann auch eine andere isolierende Schicht verwendet werden, sofern die isolierende Schicht ebenfalls eine Diffusionsbarriere für das Aluminium darstellt. Es ist jedoch auch möglich, eine isolierende Schicht zu wählen, das keine Diffusionsbarriere darstellt. Somit ist es in einfacher Weise möglich, unter der Isolierschicht liegende Strukturen zu kontaktieren.Instead of the insulating layer I made of silicon dioxide can also be another insulating one Layer are used, provided the insulating layer is also a diffusion barrier for that represents aluminum. However, it is also possible to use an insulating layer to choose, that is not a diffusion barrier. So it's easier in Way possible contact structures under the insulating layer.

3 zeigt eine Halbleiteranordnung, die ein Gebiet S umfaßt, welches eine integrierte Schaltung aufweist. Des weiteren enthält sie einen Substratkontakt SK, welcher schraffiert dargestellt ist und die integrierte Schaltung vollständig umgibt. Dieser Substratkontakt SK ist ein engmaschiges Netzwerk oder ein Ring aus Aluminiumnadeln, die sich in die Tiefe des Substrats ausdehnen. Minoritätsladungsträger, die diesen Bereich erreichen, werden durch den geringeren elektrischen Widerstand in diesem Bereich abgeführt. 3 shows a semiconductor device comprising a region S, which has an integrated circuit. Furthermore, it contains a substrate contact SK, which is shown hatched and completely surrounds the integrated circuit. This substrate contact SK is a close-knit network or a ring made of aluminum needles that expand into the depth of the substrate. Minority charge carriers that reach this area are dissipated by the lower electrical resistance in this area.

(W1, W2):(W1, W2):
Wannetub
(W):(W):
Wannenbereichwell region
(SC):(SC):
Strukturstructure
(S):(S):
Substratsubstratum
(SK):(SK):
SubstratkontaktstelleSubstrate contact point
(I):(I):
Isolationsschichtinsulation layer
(A, A'):(A, A '):
Metallkontaktmetal contact
(P):(P):
Eintreibungenexactions
(SP):(SP):
Materialauswurfmaterial ejection
(D):(D):
Diffusionskontaktierungdiffusion bonding
(T1,T2):(T1, T2):
Schutzschichtenprotective coatings
(GR):(GR):
Schutzanordnungprotection order
(VCC):(V CC ):
Schutzspannungprotection voltage
(VIN):(V IN ):
Eingangsspannunginput voltage
(VSS):(V SS ):
Spannungtension
(D1,D2):(D1, D2):
Diodediode
(T1):(T1):
Transistortransistor

Claims (10)

Halbleiteranordnung in einem Halbleitersubstrat (S), das mit einer Dotierung einer ersten Art dotiert ist, mit zumindest einer darin integrierten Struktur (SC), um die eine Schutzanordnung (GR) angeordnet ist, wobei die Schutzanordnung (GR) eine Diffusion von Minoritätsladungsträgern von der oder in die Struktur (SC) verhindert, und mit zumindest einem Substratkontakt (SK) zum Zuführen eines elektrischen Potentials, der zwischen der Schutzanordnung (GR) und der integrierten Struktur (SC) ausgebildet ist, dadurch gekennzeichnet, daß der zumindest eine Substratkontakt (SK) in seiner vertikalen Ausdehnung innerhalb des Substrats größer als die integrierte Struktur (SC) ausgebildet ist.Semiconductor arrangement in a semiconductor substrate (S), which is doped with a doping of a first type, with at least one structure (SC) integrated therein, around which a protective arrangement (GR) is arranged, the protective arrangement (GR) allowing diffusion of minority charge carriers from the or prevented in the structure (SC), and with at least one substrate contact (SK) for supplying an electrical potential, which is formed between the protective arrangement (GR) and the integrated structure (SC), characterized in that the at least one substrate contact (SK ) is larger in its vertical extent within the substrate than the integrated structure (SC). Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Substratkontakt (SK) als ein die integrierte Struktur (SC) umgebender Ring im Halbleitersubstrat (S) ausgebildet ist.Arrangement according to claim 1, characterized in that the Substrate contact (SK) as a surrounding the integrated structure (SC) Ring is formed in the semiconductor substrate (S). Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Substratkontakt (SK) einen Bereich aufweist, in dem zumindest eine nadelförmige Fortsetzung (P) aus einem vom Substrat (S) verschiedenen Material (A) innerhalb des Substrat (S) ausgebildet ist.Arrangement according to claim 1 or 2, characterized in that the Substrate contact (SK) has an area in which at least one needle-shaped Continuation (P) from a material different from the substrate (S) (A) is formed within the substrate (S). Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Substratkontakt (SK) mehrere Schichten (T1, T2) aufweist, wobei eine Schicht als elektrisch leitende Verbindung zu der zumindest einer nadelförmige Fortsetzung (P) ausgebildet ist.Arrangement according to claim 3, characterized in that the Substrate contact (SK) has several layers (T1, T2), wherein a layer as an electrically conductive connection to the at least an acicular one Continuation (P) is formed. Anordnung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß der Substratkontakt (SK) ein Material (A) aufweist, das direkt auf der Oberfläche des Halbleitersubstrats (S) aufgebracht und in das Substrat- (S) diffundiert ist.Arrangement according to claim 1 to 4, characterized in that the Substrate contact (SK) has a material (A) that directly on the Surface of the Semiconductor substrate (S) applied and diffused into the substrate (S) is. Anordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß das Material (A) Aluminium umfasst.Arrangement according to claim 3 or 5, characterized in that this Material (A) includes aluminum. Verfahren zur Herstellung eines Substratkontaktes (SK) in einem Halbleitersubstrat (S), das zumindest eine dem Substratkontakt (SK) benachbarte integrierte Struktur (SC) aufweist, gekennzeichnet durch – Abscheiden eines elektrisch leitenden Materials (A) mit hoher Diffusionskonstante auf einem Oberflächenbereich des Substrats (S), der für den Substratkontakt (SK) vorgesehen ist; – Eindiffusion des Materials in das Substrat (S), bis das Material (A) eine Tiefe erreicht, die größer als die Tiefe der integrierten Struktur (SC) ist.Process for making a substrate contact (SK) in a semiconductor substrate (S), the at least one of the substrate contact (SK) has adjacent integrated structure (SC), characterized by - separation an electrically conductive material (A) with a high diffusion constant on a surface area of the substrate (S) for the substrate contact (SK) is provided; - Diffusion of the material into the substrate (S) until the material (A) reaches a depth that larger than is the depth of the integrated structure (SC). Verfahren nach Anspruch 7, gekennzeichnet durch – Entfernen des Materials (A) und des vom eingetriebenen Material verdrängten Substratmaterials (SP) von dem Oberflächenbereich und; – Herstellung eines Kontaktes auf dem Oberflächenbereich des Halbleitersubstrats (S).A method according to claim 7, characterized by - Remove the material (A) and the substrate material displaced by the driven material (SP) from the surface area and; - manufacture of contact on the surface area of the semiconductor substrate (S). Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Diffusion des Materials (A) in das Substrat (S) durch eine Temperaturerhöhung unterstützt wird.A method according to claim 7, characterized in that the Diffusion of the material (A) into the substrate (S) is supported by an increase in temperature. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als elektrisch leitendes Material Aluminium verwendet wird.A method according to claim 7, characterized in that as electrically conductive material aluminum is used.
DE2003120414 2003-05-07 2003-05-07 Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate Ceased DE10320414A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003120414 DE10320414A1 (en) 2003-05-07 2003-05-07 Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003120414 DE10320414A1 (en) 2003-05-07 2003-05-07 Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate

Publications (1)

Publication Number Publication Date
DE10320414A1 true DE10320414A1 (en) 2004-12-23

Family

ID=33481973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003120414 Ceased DE10320414A1 (en) 2003-05-07 2003-05-07 Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate

Country Status (1)

Country Link
DE (1) DE10320414A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160070A (en) * 1980-04-23 1981-12-09 Nec Corp Manufacture of insulated gate type field effect transistor
JPS5773932A (en) * 1980-10-27 1982-05-08 Shindengen Electric Mfg Co Ltd High tension-resisting planer-type semiconductor device
JPS63228759A (en) * 1987-03-18 1988-09-22 Sanyo Electric Co Ltd Semiconductor device
DE3715232A1 (en) * 1987-05-07 1988-11-17 Siemens Ag Method of substrate connection in the fabrication of bipolar transistor circuits separated by isolation trenches
EP0292972A2 (en) * 1987-05-29 1988-11-30 Nissan Motor Co., Ltd. IC with recombination layer and guard ring separating VDMOS and CMOS or the like
DE3686125T2 (en) * 1985-10-31 1993-03-11 Ibm METHOD FOR PRODUCING AN INTEGRATED CIRCUIT.
US6274909B1 (en) * 1999-11-12 2001-08-14 Etron Technology, Inc. Guard ring structure with deep N well on ESD devices
US6310365B1 (en) * 1998-07-23 2001-10-30 University Of Electronic Science And Technology Surface voltage sustaining structure for semiconductor devices having floating voltage terminal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160070A (en) * 1980-04-23 1981-12-09 Nec Corp Manufacture of insulated gate type field effect transistor
JPS5773932A (en) * 1980-10-27 1982-05-08 Shindengen Electric Mfg Co Ltd High tension-resisting planer-type semiconductor device
DE3686125T2 (en) * 1985-10-31 1993-03-11 Ibm METHOD FOR PRODUCING AN INTEGRATED CIRCUIT.
JPS63228759A (en) * 1987-03-18 1988-09-22 Sanyo Electric Co Ltd Semiconductor device
DE3715232A1 (en) * 1987-05-07 1988-11-17 Siemens Ag Method of substrate connection in the fabrication of bipolar transistor circuits separated by isolation trenches
EP0292972A2 (en) * 1987-05-29 1988-11-30 Nissan Motor Co., Ltd. IC with recombination layer and guard ring separating VDMOS and CMOS or the like
US6310365B1 (en) * 1998-07-23 2001-10-30 University Of Electronic Science And Technology Surface voltage sustaining structure for semiconductor devices having floating voltage terminal
US6274909B1 (en) * 1999-11-12 2001-08-14 Etron Technology, Inc. Guard ring structure with deep N well on ESD devices

Similar Documents

Publication Publication Date Title
DE19731495C2 (en) Bipolar transistor controllable by field effect and method for its production
DE102007006853B4 (en) ESD protection device and electrical circuit with the same
DE2559360A1 (en) SEMI-CONDUCTOR COMPONENT WITH INTEGRATED CIRCUITS
DE3823270A1 (en) SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THEIR PRODUCTION
DE19654163B4 (en) Protection device for a semiconductor circuit
DE3002740A1 (en) METHOD FOR TRAINING SUBSTRATE ELECTRODES IN MOS ICS WITH LOCAL OXIDATION
DE10342028B4 (en) A method of providing a reduced programming voltage antifuse and integrated circuit therewith
DE3011778A1 (en) FIELD EFFECT TRANSISTOR
DE10054184C1 (en) Transistor with electrostatic discharge protection has layer resistance of source and drain diffusion zones increased via insulating strip zones
DE102005056908B4 (en) Integrated circuit arrangement with shock diode or thyristor and method of manufacturing
EP1723672B1 (en) Semi-conductor element comprising an integrated Zener diode and method for the production thereof
EP0656659B1 (en) ESD protection structure for integrated circuits
DE3230067A1 (en) PERMANENT STORAGE DEVICE
WO2005117133A2 (en) Esd-protection structures for semiconductor components
DE102007024461B4 (en) Semiconductor element and method for its production
DE19756530B4 (en) Method for producing a semiconductor device
DE10297292T5 (en) Improvement of the triggering of an ESD-NMOS by using an N underlayer
DE10320414A1 (en) Semiconductor arrangement has integrated structure surrounded by protective structure to prevent diffusion of minority carriers and a contact to the substrate
WO2010031798A1 (en) Semiconductor body with a protective structure and method for manufacturing the same
DE102008010321B4 (en) A method of manufacturing a device with a superjunction semiconductor element, device and integrated circuit having a superjunction semiconductor element
DE4443933C2 (en) Semiconductor device with an IIL circuit and method for producing the same
EP1154486B1 (en) ESD protection device comprising parallel bipolar transistors
WO2006133888A1 (en) Semiconductor protective structure for electrostatic discharge
DE3414772C2 (en)
DE2801271A1 (en) METHOD OF IMPLANTING IONS INTO A SEMICONDUCTOR SUBSTRATE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection