DE10257536B4

DE10257536B4 - Voltage controlled oscillator

Info

Publication number: DE10257536B4
Application number: DE2002157536
Authority: DE
Inventors: Peter Widerin; Tobias 71735 Köhler
Original assignee: NewLogic Technologies GmbH
Current assignee: Wipro Ltd
Priority date: 2002-12-10
Filing date: 2002-12-10
Publication date: 2011-07-07
Anticipated expiration: 2022-12-11
Also published as: DE10257536A1

Abstract

Ein spannungsgesteuerter Oszillator (VCO), welcher umfasst:
eine bistabile Kippschaltung (3) mit einem Set- und einem Reset-Eingang und mindestens einem nicht-invertierenden und mindestens einem invertierenden Ausgang, wobei die nicht-invertierenden und invertierenden Ausgänge die nicht-invertierenden und invertierenden Ausgänge des VCO bereitstellen, einen ersten Kondensator C₁ und einen zweiten Kondensator C₂,
einen ersten voll-differenzialen Komparator (1), der die Spannung über dem ersten Kondensator C₁ mit einer angelegten differenzialen Trimmspannung V_trim vergleicht, wobei der Ausgang des ersten Komparators (1) mit dem Set-Eingang der bistabilen Kippschaltung (3) verbunden ist,
einen zweiten voll-differenzialen Komparator (2), der die Spannung über dem zweiten Kondensator C₂ mit der besagten differenzialen Trimmspannung V_trim vergleicht, wobei der Ausgang des zweiten Komparators (2) mit dem Reset-Eingang der besagten bistabilen Kippschaltung (3) verbunden ist, und
mehrere Schaltelemente (S1–S8), die mit den Ausgängen der bistabilen Kippschaltung (3) verbunden sind, wobei die Schaltelemente (S1–S8) in einer Weise auf die Kondensatoren wirken,...A voltage controlled oscillator (VCO) comprising:
a bistable multivibrator (3) having a set and a reset input and at least one non-inverting and at least one inverting output, the non-inverting and inverting outputs providing the non-inverting and inverting outputs of the VCO, a first capacitor C ₁ and a second capacitor C ₂ ,
a first full-differential comparator (1) comparing the voltage across the first capacitor C ₁ with an applied differential _trim voltage V _trim , the output of the first comparator (1) being connected to the set input of the bistable multivibrator (3) .
a second full-differential comparator (2) comparing the voltage across the second capacitor C ₂ with said differential _trim voltage V _trim , the output of the second comparator (2) being connected to the reset input of said bistable flip-flop (3) is and
a plurality of switching elements (S1-S8) connected to the outputs of the bistable multivibrator (3), the switching elements (S1-S8) acting in a manner on the capacitors, ...

Description

Hintergrund der ErfindungBackground of the invention

Die vorliegende Erfindung bezieht sich auf einen spannungsgesteuerten Oszillator (VCO: Voltage Controlled Oscillator) zur Bereitstellung eines Taktsignals und bezieht sich insbesondere auf einen voll-differenzialen VCO mit differenzialer Abstimmung.The present invention relates to a Voltage Controlled Oscillator (VCO) for providing a clock signal, and more particularly relates to a full-differential VCO with differential tuning.

In den meisten digitalen gemischt-Signal und analogen integrierten Schaltkreisen besteht ein genereller Bedarf an einem präzisen Taktsignal. Insbesondere integrierte Transceiver haben sehr strikte Anforderungen an eine präzise Abtastfrequenz für Analog-Digital- und Digital-Analog-Wandler, welche z. B. einen effektiven Jitter unter 100ps benötigen. Diese Anforderung ist in der sehr störsignalbehafteten Umgebung eines typischen Systems auf einem Chip (SOC) sehr schwer zu erreichen. Des Weiteren begrenzt die relativ geringe Versorgungsspannung in modernen CMOS-Prozessen den Abstimmbereich des Taktoszillators oder führt zu sehr steilen Abstimmkurven.In most mixed-signal digital and analog integrated circuits, there is a general need for a precise clock signal. In particular, integrated transceivers have very strict requirements for a precise sampling frequency for analog-digital and digital-to-analog converter, which z. B. need an effective jitter below 100ps. This requirement is very difficult to achieve in the very noisy environment of a typical system on a chip (SOC). Furthermore, the relatively low supply voltage in modern CMOS processes limits the tuning range of the clock oscillator or leads to very steep tuning curves.

Aus dem Stand der Technik sind Oszillatoren mit einpolig geerdeter Struktur und einer einpolig geerdeten Trimmung bekannt. Solche Schaltkreise sind z. B. in S. Y. Sun, „An Analog PLL-Clock and Date Recovery Circuit with High Input Jitter Tolerance”, in IEEE J. of Solid-State Circuits, Vol. 24, No. 2., pp. 325–330, April 1989 und in T. Tanzawa et al.., ”A Stable Programming Pulse Generator for Single Power Supply Flash Memories”, in IEEE J of Solid-State Circuits, Vol 32, No. 6 pp. 845–851, Juni 1997, beschrieben. Diese Schaltungen sind recht empfindlich gegen Störsignale in der Versorgungsspannung, in den Komparatoren und insbesondere in der Trimmspannung. Weiterhin begrenzt die einpolig geerdete Struktur den möglichen Abstimmbereich. Das kann ein starker Nachteil in modernen Schaltungen mit niederer Versorgungsspannung sein.Oscillators with a single-pole grounded structure and a single-ended grounded trimming are known from the prior art. Such circuits are z. See, for example, S.Y. Sun, "An Analog PLL Clock and Date Recovery Circuit with High Input Jitter Tolerance," in IEEE J. of Solid State Circuits, Vol. 2nd, pp. 325-330, April 1989, and T. Tanzawa et al., "A Stable Programming Pulse Generator for Single Power Supply Flash Memories," in IEEE J of Solid State Circuits, Vol. 6 pp. 845-851, June 1997. These circuits are quite sensitive to noise in the supply voltage, in the comparators and in particular in the trim voltage. Furthermore, the single-ended grounded structure limits the possible tuning range. This can be a major drawback in modern low supply voltage circuits.

In dem einpolig geerdeten VCO gemäß Tanzawa et. al. werden zwei Stromquellen, die für die Frequenz des VCO wichtig sind, während jedes Zyklus' einmal an- und abgeschaltet. Dadurch werden Schaltspitzen erzeugt, die die Versorgungsspannung stören. Des Weiteren führen diese Schaltspitzen zu einem sehr ungenau definierten Durchschnittsstrom in den Stromquellen. Speziell bei hohen Frequenzen werden die Stromquellen im Grunde dauernd an- und ausgeschaltet und erzeugen nie einen definierten Strom. Das macht es schwierig, einen solchen VCO zu skalieren.In the unipolar grounded VCO according to Tanzawa et. al. For example, two power sources important to the frequency of the VCO are turned on and off once during each cycle. As a result, switching spikes are generated, which disturb the supply voltage. Furthermore, these switching peaks lead to a very inaccurately defined average current in the power sources. Especially at high frequencies, the power sources are basically constantly switched on and off and never generate a defined current. This makes it difficult to scale such a VCO.

Die EP 0 180 105 B1 als nächstkommender Stand der Technik offenbart einen spannungsgesteuerten Oszillator in herkömmlicher nicht-differentiellen Schaltungstechnik. Die DE 42 37 952 A1 beschreibt eine Oszillatorschaltung mit ähnlichen Merkmalen.The EP 0 180 105 B1 The closest prior art discloses a voltage controlled oscillator in conventional non-differential circuit technology. The DE 42 37 952 A1 describes an oscillator circuit with similar features.

Zusammenfassung der ErfindungSummary of the invention

Es ist die Aufgabe der vorliegenden Erfindung, einen spannungsgesteuerten Oszillator anzugeben, der einen weiten Frequenzbereich hat, einen niederen Jitter, der unempfindlich gegen Störungen und für den Betrieb bei einer geringen Versorgungsspannung geeignet ist.It is the object of the present invention to provide a voltage controlled oscillator having a wide frequency range, a low jitter, which is insensitive to noise and suitable for operation at a low supply voltage.

Diese Aufgabe wird erfindungsgemäß durch einen spannungsgesteuerten Oszillator nach Anspruch 1 gelöst.This object is achieved by a voltage controlled oscillator according to claim 1.

Der spannungsgesteuerte Oszillator (VCO) gemäß der Erfindung umfasst eine bistabile Kippschaltung mit einem Set- und einem Reset-Eingang und einem nicht-invertierenden und einem invertierenden Ausgang, wobei die nicht-invertierenden und invertierenden Ausgänge die nicht-invertierenden und invertierenden Ausgänge des VCO bereitstellen, einen ersten Kondensator und einen zweiten Kondensator, einen ersten voll-differenzialen Komparator, der die Spannung über dem ersten Kondensator mit einer angelegten differenzialen Trimmspannung vergleicht, wobei der Ausgang des ersten Komparators mit dem Set-Eingang der bistabilen Kippschaltung verbunden ist, einen zweiten volldifferenzialen Komparator, der die Spannung über dem zweiten Kondensator mit der besagten differenzialen Trimmspannung vergleicht, wobei der Ausgang des zweiten Komparators mit dem Reset-Eingang der besagten bistabilen Kippschaltung verbunden ist und mehrere Schaltelemente, die mit dem Ausgang der bistabilen Kippschaltung verbunden sind, wobei die Schaltelemente in einer Weise auf die Kondensatoren wirken, um die Kondensatoren in Abhängigkeit des Schaltzustandes der bistabilen Kippschaltung abwechselnd zu laden und zu entladen.The voltage controlled oscillator (VCO) according to the invention comprises a bistable multivibrator having a set and a reset input and a non-inverting and an inverting output, the non-inverting and inverting outputs providing the non-inverting and inverting outputs of the VCO , a first capacitor and a second capacitor, a first full differential comparator comparing the voltage across the first capacitor to an applied differential trim voltage, the output of the first comparator connected to the set input of the flip-flop, a second fully differential A comparator comparing the voltage across the second capacitor to said differential trim voltage, the output of the second comparator being connected to the reset input of said bistable multivibrator, and a plurality of switching elements connected to the output of the bistable multivibrator rbunden are, wherein the switching elements act in a manner on the capacitors to alternately charge and discharge the capacitors depending on the switching state of the bistable flip-flop.

Die vorliegende Erfindung stellt einen leicht skalierbaren Standardoszillator bereit, der als allgemeiner Taktoszillator für mittlere Frequenzen im Bereich bis zu einigen hundert MHz verwendet werden kann. Die volldifferenziale Struktur erlaubt es dem VCO selbst in sehr störbehafteten Umgebungen zu arbeiten, wie sie typisch für integrierte Systeme auf einem Chip (SOC) sind. Da der gesamte VCO, einschließlich der Trimmspannung, voll-differenzial ausgeführt ist, hat dies viele Vorteile im Vergleich zu anderen VCO-Designs, speziell bei niederen Versorgungsspannungen. Weiterhin ist die Struktur sehr symmetrisch und einfach gehalten, was in einem sehr geringen Jitter resultiert. Die Trimmkurve des VCO ist monoton mit einer Steilheit, die sich bei einer gegebenen Frequenz um weniger als einen Faktor 2 über alle Ecken verändert, einschließlich Prozessabweichungen von Transistoren, Widerständen und Kondensatoren, einem Temperaturbereich von –40 C° bis 150 C° und Versorgungsspannungsabweichungen von 10%. Dieser VCO ist ein idealer Oszillator für Phase Locked Loops, was einen voll differenzialen Signalpfad erlaubt. Der hauptsächliche erfinderische Schritt bei diesen VCO besteht in der Art, wie das Konzept eines absolut differenzialen Signalpfades und das Prinzip einer höchstmöglichen Symmetrie zwischen Versorgungsspannung und Masse (PMOS bzw. NMOS) kombiniert wurde. Diese beiden Prinzipien ermöglichen ein Spike-freies Schalten, was in einem sehr vorausberechenbaren, skalierbaren und robusten Design mit sehr geringem Jitter resultiert.The present invention provides a readily scalable standard oscillator that can be used as a general clock oscillator for mid frequencies in the range up to several hundred MHz. The Fully differential structure allows the VCO to operate even in very noisy environments typical of integrated systems on a chip (SOC). Since the entire VCO, including the trim voltage, is fully differential, this has many advantages over other VCO designs, especially at low supply voltages. Furthermore, the structure is very symmetrical and simple, resulting in very little jitter. The trim curve of the VCO is monotonic with a slope that varies less than a factor of 2 across all vertices at a given frequency, including process variations of transistors, resistors and capacitors, a temperature range of -40 C ° to 150 C ° and supply voltage deviations of 10%. This VCO is an ideal oscillator for phase locked loops, allowing a fully differential signal path. The main inventive step in this VCO is the way in which the concept of an absolutely differential signal path and the principle of maximum possible symmetry between supply voltage and ground (PMOS or NMOS) has been combined. These two principles enable spike-free switching, resulting in a highly predictable, scalable, and robust design with very low jitter.

In einer bevorzugten Ausgestaltung der Erfindung verbinden die Schaltelemente die Kondensatoren entweder mit einer konstanten Ladespannung oder mit zwei Stromquellen, die einen konstanten Strom bereitstellen, um die Kondensatoren im Wechsel zu laden und zu entladen.In a preferred embodiment of the invention, the switching elements connect the capacitors either with a constant charging voltage or with two current sources providing a constant current to alternately charge and discharge the capacitors.

Die bistabile Kippschaltung hat vorteilhafterweise vier individuelle nicht-invertierende und vier individuelle invertierende Ausgänge, wobei jeder der nicht-invertierenden Ausgänge und jeder der invertierenden Ausgänge logisch äquivalent sind, jedoch ihre Schaltzustände nicht synchron ändern. Statt dessen ändern die nicht-invertierenden und die invertierenden Ausgänge der bistabilen Kippschaltung ihre Schaltzustände in einer vorherbestimmten Reihenfolge.The bistable multivibrator advantageously has four individual non-inverting and four individual inverting outputs, each of the non-inverting outputs and each of the inverting outputs being logically equivalent, but not changing their switching states in synchronism. Instead, the non-inverting and inverting outputs of the bistable multivibrator change their switching states in a predetermined order.

In einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, dass, wenn die bistabile Kippschaltung ihren Schaltzustand ändert, zuerst der aktuell geladene Kondensator von der Ladespannung getrennt wird, zweitens dieser geladene Kondensator mit den Stromquellen verbunden wird, drittens der andere Kondensator von den Stromquellen getrennt wird und viertens dieser andere Kondensator mit der Ladespannung verbunden wird.In a preferred embodiment of the invention it is provided that when the bistable flip-flop changes its switching state, first the currently charged capacitor is disconnected from the charging voltage, secondly this charged capacitor is connected to the current sources, thirdly the other capacitor is disconnected from the current sources and Fourth, this other capacitor is connected to the charging voltage.

In der Praxis ist die bistabile Kippschaltung ein RS-Flip-Flop. Die Stromquellen sind vorzugsweise Stromquellen vom NMOS-Typ und PMOS-Typ.In practice, the bistable flip-flop is an RS flip-flop. The current sources are preferably NMOS-type and PMOS-type current sources.

Jeder Komparator umfasst vorteilhaft einen differenzialen Differenzverstärker DDA mit voll symmetrischen Eingängen und einem einpolig geerdeten Ausgang.Each comparator advantageously comprises a differential differential amplifier DDA with fully balanced inputs and a single-ended output.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Der Aufbau und das Verfahren zum Betrieb der Erfindung, zusammen mit zusätzlichen Merkmalen und Vorteilen werden am besten aus der nachfolgenden Beschreibung einer spezifischen Ausgestaltung in Verbindung mit den beigefügten Zeichnungen verständlich.The structure and method of operating the invention, together with additional features and advantages, will be best understood from the following description of a specific embodiment when taken in conjunction with the accompanying drawings.

1 ist ein schematisches Schaltbild des VCO gemäß der Erfindung. 1 is a schematic diagram of the VCO according to the invention.

2 ist ein Diagramm der Spannungen V_C1 und V_C2 über den Kondensatoren C₁ und C₂ im Vergleich zu der differenzialen Trimmspannung V_trim und den entsprechenden Ausgangsspannungen V_out und V_out Jeweils für eine schnelle und langsame Trimmung. 2 Figure 4 is a graph of the voltages V _C1 and V _C2 across the capacitors C ₁ and C ₂ compared to the differential _trim voltage V _trim and the corresponding output voltages V _out and V _out, respectively, for fast and slow trimming.

3 ist ein detaillierteres Schaltbild des VCO gemäß 1. 3 is a more detailed circuit diagram of the VCO according to 1 ,

Ausführliche Beschreibung einer bevorzugten Ausgestaltung der ErfindungDetailed description of a preferred embodiment of the invention

Die allgemeinste Form der Erfindung ist in den 1 und 3 dargestellt. Die VCO-Schaltung besteht allgemein aus zwei voll differenzialen Komparatoren 1 und 2 (DDA basierend), einem RS-Flip-Flop 3, zwei Kondensatoren C₁ und C₂, zwei präzisen Stromquellen 4, 5 und mehreren MOSFET-Schaltelementen S1 bis S8.The most general form of the invention is in the 1 and 3 shown. The VCO circuit generally consists of two fully differential comparators 1 and 2 (DDA based), an RS flip-flop 3 , two capacitors C ₁ and C ₂ , two precise power sources 4 . 5 and a plurality of MOSFET switching elements S1 to S8.

Eine differenziale Trimmspannung V_trim = V_up – V_down wird am nicht-invertierenden differenzialen Eingang beider Komparatoren 1 und 2 angelegt. Mit dieser Trimmspannung kann die Ausgangsfrequenz V_out des VCO gesteuert werden. Die invertierenden differenzialen Eingänge des Komparators 1 sind mit den Anschlüssen des Kondensators C₁ verbunden. Die invertierenden differenzialen Eingänge des Komparators 2 sind mit den Anschlüssen des Kondensators C₂ verbunden. Der Ausgang des Komparators 1 ist mit dem Set (S) Eingang des Flip-Flops 3 verbunden. Entsprechend ist der Ausgang des Komparators 2 mit dem Reset-Eingang (R) des Flip-Flops 3 verbunden.A differential _trim voltage V _trim = V _up -V _down is at the non-inverting differential input of both comparators 1 and 2 created. With this trim voltage, the output frequency V _{out of} the VCO can be controlled. The inverting differential inputs of the comparator 1 are with the Connected terminals of the capacitor C ₁ . The inverting differential inputs of the comparator 2 are connected to the terminals of the capacitor C ₂ . The output of the comparator 1 is with the set (S) input of the flip-flop 3 connected. The output of the comparator is accordingly 2 with the reset input (R) of the flip-flop 3 connected.

Der Ausgang des Oszillators ist ein nicht-invertiertes und invertiertes Rechtecksignal V_out and V _out, welches von dem nicht-invertierenden Ausgang Q des Flip-Flops 3 abgenommen werden kann.The output of the oscillator is a non-inverted and inverted square wave signal V _out and V _out , which is from the non-inverting output Q of the flip-flop 3 can be removed.

Die vier Schaltelemente S1 bis S4 sind dem Kondensator C₁ zugeordnet, wogegen die vier Schalter S5 bis S8 dem Kondensator C₂ zugeordnet sind.The four switching elements S1 to S4 are assigned to the capacitor C ₁ , whereas the four switches S5 to S8 are assigned to the capacitor C ₂ .

Die Basen (Gates) der Schalttransistoren S1, S2 und S7, S8 sind mit dem Q-Ausgang des Flip-Flops verbunden, wogegen die Basen der Schalttransistoren S3, S4 und S5, S6 mit dem Q -Ausgangs des Flip-Flops 3 verbunden sind.The bases (gates) of the switching transistors S1, S2 and S7, S8 are connected to the Q output of the flip-flop, while the bases of the switching transistors S3, S4 and S5, S6 to the Q Output of the flip-flop 3 are connected.

Mit Hilfe der Schalter S1 bis S4 werden die Anschlüsse des Kondensators C₁ wechselweise entweder mit den Spannungen V+ und V– oder den Stromquellen 4, 5 verbunden, in Abhängigkeit des Schaltzustandes der Ausgänge Q und Q des Flip-Flops 3.With the aid of the switches S1 to S4, the terminals of the capacitor C ₁ are alternately either with the voltages V + and V-, or the current sources 4 . 5 connected, depending on the switching state of the outputs Q and Q of the flip-flop 3 ,

In umgekehrter Weise verbinden die Schalttransistoren S5 bis S8 die Anschlüsse des Kondensators C₂ abwechselnd entweder mit den Stromquellen 4, 5 oder den Spannungen V+ und V–.Conversely, the switching transistors S5 to S8 connect the terminals of the capacitor C ₂ alternately either with the current sources 4 . 5 or the voltages V + and V-.

Die Arbeitsweise des Oszillators wird nun insbesondere mit Bezug auf 2 erläutert. Die Diagramme auf der linken Seite von 2 entsprechen einer schnelle Trimmung, d. h. einer großen positiven Trimmspannung V_trimm, was ein Ausgangssignal mit hoher Frequenz ergibt, wogegen die Abbildungen auf der rechten Seite eine langsame Trimmung zeigen, d. h. eine große negative Spannung V_trim, die in einem Ausgangssignal mit niederer Frequenz resultiert.The operation of the oscillator will now be particularly with reference to 2 explained. The charts on the left side of 2 correspond to a fast trim, ie a large positive trim voltage V _trim , which gives a high frequency output, while the right hand images show a slow trim, ie a large negative voltage V _trim resulting in a low frequency output.

In einem ersten Zustand des Flip-Flops 3, bei welchem angenommen wird, dass der Ausgang Q sich auf einem H-Pegel befindet und der Ausgang Q einen L-Pegel besitzt, sind die Transistoren S2, S3 und S5, S8 durchgeschaltet, wogegen die Transistoren S1, S4 und S6, S7 sperren. Somit ist der Kondensator C₂ zwischen die Spannungen V+ und V– geschaltet, wogegen der Kondensator C₁, von dem angenommen wird, dass er voll aufgeladen ist, mit den Stromquellen 4, 5 verbunden ist. Die Stromquelle 4 ist vorzugsweise eine NMOS-Stromquelle, welche das mit hoher Spannung beaufschlagte Ende des Kondensators C₁ mit einem definierten stabilen Strom gegenüber Masse entlädt, und die Stromquelle 5 ist vorzugsweise eine PMOS-Stromquelle, welche das mit einer niederen Spannung beaufschlagte Ende des Kondensators gegenüber der Versorgungsspannung lädt. Die Kondensatoren C₁ und C₂ sind mit den entsprechenden invertierenden Differenzial-Eingängen der Komparatoren 1 beziehungsweise 2 verbunden. Die Komparatoren 1, 2 vergleichen die Spannung über den Kondensatoren C₁ und C₂ mit der differenzialen Trimmspannung V_trim, die an die nicht-invertierenden Eingänge der Komparatoren 1, 2 angelegt ist. Sobald die Spannung V_C1 über dem Entladekondensator C₁ kleiner wird als die differenziale Trimmspannung V_trim, gibt der entsprechende Komparator 1 ein (L-Pegel) Ausgangssignal auf den S-Eingang des Flip-Flops 3, welches das Flip-Flop 3 in einen zweiten Zustand versetzt, bei welchem der Ausgang Q auf L-Pegel und der Ausgang Q auf H-Pegel liegt. In dem zweiten Zustand wird der Kondensator C₁ mit V+ und V– verbunden, wogegen der Kondensator C₂, der während des ersten Zustandes voll aufgeladen wurde, mit den Stromquellen 4, 5 verbunden wird und anfängt entladen zu werden.In a first state of the flip-flop 3 in which it is assumed that the output Q is at an H level and the output Q has an L level, the transistors S2, S3 and S5, S8 are turned on, whereas the transistors S1, S4 and S6, S7 block. Thus, the capacitor C _{2 is connected} between the voltages V + and V- whereas the capacitor C ₁ , which is assumed to be fully charged, is connected to the current sources 4 . 5 connected is. The power source 4 is preferably an NMOS current source which discharges the high-voltage end of the capacitor C ₁ to ground with a defined stable current, and the current source 5 is preferably a PMOS current source which charges the low voltage end of the capacitor to the supply voltage. The capacitors C ₁ and C ₂ are connected to the corresponding inverting differential inputs of the comparators 1 or 2 connected. The comparators 1 . 2 compare the voltage across capacitors C ₁ and C ₂ with the differential _trim voltage V _{trim applied} to the non-inverting inputs of the comparators 1 . 2 is created. As soon as the voltage V _C1 across the discharge capacitor C ₁ becomes smaller than the differential _trim voltage V _trim , the corresponding comparator outputs 1 a (L level) output signal to the S input of the flip-flop 3 which is the flip-flop 3 placed in a second state, in which the output Q to L level and the output Q is at H level. In the second state, the capacitor C _{1 is} connected to V + and V-, whereas the capacitor C ₂ , which has been fully charged during the first state, is connected to the current sources 4 . 5 is connected and starts to be unloaded.

Da dieselben Stromquellen zum abwechselnden Entladen der beiden Kondensatoren C₁ und C₂ verwendet werden, sind diese immer aktiv und erzeugen keine Schaltspitzen.Since the same current sources are used for alternately discharging the two capacitors C ₁ and C ₂ , they are always active and produce no switching spikes.

Die Frequenz des VCO wird wie folgt berechnet:
Der Einfachheit halber wird angenommen, dass beide Kondensatoren C₁ und C₂ dieselbe Kapazität haben, C₁ = C₂ = C. Der Kondensator C₁ wird an jedem seiner Anschlüsse durch einen konstanten Strom I₀ entladen. Daher ergibt sich die Spannung über diesem Kondensator zu:

wobei ΔV = V+ – V–The frequency of the VCO is calculated as follows:
For the sake of simplicity, it is assumed that both capacitors C ₁ and C _{2 have the} same capacitance, C ₁ = C ₂ = C. The capacitor C ₁ is discharged at each of its terminals by a constant current I ₀ . Therefore, the voltage across this capacitor becomes:

where ΔV = V + - V-

Sobald die Spannung V_C1 kleiner wird als die Trimmspannung V_trim, schaltet das Flip-Flop 3 in seinen anderen Zustand. Wenn beide Kondensatoren C₁ und C₂ dieselbe Kapazität aufweisen, schaltet das Flip-Flop 3 immer bei der Hälfte der Schwingungsperiode T, wenn wir annehmen, dass die Schaltzeiten des Komparators und des Flip-Flops im Vergleich zu den Entladezeiten der Kondensatoren vernachlässigbar sind. As soon as the voltage V _C1 becomes smaller than the _trim voltage V _trim , the flip-flop switches 3 in his other state. If both capacitors C ₁ and C _{2 have the} same capacitance, the flip-flop switches 3 always at half the oscillation period T, assuming that the switching times of the comparator and the flip-flop are negligible compared to the discharge times of the capacitors.

Die Periodenlänge T ergibt sich zu:

The period length T results in:

Aus Gleichung [2] können wir entnehmen, dass der VCO gemäß der Erfindung eine perfekte lineare Beziehung zwischen der Trimmspannung V_trim und der Periodenlänge T bereitstellt.From equation [2] we can deduce that the VCO according to the invention provides a perfect linear relationship between the _trim voltage V _trim and the period length T.

Wenn die beiden Kondensatoren C₁ und C₂ nicht dieselbe Kapazität aufweisen, ändert sich das Tastverhältnis des Oszillators entsprechend dem Verhältnis der Kapazitäten, d. h. T_lang/T_kurz ist proportional zu C_groß/C_klein.If the two capacitors C ₁ and C ₂ do not have the same capacitance, the duty cycle of the oscillator changes according to the ratio of the capacitances, ie T _long / T _short is proportional to C _large / C _small .

Die Frequenz f(V_trim) des Oszillators berechnet sich aus Gleichung [2]:

The frequency f (V _trim ) of the oscillator is calculated from equation [2]:

Für eine Spannung von V_trim = 0 beträgt die nominale Frequenz f₀ = I₀/(ΔV C). Da die Frequenz-Trimm-Kurve gemäß der Gleichung 3 einer Funktion 1/(1 – x) folgt, ist die theoretische maximale Frequenz unendlich. Natürlich wird die maximale Frequenz aufgrund der endlichen Schaltgeschwindigkeit der Komparatoren und des Flip-Flops begrenzt. An diesem Limit entartet der Oszillator zu einer Art Ringoszillator, was natürlich sehr abhängig von Prozessabweichungen ist.For a voltage of V _trim = 0, the nominal frequency is f ₀ = I ₀ / (ΔV C). Since the frequency-trim curve according to Equation 3 follows a function 1 / (1-x), the theoretical maximum frequency is infinite. Of course, the maximum frequency is limited due to the finite switching speed of the comparators and the flip-flop. At this limit, the oscillator degenerates into a kind of ring oscillator, which of course is very dependent on process deviations.

Die niedrigste mögliche Frequenz wird bei einer Trimmspannung V_trim = –ΔV erreicht, nämlich f_min = I₀/(2ΔV C). Somit kann der Trimmbereich leicht einen Faktor 2 überschreiten.The lowest possible frequency is achieved at a _trim voltage V _trim = -ΔV, namely f _min = I ₀ / (2ΔV C). Thus, the trim range can easily exceed a factor of 2.

Die Frequenz skaliert wie I₀/C, was ein sehr einfaches Abstimmen der nominalen Frequenz f₀ des Oszillators erlaubt.The frequency scales like I ₀ / C, which allows a very simple tuning of the nominal frequency f _{0 of} the oscillator.

Die Spannungsdifferenz ΔV = V+ – V– bestimmt die maximale positive und negative Trimmspannung. Um den größten möglichen Frequenzbereich zu bekommen, wird es bevorzugt, V+ nahe an der positiven Versorgungsspannung VDD zu wählen und V– nahe bei der negativen Versorgungsspannung VSS. Um Versorgungsspannungsstörgeräusche im VCO Ausgangssignals zu minimieren, sollten die Spannungen V+ und V– von separaten Spannungsquellen bereitgestellt werden, welche unabhängig von VDD und VSS sind.The voltage difference ΔV = V + - V- determines the maximum positive and negative trim voltage. In order to get the largest possible frequency range, it is preferred to choose V + close to the positive supply voltage VDD and V- close to the negative supply voltage VSS. To minimize power supply noise in the VCO output signal, voltages V + and V- should be provided by separate voltage sources that are independent of VDD and VSS.

Eine möglich Realisierung zur Erzeugung der Spannungen V+ – V– = ΔV ist in dem schematischen Schaltbild des Taktoszillators gemäß 3 gezeigt.One possible realization for generating the voltages V + - V- = ΔV is in the schematic circuit diagram of the clock oscillator according to 3 shown.

Zwei Konstantstromquellen 6, 7, eine PMOS-Quelle und eine NMOS-Quelle sind über zwei Widerstände 8, 9 miteinander verbunden. Der konstante Strom der Stromquellen 8, 9 erzeugt einen konstanten Spannungsabfall über den Widerständen, welcher den Spannungen V+ und V– entspricht, und erzeugt somit ein konstantes ΔV, unabhängig von VDD und VSS. Die Spannungen V+ und V– über den Anschlüssen der Widerstände 8, 9 werden zum Laden und Entladen der Kondensatoren C₁ und C₂ verwendet. Des Weiteren kann die zentrale Spannung V_CM zur Stabilisierung der Gleichtaktspannung an den entladenen Kondensatoren C₁ und C₂ verwendet werden. Natürlich kann ΔV genauso gut durch einen Differenzialspannungsregler oder jede andere mögliche konstante Spannungsquelle erzeugt werden.Two constant current sources 6 . 7 , a PMOS source and an NMOS source are over two resistors 8th . 9 connected with each other. The constant current of the power sources 8th . 9 produces a constant voltage drop across the resistors corresponding to voltages V + and V- and thus produces a constant ΔV independent of VDD and VSS. The voltages V + and V- across the terminals of the resistors 8th . 9 are used for charging and discharging the capacitors C ₁ and C ₂ . Furthermore, the central voltage V _{CM can be used} to stabilize the common-mode voltage across the discharged capacitors C ₁ and C ₂ . Of course, ΔV can just as well be generated by a differential voltage regulator or any other possible constant voltage source.

Ein vorteilhaftes und sanftes Schalten des Oszillators wird durch ein fortschrittliches Design des RS-Flip-Flops 3 erreicht. Anstelle von jeweils einem Ausgang Q und Q , wie es in dem vereinfachten Bild von 1 gezeigt ist, besitzt das Flip-Flop 3 vier individuelle Q-Ausgänge und vier individuelle Q -Ausgänge.An advantageous and smooth switching of the oscillator is provided by an advanced design of the RS flip-flop 3 reached. Instead of a respective output Q and Q as it is in the simplified picture of 1 is shown has the flip-flop 3 four individual Q outputs and four individual ones Q Outputs.

Jeweils alle Q-Ausgänge und alle Q -Ausgänge sind logisch äquivalent, ändern ihre Schaltzustände jedoch nicht synchron, sondern mit einer sehr kurzen gegenseitigen Verzögerung untereinander. Das Flip-Flop 3 setzt/rücksetzt seine Ausgänge Q und Q und die Zustände der Schalter S1 bis S8 in einer vorher bestimmten Reihenfolge. Andererseits steuert der Zustand der Transistorschalter S1 bis S8 das Laden und Entladen der Kondensatoren C₁ und C₂.In each case all Q outputs and all Q Outputs are logically equivalent but do not change their switching states synchronously, but with a very short mutual delay between each other. The flip-flop 3 sets / resets its outputs Q and Q and the states of the switches S1 to S8 in a predetermined order. On the other hand, the state of the transistor switches S1 to S8 controls the charging and discharging of the capacitors C ₁ and C ₂ .

Wenn die Ausgänge des Flip-Flops ihre Schaltzustände ändern, wird zuerst der gegenwärtig geladene Kondensator, sagen wir C₁, von ΔV = V+ – V– abgeschaltet. Zum Zweiten wird der besagte erste Kondensator C₁ mit den Stromquellen 4 und 5 verbunden. Drittens wird der andere Kondensator C₂ von den Stromquellen 4 und 5 getrennt. Viertens wird besagter zweiter Kondensator C₂ mit V+ und V– verbunden. Wenn das Flip-Flop 3 in seinen anderen Schaltzustand schaltet, wird die oben beschriebene besondere Schaltsequenz in umgekehrter Reihenfolge durchlaufen.When the outputs of the flip-flop change their switching states, first the currently charged capacitor, say C ₁ , is de-energized from ΔV = V + - V-. Second, said first capacitor C ₁ becomes the current sources 4 and 5 connected. Third, the other capacitor C _{2 is} from the power sources 4 and 5 separated. Fourth, said second capacitor C _{2 is} connected to V + and V-. If the flip-flop 3 switches to its other switching state, the special switching sequence described above is run in reverse order.

Diese Schaltsequenz verhindert Schaltspitzen, die durch die Stromquellen verursacht werden, denn der Stromfluss I₀ wird niemals unterbrochen, sondern fließt immer zu einem der beiden Kondensatoren C₁ oder C₂. Es gibt eine sehr kurze Zeitperiode, in welcher der Strom zwischen den beiden Kondensatorenpfaden aufgeteilt wird, daher wird der Strom niemals abgeschaltet. Ein weiteres wichtiges Merkmal des Entladeschaltkreises ist die Verwendung von kaskadierten Stromspiegeln für die Stromquellen. Diese stellt den benötigten hochohmigen Stromausgang bereit und reduziert den Ladungsteilungseffekt auf der Oberseite des Stromspiegel.This switching sequence prevents switching spikes caused by the current sources, because the current flow I ₀ is never interrupted, but always flows to one of the two capacitors C ₁ or C ₂ . There is a very short period of time in which the current is split between the two capacitor paths, so the current is never turned off. Another important feature of the discharge circuit is the use of cascaded current mirrors for the power sources. This provides the required high impedance current output and reduces the charge sharing effect on top of the current mirror.

Die Komparatoren 1, 2, die für diesen VCO vorgeschlagen werden, sind eine spezielle Art von Differenzial-Differenzverstärker (DDA) mit einem einseitig geerdeten Ausgang. Im Gegensatz zu herkömmlichen Komparatoren vergleicht ein DDA-basierter Komparator zwei relative Spannungen miteinander und ist unempfindlich gegenüber Gleichtaktspannungen an den Eingangsanschlüssen. Im Gegensatz zu den meisten DDAs aus der Literatur besitzen die Komparatoren 1, 2 eine vollsymmetrische Eingangsstufe, die an jedem Eingangsanschluss aus einer vollsymmetrischen NMOS und PMOS-Eingangsstufe besteht. Daher arbeiten die Eingangsstufen selbst bei absoluten Eingangsspannungen nahe bei der Versorgungsspannung und nahe bei Masse. Somit arbeiten die Komparatoren 1, 2 für differenziale Eingangsspannungen von nahe der negativen bis positiven Versorgungsspannung symmetrisch orientiert um etwa die halbe Versorgungsspannung. Dieser maximal mögliche Eingangsspannungsbereich ist vorteilhaft bei Prozessen mit niederer Versorgungsspannung, um einen großen Abstimmbereich zu erhalten und macht den Oszillator unempfindlich gegenüber einer Gleichtaktspannungsdrift in den Kondensatoren.The comparators 1 . 2 proposed for this VCO are a special kind of differential differential amplifier (DDA) with a single-ended output. Unlike conventional comparators, a DDA-based comparator compares two relative voltages with each other and is insensitive to common-mode voltages at the input terminals. Unlike most DDAs from the literature, the comparators own 1 . 2 a fully balanced input stage consisting of a fully balanced NMOS and PMOS input stage at each input terminal. Therefore, even at absolute input voltages, the input stages operate close to the supply voltage and close to ground. Thus, the comparators work 1 . 2 For differential input voltages from near the negative to positive supply voltage symmetrically oriented by about half the supply voltage. This maximum possible input voltage range is advantageous in low supply voltage processes to achieve a large tuning range and renders the oscillator insensitive to common mode voltage drift in the capacitors.

Die Erfindung präsentiert ein neues Konzept eines spannungsgesteuerten Oszillators, basierend auf einem gm-C Oszillator. Aufgrund seiner volldifferenzialen Struktur ist dieser VCO insbesondere geeignet für Taktgeneratoren in SOCs mit niederer Versorgungsspannung. Die maximal möglichen Frequenzen dieses VCO können mehrere hundert MHz betragen, was für heutige CMOS-Prozesse geeignet ist. Die Abstimmung erfolgt volldifferenzial und ergibt einen sehr weiten Abstimmbereich, der leicht einen Faktor 2 übersteigen kann. Der rms-Zyklus im Vergleich zum Jitterzyklus dieses VCO liegt typischerweise unter 50 ps. Die Trimmkurve des VCO ist monoton mit einer Steilheit, die bei einer vorgegebenen Frequenz weniger als den Faktor 2 über die Ecken variiert.The invention presents a new concept of a voltage controlled oscillator based on a gm-C oscillator. Due to its fully differential structure, this VCO is particularly suitable for clock generators in SOCs with low supply voltage. The maximum possible frequencies of this VCO can be several hundred MHz, which is suitable for today's CMOS processes. The vote is fully differential and results in a very wide tuning range, which can easily exceed a factor of 2. The rms cycle compared to the jitter cycle of this VCO is typically below 50 ps. The trim curve of the VCO is monotone with a slope that varies less than a factor of 2 across the corners at a given frequency.

Die simple und sehr symmetrische Struktur des VCO gemäß der Erfindung erlaubt eine sehr einfache Skalierung der Frequenz.The simple and very symmetrical structure of the VCO according to the invention allows a very simple scaling of the frequency.

Claims

A voltage controlled oscillator (VCO), comprising: a flip-flop ( 3 ) having a set and a reset input and at least one non-inverting and at least one inverting output, the non-inverting and inverting outputs providing the non-inverting and inverting outputs of the VCO, a first capacitor C ₁ and a second capacitor C ₂ , a first full-differential comparator ( 1 ) which compares the voltage across the first capacitor C ₁ with an applied differential _trim voltage V _trim , the output of the first comparator ( 1 ) with the set input of the flip-flop ( 3 ), a second full-differential comparator ( 2 ), which compares the voltage across the second capacitor C ₂ with said differential _trim voltage V _trim , the output of the second comparator ( 2 ) with the reset input of said bistable multivibrator ( 3 ) and a plurality of switching elements (S1-S8) connected to the outputs of the flip-flop ( 3 ), wherein the switching elements (S1-S8) act on the capacitors in a manner to alternately charge and discharge the capacitors C ₁ and C ₂ in response to the switching state of the bistable multivibrator.

A voltage-controlled oscillator according to claim 1, characterized in that the switching elements (S1-S8) supply the capacitors C ₁ and C ₂ either with a constant charging voltage ΔV or two current sources ( ₀₎ supplying a constant current I ₀ . 4 . 5 ), so that the capacitors C ₁ and C _{2 are} alternately charged and discharged.

A voltage controlled oscillator according to claim 1 or 2, characterized in that the bistable flip-flop ( 3 ) has four individual non-inverting and four individual inverting outputs, all non-inverting outputs and all inverting outputs being logically equivalent but not changing their switching state in synchronism.

A voltage controlled oscillator according to claim 3, characterized in that the non-inverting and inverting outputs of the bistable multivibrator change their states in a predetermined order.

A voltage controlled oscillator according to one of claims 1 to 4, characterized in that whenever the bistable flip-flop changes state, first the capacitor just charged is disconnected from the charging voltage ΔV, secondly this charged capacitor is connected to the current sources ( 4 ) and ( 5 third), the other capacitor from the power sources ( 4 ) and ( 5 ) and, fourth, said other capacitor is connected to the charging voltage ΔV.

A voltage controlled oscillator according to any one of claims 1 to 5, characterized in that the bistable flip-flop is an RS flip-flop.

A voltage controlled oscillator according to any one of claims 1 to 6, characterized in that the current source ( 4 ) preferably an NMOS-type power source and the power source ( 5 ) is a PMOS-type power source.

A voltage controlled oscillator according to any one of claims 1 to 7, characterized in that each comparator ( 1 . 2 ) has a differential differential amplifier DDA with fully balanced inputs and a one-sided grounded output.