DE102016118385A1 - Zwischenverbindungsstruktur, LED-Modul und Verfahren - Google Patents

Zwischenverbindungsstruktur, LED-Modul und Verfahren Download PDF

Info

Publication number
DE102016118385A1
DE102016118385A1 DE102016118385.7A DE102016118385A DE102016118385A1 DE 102016118385 A1 DE102016118385 A1 DE 102016118385A1 DE 102016118385 A DE102016118385 A DE 102016118385A DE 102016118385 A1 DE102016118385 A1 DE 102016118385A1
Authority
DE
Germany
Prior art keywords
conductive
contact pad
layer
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016118385.7A
Other languages
English (en)
Inventor
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102016118385A1 publication Critical patent/DE102016118385A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0675—Polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

In einer Ausführungsform umfasst eine Zwischenverbindungsstruktur eine erste Halbleitervorrichtung mit einem leitfähigen Stift, eine zweite Vorrichtung mit einem Kontakt-Pad, eine Klebeschicht mit einer organischen Komponente, welche zwischen einem distalen Ende des leitfähigen Stifts und dem Kontakt-Pad angeordnet ist, wobei die Klebeschicht den leitfähigen Stift mit dem Kontakt-Pad koppelt, und eine leitfähige Schicht, welche sich vom leitfähigen Stift zum Kontakt-Pad erstreckt. Die leitfähige Schicht weist einen Schmelzpunkt von wenigstens 600 °C auf.

Description

  • HINTERGRUND
  • Eine elektronische Komponente kann eine oder mehrere Halbleitervorrichtungen in einem Package umfassen. Das Package umfasst interne elektrische Verbindungen von der Halbleitervorrichtung zu einem Substrat oder einem Lead-Frame, welcher äußere Kontakte umfasst. Die internen elektrischen Verbindungen können beispielsweise durch Lotkugeln oder Bonddrähte bereitgestellt werden. Die äußeren Kontakte werden verwendet, um die elektronische Komponente auf einer Umverteilungsplatine, wie beispielsweise einer gedruckten Leiterplatte, zu montieren. Das Package kann ein Gehäuse umfassen, welches die Halbleitervorrichtung und die internen elektrischen Verbindungen abdeckt. Das Gehäuse kann ein Kunststoffmaterial, wie beispielsweise Epoxidharz, umfassen und kann durch einen Formprozess, wie beispielsweise Spritzgießen, ausgebildet werden.
  • KURZFASSUNG
  • In einer Ausführungsform umfasst eine Zwischenverbindungsstruktur eine erste Halbleitervorrichtung mit einem leitfähigen Stift, eine zweite Vorrichtung mit einem Kontakt-Pad, eine Klebeschicht mit einer organischen Komponente, welche zwischen einem distalen Ende des leitfähigen Stifts und dem Kontakt-Pad angeordnet ist, wobei die Klebeschicht den leitfähigen Stift mit dem Kontakt-Pad koppelt, und eine leitfähige Schicht, welche sich vom leitfähigen Stift zum Kontakt-Pad erstreckt. Die leitfähige Schicht weist einen Schmelzpunkt von wenigstens 600 °C auf.
  • In einer Ausführungsform umfasst ein Modul für ein Beleuchtungssystem eine LED-Array-Vorrichtung, welche auf einer LED-Treibervorrichtung angeordnet ist. Die LED-Array-Vorrichtung umfasst eine Vielzahl von leitfähigen Stiften, welche mit einer Vielzahl von leitfähigen Kontakt-Pads auf der LED-Treibervorrichtung durch eine Vielzahl von Verbindungsstrukturen elektrisch gekoppelt sind. Jede Verbindungsstruktur umfasst einen Klebstoff mit einer organischen Komponente, welche zwischen einem distalen Ende einer der leitfähigen Stifte und einem der Kontakt-Pads und einer leitfähigen Schicht angeordnet ist. Die leitfähige Schicht erstreckt sich auf Seitenflächen des leitfähigen Stifts, Seitenflächen des Klebstoffs und auf dem Kontakt-Pad. Die leitfähige Schicht weist einen Schmelzpunkt von wenigstens 600 °C auf.
  • In einer Ausführungsform umfasst ein Verfahren Aufbringen eines Klebstoffs mit einer organischen Komponente auf einem distalen Ende eines leitfähigen Stifts, welcher auf einer ersten Halbleitervorrichtung angeordnet ist, Anbringen des leitfähigen Stifts an einem Kontakt-Pad, welches auf einer zweiten Vorrichtung mittels des Klebstoffs angeordnet ist, und Aufbringen einer leitfähigen Schicht mit einem Schmelzpunkt von wenigstens 600 °C, so dass die leitfähige Schicht sich zwischen dem leitfähigen Stift und dem Kontakt-Pad erstreckt.
  • Fachleute auf dem Gebiet werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZE BESCHREIBUNG
  • Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können miteinander kombiniert werden, es sei denn, dass sie einander ausschließen. Beispielhafte Ausführungsformen sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung detailliert erläutert.
  • 1 veranschaulicht eine Zwischenverbindungsstruktur.
  • 2 veranschaulicht zwei Zwischenverbindungsstrukturen, welche zwischen zwei Halbleitervorrichtungen angeordnet sind.
  • 3 veranschaulicht eine erste Halbleitervorrichtung, welche auf einer zweiten Halbleitervorrichtung durch eine Vielzahl von Zwischenverbindungsstrukturen angebracht ist.
  • 4 veranschaulicht eine Halbleitervorrichtung mit Kontakt-Pads, welche in einem Array angeordnet sind.
  • 5 veranschaulicht eine Halbleitervorrichtung mit leitfähigen Stiften, welche in einem Array angeordnet sind.
  • 6 veranschaulicht eine Halbleitervorrichtung mit leitfähigen Stiften und einer Klebeschicht.
  • 7 veranschaulicht Klebeverbindungen zwischen einem leitfähigen Stift und Kontakt-Pad.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie, wie beispielsweise „oben“, „unten“, „vorne“, „hinten“, „führend“, „nachlaufend“ usw., unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Ausführungsformen in einer Reihe verschiedener Orientierungen angeordnet sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung davon ist nicht in einem begrenzenden Sinne aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
  • Nachstehend werden mehrere Ausführungsformen erklärt. In diesem Fall werden identische strukturelle Merkmale in den Figuren durch identische oder ähnliche Bezugszeichen benannt. Im Kontext der vorliegenden Beschreibung ist „lateral“ oder „laterale Richtung“ so zu verstehen, dass damit eine Richtung oder eine Erstreckung gemeint ist, welche im Allgemeinen parallel zur lateralen Erstreckung eines Halbleitermaterials oder eines Halbleiterträgers verläuft. Die laterale Richtung erstreckt sich somit im Allgemeinen parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Begriff „vertikal“ oder „vertikale Richtung“ als eine Richtung zu verstehen, welche im Allgemeinen senkrecht zu diesen Oberflächen oder Seiten und somit zur lateralen Richtung verläuft. Die vertikale Richtung verläuft daher in Dickenrichtung des Halbleitermaterials oder Halbleiterträgers.
  • Wie in dieser Beschreibung verwendet, sollen die Begriffe „gekoppelt“ und/oder „elektrisch gekoppelt“ nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen – es können dazwischen liegende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen bereitgestellt sein.
  • Wie in dieser Beschreibung verwendet, wenn ein Element, wie beispielsweise eine Schicht, eine Region oder ein Substrat, als „auf“ einem anderen Element befindlich oder sich erstreckend „auf“ ein anderes Element bezeichnet wird, kann es sich direkt auf dem anderen Element befinden oder sich auf das andere Element erstrecken oder es können auch dazwischen liegende Elemente vorhanden sein. Wenn ein Element im Gegensatz dazu als „direkt auf“ einem anderen Element befindlich oder sich erstreckend „direkt auf“ ein anderes Element bezeichnet wird, sind keine dazwischen liegenden Elemente vorhanden. Wie in dieser Beschreibung verwendet, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein oder dazwischen liegende Elemente können vorhanden sein. Wenn ein Element im Gegensatz dazu als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine dazwischen liegenden Elemente vorhanden.
  • 1 veranschaulicht eine Zwischenverbindungsstruktur 10 mit einer ersten Halbleitervorrichtung bzw. Halbleiterbauelement 11, welche wenigstens einen leitfähigen Stift 12 umfasst, und eine zweite Vorrichtung bzw. Bauelement 13, welche wenigstens ein Kontakt-Pad 14 umfasst. Die Zwischenverbindungsstruktur 10 umfasst ferner eine Klebeschicht 15, welche wenigstens eine organische Komponente umfasst. Die Klebeschicht 15 ist zwischen einem distalen Ende 16 des leitfähigen Stifts 12 und dem Kontakt-Pad 14 angeordnet. Die Zwischenverbindungsstruktur 10 umfasst ferner eine leitfähige Schicht 17, welche sich vom leitfähigen Stift 12 zum Kontakt-Pad 14 erstreckt. Die leitfähige Schicht 17 umfasst einen Schmelzpunkt von wenigstens 600 °C oder in einigen Ausführungsformen von wenigstens 900 °C. Die zweite Vorrichtung 13 kann eine Halbleitervorrichtung oder ein Substrat sein, wie beispielsweise eine Umverteilungsplatine.
  • In einigen Ausführungsformen ist die Anordnung des leitfähigen Stifts und des Kontakt-Pads umgekehrt, so dass der leitfähige Stift zuerst auf der zweiten Vorrichtung, wie beispielsweise der zweiten Halbleitervorrichtung oder dem Substrat, angeordnet ist und das Kontakt-Pad zuerst auf der ersten Halbleitervorrichtung angeordnet ist.
  • Der leitfähige Stift 12 ragt im Wesentlichen senkrecht aus einer ersten Hauptoberfläche 18 der ersten Halbleitervorrichtung 11 heraus und kann eine im Wesentlichen zylindrische Form aufweisen. Der leitfähige Stift 12 kann alternativ als eine Säule, ein Stud-Bump oder ein Pin beschrieben werden. Der leitfähige Stift 12 kann ein Seitenverhältnis aufweisen, so dass sein Verhältnis von Durchmesser zu Höhe im Bereich von 1:1 bis 2:1 liegt. Das Kontakt-Pad 14 ist auf der ersten Hauptoberfläche 19 der zweiten Vorrichtung 13 angeordnet und ist dem distalen Ende 16 des leitfähigen Stifts 12 zugewandt. Der leitfähige Stift und das Kontakt-Pad können ein Metall, wie beispielsweise Kupfer, oder eine Legierung umfassen.
  • Die Klebeschicht 15 umfasst wenigstens eine Komponente, welche organisch ist. Die Klebeschicht kann elektrisch isolierend sein. Die organische Komponente der Klebeschicht 15 kann beispielsweise ein Epoxid, einen Cyanatester oder ein Cyanacrylat umfassen. Die Klebeschicht kann neben der organischen Komponente oder einer einzelnen organischen Komponente weitere Komponenten umfassen.
  • Die Klebeschicht 15 kann verwendet werden, um den leitfähigen Stift 12 mit dem Kontakt-Pad 14 und demzufolge die erste Halbleitervorrichtung 11 mit der zweiten Vorrichtung 13 mechanisch zu koppeln. In Ausführungsformen, in denen die Klebeschicht 15 elektrisch isolierend ist, kann die Klebeschicht 15 die erste Halbleitervorrichtung 11 mit der zweiten Vorrichtung 13 mechanisch koppeln, ohne die erste Halbleitervorrichtung 11 mit der zweiten Vorrichtung 13 elektrisch zu koppeln. In diesen Ausführungsformen wird die elektrische Verbindung zwischen dem leitfähigen Stift 12 und dem Kontakt-Pad 14 nur durch die leitfähige Schicht 17 bereitgestellt. Die leitfähige Schicht 17 kann auch eine mechanische Kopplung zwischen dem leitfähigen Stift 12 und dem Kontakt-Pad 14 bereitstellen.
  • In einigen Ausführungsformen kann der Klebstoff eine leitfähige Komponente zusätzlich zur wenigstens einen organischen Komponente umfassen, so dass die Klebeschicht 15 elektrisch leitfähig ist. In diesen Ausführungsformen trägt die Klebeschicht 15 auch zur elektrischen Verbindung zwischen der ersten Halbleitervorrichtung 11 und der zweiten Vorrichtung 13 bei.
  • Die Zwischenverbindungsstruktur 10 umfasst die leitfähige Schicht 17, welche auf Seitenflächen 20 des leitfähigen Stifts 12, Seitenflächen 21 der Klebeschicht 15 und auf Teilen 22 des Kontakt-Pads 15 angeordnet ist, die durch die Klebeschicht 15 und den leitfähigen Stift 12 unbedeckt bleiben. Die leitfähige Schicht 17 kann eine im Wesentlichen rohrförmige Form aufweisen und kann den leitfähigen Stift 12 vollständig umgeben. Die leitfähige Schicht 17 ist elektrisch leitfähig und umfasst ein Material mit einem Schmelzpunkt von wenigstens 600 °C oder in einigen Ausführungsformen wenigstens 900 °C. Die leitfähige Schicht 17 kann ein Metall umfassen, wie beispielsweise Aluminium, welches einen Schmelzpunkt von etwa 660 °C aufweist, Kupfer, welches einen Schmelzpunkt von etwa 1084 °C aufweist, oder Silber, welches einen Schmelzpunkt von etwa 961 °C aufweist. Die leitfähige Schicht 17 kann eine Legierung umfassen, welche eines oder mehrere dieser Metalle umfassen kann.
  • Die leitfähige Schicht 17 in Kombination mit dem leitfähigen Stift 12 und dem leitfähigen Kontakt-Pad 14 stellt eine einzelne elektrisch leitfähige Zwischenverbindungsstruktur 10 bereit, welche verwendet werden kann, um die erste Halbleitervorrichtung 11 mit der zweiten Vorrichtung 13 zu koppeln. Das Metall oder die Legierung, welche(s) die leitfähige Schicht 17 bereitstellt, kann direkt auf die Seitenflächen des leitfähigen Stifts 12 und dem Kontakt-Pad 14 beispielsweise durch stromloses Plattieren bzw. stromlose Abscheidung aufgebracht werden. Die leitfähige Schicht 17 stellt die elektrische Verbindung zwischen dem leitfähigen Stift 12 der ersten Halbleitervorrichtung 11 und dem Kontakt-Pad 14 der zweiten Vorrichtung bereit, ohne in einer nachfolgenden Verarbeitungsstufe geschmolzen zu werden.
  • Die Zwischenverbindungsstruktur 10 ist weichlotfrei und diffusionslotfrei. Weichlot ist hierin als eine Schmelzlegierung mit einem Schmelzpunkt oder -bereich von weniger als 450 °C definiert. Die leitfähige Schicht weist einen höheren Schmelzpunkt von wenigstens 600 °C oder wenigstens 900 °C auf. Eine Verbindung, welche durch ein Diffusionslot erzeugt wird, umfasst wenigstens einen intermetallischen Stoff, der wenigstens ein Element aus jeder der verbundenen Komponenten umfasst.
  • Stromloses Plattieren ist auch als chemisches oder autokatalytisches Plattieren bekannt und beschreibt ein nichtgalvanisches Plattierungsverfahren, welches simultane Reaktionen in einer wässrigen Lösung umfasst, die ohne die Verwendung von externer elektrischer Leistung auftreten, so dass eine Schicht auf einem Substrat abgeschieden wird, das in Kontakt mit der Lösung ist. Elektroplattieren bzw. galvanische Abscheidung unterscheidet sich vom stromlosen Plattieren bzw. stromlose Abscheidung dadurch, dass eine externe elektrische Leistungsquelle verwendet wird.
  • Die Klebeschicht 15 weist eine Dicke auf, welche ausreichend klein ist, dass der Aufbau von leitfähigem Material auf den Seitenflächen 20 des leitfähigen Stifts 12 und auf dem Kontakt-Pad 14 die von den Seitenflächen 21 der Klebeschicht 15 eingenommene Region überbrückt, um einen kontinuierlichen leitfähigen Pfad mit niedrigem Widerstand zwischen der ersten Halbleitervorrichtung 11 und der Halbleitervorrichtung 13 bereitzustellen.
  • Der leitfähige Stift 12 kann ein Metall oder eine Legierung umfassen und kann einen Schmelzpunkt von wenigstens 600 °C oder wenigstens 900 °C aufweisen. Beispielsweise kann der leitfähige Stift 12 Kupfer umfassen und kann durch Elektroplattieren oder stromloses Plattieren gefertigt werden. Das Kontakt-Pad 14 kann auch Kupfer umfassen. Der leitfähige Stift 12 und das Kontakt-Pad 14 können ein Metall oder eine Legierung mit einem höheren Schmelzpunkt als der Schmelzpunkt der leitfähigen Schicht 17 aufweisen. Der leitfähige Stift 12, das Kontakt-Pad 14 und die leitfähige Schicht 17 können jeweils Kupfer umfassen.
  • Während die leitfähige Schicht 17 direkt auf die Seitenflächen 20 des leitfähigen Stifts 12 und Teile 22 des Kontakt-Pads 14 aufgebracht werden kann, kann eine mehrschichtige Struktur abgeschieden werden. Beispielsweise kann vor dem Abscheiden der leitfähigen Schicht 17 eine weitere Schicht auf den leitfähigen Stift 12 und das Kontakt-Pad 14 aufgebracht werden. Diese weitere Schicht kann beispielsweise als Haftvermittler und/oder Diffusionsbarriere dienen. Eine weitere Schicht kann auf der leitfähigen Schicht 17 abgeschieden werden, welche als Korrosionswiderstandsschicht wirkt.
  • Die Zwischenverbindungsstruktur 10 kann zum Koppeln von hochdichten I/O-Vorrichtungen, wie beispielsweise Prozessoren und anderen Logikvorrichtungen, miteinander verwendet werden, um eine gestapelte Anordnung von zwei oder mehr Halbleitervorrichtungen zu erzeugen oder eine Halbleitervorrichtung mit einem Substrat zu koppeln. In hochdichten I/O-Vorrichtungen können die elektrischen Zwischenverbindungen in einer Matrix oder einem Array mit einem Pitch angeordnet sein.
  • In einigen Ausführungsformen ist die zweite Vorrichtung eine Halbleitervorrichtung und eine der ersten Halbleitervorrichtung und der zweiten leitfähigen Vorrichtung umfasst Treiberschaltungen und die andere der ersten Halbleitervorrichtung und der zweiten Halbleitervorrichtung umfasst durch die Treiberschaltungen umschaltbare Schaltungen.
  • Ein Beispiel einer Anwendung, in der die Zwischenverbindungsstruktur verwendet werden kann, ist eine dynamische LED(Light Emitting Diode, lichtemittierende Diode)-Beleuchtungsanwendung, bei der eine LED-Array-Vorrichtung auf der Oberfläche einer Vorrichtung zum Ansteuern der LED-Array-Vorrichtung montiert ist. In einem Modul für ein derartiges Beleuchtungssystem kann die LED-Array-Vorrichtung eine Vielzahl von leitfähigen Stiften aufweisen. Jeder leitfähige Stift kann mit einem von einer Vielzahl von leitfähigen Kontakt-Pads, welche auf der LED-Treibervorrichtung angeordnet sind, durch eine Verbindungsstruktur elektrisch gekoppelt sein. Die Verbindungsstruktur umfasst einen Klebstoff mit wenigstens einer organischen Komponente, welche zwischen einem distalen Ende des leitfähigen Stifts und dem Kontakt-Pad angeordnet ist, und ein leitfähiges Rohr, welches sich auf Seitenflächen des leitfähigen Stifts, Seitenflächen des Klebstoffs und auf dem Kontakt-Pad erstreckt. Das leitfähige Rohr weist einen Schmelzpunkt von wenigstens 600 °C auf.
  • Die Treiberschaltungen der LED-Treibervorrichtung können eine Vielzahl von Stromquellen umfassen, und die LED-Array-Vorrichtung kann eine Vielzahl von LED-Pixeln umfassen. Jede Stromquelle steuert ein LED-Pixel an, so dass jedes LED-Pixel unabhängig von den anderen LED-Pixeln einzeln angesteuert oder geschaltet werden kann. Jede Stromquelle der LED-Treibervorrichtung kann mit einem Kontakt-Pad gekoppelt sein, und jedes Pixel der LED kann mit einem leitfähigen Stift gekoppelt sein.
  • 2 veranschaulicht einen Stapel 30 von Halbleitervorrichtungen 31, 32, welche durch eine Vielzahl von leitfähigen Verbindungsstrukturen 33 elektrisch gekoppelt sind, die in einer Matrix oder einem Array angeordnet sind. Die leitfähigen Verbindungsstrukturen 33 können beispielsweise in einem quadratischen Gitter-Array, einem rechteckigen Gitter-Array oder einem hexagonalen Array angeordnet sein.
  • Jede der leitfähigen Verbindungsstrukturen 33 umfasst einen leitfähigen Stift 34, ein Kontakt-Pad 35, eine Klebeschicht 36 und eine leitfähige Schicht 37. Der leitfähige Stift 34 ist auf einer ersten Hauptoberfläche 38 der zweiten Halbleitervorrichtung 32 angeordnet, und das Kontakt-Pad 35 ist auf einer ersten Hauptoberfläche 39 der ersten Halbleitervorrichtung 31 angeordnet. Der leitfähige Stift 34 ist mit dem Kontakt-Pad 35 durch die Klebeschicht 36 gekoppelt, welche elektrisch isolierend sein kann. Die leitfähige Schicht 37 bedeckt Seitenflächen 40 des leitfähigen Stifts 34, Seitenflächen 41 der Klebeschicht 36 und äußere Oberflächen 42 des Kontakt-Pads 35.
  • Die leitfähige Schicht 37 kann aufgebracht werden, nachdem die Halbleitervorrichtungen 31, 32 mittels der Klebeschicht 36, welche zwischen dem leitfähigen Stift 34 und dem Kontakt-Pad 35 angeordnet ist, mechanisch miteinander verbunden wurden. Die leitfähige Schicht 37 kann im Wesentlichen gleichzeitig durch Verfahren wie stromloses Plattieren auf jede der Verbindungsstrukturen aufgebracht werden, welche durch den leitfähigen Stift 34, die Klebeschicht 36 und das Kontakt-Pad 35 bereitgestellt werden.
  • Die Hauptoberflächen 38, 39 der beiden Halbleitervorrichtungen 31, 32 sind durch die leitfähigen Verbindungsstrukturen 33 und um einen Abstand, welcher der Höhe des leitfähigen Stifts 34, der Dicke der Klebeschicht 36 und der Dicke des Kontakt-Pads 35 entspricht, beabstandet. Dieser Spalt ermöglicht, dass eine Elektroplattierungslösung die Seitenflächen 40 des leitfähigen Stifts 34 und die äußeren Oberflächen 42 des Kontakt-Pads bedeckt, so dass Material von der Elektroplattierungslösung auf die Seitenflächen 40 des leitfähigen Stifts 40 und äußeren Oberflächen 42 des Kontakt-Pads 35 abgeschieden werden kann, um die leitfähige Schicht 37 auszubilden. Durch Aufbauen der Dicke der leitfähigen Schicht 37 wird der Spalt, welcher von den Seitenflächen 41 der Klebeschicht 36 eingenommen wird, durch die leitfähige Schicht 37 überbrückt, so dass der leitfähige Stift 34 mit dem Kontakt-Pad 35 elektrisch gekoppelt ist. Ein stromloses Plattierungsverfahren kann verwendet werden, so dass Material von der Elektroplattierungslösung ohne Verwendung einer externen Leistungsversorgung abgeschieden wird.
  • Die Querschnittsfläche der leitfähigen Verbindungsstruktur 33 umfasst die Querschnittsfläche des leitfähigen Stifts 34 und die zusätzliche Dicke der leitfähigen Schicht 37, so dass der Kontaktwiderstand und die Stromführungsfähigkeit der Zwischenverbindungsstruktur 33 erhöht werden im Vergleich zu einer Anordnung, welche das leitfähige Pad 34 verwendet, wobei die leitfähige Schicht 37 weggelassen ist.
  • Die leitfähigen Verbindungsstrukturen 33 sind in einem Array mit einem Pitch p angeordnet und müssen möglicherweise fähig sein, einen vorbestimmten Strom I zu tragen, welcher von der Anwendung abhängig sein kann. Beispielsweise kann der Pitch p 75 μm bis 125 μm betragen, und der Strom I kann 2 mA bis 8 mA betragen.
  • Die Größe der Kontaktfläche auf einer oder beiden der Halbleitervorrichtungen 31, 32 kann auch eine vordefinierte maximale Fläche aufweisen. Beispielsweise kann die Kontaktfläche a1, welche für jede elektrische Verbindung auf dem ersten Halbleiterchip 31 verfügbar ist, im Bereich von 20 μm bis 50 μm liegen, und die Kontaktfläche a2, welche für jede elektrische Verbindung auf dem zweiten Halbleiterchip 32 verfügbar ist, kann im Bereich von 10 μm bis 40 μm liegen. Der Mindestabstand d zwischen benachbarten leitfähigen Verbindungsstrukturen 33 kann auch vorbestimmt sein, um eine ausreichende elektrische Isolierung bereitzustellen. Beispielsweise kann der Abstand d im Bereich von 20 μm bis 50 μm liegen.
  • Die Mindestgröße des Kontakt-Pads a1min kann durch den Durchmesser des leitfähigen Stifts a2, die Dicke t der leitfähigen Schicht und die Die-Positioniergenauigkeit δ bestimmt werden. Beispielsweise ist a1min = a2 + 2t + 2δ.
  • 3 bis 5 veranschaulichen ein LED-Modul 50 mit einer oder mehreren LED-Array-Vorrichtungen 51, welche auf einer Hauptoberfläche 52 einer Vorrichtung 53 zum Ansteuern der LED-Array-Vorrichtung 51 montiert sind.
  • 4 veranschaulicht eine perspektivische Ansicht der LED-Treibervorrichtung 53 und insbesondere der Kontakt-Pads 55, welche auf der Hauptoberfläche 52 in einem Array-Muster komplementär zu einem Muster von leitfähigen Stiften 54 auf der LED-Array-Vorrichtung 51 angeordnet sind. 5 veranschaulicht eine perspektivische Ansicht der LED-Array-Vorrichtung 51 und leitfähigen Stifte 54, welche in einem Array angeordnet sind.
  • Jeder leitfähige Stift 54 kann mit einem von einer Vielzahl von leitfähigen Kontakt-Pads 55, welche auf der LED-Treibervorrichtung 53 angeordnet sind, durch eine Verbindungsstruktur 56 elektrisch gekoppelt sein. Die Verbindungsstruktur 56 umfasst einen Klebstoff 57 mit wenigstens einer organischen Komponente, welche zwischen einem distalen Ende 58 des leitfähigen Stifts 54 und dem Kontakt-Pad 55 angeordnet ist, und eine leitfähige Schicht 59, welche sich auf Seitenflächen 60 des leitfähigen Stifts 54, Seitenflächen 61 des Klebstoffs 57 und auf dem Kontakt-Pad 55 erstreckt. Die leitfähige Schicht 59 umfasst ein Metall oder eine Legierung mit einem Schmelzpunkt von wenigstens 600 °C.
  • In dieser bestimmten Ausführungsform umfasst die LED-Treibervorrichtung 53 ein Array oder eine Matrix aus 32×32 Stromquellen, welche jeweils direkt mit einem LED-Pixel auf einer LED-Array-Vorrichtung 51 gekoppelt sind, um zu ermöglichen, dass jedes LED-Pixel einzeln geschaltet wird. Indem jedes Pixel einzeln geschaltet werden kann, kann ein dynamisch formbares Beleuchtungssystem beispielsweise für eine Fahrzeugscheinwerferanwendung bereitgestellt werden. In dieser bestimmten Ausführungsform sind 1024 Kontakte auf einem 125-μm-Pitch angeordnet, und jeder weist einen Stromführungsnennwert von 5 mA pro Verbindung auf. Die LED-Array-Vorrichtung 51 weist einen Verbindungspunkt für jedes Pixel von 15-μm-Durchmesser mit 20 μm von Isolierung um den Kontaktbereich auf. In dieser bestimmten Anwendung umfassen die leitfähigen Stifte Kupfer und weisen eine Höhe von 15 μm auf.
  • Es ist wünschenswert, dass die Verbindungen zwischen den leitfähigen Stiften 54 und den Kontakt-Pads 55, welche durch den Klebstoff 57 und die leitfähige Schicht 59 bereitgestellt werden, zuverlässig sind und eine geeignete Wärmeleitfähigkeit, Dissipation und thermisch induzierte Ermüdungsbeständigkeit aufweisen.
  • Die leitfähige Schicht 59 kann auf den leitfähigen Oberflächen der Seitenflächen 60 des leitfähigen Stifts 54 und auf die äußere leitfähige Oberfläche des Kontakt-Pads 55 durch stromloses Plattieren abgeschieden werden, wobei die Seitenflächen 61 des elektrisch isolierenden Klebstoffs 57 aufgrund vom Aufbau der Dicke der leitfähigen Schicht auf den benachbarten leitfähigen Oberflächen abgedeckt werden. Die leitfähige Schicht 59 muss nicht auf den Seitenflächen 61 des Klebstoffs 57 nukleieren.
  • Um den stromlosen Plattierungsprozess zu unterstützen, um auf die leitfähigen Oberflächen aufzutreffen, kann die stromlose Plattierungslösung angepasst oder abgestimmt werden, um selektiv nur auf die metallischen Oberflächen zu plattieren. Der Spalt zwischen den beiden Vorrichtungen kann vergrößert werden, um das Einführen und die Bewegung der Lösung zu unterstützen. Falls die Klebeschicht nur 2–3 μm dick ist und 5 μm Kupfer an zwei Fronten gleichzeitig plattiert werden, d. h. auf dem Kontakt-Pad und dem leitfähigen Stift, wird der Klebstoff überbrückt.
  • Unter Verwendung eines stromlosen Plattierungsprozesses mit hohem Aufbau kann eine Kupferschicht mit einer Dicke von 5 μm in weniger als 1 Stunde abgeschieden werden. Der Abstand zwischen den beiden Die-Oberflächen oder dem Substrat und dem Die kann im Bereich von 10-ern von Mikrometern liegen. Um die Abscheidung zu unterstützen, kann der Fluidaustausch unter Verwendung von Techniken, wie beispielsweise Ausbilden von Druckströmen, Ausbilden von Luftblasen, Megaschallagitation und Ultraschallagitation, unterstützt werden.
  • Die Kontakt-Pads 55 der LED-Treibervorrichtung 53 können einen größeren Durchmesser als den Durchmesser der Kontaktstifte 54 der LED-Array-Vorrichtung 51 aufweisen. Der Durchmesser der Kontakt-Pads 55 kann wenigstens der Durchmesser des leitfähigen Stifts 54 + die Die-Bonding-Toleranz + die Dicke der leitfähigen Schicht, welche durch stromloses Plattieren abgeschieden wird, sein. Falls der Durchmesser des leitfähigen Stifts beispielsweise 15 μm beträgt, die Die-Bonding-Genauigkeit +/–5 μm beträgt und die Dicke der leitfähigen Schicht 5 μm beträgt, dann beträgt der Pad-Durchmesser wenigstens 35 μm.
  • Die Ausbildung des Kontakt-Pads 55 und des leitfähigen Stifts 54 kann ausgetauscht werden. Beispielsweise können die leitfähigen Stifte 54 auf der LED-Treibervorrichtung 53 und die Kontakt-Pads 55 auf der LED-Array-Vorrichtung 51 ausgebildet werden.
  • 6 veranschaulicht die Fertigung von leitfähigen Stiften 70 auf einer Hauptoberfläche 71 einer Halbleitervorrichtung 72. Die leitfähigen Stifte 70 können erzeugt werden, indem ein Plattierungsresist 73 auf der Oberfläche eines Halbleiter-Wafers 74 aufgebracht wird, wo das Plattieren und das Abscheiden der leitfähigen Stifte 70 nicht erforderlich ist, um eine Vielzahl von Öffnungen 75 zu erzeugen, in denen die leitfähigen Stifte 70 abgeschieden werden. Eine leitfähige Schicht, beispielsweise Kupfer, wird in die Öffnungen 75 abgeschieden. Die leitfähige Schicht kann abgeschieden werden, bis die Öffnungen 75 gefüllt sind, so dass die leitfähigen Stifte 70 im Wesentlichen koplanar zu einer äußeren Oberfläche der Photoresistschicht sind oder über die Photoresistschicht hinausragen. Nach der Abscheidung kann der Photoresist entfernt werden, um die leitfähigen Stifte 70, welche von der Oberfläche 71 herausragen, zu hinterlassen. Die leitfähige Schicht kann durch Elektroplattieren oder stromloses Plattieren abgeschieden werden.
  • Die Höhe und Form des Stifts 70 kann unter Verwendung dieses Verfahrens gesteuert werden. Falls beispielsweise die Dicke des Plattierungsresists 73 mit der Zielhöhe für die leitfähigen Stifte 70 übereinstimmt, kann der Plattierungsprozess angepasst werden, um die Form der Oberseite des Stifts 70 zu verändern, um die geeignetste Form für die nachfolgenden Prozesse zu erzeugen. Beispielsweise kann das obere oder distale Ende des Stifts 70 vergrößert werden, um eine pilzartige Form oder Nietkopfform auszubilden. Diese Form kann erreicht werden, falls der Abscheidungsprozess eine Zeitperiode lang fortgesetzt wird, nachdem der Sift 70 eine Höhe erreicht hat, welche der Tiefe der Öffnung 75 entspricht. Falls ein Elektroplattierungsverfahren verwendet wird, können die Plattierungsbedingungen, wie beispielsweise die Stromstärke, angepasst werden, um eine bestimmte Form der Oberseite des Stifts 70 auszubilden. Der Klebstoff 76 für die Verbindungsstruktur kann vor dem Entfernen des Plattierungsresists 73 auf die leitfähigen Stifte 70 aufgebracht werden.
  • 7 veranschaulicht das Aufbringen eines Klebstoffs 80 zwischen den distalen Enden 81 der leitfähigen Stifte 82 und einem entsprechenden Kontakt-Pad 83.
  • 7 veranschaulicht verschiedene mögliche Formen der Klebeschicht 80. In diesen Beispielen stellt die durch Beispiel A bereitgestellte Verbindung 84 den kürzesten Pfad zwischen dem leitfähigen Stift 82 und dem Kontakt-Pad 83 bereit, da die laterale Ausdehnung der Klebeschicht 80 im Wesentlichen die gleiche wie die Querschnittsfläche des leitfähigen Stifts 82 ist. Anordnungen, bei denen die laterale Ausdehnung der Klebeschicht 80 kleiner als die Querschnittsfläche des leitfähigen Stifts 82 ist, so dass eine geringe Menge an Unterschneidung vorhanden ist, wie in Beispiel B veranschaulicht, und/oder bei denen die laterale Ausdehnung der Klebeschicht 80 größer als die Querschnittsfläche des leitfähigen Stifts 82 ist, so dass etwas überschüssiges Material vorhanden ist, wie in Beispiel C veranschaulicht, können verwendet werden. Jedoch kann in Beispiel D die größere Menge an überschüssigem Klebstoffmaterial um den leitfähigen Stift und das Kontakt-Pad die elektrischen und thermischen Verbindungspfade und die Adhäsion der abgeschiedenen leitfähigen Schicht am Klebstoff beeinflussen.
  • Ein sehr niedrigviskoses Klebstoffmittel und ein getrennter Katalysator oder Aktivator können verwendet werden. Beispielsweise kann eine Bondline von weniger als 5 μm, etwa 2 μm bis 3 μm, verwendet werden, wenn ein nicht-leitfähiger Klebstoff verwendet wird. Der Klebstoff kann auf einem von mehreren Systemen basieren, wie beispielsweise Epoxid, Cyanatester oder Cyanacrylat. In einigen Ausführungsformen wird der Klebstoff aufgebracht, so dass er nur direkt in Gegenwart eines Katalysators oder Aktivators reagiert. Teil A des Klebesystems kann über Teile oder der gesamten Oberfläche der ersten zu klebenden Struktur aufgebracht werden, beispielsweise den Wafer einschließlich der Treibervorrichtungen. Teil B des Klebesystems, der Katalysator oder Aktivator, kann auf den/die lokalisierten Bereich(e) der zweiten Oberfläche aufgebracht werden, beispielsweise die Enden der leitfähigen Stifte.
  • Der Aushärtungsprozess ist vom Klebesystem abhängig. Beispielsweise können die Aushärtung und das Bonding bei Cyanatester-Systemen in Sekunden erzielt werden. Bei Epoxidsystemen kann eine Ofenhärtung bis zu einer Stunde verwendet werden. Nach dem Aushärten kann überschüssiger Klebstoff durch Waschen in einem Lösungsmittel entfernt werden.
  • Ein Niedertemperaturprozess, bei dem die Aushärtung bei Temperaturen von weniger als 150 °C durchgeführt wird, kann die Verarbeitung vereinfachen. Beispielsweise kann die Entfernung des ungehärteten Teils A des Klebstoffs im Falle der Verwendung eines zweiteiligen Klebesystems einfacher sein. Während der Klebstoff strukturell stabil sein kann und verwendet werden kann, um der Zwischenverbindung mechanische Festigkeit zu verleihen, kann die leitfähige Schicht auch einen Teil oder den Großteil der mechanischen Festigkeit der Verbindung zwischen den beiden Vorrichtungen bereitstellen.
  • Nachdem die Klebeschicht 80 ausgehärtet ist, wird eine leitfähige Schicht auf dem leitfähigen Stift 82 und dem Kontakt-Pad 83 durch stromloses Plattieren aufgebracht. Die Dicke der abgeschiedenen Schicht baut sich auf den leitfähigen Oberflächen auf und überbrückt den Spalt zwischen den leitfähigen Oberflächen des leitfähigen Stifts 82 und dem Kontakt-Pad 83, welcher von der Klebeschicht 80 eingenommen wird. Die leitfähige Schicht stellt die elektrische Verbindung zwischen dem leitfähigen Stift 82 und dem Kontakt-Pad 83 in dem Wieabgeschieden-Zustand bereit, so dass im Gegensatz zu einer Lötverbindung auch während der Nachabscheidungsverarbeitung kein weiteres Schmelzen der leitfähigen Schicht durchgeführt wird, um den leitfähigen Stift 82 und das Kontakt-Pad 83 elektrisch zu koppeln.
  • Für die Zwecke der Veranschaulichung ist oben eine einzelne Halbleitervorrichtung oder Teilansicht einer einzelnen Halbleitervorrichtung beschrieben. Jedoch können die Verfahren oder einige Teile der hierin beschriebenen Verfahren auf Wafer-Ebene durchgeführt werden. Beispielsweise kann das Aufbringen der leitfähigen Stifte und Kontakt-Pads auf einem Wafer mit vielen Vorrichtungen durchgeführt werden. Die Anbringung der Vorrichtungen untereinander durch Aushärtung des Klebstoffs kann nach dem Singulieren der Vorrichtungen von ihrem jeweiligen Wafer durchgeführt werden.
  • Räumlich relative Begriffe wie beispielsweise „unter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Anordnung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen der Vorrichtung zusätzlich zu anderen Ausrichtungen als in den Figuren dargestellt umfassen. Ferner werden Begriffe wie beispielsweise „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sind auch nicht als Beschränkung gedacht. In der Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „umfassend“ und dergleichen sind, wie sie hierin verwendet werden, offene Ausdrücke, welche die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der, die, das“ sind dazu bestimmt, genauso die Pluralformen wie die Singularformen zu umfassen, sofern es der Kontext nicht anderweitig deutlich angibt. Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, soweit nicht ausdrücklich anders vermerkt.
  • Wenngleich spezielle Ausführungsformen hierin veranschaulicht und beschrieben wurden, werden Durchschnittsfachleute auf dem Gebiet verstehen, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen für die gezeigten und beschriebenen speziellen Ausführungsformen substituiert werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten speziellen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Entsprechungen davon beschränkt sein.

Claims (20)

  1. Zwischenverbindungsstruktur, umfassend: eine erste Halbleitervorrichtung umfassend einen leitfähigen Stift; eine zweite Vorrichtung umfassend ein Kontakt-Pad; eine Klebeschicht umfassend eine organische Komponente, welche zwischen einem distalen Ende des leitfähigen Stifts und dem Kontakt-Pad angeordnet ist, wobei die Klebeschicht den leitfähigen Stift mit dem Kontakt-Pad koppelt; und eine leitfähige Schicht, welche sich vom leitfähigen Stift zum Kontakt-Pad erstreckt, wobei die leitfähige Schicht einen Schmelzpunkt von wenigstens 600 °C aufweist.
  2. Zwischenverbindungsstruktur nach Anspruch 1, wobei die Klebeschicht elektrisch leitfähig ist.
  3. Zwischenverbindungsstruktur nach Anspruch 1, wobei die Klebeschicht elektrisch isolierend ist.
  4. Zwischenverbindungsstruktur nach einem der Ansprüche 1 bis 3, wobei die Klebeschicht aus der Gruppe bestehend aus einem Epoxid, einem Cyanatester und einem Cyanacrylat ausgewählt ist.
  5. Zwischenverbindungsstruktur nach einem der Ansprüche 1 bis 4, wobei die leitfähige Schicht ein leitfähiges Rohr umfasst.
  6. Zwischenverbindungsstruktur nach einem der Ansprüche 1 bis 5, wobei die zweite Vorrichtung eine Umverteilungsplatine ist.
  7. Zwischenverbindungsstruktur nach einem der Ansprüche 1 bis 5, wobei die zweite Vorrichtung eine Halbleitervorrichtung ist.
  8. Zwischenverbindungsstruktur nach einem der Ansprüche 1 bis 7, wobei eine der ersten Halbleitervorrichtung und der zweiten Vorrichtung Treiberschaltungen umfasst und die andere der ersten Halbleitervorrichtung und der zweiten Vorrichtung durch die Treiberschaltungen umschaltbare Schaltungen umfasst.
  9. Modul für ein Beleuchtungssystem, umfassend: eine LED-Treibervorrichtung; und eine LED-Array-Vorrichtung, welche auf der LED-Treibervorrichtung angeordnet ist, wobei die LED-Array-Vorrichtung eine Vielzahl von leitfähigen Stiften umfasst, welche mit einer Vielzahl von leitfähigen Kontakt-Pads auf der LED-Treibervorrichtung durch eine Vielzahl von Verbindungsstrukturen elektrisch gekoppelt sind, wobei jede der Verbindungsstrukturen einen Klebstoff mit einer organischen Komponente umfasst, welche zwischen einem distalen Ende einer der leitfähigen Stifte und einem der Kontakt-Pads und einer leitfähigen Schicht angeordnet ist, wobei die leitfähige Schicht sich auf Seitenflächen des leitfähigen Stifts, Seitenflächen des Klebstoffs und auf dem Kontakt-Pad erstreckt, wobei die leitfähige Schicht einen Schmelzpunkt von wenigstens 600 °C aufweist.
  10. Modul nach Anspruch 9, wobei die LED-Treibervorrichtung eine Vielzahl von Stromquellen umfasst und die LED-Array-Vorrichtung eine Vielzahl von LED-Pixeln umfasst, wobei jede Stromquelle ein LED-Pixel einzeln ansteuert.
  11. Verfahren, umfassend: Aufbringen eines Klebstoffs mit einer organischen Komponente auf einem distalen Ende eines leitfähigen Stifts, welcher auf einer ersten Halbleitervorrichtung angeordnet ist; Anbringen des leitfähigen Stifts an einem Kontakt-Pad, welches auf einer zweiten Vorrichtung mittels des Klebstoffs angeordnet ist; Aufbringen einer leitfähigen Schicht mit einem Schmelzpunkt von wenigstens 600 °C, so dass die leitfähige Schicht sich zwischen dem leitfähigen Stift und dem Kontakt-Pad erstreckt.
  12. Verfahren nach Anspruch 11, wobei das Aufbringen des Klebstoffs ein Aufbringen einer ersten Komponente auf dem Kontakt-Pad und einer zweiten Komponente auf dem Kontaktstift umfasst, und wobei das Anbringen des leitfähigen Stifts am Kontakt-Pad ein Anordnen der ersten Komponente auf der zweiten Komponente und ein Aushärten des Klebstoffs umfasst.
  13. Verfahren nach Anspruch 12, wobei die zweite Komponente einen Katalysator oder Aktivator umfasst, welcher zur Katalysierung oder Aktivierung der ersten Komponente geeignet ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, ferner umfassend: Aufbringen des leitfähigen Stifts auf der ersten Halbleitervorrichtung durch stromloses Plattieren.
  15. Verfahren nach Anspruch 14, ferner umfassend: Aufbringen einer strukturierten Photoresistschicht auf der ersten Halbleitervorrichtung; und Abscheiden des leitfähigen Stifts in einer Öffnung in der strukturierten Photoresistschicht.
  16. Verfahren nach Anspruch 15, wobei der leitfähige Stift abgeschieden wird, bis das distale Ende über die Photoresistschicht hinausragt.
  17. Verfahren nach Anspruch 15, wobei der leitfähige Stift gewachsen wird, bis das distale Ende im Wesentlichen koplanar zu einer äußeren Oberfläche der Photoresistschicht ist.
  18. Verfahren nach einem der Ansprüche 11 bis 17, wobei die leitfähige Schicht durch stromloses Plattieren aufgebracht wird.
  19. Verfahren nach Anspruch 18, wobei das Aufbringen der leitfähigen Schicht ferner Unterstützen des Fluidaustauschs innerhalb einer Elektroplattierungslösung umfasst.
  20. Verfahren nach Anspruch 19, wobei Unterstützen des Fluidaustauschs wenigstens eines von Ausbilden von Druckfluidströmen, Ausbilden von Luftblasen, Megaschallagitation und Ultraschallagitation umfasst.
DE102016118385.7A 2015-09-29 2016-09-28 Zwischenverbindungsstruktur, LED-Modul und Verfahren Ceased DE102016118385A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/868,488 2015-09-29
US14/868,488 US10361178B2 (en) 2015-09-29 2015-09-29 Interconnection structure, LED module and method

Publications (1)

Publication Number Publication Date
DE102016118385A1 true DE102016118385A1 (de) 2017-03-30

Family

ID=58282066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118385.7A Ceased DE102016118385A1 (de) 2015-09-29 2016-09-28 Zwischenverbindungsstruktur, LED-Modul und Verfahren

Country Status (2)

Country Link
US (1) US10361178B2 (de)
DE (1) DE102016118385A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021132392A1 (ja) * 2019-12-24 2021-07-01 日亜化学工業株式会社 発光装置の製造方法および発光装置
US11152311B1 (en) * 2020-04-21 2021-10-19 Nanya Technology Corporation Semiconductor device with protection structure and air gaps and method for fabricating the same
CN114205989A (zh) * 2020-09-17 2022-03-18 欣兴电子股份有限公司 电路板及其制造方法
CN114975143A (zh) 2021-02-22 2022-08-30 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155950A (ja) * 1983-02-25 1984-09-05 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
US6252779B1 (en) * 1999-01-25 2001-06-26 International Business Machines Corporation Ball grid array via structure
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
TW201019440A (en) 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
US7898083B2 (en) * 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
EP2769407B1 (de) * 2011-10-21 2017-05-10 Santa Barbara Infrared Inc. Verfahren zur kachelung von pixelelementanordnungen
US9245834B2 (en) * 2012-03-16 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of forming compliant conductive interconnect structure in flipchip package
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement

Also Published As

Publication number Publication date
US20170092631A1 (en) 2017-03-30
US10361178B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE102016118385A1 (de) Zwischenverbindungsstruktur, LED-Modul und Verfahren
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE202012013106U1 (de) Verpacken von Photonenbasiskomponenten nur mit Oberseitenverbindungen in einer Zwischenverbindungsstruktur
DE112005001414T5 (de) Verfahren zur Herstellung eines Elektronikmoduls
DE102008039389A1 (de) Halbleiterbauelement
DE102018116531A1 (de) Anzeigevorrichtung, Halbleiterpackage und Film für ein Packagesubstrat
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102010016517A1 (de) Halbleiterbauelement
DE102012106280B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102011088285B4 (de) Elektronische vorrichtung
DE102016107249B4 (de) Leiterplatte mit einer Aussparung für ein elektrisches Bauelement, System mit der Leiterplatte und Verfahren zur Herstellung der Leiterplatte
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul
DE102006036049A1 (de) Elektronische Baugruppe, Verfahren zur Herstellung einer derartigen elektronischen Baugruppe, sowie Strahlungssensor-Baugruppe mit einer derartigen elektronischen Baugruppe
EP0751562A2 (de) Wärmeleite-Befestigung eines elektronischen Leistungsbauelementes auf einer Leiterplatte mit Kühlblech
DE10343255B4 (de) Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
DE102004027774A1 (de) Verfahren zur Herstellung mindestens einer Lötverbindung und elektrische Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final