DE102016004331B4 - Circuit arrangement for limiting a load current - Google Patents

Circuit arrangement for limiting a load current Download PDF

Info

Publication number
DE102016004331B4
DE102016004331B4 DE102016004331.8A DE102016004331A DE102016004331B4 DE 102016004331 B4 DE102016004331 B4 DE 102016004331B4 DE 102016004331 A DE102016004331 A DE 102016004331A DE 102016004331 B4 DE102016004331 B4 DE 102016004331B4
Authority
DE
Germany
Prior art keywords
current
transistor
input
output
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016004331.8A
Other languages
German (de)
Other versions
DE102016004331A1 (en
Inventor
Heinrich Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J Schneider Elektrotechnik GmbH
Original Assignee
J Schneider Elektrotechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Schneider Elektrotechnik GmbH filed Critical J Schneider Elektrotechnik GmbH
Priority to DE102016004331.8A priority Critical patent/DE102016004331B4/en
Publication of DE102016004331A1 publication Critical patent/DE102016004331A1/en
Application granted granted Critical
Publication of DE102016004331B4 publication Critical patent/DE102016004331B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

Schaltungsanordnung (1) zur Begrenzung eines Laststromes, mit einem als Längsbegrenzer geschalteten ersten Transistor (4), welcher als Verarmungstyp-Feldeffekttransistor mit einem Drain-, einem Source- und einem Gate-Anschluss (4D, 4S, 4G) ausgebildet ist, und einem zweiten Transistor (9), der einen Stromeingang (9E), einen Stromausgang (9A) und einen Steuereingang (9S) hat, wobei der Drain-Anschluss (4D) mit dem Eingang (2) der Schaltungsanordnung (1) verbunden ist, der Gate-Anschluss (4G) mit dem Stromeingang (9E) des zweiten Transistors (9) und der Stromausgang (9A) des zweiten Transistors (9) mit dem Ausgang (3) der Schaltungsanordnung (1) verbunden ist, wobei eine Stromsenke mit einem Stromeingangsanschluss und einem Stromausgangsanschluss vorgesehen ist, wobei der Stromeingangsanschluss mit dem Source-Anschluss (4S) des ersten Transistors (4) und der Stromausgangsanschluss mit dem Stromausgang (9A) des zweiten Transistors (9) verbunden ist, wobei die Stromsenke ein erstes Transistorelement (11) mit einem ersten Stromeingang (11E), einem ersten Stromausgang (11A) und einem ersten Steuereingang (11S) aufweist, und wobei die Stromsenke über eine Rückkopplung derart mit dem Gate-Anschluss (4G) des ersten Transistors (4) in Steuerverbindung steht, dass bei einem Anstieg des vom Source-Anschluss (4S) über die Stromsenke zum Ausgang (3) der Schaltungsanordnung (1) fließenden Stroms das Potential am Gate-Anschluss (4G) des ersten Transistors (4) im Sinne einer Abnahme der Leitfähigkeit der Drain-Source-Strecke des ersten Transistors (4) verändert wird, dadurch gekennzeichnet, dass der erste Stromeingang (11E) mit dem Stromeingangsanschluss und der erste Stromausgang (11A) über einen als Shunt für den Laststrom dienenden vierten Widerstand (12) mit dem Stromausgangsanschluss und über einen fünften Widerstand (14) mit dem Steuereingang (9S) des zweiten Transistors (9) verbunden ist, dass die Stromsenke ein zweites Transistorelement (15) mit einem zweiten Stromeingang (15E), einem zweiten Stromausgang (15A) und einem zweiten Steuereingang (15S) aufweist, dass der zweite Stromeingang (15E) über einen sechsten Widerstand (16) mit dem Stromeingangsanschluss, der zweite Stromausgang (15A) mit dem Stromausgangsanschluss und der zweite Steuereingang (15S) über einen siebten Widerstand (17) mit dem Stromausgang (11A) des ersten Transistorelements (11) verbunden ist.Circuit arrangement (1) for limiting a load current, with a first transistor (4) connected as a series limiter, which is designed as a depletion type field effect transistor with a drain, a source and a gate connection (4D, 4S, 4G), and a second transistor (9) which has a current input (9E), a current output (9A) and a control input (9S), the drain connection (4D) being connected to the input (2) of the circuit arrangement (1), the gate -Connection (4G) is connected to the current input (9E) of the second transistor (9) and the current output (9A) of the second transistor (9) is connected to the output (3) of the circuit arrangement (1), a current sink having a current input connection and a current output connection is provided, the current input connection being connected to the source connection (4S) of the first transistor (4) and the current output connection being connected to the current output (9A) of the second transistor (9), the current sink being a first transistor gate element (11) with a first current input (11E), a first current output (11A) and a first control input (11S), and wherein the current sink is connected to the gate terminal (4G) of the first transistor (4) via a feedback in this way The control connection is that when the current flowing from the source connection (4S) via the current sink to the output (3) of the circuit arrangement (1) increases, the potential at the gate connection (4G) of the first transistor (4) in the sense of a decrease in the Conductivity of the drain-source path of the first transistor (4) is changed, characterized in that the first current input (11E) with the current input connection and the first current output (11A) via a fourth resistor (12) serving as a shunt for the load current connected to the current output terminal and via a fifth resistor (14) to the control input (9S) of the second transistor (9), so that the current sink has a second transistor element (15) with a second current input (1 5E), a second current output (15A) and a second control input (15S) that the second current input (15E) via a sixth resistor (16) with the current input connection, the second current output (15A) with the current output connection and the second control input ( 15S) is connected to the current output (11A) of the first transistor element (11) via a seventh resistor (17).

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Begrenzung eines Laststromes nach dem Oberbegriff von Anspruch 1.The invention relates to a circuit arrangement for limiting a load current according to the preamble of claim 1.

Eine derartige Schaltungsanordnung ist aus CA 2 619 387 C bekannt. Sie weist einen als Längsbegrenzer geschalteten ersten Transistor auf, welcher als Verarmungstyp-Feldeffekttransistor mit einem Drain-, einem Source- und einem Gate-Anschluss ausgebildet ist. Zur Begrenzung des Laststroms hat die Schaltungsanordnung außerdem einen zweiten Transistor mit einem Stromeingang (Kollektor), einem Stromausgang (Emitter) und einem Steuereingang (Basis). Der Drain-Anschluss ist mit dem Eingang der Schaltungsanordnung verbunden, der Gate-Anschluss mit dem Stromeingang des zweiten Transistors und der Stromausgang des zweiten Transistors mit dem Ausgang der Schaltungsanordnung. Ferner weist die Schaltungsanordnung eine Stromsenke mit einem Stromeingangsanschluss und einem Stromausgangsanschluss auf. Der Stromeingangsanschluss ist mit dem Source-Anschluss des ersten Transistors und der Stromausgangsanschluss mit dem Stromausgang des zweiten Transistors verbunden.Such a circuit arrangement is off CA 2 619 387 C known. It has a first transistor, connected as a series limiter, which is designed as a depletion-type field effect transistor with a drain, a source and a gate connection. To limit the load current, the circuit arrangement also has a second transistor with a current input (collector), a current output (emitter) and a control input (base). The drain connection is connected to the input of the circuit arrangement, the gate connection to the current input of the second transistor and the current output of the second transistor to the output of the circuit arrangement. The circuit arrangement also has a current sink with a current input connection and a current output connection. The current input connection is connected to the source connection of the first transistor and the current output connection is connected to the current output of the second transistor.

Die Stromsenke hat ein erstes Transistorelement mit einem ersten Stromeingang, einem ersten Stromausgang und einem ersten Steuereingang. Sie steht über eine Rückkopplung derart mit dem Gate-Anschluss des ersten Transistors in Steuerverbindung, dass bei einem Anstieg des vom Source-Anschluss über die Stromsenke zum Ausgang der Schaltungsanordnung fließenden Stroms das Potential am Gate-Anschluss des ersten Transistors im Sinne einer Abnahme der Leitfähigkeit der Drain-Source-Strecke des ersten Transistors verändert wird.The current sink has a first transistor element with a first current input, a first current output and a first control input. It is in control connection with the gate connection of the first transistor via feedback in such a way that when the current flowing from the source connection via the current sink to the output of the circuit arrangement rises, the potential at the gate connection of the first transistor in the sense of a decrease in conductivity the drain-source path of the first transistor is changed.

Die vorbekannte Schaltungsanordnung weist im normalen Betrieb, d.h. wenn die Strombegrenzung inaktiv ist, noch eine relativ hohe Verlustleistung auf. Auch die Regelgeschwindigkeit, mit der die Schaltungsanordnung einem schnellen Stromanstieg im Laststrom entgegenwirkt, ist noch verbesserungswürdig.The previously known circuit arrangement still has a relatively high power loss in normal operation, i.e. when the current limitation is inactive. The control speed with which the circuit arrangement counteracts a rapid rise in the load current is also in need of improvement.

Aus der DE 197 39 008 C1 ist ferner eine Schaltungsanordnung zur Begrenzung eines Laststromes bekannt, die einen als Längsbegrenzer geschalteten ersten Transistor aufweist, welcher als n-Kanal Feldeffekttransistor vom Anreicherungstyp mit einem Drain-, einem Source- und einem Gate-Anschluss ausgebildet ist. Die Schaltungsanordnung hat ferner einen zweiten Transistor mit einem Stromeingang, einem Stromausgang und einen Steuereingang. Der Drain-Anschluss ist mit dem Eingang der Schaltungsanordnung verbunden, der Gate-Anschluss dem Stromeingang des zweiten Transistors und der Stromausgang des zweiten Transistors ist mit dem Ausgang der Schaltungsanordnung verbunden. Die Schaltungsanordnung hat einen ersten Widerstand, der den Source-Anschluss des ersten Transistors mit dem Ausgang der Schaltungsanordnung verbindet. Der Steuereingang des zweiten Transistors ist mit dem Source-Anschluss des ersten Transistors verbunden. Zwischen dem Stromausgang des zweiten Transistors und dem Ausgang der Schaltungsanordnung ist einer zweiter Widerstand geschaltet. Zwischen dem Eingang der Schaltungsanordnung und dem Stromausgang des zweiten Transistors ist eine Zenerdiode geschaltet. Die Zenerdiode liegt somit parallel zur Stromeingangs-Stromausgangs-Strecke des ersten Transistors. Hierdurch wird die am ersten Transistor abfallende Spannung auf die Zenerspannung der Zenerdiode begrenzt. Wählt man die Zenerspannung so, dass sie unterhalb der höchst zulässigen Betriebsspannung des ersten Transistors liegt, ist der erste Transistor gegen Überspannungen geschützt.From the DE 197 39 008 C1 Furthermore, a circuit arrangement for limiting a load current is known which has a first transistor connected as a series limiter, which is designed as an n-channel field effect transistor of the enhancement type with a drain, a source and a gate connection. The circuit arrangement also has a second transistor with a current input, a current output and a control input. The drain connection is connected to the input of the circuit arrangement, the gate connection is connected to the current input of the second transistor and the current output of the second transistor is connected to the output of the circuit arrangement. The circuit arrangement has a first resistor which connects the source connection of the first transistor to the output of the circuit arrangement. The control input of the second transistor is connected to the source connection of the first transistor. A second resistor is connected between the current output of the second transistor and the output of the circuit arrangement. A Zener diode is connected between the input of the circuit arrangement and the current output of the second transistor. The Zener diode is thus parallel to the current input-current output path of the first transistor. As a result, the voltage drop across the first transistor is limited to the Zener voltage of the Zener diode. If the Zener voltage is chosen so that it is below the maximum permissible operating voltage of the first transistor, the first transistor is protected against overvoltages.

Im normalen Betriebszustand ist der erste Transistor etwa durchgeschaltet. Steigt jedoch der Ausgangsstrom an, erhöht sich die an dem ersten Widerstand abfallende Spannung, wodurch sich die Spannung am Steuereingang des zweiten Transistors erhöht. Dies bewirkt, dass der zweite Transistor über seinen mit dem Gate-Anschluss des ersten Transistors verbundenen Stromeingang dem ersten Transistor Steuerstrom entzieht beziehungsweise sich die am Steuereingang des ersten Transistors anliegende Spannung verringert, wodurch sich der Stromfluss im ersten Transistor reduziert. Gleichzeitig mit der erhöhten Sperrung des ersten Transistors erhöht sich die an ihm abfallende Spannung.In the normal operating state, the first transistor is approximately switched through. However, if the output current increases, the voltage drop across the first resistor increases, as a result of which the voltage at the control input of the second transistor increases. This has the effect that the second transistor withdraws control current from the first transistor via its current input connected to the gate connection of the first transistor or the voltage applied to the control input of the first transistor is reduced, whereby the current flow in the first transistor is reduced. At the same time as the increased blocking of the first transistor, the voltage drop across it increases.

Erreicht die Spannung den Wert der Spannung der ersten Zenerdiode, fließt durch diese und den mit ihr in Reihe geschalteten zweiten Widerstand ein Strom zum Ausgang der Schaltungsanordnung. Hierdurch wird am zweiten Widerstand ein Spannungsabfall hervorgerufen, welcher der am Steuereingang des zweiten Transistors anliegenden Spannung entgegenwirkt. Dadurch sperrt der zweite Transistor etwas, wodurch die Spannung am Steuereingang des ersten Transistors ansteigt beziehungsweise ein weiteres Abfallen von ihr verhindert wird. Es stellt sich somit ein Gleichgewichtszustand ein, bei dem am ersten Transistor eine der Zenerspannung entsprechende Spannung abfallt.If the voltage reaches the value of the voltage of the first Zener diode, a current flows through it and the second resistor connected in series with it to the output of the circuit arrangement. This causes a voltage drop across the second resistor, which counteracts the voltage applied to the control input of the second transistor. As a result, the second transistor blocks something, as a result of which the voltage at the control input of the first transistor increases or a further drop is prevented. A state of equilibrium is thus established in which a voltage corresponding to the Zener voltage drops across the first transistor.

Da mehrere dieser Schaltungsanordnungen mit einem Verbraucher in Reihe geschaltet werden können, ist die vorbekannte Schaltungsanordnung insbesondere zur Strombegrenzung in Verbrauchern geeignet, an denen hohe Spannungen auftreten können, wie zum Beispiel an Lichtbögen, Plasmen oder Elektronenstrahlen.Since several of these circuit arrangements can be connected in series with a consumer, the known circuit arrangement is particularly suitable for current limitation in consumers at which high voltages can occur, such as arcs, plasmas or electron beams.

Obwohl sich die aus DE 197 39 008 C1 bekannte Schaltungsanordnung in einer Vielzahl von Anwendungen bewährt hat, weist sie dennoch Nachteile auf. So verursacht die Gate-Source-Spannung des ersten Transistors eine entsprechende hohe Drain-Source-Spannung, die aufgrund des durch die Drain-Source-Strecke dieses Transistors fließenden Laststroms eine vergleichsweise hohe Verlustleistung am ersten Transistor hervorruft.Although the DE 197 39 008 C1 Known circuit arrangement has proven itself in a large number of applications, it nevertheless has disadvantages. The gate-source voltage of the first transistor thus causes a correspondingly high drain-source voltage which, due to the load current flowing through the drain-source path of this transistor, causes a comparatively high power loss at the first transistor.

Ungünstig ist außerdem, dass die Schaltungsanordnung einen Mitkopplungseffekt aufweist. Steigt die Spannung an der Drain-Source-Strecke des ersten Transistors an, fließt durch parasitäre Kapazitäten, die durch den Miller-Effekt verstärkt werden, und durch Widerstände für die Gate-Versorgung vorübergehend ein Strom in das Gate. Das führt zunächst dazu, dass die Leitfähigkeit der Drain-Source-Strecke des Transistors zunimmt und damit der Strom in der Drain-Source-Strecke weiter ansteigt. Dies kann in den ersten 100 bis 500 Nanosekunden zu einem sehr steilen Stromanstieg mit bis zu 100 Ampere in der Spitze führen. Erst der erhöhte Stromfluss und die darauf folgende Zunahme des Stroms durch die Kollektor-Emitter-Strecke des zweiten Transistors, der als Stromerkennungstransistor dient, bewirkt, dass der Strom durch die Drain-Source-Strecke des ersten Transistors wieder abfällt und begrenzt wird.It is also unfavorable that the circuit arrangement has a positive feedback effect. If the voltage at the drain-source path of the first transistor increases, a current flows temporarily into the gate due to parasitic capacitances, which are amplified by the Miller effect, and due to resistors for the gate supply. This initially means that the conductivity of the drain-source path of the transistor increases and the current in the drain-source path continues to rise. In the first 100 to 500 nanoseconds, this can lead to a very steep increase in current with a peak of up to 100 amperes. It is only the increased current flow and the subsequent increase in the current through the collector-emitter path of the second transistor, which serves as a current detection transistor, that the current through the drain-source path of the first transistor drops again and is limited.

Der schnelle Stromanstieg wirkt sich bei einer Schaltungsanordnung, die zur Stromversorgung eines Lichtbogens, eines Plasmas zum Schweißen, Beschichten oder Oberflächenbearbeiten eines Werkstücks oder eines Elektronenstrahls einer Elektronenstrahlschweißanlage dient, ungünstig auf den Prozess aus. Insbesondere wird durch den Stromanstieg innerhalb kurzer Zeit relativ viel Energie in den Lichtbogen, das Plasma bzw. den Elektronenstrahl eingebracht, wodurch Störstellen im oder an der Oberfläche des mit dem entsprechenden Prozess zu bearbeitenden Werkstücks auftreten können.The rapid increase in current has an unfavorable effect on the process in a circuit arrangement that is used to supply an electric arc, a plasma for welding, coating or surface processing of a workpiece or an electron beam from an electron beam welding system. In particular, a relatively large amount of energy is introduced into the arc, the plasma or the electron beam within a short time due to the increase in current, as a result of which defects can occur in or on the surface of the workpiece to be machined with the corresponding process.

Außerdem kann der schnelle Stromanstieg EMV-Störungen in Regel-, Schnittstellen- und Steuerschaltkreisen verursachen, die mit der Schaltungsanordnung zusammenwirken oder räumlich zu dieser benachbart sind. Insbesondere bei Geräten mit digitaler Regelung und Datenübertragung machen sich diese Störungen durch Abschaltungen ungünstig bemerkbar. Auch hierdurch können Fehler an dem zu bearbeitenden Werkstück auftreten.In addition, the rapid increase in current can cause EMC interference in regulation, interface and control circuits that interact with the circuit arrangement or are spatially adjacent to it. Particularly in devices with digital control and data transmission, these disruptions make themselves unfavorably noticeable through shutdowns. This can also cause errors in the workpiece to be machined.

Es besteht deshalb die Aufgabe, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die eine geringe Verlustleistung aufweist und bei einem steilen Anstieg des Laststromes eine schnelle Begrenzung des Laststromes ermöglicht.The object is therefore to create a circuit arrangement of the type mentioned at the outset which has a low power loss and enables the load current to be limited quickly in the event of a steep increase in the load current.

Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst. Diese sehen vor, dass der erste Stromeingang mit dem Stromeingangsanschluss und der erste Stromausgang über einen als Shunt für den Laststrom dienenden vierten Widerstand mit dem Stromausgangsanschluss und über einen fünften Widerstand mit dem Steuereingang des zweiten Transistors verbunden ist, dass die Stromsenke ein zweites Transistorelement mit einem zweiten Stromeingang, einem zweiten Stromausgang und einem zweiten Steuereingang aufweist, dass der zweite Stromeingang über einen sechsten Widerstand mit dem Stromeingangsanschluss, der zweite Stromausgang mit dem Stromausgangsanschluss und der zweite Steuereingang über einen siebten Widerstand mit dem Stromausgang des erstes Transistorelements verbunden ist.This object is achieved with the features of claim 1. These provide that the first current input is connected to the current input connection and the first current output is connected to the current output connection via a fourth resistor serving as a shunt for the load current and to the control input of the second transistor via a fifth resistor second current input, a second current output and a second control input that the second current input is connected to the current input terminal via a sixth resistor, the second current output is connected to the current output terminal and the second control input is connected to the current output of the first transistor element via a seventh resistor.

Da der erste Transistor ein Verarmungstyp-Feldeffekttransistor ist, leitet dieser, wenn keine Spannung zwischen Drain- und Gate-Anschluss anliegt. Dadurch benötigt die Schaltungsanordnung keinen Widerstand zwischen Drain- und Gate-Anschluss und während des Stromflusses durch die Drain-Source-Strecke des ersten Transistors liegt nur eine entsprechend geringe Drain-Source-Spannung am ersten Transistor an. In vorteilhafter Weise tritt an der Schaltungsanordnung dadurch während des Betriebs nur eine geringe Verlustleistung auf. Der Wegfall des Widerstands zwischen Drain- und Gate-Anschluss ermöglicht insbesondere bei einer Schaltungsanordnung, mit der hohe Spannungen geschaltet werden sollen, einen platzsparenden Aufbau der Schaltungsanordnung.Since the first transistor is a depletion type field effect transistor, it conducts when there is no voltage between the drain and gate terminals. As a result, the circuit arrangement does not require any resistance between the drain and gate connection and only a correspondingly low drain-source voltage is applied to the first transistor while the current is flowing through the drain-source path of the first transistor. As a result, the circuit arrangement advantageously has only a low power loss during operation. The omission of the resistor between the drain and gate connection enables a space-saving construction of the circuit arrangement, particularly in the case of a circuit arrangement with which high voltages are to be switched.

Der Verarmungstyp-Feldeffekttransistor hat außerdem den Vorteil, dass bei einem Anstieg des Stromflusses durch den ersten Transistor eine Gegenkopplung auftritt, die eine schnelle Begrenzung des Laststromes ermöglicht. Bei Verwendung der erfindungsgemäßen Schaltungsanordnung zur Stromversorgung eines Lichtbogens, eines Plasmas zum Bearbeiten eines Werkstücks oder eines Elektronenstrahls einer Elektronenstrahlschweißanlage wird dadurch ein geringer und gleichmäßiger Energieeintrag in den Prozess und somit ein gutes und störstellenfreies Bearbeitungsergebnis ermöglicht.The depletion-type field effect transistor also has the advantage that when the current flow through the first transistor increases, negative feedback occurs, which enables the load current to be limited quickly. When using the circuit arrangement according to the invention for power supply of an arc, a plasma for processing a workpiece or an electron beam of an electron beam welding system, this enables a low and uniform input of energy into the process and thus a good processing result free of defects.

Durch die schnelle Begrenzung des Laststromes können außerdem im praktischen Betrieb EMV-Störungen in Regel-, Schnittstellen- und Steuerschaltkreisen, die mit der Schaltungsanordnung zusammenwirken oder räumlich zu dieser benachbart sind, weitestgehend vermieden. Dies ermöglicht eine sichere Prozessführung.As a result of the rapid limitation of the load current, EMC interference in regulation, interface and control circuits that interact with the circuit arrangement or are spatially adjacent to it can also be largely avoided in practical operation. This enables safe process management.

Die Schaltungsanordnung hat außerdem den Vorteil, dass mehrere der Schaltungsanordnungen in Reihe und/oder parallel zueinander geschaltet werden können, wodurch eine Strombegrenzung bei Spannungen und Lastströmen nahezu beliebiger Größe erreicht werden kann.The circuit arrangement also has the advantage that a plurality of the circuit arrangements can be connected in series and / or parallel to one another, thereby limiting the current Voltages and load currents of almost any size can be achieved.

Bei einer bevorzugten Ausführungsform der Erfindung ist der Gate-Anschluss über einen ersten Strompfad, an dem bei einem Stromfluss ein Spannungsabfall auftritt, mit dem Source-Anschluss verbunden. Bei einem Stromfluss über die Stromeingang-Stromausgang-Strecke des zweiten Transistors tritt dann ein Spannungsabfall am ersten Strompfad auf, der die zum Begrenzen des Laststroms benötigte Gate-Source-Spannung für den ersten Transistors erzeugt.In a preferred embodiment of the invention, the gate connection is connected to the source connection via a first current path on which a voltage drop occurs when a current flows. When a current flows over the current input-current output path of the second transistor, a voltage drop then occurs on the first current path, which generates the gate-source voltage for the first transistor that is required to limit the load current.

Vorteilhaft ist, wenn in dem ersten Strompfad ein erster elektrischer Widerstand angeordnet. Dies ermöglicht einen einfachen und kostengünstigen Schaltungsaufbau.It is advantageous if a first electrical resistor is arranged in the first current path. This enables a simple and inexpensive circuit construction.

Bei einer zweckmäßigen Ausgestaltung der Erfindung ist der Gate-Anschluss zum Schutz des ersten Transistors vor Überspannung über einen zweiten Strompfad, in dem eine Zenerdiode und gegebenenfalls ein mit dieser in Reihe geschalteter zweiter elektrischer Widerstand angeordnet ist, mit dem Drain-Anschluss verbunden. Wenn der erste Transistor ein n-Kanal Feldeffekttransistor ist, wird die Zenerspannung der Zehnerdiode so dimensioniert, dass beim Auftreten einer hohen Spannung zwischen dem Eingang und dem Ausgang der Schaltungsanordnung die Zenerdiode durchschaltet. Dies verursacht einen Stromfluss in dem zweiten Strompfad, der einen Potentialanstieg am Gate-Anschluss des ersten Transistors bewirkt. Dadurch nimmt die Leitfähigkeit der Drain-Source-Strecke ab und die Drain-Source-Spannung des ersten Transistors wird begrenzt.In an expedient embodiment of the invention, the gate connection to protect the first transistor from overvoltage is connected to the drain connection via a second current path in which a Zener diode and possibly a second electrical resistor connected in series is arranged. If the first transistor is an n-channel field effect transistor, the Zener voltage of the Zener diode is dimensioned such that the Zener diode switches through when a high voltage occurs between the input and the output of the circuit arrangement. This causes a current to flow in the second current path, which causes a potential increase at the gate terminal of the first transistor. As a result, the conductivity of the drain-source path decreases and the drain-source voltage of the first transistor is limited.

Bei einer vorteilhaften Ausgestaltung der Erfindung ist der Drain-Anschluss mit mindestens einer Induktivität in Reihe geschaltet. Bei Simulationen wurde festgestellt, dass der Strom aufgrund der Miller-Kapazität zwischen Drain- und Source-Anschluss mehrere Ampere betragen kann. Durch die Induktivität(en) wird die Stromanstiegsgeschwindigkeit und damit der Laststrom begrenzt. Parallel zu der mindestens einen Induktivität sollte eine Freilaufdiode geschaltet sein, um Schwingungen zu vermeiden.In an advantageous embodiment of the invention, the drain connection is connected in series with at least one inductance. During simulations it was found that the current can be several amperes due to the Miller capacitance between the drain and source connection. The rate of increase in current and thus the load current is limited by the inductance (s). A freewheeling diode should be connected in parallel to the at least one inductance in order to avoid oscillations.

Bei einer bevorzugten Ausführungsform der Erfindung ist der Gate-Anschluss über einen dritten elektrischen Widerstand mit dem Stromeingang des zweiten Transistors verbunden ist, wobei zu dem dritten Widerstand ein Kondensatorelement parallel geschaltet ist. Durch den Kondensator kann der Laststrom mit hoher Dynamik begrenzt werden.In a preferred embodiment of the invention, the gate connection is connected to the current input of the second transistor via a third electrical resistor, a capacitor element being connected in parallel with the third resistor. The load current can be limited with high dynamics by the capacitor.

Bei einer Weiterbildung der Erfindung weist die Schaltungsanordnung einen dritten Transistor auf, welcher einen Stromeingang, einen Stromausgang und einen Steuereingang hat, wobei der Stromeingang mit der Source und der Stromausgang über die Stromsenke mit dem Ausgang der Schaltungsanordnung verbunden ist, wobei die Schaltungsanordnung eine Betriebszustandserfassungseinrichtung aufweist, die zur Detektion eines zwischen dem Eingang und dem Ausgang der Schaltungsanordnung fließenden Überstroms und/oder einer zwischen dem Eingang und dem Ausgang der Schaltungsanordnung anliegenden Überspannung ausgebildet ist, wobei die Betriebszustandserfassungseinrichtung einen mit dem Steuereingang des dritten Transistors verbundenen ersten Ausgang und einen mit dem Gate-Anschluss verbundenen zweiten Ausgang aufweist, und dass die Betriebszustandserfassungseinrichtung derart ausgestaltet ist, dass beim Detektieren des Überstroms und/oder der Überspannung

  1. a) eine den dritten Transistor sperrende erste Sperrspannung an den ersten Ausgang angelegt wird, und
  2. b) eine zweite Sperrspannung derart an den zweiten Ausgang angelegt wird, dass die Leitfähigkeit der Drain-Source-Strecke des ersten Transistors abnimmt.
In a further development of the invention, the circuit arrangement has a third transistor which has a current input, a current output and a control input, the current input being connected to the source and the current output being connected to the output of the circuit arrangement via the current sink, the circuit arrangement having an operating state detection device , which is designed to detect an overcurrent flowing between the input and the output of the circuit arrangement and / or an overvoltage applied between the input and the output of the circuit arrangement, the operating state detection device having a first output connected to the control input of the third transistor and a first output connected to the gate -Connection connected second output, and that the operating state detection device is designed such that when detecting the overcurrent and / or the overvoltage
  1. a) a first reverse voltage blocking the third transistor is applied to the first output, and
  2. b) a second reverse voltage is applied to the second output in such a way that the conductivity of the drain-source path of the first transistor decreases.

Wenn der Laststrom einen vorbestimmten Grenzwert überschreitet, also ein Überstrom auftritt, was beispielsweise passieren kann, wenn in einem von der Schaltungsanordnung gespeisten Prozess (Lichtbogen, Plasma, Elektronenstrahl) ein Kurzschluss auftritt, wird der Laststrom zunächst begrenzt und dann abgeschaltet.If the load current exceeds a predetermined limit value, i.e. an overcurrent occurs, which can happen, for example, if a short circuit occurs in a process fed by the circuit arrangement (arc, plasma, electron beam), the load current is first limited and then switched off.

Bei einer vorteilhaften Ausgestaltung der Erfindung weist die Betriebszustandserfassungseinrichtung ein Zeitglied auf, welches derart ausgestaltet ist, dass die Sperrspannungen nach dem Detektieren des Überstroms und/oder der Überspannung nur eine vorbestimmte Zeitdauer lang an die Ausgänge der Betriebszustandserfassungseinrichtung angelegt werden. Nach Ablauf der vorbestimmten Zeitdauer wird der den Eingang mit dem Ausgang verbindende Strompfad der Schaltungsanordnung wieder niederohmig, so dass die Schaltungsanordnung dann wieder ihren normalen Betriebszustand einnimmt. Das Zeitglied hat also die Charakteristik eines Monoflops, d.h. bei einem Trigger-Ereignis fällt es in einen Zustand und wechselt nach einer gewissen Zeit in den ursprünglichen Zustand zurück. Das Trigger-Ereignis ist ein detektierter Überstrom und/oder eine Überspannung.In an advantageous embodiment of the invention, the operating state detection device has a timing element which is designed such that the blocking voltages are only applied to the outputs of the operating state detection device for a predetermined period of time after the overcurrent and / or overvoltage has been detected. After the predetermined period of time has elapsed, the current path of the circuit arrangement connecting the input to the output becomes low-resistance again, so that the circuit arrangement then resumes its normal operating state. The timing element has the characteristics of a monoflop, i.e. when a trigger event occurs, it falls into a state and changes back to its original state after a certain time. The trigger event is a detected overcurrent and / or an overvoltage.

Vorteilhaft ist, wenn das Zeitglied einen Kondensator und einen damit in Reihe geschalteten ersten Spannungsteiler aufweist, wenn ein erster Anschluss des Kondensators mit dem Eingang der Schaltungsanordnung und ein zweiter Anschluss des Kondensators über einen ersten Teilwiderstand des ersten Spannungsteilers mit dem Steuereingang des dritten Transistors verbunden ist und wenn der Steuereingang des dritten Transistors über einen zweiten Teilwiderstand des ersten Spannungsteilers mit dem Ausgang der Schaltungsanordnung verbunden ist. Dies ermöglicht einen einfachen und robusten Schaltungsaufbau.It is advantageous if the timing element has a capacitor and a first voltage divider connected in series therewith, if a first connection of the capacitor to the input of the circuit arrangement and a second connection of the capacitor via a first partial resistance of the first voltage divider is connected to the control input of the third transistor and when the control input of the third transistor is connected to the output of the circuit arrangement via a second partial resistance of the first voltage divider. This enables a simple and robust circuit structure.

Bei einer bevorzugten Ausführungsform der Erfindung ist parallel zu dem ersten Spannungsteiler eine Reihenschaltung geschaltet, die einen zweiten Spannungsteiler und eine weitere Zenerdiode aufweist, wobei der zweite Spannungsteiler einen dritten Teilwiderstand und einen vierten Teilwiderstand aufweist, die an einem Knoten miteinander verbunden sind, der mit einem Steuereingang eines vierten Transistors verbunden ist, welcher mit seinem Stromeingang mit dem Gate-Anschluss und mit seinem Stromausgang mit der Ausgang der Schaltungsanordnung verbunden ist. Dabei ist der Stromeingang des vierten Transistors vorzugsweise indirekt über einen Widerstand mit dem Gate-Anschluss verbunden. Wenn der erste Transistor leitend ist und der dritte Transistor gesperrt wird, , fließt der Laststrom zunächst vom Eingang der Schaltungsanordnung, die Stromeingangs-Stromausgangsstrecke des ersten Transistors, den ersten Widerstand, den gegebenenfalls zwischen dem Stromeingang des vierten Transistors und dem Gate angeordneten weiteren Widerstand und die Stromeingangs-Stromausgangsstrecke des eingeschalteten vierten Transistors zum Ausgang der Schaltungsanordnung. Es entsteht eine negative Spannung zwischen Gate- und Source-Anschluss des ersten Transistors. Der erste Transistor sperrt infolgedessen. Wird die Spannung am Source-Anschluss zu groß, kann der Strom auch über eine die Stromeingangs-Stromausgangsstrecke des dritten Transistors überbrückende Schutzdiode und eine Zenerdiode, welche den Stromausgang des dritten Transistors mit dem Ausgangsanschluss der Schaltungsanordnung verbindet, fließen, wodurch die Spannung am Source-Anschluss begrenzt wird. Am Source-Anschluss entsteht also eine positive Spannung gegenüber dem Ausgang der Schaltungsanordnung, zum einen über den Stromfluss durch den ersten Widerstand, den gegebenenfalls zwischen dem Stromeingang des vierten Transistors und dem Gate angeordneten weiteren Widerstand und die Stromeingangs-Stromausgangsstrecke des vierten Transistors oder über die Schutzdiode und die Zenerdiode. Wird dieser Stromfluss durch das Sperren des ersten Transistors unterbrochen, wird eine gegenüber dem Ausgang der Schaltungsanordnung positive Spannung über eine den Stromeingang mit dem Steuereingang des dritten Transistors verbindende Schutzdiode und dem ersten Spannungsteiler an den Source-Anschluss angelegt. Da der Gate-Anschluss über den gegebenenfalls zwischen dem Stromeingang des vierten Transistors und dem Gate angeordneten weiteren Widerstand und den leitenden vierten Transistor mit dem Ausgang der Schaltungsanordnung verbunden ist, bleibt der erste Transistor gesperrt. Kann über den Kondensator kein Strom mehr fließen, werden erst erste Transistor und der dritte Transistor wieder leitend und der vierte Transistor sperrt. Der Strom kann wie zuvor beschrieben mit Hilfe der Stromsenke und dem ersten Transistor begrenzt werden. Während der Sperrzeit des ersten Transistors fließt nur noch ein Reststrom über den Kondensator und die Spannungsteiler. Der Reststrom ist allerdings gering und kann in der Größenordnung von einem Milliampere liegen.In a preferred embodiment of the invention, a series circuit is connected in parallel to the first voltage divider, which has a second voltage divider and a further Zener diode, the second voltage divider having a third partial resistor and a fourth partial resistor, which are connected to one another at a node that is connected to a Control input of a fourth transistor is connected, which is connected with its current input to the gate terminal and with its current output to the output of the circuit arrangement. In this case, the current input of the fourth transistor is preferably indirectly connected to the gate connection via a resistor. When the first transistor is conductive and the third transistor is blocked, the load current initially flows from the input of the circuit arrangement, the current input-current output path of the first transistor, the first resistor, the further resistor, which may be arranged between the current input of the fourth transistor and the gate, and the current input current output path of the switched-on fourth transistor to the output of the circuit arrangement. A negative voltage arises between the gate and source connections of the first transistor. As a result, the first transistor blocks. If the voltage at the source connection is too high, the current can also flow via a protective diode bridging the current input-current output path of the third transistor and a Zener diode which connects the current output of the third transistor to the output connection of the circuit arrangement, whereby the voltage at the source Connection is limited. At the source connection there is thus a positive voltage compared to the output of the circuit arrangement, on the one hand via the current flow through the first resistor, the further resistor, which may be arranged between the current input of the fourth transistor and the gate, and the current input-current output path of the fourth transistor or via the Protection diode and the zener diode. If this current flow is interrupted by blocking the first transistor, a voltage that is positive compared to the output of the circuit arrangement is applied to the source terminal via a protective diode connecting the current input to the control input of the third transistor and the first voltage divider. Since the gate connection is connected to the output of the circuit arrangement via the further resistor, which may be arranged between the current input of the fourth transistor and the gate, and the conductive fourth transistor, the first transistor remains blocked. If no more current can flow through the capacitor, only the first transistor and the third transistor become conductive again and the fourth transistor blocks. As previously described, the current can be limited with the aid of the current sink and the first transistor. During the blocking time of the first transistor, only a residual current flows through the capacitor and the voltage divider. However, the residual current is low and can be in the order of one milliampere.

Vorteilhaft ist, wenn mindestens zwei der erfindungsgemäßen Schaltungsanordnungen mit ihren Eingängen und Ausgängen in Reihe geschaltet sind und eine mehrstufige Strombegrenzungsschaltung bilden. Die an dem an der Strombegrenzungsschaltung angeschlossenen Verbraucher bzw. Prozess anliegende Spannung wird dann auf die einzelnen Stufen der Strombegrenzungsschaltung aufgeteilt, wodurch bei einer entsprechenden Anzahl von Stufen eine Strombegrenzung an Spannungen von nahezu beliebiger Höhe erreicht werden kann.It is advantageous if at least two of the circuit arrangements according to the invention are connected in series with their inputs and outputs and form a multi-stage current limiting circuit. The voltage applied to the consumer or process connected to the current limiting circuit is then divided between the individual stages of the current limiting circuit, which means that, with a corresponding number of stages, the current can be limited to voltages of almost any desired level.

Bei einer bevorzugten Ausgestaltung dieser mehrstufigen Strombegrenzungsschaltung hat jede Schaltungsanordnung Steueranschlüsse, an die eine Hilfsgleichspannung anlegbar ist, mittels welcher die Schaltungsanordnung zwischen einem Betriebszustand, der einen Stromfluss vom Stromeingangsanschluss zum Stromausgangsanschluss ermöglicht, und einem Ruhezustand, in dem der Stromfluss unterbrochen ist, umschaltbar ist, wobei jeder Schaltungsanordnung jeweils eine Hilfsspannungsquelle zugeordnet ist, die Eingangsanschlüsse für eine Wechselspannung und Ausgangsanschlüsse für eine mittels einer Gleichrichterschaltung aus der Wechselspannung erzeugte Hilfsgleichspannung aufweist, wobei jede Hilfsspannungsquelle jeweils einen Steuersignaleingang zum Anlegen eines Steuersignals hat und derart ausgestaltet ist, dass die Hilfsgleichspannung in Abhängigkeit von dem Steuersignal an den Ausgangsanschlüssen der Hilfsspannungsquelle aktivierbar und deaktivierbar ist, wobei eine erste Kettenschaltung vorgesehen ist, die für jede Schaltungsanordnung jeweils einen Übertrager aufweist, der eine Eingangswicklung und eine induktiv damit gekoppelte Ausgangswicklung hat, wobei Wicklungsanschlüsse der Eingangswicklung eines ersten Übertragers der Kettenschaltung mit einer Wechselspannungsquelle und Wicklungsanschlüsse der Ausgangswicklung des ersten Übertragers mit den Eingangsanschlüssen einer ersten Hilfsspannungsquelle sowie Wicklungsanschlüssen der Eingangswicklung eines zweiten Übertragers der Kettenschaltung verbunden sind, wobei Wicklungsanschlüsse der Ausgangswicklung des zweiten Übertragers mit den Eingangsanschlüssen einer zweiten Hilfsspannungsquelle verbunden sind, dass die Stromversorgung einen Koppler aufweist, der einen Eingang und einen galvanisch davon getrennten Ausgang für ein veränderliches Steuersignal hat, und dass der Eingang mit einem Steuersignalgeber in Steuerverbindung steht und mit dem Steuersignaleingang der ersten Hilfsspannungsquelle verbunden ist, und dass der Ausgang mit dem Steuersignaleingang der zweiten Hilfsspannungsquelle verbunden ist. Dabei ist es sogar möglich, zwischen den jeweils aus der Schaltungsanordnung, der Hilfsspannungsquelle, dem Übertrager und dem Koppler gebildeten Stufe eine weitere Stufe oder sogar mehrere weitere Stufen anzuordnen und zu einer Kette miteinander zu verbinden. In vorteilhafter Weise muss bei dieser Ausgestaltung jeweils nur die Isolationsspannung des ersten Übertragers und des ersten Kopplers an die insgesamt an den Stufen anliegende Spannung angepasst sein, während die Isolationsspannung des mindestens einen weiteren Übertragers und des gegebenenfalls vorhandenen mindestens einen weiteren Kopplers jeweils nur von der Stufenspannung der betreffenden Stufe abhängig ist.In a preferred embodiment of this multi-stage current limiting circuit, each circuit arrangement has control connections to which an auxiliary DC voltage can be applied, by means of which the circuit arrangement can be switched between an operating state that enables current to flow from the current input connection to the current output connection, and an idle state in which the current flow is interrupted, each circuit arrangement being assigned an auxiliary voltage source, which has input connections for an alternating voltage and output connections for an auxiliary direct voltage generated from the alternating voltage by means of a rectifier circuit, each auxiliary voltage source each having a control signal input for applying a control signal and being designed such that the auxiliary direct voltage is dependent on the control signal at the output connections of the auxiliary voltage source can be activated and deactivated, a first chain circuit being provided hen, which has a transformer for each circuit arrangement which has an input winding and an output winding inductively coupled therewith, winding connections of the input winding of a first transformer of the chain circuit with an AC voltage source and winding connections of the output winding of the first transformer with the input connections of a first auxiliary voltage source and winding connections the input winding of a second transformer of the chain circuit are connected, winding connections of the output winding of the second transformer with the input connections of a second Auxiliary voltage source are connected that the power supply has a coupler that has an input and an output galvanically separated therefrom for a variable control signal, and that the input is in control connection with a control signal transmitter and is connected to the control signal input of the first auxiliary voltage source, and that the output is connected to the control signal input of the second auxiliary voltage source. It is even possible to arrange a further stage or even several further stages between the stage formed from the circuit arrangement, the auxiliary voltage source, the transformer and the coupler and to connect them to one another to form a chain. Advantageously, in this embodiment only the insulation voltage of the first transformer and the first coupler has to be adapted to the total voltage applied to the stages, while the insulation voltage of the at least one further transformer and the possibly present at least one further coupler only depends on the stage voltage depends on the level in question.

Die Koppler sind bevorzugt als Optokoppler ausgestaltet. Es sind aber auch andere Ausgestaltungen denkbar, bei denen die Koppler induktive oder kapazitive Koppler sein können.The couplers are preferably designed as optocouplers. However, other configurations are also conceivable in which the couplers can be inductive or capacitive couplers.

Nachfolgend sind Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigt:

  • 1 ein Schaltbild eines ersten Ausführungsbeispiels einer Schaltungsanordnung zur Begrenzung eines Laststromes,
  • 2 ein erstes Ausführungsbeispiel einer Strombegrenzungsschaltung, bei der mehrere der in 1 abgebildeten Schaltungsanordnungen in Reihe geschaltet sind,
  • 3 ein Schaltbild eines zweiten Ausführungsbeispiels der Schaltungsanordnung zur Begrenzung eines Laststromes,
  • 4 ein zweites Ausführungsbeispiel einer mehrstufigen Strombegrenzungsschaltung, die mehrere der in 3 abgebildeten Schaltungsanordnungen aufweist, und
  • 5 ein drittes Ausführungsbeispiel einer mehrstufigen Strombegrenzungsschaltung.
Exemplary embodiments of the invention are explained in more detail below with reference to the drawing. It shows:
  • 1 a circuit diagram of a first embodiment of a circuit arrangement for limiting a load current,
  • 2 a first embodiment of a current limiting circuit in which several of the in 1 the circuit arrangements shown are connected in series,
  • 3 a circuit diagram of a second embodiment of the circuit arrangement for limiting a load current,
  • 4th a second embodiment of a multi-stage current limiting circuit, the several of the in 3 has illustrated circuit arrangements, and
  • 5 a third embodiment of a multi-stage current limiting circuit.

Eine in 1 im Ganzen mit 1 bezeichnete Schaltungsanordnung zur Begrenzung eines Laststromes hat einen Eingang 2 und einen Ausgang 3. Der Eingang 2 ist mit einem Anschluss einer in der Zeichnung nicht näher dargestellten Hochspannungsquelle und der Ausgang 3 ist über einen Verbraucher mit einem zweiten Anschluss der Hochspannungsquelle verbunden. Der Verbraucher kann ein Lichtbogen oder ein Plasma zum Bearbeiten eines Werkstücks sein. Der Verbraucher kann auch ein Elektronenstrahl einer Elektronenstrahlschweißanlage sein.One in 1 Circuit arrangement designated as a whole by 1 for limiting a load current has an input 2 and an exit 3 . The entrance 2 is with a connection of a high voltage source not shown in the drawing and the output 3 is connected to a second connection of the high-voltage source via a consumer. The consumer can be an arc or a plasma for machining a workpiece. The consumer can also be an electron beam from an electron beam welding system.

Die Schaltungsanordnung 1 weist einen als Längsregler geschalteten ersten Transistor 4 auf, der als n-Kanal Feldeffekttransistor vom Verarmungstyp ausgestaltet ist. Der erste Transistor 4 hat einen Drain-Anschluss 4D, einen Source-Anschluss 4S und einen Gate-Anschluss 4G. Der Drain-Anschluss 4D ist mit dem Eingang 2 der Schaltungsanordnung 1 und der Source-Anschluss 4S ist über eine nicht ideale Stromsenke mit dem Ausgang 3 der Schaltungsanordnung 1 verbunden.The circuit arrangement 1 has a first transistor connected as a series regulator 4th on, which is designed as an n-channel field effect transistor of the depletion type. The first transistor 4th has a drain connection 4D , a source connector 4S and a gate terminal 4G . The drain connection 4D is with the entrance 2 the circuit arrangement 1 and the source connector 4S is about a non-ideal current sink with the output 3 the circuit arrangement 1 connected.

Der Gate-Anschluss 4G ist über einen ersten Strompfad, an dem bei einem Stromfluss ein Spannungsabfall auftritt, mit dem Source-Anschluss 4S verbunden. In dem ersten Strompfad sind ein erster Widerstand 5 und eine erste Zenerdiode 6 parallel zueinander geschaltet. Dabei ist die Anode der erste Zenerdiode 6 mit dem Gate-Anschluss 4G und die Kathode mit dem Source-Anschluss 4S verbunden.The gate connector 4G is connected to the source connection via a first current path, on which a voltage drop occurs when a current flows 4S connected. There is a first resistor in the first current path 5 and a first zener diode 6th connected in parallel to each other. The anode is the first Zener diode 6th to the gate connector 4G and the cathode with the source connection 4S connected.

Der Gate-Anschluss 4G ist außerdem über einen zweiten Strompfad, in dem ein zweiter Widerstand 7 mit einer zweiten Zenerdiode 8 in Reihe geschaltet ist, mit dem Drain-Anschluss 4D verbunden ist. Dabei ist die Kathode der zweiten Zenerdiode 8 mit dem Drain-Anschluss 4D und die Anode mit dem zweiten Widerstand 7 verbunden. Der zweite Widerstand 7 und die zweite Zenerdiode 8 dienen zum Schutz des ersten Transistors 4 vor Überspannung.The gate connector 4G is also via a second current path in which a second resistor 7th with a second zener diode 8th is connected in series with the drain terminal 4D connected is. The cathode is the second Zener diode 8th with the drain connector 4D and the anode with the second resistor 7th connected. The second resistance 7th and the second zener diode 8th serve to protect the first transistor 4th from overvoltage.

Die Schaltungsanordnung 1 hat außerdem einen zweiten Transistor 9, der einen Stromeingang 9E, einen Stromausgang 9A und einen Steuereingang 9S hat. Der Stromeingang 9E ist über einen dritten Widerstand 10 mit dem Gate-Anschluss 4G und der Stromausgang 9A mit dem Ausgang 3 der Schaltungsanordnung 1 verbunden.The circuit arrangement 1 also has a second transistor 9 having a power input 9E , a current output 9A and a control input 9S Has. The power input 9E is about a third resistance 10 to the gate connector 4G and the current output 9A with the exit 3 the circuit arrangement 1 connected.

Die Stromsenke weist einen erstes Transistorelement 11 auf, das einen ersten Stromeingang 11E, einen ersten Stromausgang 11A und einen ersten Steuereingang 11 S hat. Der erste Stromeingang 11E ist mit dem Source-Anschluss 4S und der erste Stromausgang 11A über einen vierten Widerstand 12, welcher als Shunt für den Laststrom dient, mit dem Ausgang 3 der Schaltungsanordnung 1 verbunden. Der Stromeingang 11 E des ersten Transistorelements 11 ist außerdem mit der Kathode einer dritten Zenerdiode 13 verbunden, die mit ihrer Anode am Ausgang 3 der Schaltungsanordnung angeschlossen ist. Der Stromausgang 11A des ersten Transistorelements 11 ist über einen fünften Widerstand 14 mit dem Steuereingang 9S des zweiten Transistors 9 verbunden.The current sink has a first transistor element 11 on that has a first power input 11E , a first current output 11A and a first control input 11 S has. The first power input 11E is with the source connector 4S and the first current output 11A via a fourth resistance 12th , which serves as a shunt for the load current, with the output 3 the circuit arrangement 1 connected. The power input 11 E of the first transistor element 11 is also connected to the cathode of a third zener diode 13th connected to its anode at the output 3 the circuit arrangement is connected. The current output 11A of the first transistor element 11 is about a fifth resistance 14th with the control input 9S of the second transistor 9 connected.

Außerdem ist der Steuereingang 11 S des erstes Transistorelements 11 über ein zweites Transistorelement 15, das ebenfalls der Stromsenke zugeordnet ist und einen zweiten Stromeingang 15E, einen zweiten Stromausgang 15A und einen zweiten Steuereingang 15S aufweist, mit dem Ausgang 3 der Schaltungsanordnung 1 verbunden. Dabei ist der Stromeingang 15E des zweiten Transistorelements 15 über einen sechsten Widerstand 16 mit dem Source-Anschluss 4S verbunden und der Stromausgang 15A des zweiten Transistorelements 15 ist am Ausgang 3 der Schaltungsanordnung 1 angeschlossen. Der Steuereingang 15S des zweiten Transistorelements 15 ist über einen siebten Widerstand 17 mit dem Stromausgang 11A des erstes Transistorelements 11 verbunden.Also is the control input 11 S of the first transistor element 11 via a second transistor element 15th , which is also assigned to the current sink and a second current input 15E , a second current output 15A and a second control input 15S has, with the output 3 the circuit arrangement 1 connected. Here is the current input 15E of the second transistor element 15th about a sixth resistance 16 with the source connector 4S connected and the current output 15A of the second transistor element 15th is at the exit 3 the circuit arrangement 1 connected. The control input 15S of the second transistor element 15th is about a seventh resistance 17th with the current output 11A of the first transistor element 11 connected.

Zu der Stromsenke gehören also die Transistorelemente 11, 15 und die Widerstände 12, 16, 17. Der Stromeingang 11 E des ersten Transistorelements 11 und der mit dem Source-Anschluss 4S verbundene Anschluss des sechsten Widerstandselements 16 bilden den Stromeingangsanschluss der Stromsenke und der Stromausgang 15A des zweiten Transistorelements 15 und der mit dem Ausgang 3 verbundene Anschluss des vierten Widerstandselements 12 den Stromausgangsanschluss der Stromsenke.The transistor elements therefore belong to the current sink 11 , 15th and the resistances 12th , 16 , 17th . The power input 11 E of the first transistor element 11 and the one with the source connector 4S connected terminal of the sixth resistance element 16 form the current input connection of the current sink and the current output 15A of the second transistor element 15th and the one with the exit 3 connected terminal of the fourth resistance element 12th the current output terminal of the current sink.

Zwischen Stromeingangs- und Stromausgangsanschluss der Stromsenke fällt eine Spannung von etwa 0,8 V ab. Dies ist durch das erste Transistorelement 11 bedingt. Auch der erste Transistor 4 ist bei einer Gate-Source-Spannung von 0 V nicht voll durchgesteuert. Der Spannungsabfall zwischen Gate-Anschluss 4G und Source-Anschluss 4S beträgt etwa 0,6 V. Somit fällt zwischen Eingang 2 und Ausgang 3 der in 1 abgebildeten Schaltungsanordnung eine Spannung von nur etwa 1,4 V ab. Dies ermöglicht eine geringe Verlustleistung.A voltage of approximately 0.8 V drops between the current input and current output connection of the current sink. This is through the first transistor element 11 conditionally. Also the first transistor 4th is not fully activated at a gate-source voltage of 0 V. The voltage drop between gate terminal 4G and source connector 4S is about 0.6 V. Thus falls between input 2 and exit 3 the in 1 The circuit arrangement shown has a voltage of only about 1.4 V. This enables a low power loss.

Der zweite Transistor 9 und die Widerstände 10 und 12 bilden eine Rückkopplung, über welche die Stromsenke derart mit dem Steuereingang 4G des ersten Transistors 4 in Steuerverbindung steht, dass bei einem Anstieg des vom Source-Anschluss 4S über das erste Transistorelement 11 und den vierten Widerstand 12 zum Ausgang 3 der Schaltungsanordnung 1 fließenden Laststroms die Spannung zwischen dem Gate-Anschluss 4G und dem Source-Anschluss 4S abnimmt, der erste Transistor 4 also hochohmiger wird.The second transistor 9 and the resistances 10 and 12th form a feedback via which the current sink is connected to the control input 4G of the first transistor 4th that is in control connection with an increase in the from the source connection 4S via the first transistor element 11 and the fourth resistance 12th to the exit 3 the circuit arrangement 1 flowing load current the voltage between the gate connection 4G and the source connector 4S decreases, the first transistor 4th so becomes higher resistance.

Nachfolgend wird die Arbeitsweise der Schaltungsanordnung 1 erläutert:

  • Ab einem Spannungsabfall von etwa 0,6 V am vierten Widerstand 12 beginnt das zweite Transistorelement 15 zu leiten und entzieht dem ersten Transistorelement 11 den Steuereingangsstrom. Dieses wird dadurch hochohmig und es fällt eine Spannung zwischen seinem Stromeingang 11E und seinem Stromausgang 11A ab. Die dritte Zenerdiode 13 begrenzt diese Spannung. Auch der zweite Transistor 9 beginnt zu leiten und zieht das Potential am Gate-Anschluss 4G des ersten Transistors 4 nach unten. Dadurch entsteht ein negativer Spannungsabfall zwischen Gate-Anschluss 4G und Source-Anschluss 4S, wodurch der erste Transistor 4 hochohmiger wird. Übersteigt dieser Spannungsabfall die Durchbruchsspannung der ersten Zenerdiode 6, fließt durch die erste Zenerdiode 6 ein Strom, welcher die Gate-Source-Spannung wieder anhebt und somit den Spannungsabfall zwischen dem Drain-Anschluss 4D und dem Source-Anschluss 4S des ersten Transistors 4 begrenzt. Der Laststrom, ab welchem die Schaltungsanordnung 1 aktiv wird, ist etwa 0,6 V dividiert durch den Widerstandswert des als Shunt dienenden vierten Widerstands 12.
The following is the mode of operation of the circuit arrangement 1 explained:
  • From a voltage drop of around 0.6 V at the fourth resistor 12th the second transistor element begins 15th to conduct and deprive the first transistor element 11 the control input current. This becomes high-resistance and a voltage drops between its current input 11E and its current output 11A from. The third zener diode 13th limits this tension. The second transistor too 9 begins to conduct and pulls the potential at the gate connection 4G of the first transistor 4th downward. This creates a negative voltage drop between the gate connection 4G and source connector 4S , making the first transistor 4th becomes higher resistance. If this voltage drop exceeds the breakdown voltage of the first Zener diode 6th , flows through the first zener diode 6th a current which increases the gate-source voltage again and thus the voltage drop between the drain connection 4D and the source connector 4S of the first transistor 4th limited. The load current from which the circuit arrangement 1 becomes active is about 0.6 V divided by the resistance value of the fourth resistor serving as a shunt 12th .

Je mehr Strom über den ersten Transistor 4 fließt, desto schneller steigen die Spannung zwischen Stromeingangs- und Stromausgangsanschluss der Stromsenke und der negative Gate-Source-Spannungsabfall an, was einer Mitkopplung entspricht.The more current through the first transistor 4th flows, the faster the voltage between the current input and current output terminal of the current sink and the negative gate-source voltage drop rise, which corresponds to positive feedback.

Bei dem in 2 gezeigten Ausführungsbeispiel sind mehrere Schaltungsanordnungen 1 zur Bildung einer mehrstufigen Schaltung mit ihren Eingängen 2 und Ausgängen 3 in Reihe geschaltet. Der Aufbau der einzelnen Schaltungsanordnungen 1 entspricht jeweils dem der in 1 abgebildeten Schaltungsanordnung 1, wobei jedoch jede Schaltungsanordnung 1 zusätzlich ein optionales Kondensatorelement 18 aufweist, das zu dem dritten Widerstand 10 parallel geschaltet ist. Die Anzahl der in Reihe geschalteten Stufen ist von der zu schaltenden Spannung und der maximal zulässigen Stufenspannung abhängig und wird so gewählt, dass bei keiner Stufe die maximal zulässigen Stufenspannung überschritten wird, wenn die höchste zu schaltende Spannung an der Reihenschaltung der Stufen anliegt.The in 2 The embodiment shown are several circuit arrangements 1 to form a multi-stage circuit with its inputs 2 and exits 3 connected in series. The structure of the individual circuit arrangements 1 corresponds to that of in 1 shown circuit arrangement 1 , however, any circuit arrangement 1 additionally an optional capacitor element 18th that to the third resistor 10 is connected in parallel. The number of stages connected in series depends on the voltage to be switched and the maximum permissible stage voltage and is selected so that the maximum permissible stage voltage is not exceeded at any stage if the highest voltage to be switched is applied to the series connection of the stages.

Außerdem ist mit den Schaltungsanordnungen 1 eine Induktivität 19 in Reihe geschaltet, welche die Anstiegsgeschwindigkeit des Laststroms reduziert. Parallel zu der Induktivität 19 ist eine Freilaufdiode 20 geschaltet.It is also with the circuit arrangements 1 an inductance 19th connected in series, which reduces the rate of rise of the load current. In parallel with the inductance 19th is a freewheeling diode 20th switched.

Das in 3 abgebildeten Ausführungsbeispiel basiert auf der in 1 gezeigten Schaltung, weist jedoch zusätzliche Schaltungsteile auf, die dazu dienen, beim Auftreten eines Überstroms im Lastkreis den Laststrom kurzzeitig abzuschalten. Hierzu ist bei dem in 3 gezeigten Ausführungsbeispiel einen dritter Transistor 21 vorgesehen, der einen Stromeingang 21E, einen Stromausgang 21A und einen Steuereingang 21S hat. Der dritte Transistor 21 ist mit Schutzdioden 22, 23 beschaltet, die bei Bedarf in den dritten Transistor 21 integriert sein können.This in 3 The illustrated embodiment is based on the in 1 The circuit shown, however, has additional circuit parts which are used to briefly switch off the load current when an overcurrent occurs in the load circuit. For this purpose, the in 3 embodiment shown a third transistor 21 provided that has a power input 21E , a current output 21A and a control input 21S Has. The third transistor 21 is with protection diodes 22nd , 23 wired into the third transistor if necessary 21 can be integrated.

Der Stromeingang 21 E des dritten Transistor 21 ist mit dem Source-Anschluss 4S des ersten Transistors 4 und der Stromausgang 21A des dritten Transistor 21 ist über die Stromsenke mit dem Ausgang 3 der Schaltungsanordnung 1 verbunden.The power input 21 E of the third transistor 21 is with the source connector 4S of the first transistor 4th and the current output 21A of the third transistor 21 is via the current sink to the output 3 the circuit arrangement 1 connected.

Die Schaltungsanordnung 1 hat außerdem eine Betriebszustandserfassungseinrichtung 24, die zur Detektion eines zwischen dem Eingang 2 und dem Ausgang 3 der Schaltungsanordnung 1 fließenden Überstroms mit dem Eingang 2 und dem Ausgang 3 der Schaltungsanordnung 1 verbunden ist. Die Betriebszustandserfassungseinrichtung 24 hat einen mit dem Steuereingang 21S des dritten Transistors 21 verbundenen ersten Ausgang 25 und einen mit dem Gate-Anschluss 4G des ersten Transistors 4 verbundenen zweiten Ausgang 26.The circuit arrangement 1 also has an operating state detection device 24 that is used to detect one between the input 2 and the exit 3 the circuit arrangement 1 flowing overcurrent to the input 2 and the exit 3 the circuit arrangement 1 connected is. The operating status detection device 24 has one with the control input 21S of the third transistor 21 connected first output 25th and one to the gate terminal 4G of the first transistor 4th connected second output 26th .

Der erste Ausgang 25 ist zwischen einem ersten Teilwiderstand 27 und einen zweiten Teilwiderstand 28 eines ersten Spannungsteilers angeordnet, der zur Bildung eines Zeitglieds mit einem Kondensator 29 in Reihe geschaltet ist. Ein erster Anschluss des Kondensators 29 ist mit dem Eingang 2 der Schaltungsanordnung 1 und ein zweiter Anschluss des Kondensators 29 ist über den ersten Teilwiderstand 27 mit dem Steuereingang 21S des dritten Transistors 21 verbunden. Der Steuereingang 21S des dritten Transistors 21 ist außerdem über den zweiten Teilwiderstand 28 des ersten Spannungsteilers mit dem Ausgang 3 der Schaltungsanordnung 1 verbunden ist.The first exit 25th is between a first partial resistance 27 and a second partial resistor 28 a first voltage divider arranged to form a timing element with a capacitor 29 is connected in series. A first connection of the capacitor 29 is with the entrance 2 the circuit arrangement 1 and a second connection of the capacitor 29 is about the first partial resistance 27 with the control input 21S of the third transistor 21 connected. The control input 21S of the third transistor 21 is also across the second partial resistance 28 of the first voltage divider to the output 3 the circuit arrangement 1 connected is.

Parallel zu dem ersten Spannungsteiler ist eine Reihenschaltung, die einen zweiten Spannungsteiler und eine vierte Zenerdiode 30 aufweist, geschaltet. Der zweite Spannungsteiler hat einen dritten und einen vierten Teilwiderstand 31, 32, die an einem Knoten miteinander verbunden sind. Der dritte Teilwiderstand 31 ist zwischen der vierten Zenerdiode 30 und dem Knoten angeordnet und der vierte Teilwiderstand 32 verbindet den Knoten mit dem Ausgang 3 der Schaltungsanordnung 1. Der Knoten ist außerdem ist mit einem Steuereingang 33S eines vierten Transistors 33 verbunden, der mit seinem Stromeingang 33E über einen achten Widerstand 34 mit dem Gate-Anschluss 4G verbunden ist.In parallel with the first voltage divider is a series circuit which has a second voltage divider and a fourth Zener diode 30th has switched. The second voltage divider has a third and a fourth partial resistance 31 , 32 that are connected to each other at a node. The third partial resistance 31 is between the fourth zener diode 30th and the node and the fourth partial resistor 32 connects the node to the output 3 the circuit arrangement 1 . The node is also has a control input 33S a fourth transistor 33 connected to its power input 33E about an eighth resistor 34 to the gate connector 4G connected is.

Nachfolgend wird die Arbeitsweise der in 3 gezeigten Schaltungsanordnung 1 erläutert:

  • Zunächst fließt der Laststrom über den ersten Transistor 4, den dritten Transistor 21, das erste Transistorelement 11 und den vierten Widerstand 12. Der dritte Transistor 21 leitet, weil der Stromausgang 21A aufgrund des Spannungsabfalls über der Stromsenke auf höherem Potential liegt als der Steuereingang 21S. Bei einem Überstrom setzt der gleiche Sperrvorgang ein, wie bei der Schaltungsanordnung 1 nach 1. Durch den Spannungsabfall an der Drain-Source-Strecke des ersten Transistors 4 fließt aber ein Strom über den Kondensator 29, den ersten Teilwiderstand 27 sowie über die vierte Zenerdiode 30 und den dritten Teilwiderstand 31. Der Strom über den ersten Teilwiderstand 27 hat zur Folge, dass der dritte Transistor 21 sperrt. Der Strom fließt weiter über den ersten Widerstand 5, was eine Sperrspannung am Gate-Anschluss 4G des dritten Transistors zur Folge hat. Damit dieser Strom fließen kann, wird der vierte Transistor 33 durchgeschaltet. Damit die Sperrspannung zwischen dem Source-Anschluss 4S und dem Gate-Anschluss 4G bzw. über dem achten Widerstand 34 und der Stromeingangs-Stromaushangs-Strecke des vierten Transistor 33 zum Ausgang 3 der Schaltungsanordnungen 1 nicht zu groß wird, wird diese mit der Schutzdiode 22 und der dritten Zenerdiode 13 begrenzt. Mit zunehmender Spannung am Kondensator 29 nimmt der durch den Kondensator 29 und die Spannungsteiler fließende Strom ab, bis er so klein wird, dass der dritte Transistor wieder zu leiten beginnt. Die Stromsenke kann dann bei Bedarf den Laststrom wieder begrenzen.
The working principle of the in 3 circuit arrangement shown 1 explained:
  • First, the load current flows through the first transistor 4th , the third transistor 21 , the first transistor element 11 and the fourth resistance 12th . The third transistor 21 conducts because the current output 21A due to the voltage drop across the current sink is at a higher potential than the control input 21S . In the event of an overcurrent, the same blocking process takes place as with the circuit arrangement 1 to 1 . Due to the voltage drop across the drain-source path of the first transistor 4th but a current flows through the capacitor 29 , the first partial resistance 27 as well as the fourth zener diode 30th and the third partial resistance 31 . The current through the first partial resistance 27 has the consequence that the third transistor 21 locks. The current continues to flow through the first resistor 5 what a reverse voltage at the gate connection 4G of the third transistor. In order for this current to flow, the fourth transistor becomes 33 switched through. So that the reverse voltage between the source connection 4S and the gate terminal 4G or above the eighth resistance 34 and the current input current hanging path of the fourth transistor 33 to the exit 3 the circuit arrangements 1 does not get too big, this is done with the protection diode 22nd and the third zener diode 13th limited. With increasing voltage on the capacitor 29 takes the through the capacitor 29 and the voltage divider from the current flowing until it is so small that the third transistor begins to conduct again. The current sink can then limit the load current again if necessary.

Bei dem in 4 gezeigten Ausführungsbeispiel sind mehrere der in 3 abgebildeten Schaltungsanordnungen 1 zur Bildung einer mehrstufigen Strombegrenzungsschaltung mit ihren Eingängen 2 und Ausgängen 3 in Reihe geschaltet. Außerdem ist mit den Schaltungsanordnungen 1 eine Induktivität 19 in Reihe geschaltet, zu der eine Freilaufdiode 20 parallel geschaltet ist. Die Anzahl der in Reihe geschalteten Stufen ist von der zu schaltenden Spannung und der maximal zulässigen Stufenspannung abhängig und wird so gewählt, dass bei keiner Stufe die maximal zulässigen Stufenspannung überschritten wird, wenn die höchste zu schaltende Spannung an der Reihenschaltung der Stufen anliegt.The in 4th The embodiment shown are several of the in 3 shown circuit arrangements 1 to form a multi-stage current limiting circuit with its inputs 2 and exits 3 connected in series. It is also with the circuit arrangements 1 an inductance 19th connected in series with a freewheeling diode 20th is connected in parallel. The number of stages connected in series depends on the voltage to be switched and the maximum permissible stage voltage and is selected so that the maximum permissible stage voltage is not exceeded at any stage if the highest voltage to be switched is applied to the series connection of the stages.

5 zeigt eine weitere Strombegrenzungsschaltung, bei der mehrere der in 1 abgebildeten Schaltungsanordnungen 1 in Reihe geschaltet sind. Dabei hat jede Schaltungsanordnung 1 Steueranschlüsse 35, 36, an die eine Hilfsgleichspannung anlegbar ist, mittels welcher die Schaltungsanordnung 1 zwischen einem Betriebszustand, der einen Laststromfluss vom Stromeingangsanschluss zum Stromausgangsanschluss ermöglicht, und einem Ruhezustand, in dem der Laststromfluss unterbrochen ist, umschaltbar ist. 5 shows a further current limiting circuit in which several of the in 1 shown circuit arrangements 1 are connected in series. Each circuit arrangement has 1 Control connections 35 , 36 , to which an auxiliary DC voltage can be applied, by means of which the circuit arrangement 1 can be switched between an operating state, which enables a load current flow from the current input connection to the current output connection, and an idle state, in which the load current flow is interrupted.

Jeder Schaltungsanordnung 1 ist jeweils eine steuerbare Hilfsspannungsquelle zugeordnet, die Eingangsanschlüsse 37 für eine Wechselspannung und Ausgangsanschlüsse für eine mittels einer Gleichrichterschaltung 38 aus der Wechselspannung erzeugte Hilfsgleichspannung aufweist. Die Gleichrichterschaltung 38 hat jeweils einen ersten Gleichspannungsausgang, der über einen fünften Transistor 39 und einen Kollektorwiderstand 40 mit einem ersten Steueranschluss 35 der der Gleichrichterschaltung 38 zugeordneten Schaltungsanordnung 1 verbunden ist. Ein zweiter Gleichspannungsausgang der Gleichrichterschaltung 38 ist jeweils mit einem zweiten Steueranschluss 36 der Schaltungsanordnung 1 verbunden, die der Gleichrichterschaltung 38 zugeordnet ist. Ein Steuereingang des fünften Transistors 39 ist jeweils über einen neunten Widerstand 41 mit einem der betreffenden Schaltungsanordnung 1 zugeordneten Steuersignaleingang 42 verbunden. An den Steuersignaleingang 42 ist ein Steuersignal anlegbar ist, in Abhängigkeit von welchem das Anlegen der Hilfsgleichspannung an die Steueranschlüsse 35, 36 aktivierbar und deaktivierbar ist.Any circuit arrangement 1 a controllable auxiliary voltage source is assigned to each, the input connections 37 for an alternating voltage and output connections for one by means of a rectifier circuit 38 Has auxiliary DC voltage generated from the AC voltage. The rectifier circuit 38 each has a first DC voltage output, which is via a fifth transistor 39 and a collector resistor 40 with a first control connection 35 that of the rectifier circuit 38 associated circuit arrangement 1 connected is. A second DC voltage output of the rectifier circuit 38 is each with a second control connection 36 the circuit arrangement 1 connected to that of the rectifier circuit 38 assigned. A control input of the fifth transistor 39 is each about a ninth resistance 41 with one of the circuit arrangements in question 1 assigned control signal input 42 connected. To the control signal input 42 a control signal can be applied, depending on which the application of the auxiliary DC voltage to the control connections 35 , 36 can be activated and deactivated.

Wie in 5 weiter erkennbar ist, weist die Strombegrenzungsschaltung eine erste Kettenschaltung auf, die für jede Schaltungsanordnung 1 jeweils einen Übertrager hat, der eine Eingangswicklung 43 und eine induktiv damit gekoppelte Ausgangswicklung 44 hat, die galvanisch von der Eingangswicklung 43 getrennt ist.As in 5 As can also be seen, the current limiting circuit has a first chain circuit that is used for each circuit arrangement 1 each has a transformer that has an input winding 43 and an output winding inductively coupled therewith 44 has that galvanically from the input winding 43 is separated.

Wicklungsanschlüsse der Eingangswicklung 43 eines ersten Übertragers der Kettenschaltung sind mit einer Wechselspannungsquelle 45 verbunden, die beispielsweise einen Taktgeber aufweisen kann. Wicklungsanschlüsse der Ausgangswicklung 44 des ersten Übertragers sind mit Eingangsanschlüssen 37 der Gleichrichterschaltung 38 einer ersten Hilfsspannungsquelle und Wicklungsanschlüssen der Eingangswicklung 37 eines zweiten Übertragers der Kettenschaltung verbunden. Die Wicklungsanschlüsse der Ausgangswicklung 44 des zweiten Übertragers sind mit Eingangsanschlüssen 37 der Gleichrichterschaltung 38 einer zweiten Hilfsspannungsquelle verbunden. Bei Bedarf können weitere Übertrager in entsprechender Weise in Reihe geschaltet sein. Die Wicklungsanschlüsse der Ausgangswicklung 44 des letzten Übertragers der ersten Kettenschaltung sind mit den Eingangsanschlüssen 37 der Gleichrichterschaltung 38 der letzten Hilfsspannungsquelle der Strombegrenzungsschaltung verbunden.Winding connections of the input winding 43 a first transformer of the chain circuit are connected to an AC voltage source 45 connected, which may for example have a clock. Winding connections of the output winding 44 of the first transformer are with input terminals 37 the rectifier circuit 38 a first auxiliary voltage source and winding connections of the input winding 37 connected to a second transformer of the chain circuit. The winding connections of the output winding 44 of the second transformer are with input connections 37 the rectifier circuit 38 connected to a second auxiliary voltage source. If necessary, further transformers can be connected in series in a corresponding manner. The winding connections of the output winding 44 of the last transformer of the first chain circuit are to the input connections 37 the rectifier circuit 38 connected to the last auxiliary voltage source of the current limiting circuit.

Zum Anlegen der Steuersignale an die Steuersignaleingänge 42 der Schaltungsanordnungen 1 ist eine zweite Kettenschaltung vorgesehen, die für jede Schaltungsanordnung 1 bzw. Stufe der Strombegrenzungsschaltung jeweils einen OptoKoppler 46 aufweist, der jeweils einen Eingang 47 und einen galvanisch davon getrennten Ausgang 48 für ein veränderliches Steuersignal hat. Der Eingang 47 eines ersten Kopplers 46 ist mit einem in der Zeichnung nicht näher dargestellten Steuersignalgeber und der Ausgang 48 des ersten Kopplers 46 ist mit dem Steuersignaleingang 42 der ersten Hilfsspannungsquelle verbunden. Der Eingang 47 eines zweiten Kopplers 46 ist mit dem Ausgang des ersten Kopplers 46 und dem Steuersignaleingang 42 der zweiten Hilfsspannungsquelle verbunden. Bei Bedarf können weitere Koppler 46 in entsprechender Weise in Reihe geschaltet sein. Der Ausgang 48 des letzten Kopplers 46 der zweiten Kettenschaltung ist mit dem Steuersignaleingang 42 der letzten Hilfsspannungsquelle der Strombegrenzungsschaltung verbunden.For applying the control signals to the control signal inputs 42 the circuit arrangements 1 a second chain circuit is provided for each circuit arrangement 1 or stage of the current limiting circuit each have an optocoupler 46 has, each having an input 47 and a galvanically separated output 48 for a variable control signal. The entrance 47 a first coupler 46 is with a control signal transmitter not shown in detail in the drawing and the output 48 of the first coupler 46 is with the control signal input 42 connected to the first auxiliary voltage source. The entrance 47 a second coupler 46 is with the output of the first coupler 46 and the control signal input 42 connected to the second auxiliary voltage source. If necessary, additional couplers can be used 46 be connected in series in a corresponding manner. The exit 48 of the last coupler 46 the second chain circuit is to the control signal input 42 connected to the last auxiliary voltage source of the current limiting circuit.

Claims (12)

Schaltungsanordnung (1) zur Begrenzung eines Laststromes, mit einem als Längsbegrenzer geschalteten ersten Transistor (4), welcher als Verarmungstyp-Feldeffekttransistor mit einem Drain-, einem Source- und einem Gate-Anschluss (4D, 4S, 4G) ausgebildet ist, und einem zweiten Transistor (9), der einen Stromeingang (9E), einen Stromausgang (9A) und einen Steuereingang (9S) hat, wobei der Drain-Anschluss (4D) mit dem Eingang (2) der Schaltungsanordnung (1) verbunden ist, der Gate-Anschluss (4G) mit dem Stromeingang (9E) des zweiten Transistors (9) und der Stromausgang (9A) des zweiten Transistors (9) mit dem Ausgang (3) der Schaltungsanordnung (1) verbunden ist, wobei eine Stromsenke mit einem Stromeingangsanschluss und einem Stromausgangsanschluss vorgesehen ist, wobei der Stromeingangsanschluss mit dem Source-Anschluss (4S) des ersten Transistors (4) und der Stromausgangsanschluss mit dem Stromausgang (9A) des zweiten Transistors (9) verbunden ist, wobei die Stromsenke ein erstes Transistorelement (11) mit einem ersten Stromeingang (11E), einem ersten Stromausgang (11A) und einem ersten Steuereingang (11S) aufweist, und wobei die Stromsenke über eine Rückkopplung derart mit dem Gate-Anschluss (4G) des ersten Transistors (4) in Steuerverbindung steht, dass bei einem Anstieg des vom Source-Anschluss (4S) über die Stromsenke zum Ausgang (3) der Schaltungsanordnung (1) fließenden Stroms das Potential am Gate-Anschluss (4G) des ersten Transistors (4) im Sinne einer Abnahme der Leitfähigkeit der Drain-Source-Strecke des ersten Transistors (4) verändert wird, dadurch gekennzeichnet, dass der erste Stromeingang (11E) mit dem Stromeingangsanschluss und der erste Stromausgang (11A) über einen als Shunt für den Laststrom dienenden vierten Widerstand (12) mit dem Stromausgangsanschluss und über einen fünften Widerstand (14) mit dem Steuereingang (9S) des zweiten Transistors (9) verbunden ist, dass die Stromsenke ein zweites Transistorelement (15) mit einem zweiten Stromeingang (15E), einem zweiten Stromausgang (15A) und einem zweiten Steuereingang (15S) aufweist, dass der zweite Stromeingang (15E) über einen sechsten Widerstand (16) mit dem Stromeingangsanschluss, der zweite Stromausgang (15A) mit dem Stromausgangsanschluss und der zweite Steuereingang (15S) über einen siebten Widerstand (17) mit dem Stromausgang (11A) des ersten Transistorelements (11) verbunden ist.Circuit arrangement (1) for limiting a load current, with a first transistor (4) connected as a series limiter, which is designed as a depletion type field effect transistor with a drain, a source and a gate connection (4D, 4S, 4G), and a second transistor (9) which has a current input (9E), a current output (9A) and a control input (9S), the drain connection (4D) being connected to the input (2) of the circuit arrangement (1), the gate -Connection (4G) is connected to the current input (9E) of the second transistor (9) and the current output (9A) of the second transistor (9) is connected to the output (3) of the circuit arrangement (1), a current sink having a current input connection and a current output connection is provided, the current input connection being connected to the source connection (4S) of the first transistor (4) and the current output connection being connected to the current output (9A) of the second transistor (9), the current sink being a first transistor gate element (11) with a first current input (11E), a first current output (11A) and a first control input (11S), and wherein the current sink is connected to the gate terminal (4G) of the first transistor (4) via a feedback in this way The control connection is that when the current flowing from the source connection (4S) via the current sink to the output (3) of the circuit arrangement (1) increases, the potential at the gate connection (4G) of the first transistor (4) in the sense of a decrease in the Conductivity of the drain-source path of the first transistor (4) is changed, characterized in that the first current input (11E) with the current input connection and the first current output (11A) via a fourth resistor (12) serving as a shunt for the load current connected to the current output terminal and via a fifth resistor (14) to the control input (9S) of the second transistor (9) so that the current sink has a second transistor element (15) with a second current input ( 15E), a second current output (15A) and a second control input (15S) that the second current input (15E) via a sixth resistor (16) with the current input connection, the second current output (15A) with the current output connection and the second Control input (15S) is connected to the current output (11A) of the first transistor element (11) via a seventh resistor (17). Schaltungsanordnung (1) nach Anspruch 1, dadurch gekennzeichnet, dass der Gate-Anschluss (4G) über einen ersten Strompfad, an dem bei einem Stromfluss ein Spannungsabfall auftritt, mit dem Source-Anschluss (4S) verbunden ist.Circuit arrangement (1) according to Claim 1 , characterized in that the gate connection (4G) is connected to the source connection (4S) via a first current path on which a voltage drop occurs when a current flows. Schaltungsanordnung (1) nach Anspruch 2, dadurch gekennzeichnet, dass in dem ersten Strompfad ein erster elektrischer Widerstand (5) angeordnet ist.Circuit arrangement (1) according to Claim 2 , characterized in that a first electrical resistor (5) is arranged in the first current path. Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Gate-Anschluss (4G) zum Schutz des ersten Transistors (4) vor Überspannung über einen zweiten Strompfad, in dem eine Zenerdiode (8) und gegebenenfalls ein mit dieser in Reihe geschalteter zweiter elektrischer Widerstand (7) angeordnet ist, mit dem Drain-Anschluss (4D) verbunden ist.Circuit arrangement (1) according to one of the Claims 1 to 3 , characterized in that the gate connection (4G) to protect the first transistor (4) from overvoltage via a second current path in which a Zener diode (8) and possibly a second electrical resistor (7) connected in series is arranged , is connected to the drain connection (4D). Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Drain-Anschluss (4D) mit mindestens einer Induktivität (19) in Reihe geschaltet ist.Circuit arrangement (1) according to one of the Claims 1 to 4th , characterized in that the drain connection (4D) is connected in series with at least one inductance (19). Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Gate-Anschluss (4G) über einen dritten elektrischen Widerstand (10) mit dem Stromeingang (9E) des zweiten Transistors (9) verbunden ist, und dass zu dem dritten Widerstand (10) ein Kondensatorelement (18) parallel geschaltet ist.Circuit arrangement (1) according to one of the Claims 1 to 5 , characterized in that the gate connection (4G) is connected to the current input (9E) of the second transistor (9) via a third electrical resistor (10), and that a capacitor element (18) in parallel with the third resistor (10) is switched. Schaltungsanordnung (1) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die Schaltungsanordnung (1) einen dritten Transistor (21) aufweist, welcher einen Stromeingang (21E), einen Stromausgang (21A) und einen Steuereingang (21S) hat, dass der Stromeingang (21E) mit dem Source-Anschluss (4S) und der Stromausgang (21A) über die Stromsenke mit dem Ausgang (3) der Schaltungsanordnung (1) verbunden ist, dass die Schaltungsanordnung (1) eine Betriebszustandserfassungseinrichtung (24) aufweist, die zur Detektion eines zwischen dem Eingang (2) und dem Ausgang (3) der Schaltungsanordnung (1) fließenden Überstroms und/oder einer zwischen dem Eingang (2) und dem Ausgang (3) der Schaltungsanordnung (1) anliegenden Überspannung ausgebildet ist, dass die Betriebszustandserfassungseinrichtung (24) einen mit dem Steuereingang (21E) des dritten Transistors (21) verbundenen ersten Ausgang (25) und einen mit dem Gate-Anschluss (4G) verbundenen zweiten Ausgang (26) aufweist, und dass die Betriebszustandserfassungseinrichtung (24) derart ausgestaltet ist, dass beim Detektieren des Überstroms und/oder der Überspannung a) eine den dritten Transistor (21) sperrende erste Sperrspannung an den ersten Ausgang (25) angelegt wird, und b) eine zweite Sperrspannung derart an den zweiten Ausgang (26) angelegt wird, dass die Leitfähigkeit der Drain-Source-Strecke des ersten Transistors (4) abnimmt.Circuit arrangement (1) according to one of the Claims 2 to 6th , characterized in that the circuit arrangement (1) has a third transistor (21) which has a current input (21E), a current output (21A) and a control input (21S), that the current input (21E) is connected to the source connection ( 4S) and the current output (21A) is connected to the output (3) of the circuit arrangement (1) via the current sink, so that the circuit arrangement (1) has an operating state detection device (24) which is used to detect an between the input (2) and the Output (3) of the circuit arrangement (1) flowing overcurrent and / or an overvoltage applied between the input (2) and the output (3) of the circuit arrangement (1) is designed so that the operating state detection device (24) is connected to the control input (21E) of the third transistor (21) has connected first output (25) and a second output (26) connected to the gate terminal (4G), and that the operating state detection device (24) is configured in such a way The old thing is that when the overcurrent and / or the overvoltage is detected a) a first reverse voltage blocking the third transistor (21) is applied to the first output (25), and b) a second reverse voltage is applied to the second output (26) in this way becomes that the conductivity of the drain-source path of the first transistor (4) decreases. Schaltungsanordnung (1) nach Anspruch 7, dadurch gekennzeichnet, dass die Betriebszustandserfassungseinrichtung (24) ein Zeitglied aufweist, welches derart ausgestaltet ist, dass die Sperrspannungen nach dem Detektieren des Überstroms und/oder der Überspannung nur eine vorbestimmte Zeitdauer lang an die Ausgänge (25, 26) der Betriebszustandserfassungseinrichtung (24) angelegt werden.Circuit arrangement (1) according to Claim 7 , characterized in that the operating state detection device (24) has a timing element which is designed in such a way that the blocking voltages are only sent to the outputs (25, 26) of the operating state detection device (24) for a predetermined time after the detection of the overcurrent and / or the overvoltage be created. Schaltungsanordnung (1) nach Anspruch 8, dadurch gekennzeichnet, dass das Zeitglied einen Kondensator (29) und einen damit in Reihe geschalteten ersten Spannungsteiler aufweist, dass ein erster Anschluss des Kondensators (29) mit dem Eingang (2) der Schaltungsanordnung (1) und ein zweiter Anschluss des Kondensators (29) über einen ersten Teilwiderstand (27) des ersten Spannungsteilers mit dem Steuereingang (21S) des dritten Transistors (21) verbunden ist und dass der Steuereingang (21S) des dritten Transistors (21) über einen zweiten Teilwiderstand (28) des ersten Spannungsteilers mit dem Ausgang (3) der Schaltungsanordnung (1) verbunden ist.Circuit arrangement (1) according to Claim 8 , characterized in that the timing element has a capacitor (29) and a first voltage divider connected in series with it, that a first connection of the capacitor (29) with the input (2) of the circuit arrangement (1) and a second connection of the capacitor (29 ) is connected via a first partial resistor (27) of the first voltage divider to the control input (21S) of the third transistor (21) and that the control input (21S) of the third transistor (21) via a second partial resistor (28) of the first voltage divider to the Output (3) of the circuit arrangement (1) is connected. Schaltungsanordnung (1) nach Anspruch 9, dadurch gekennzeichnet, dass parallel zu dem ersten Spannungsteiler eine Reihenschaltung, die einen zweiten Spannungsteiler und eine weitere Zenerdiode (30) aufweist, geschaltet ist, dass der zweite Spannungsteiler einen dritten Teilwiderstand (31) und einen vierten Teilwiderstand (32) aufweist, die an einem Knoten miteinander verbunden sind, der mit einem Steuereingang (33S) eines vierten Transistors (33) verbunden ist, welcher mit seinem Stromeingang (33E) mit dem Gate-Anschluss (4G) und mit seinem Stromausgang (33A) mit dem Ausgang (3) der Schaltungsanordnung (1) verbunden ist.Circuit arrangement (1) according to Claim 9 , characterized in that a series circuit which has a second voltage divider and a further Zener diode (30) is connected in parallel with the first voltage divider, that the second voltage divider has a third partial resistor (31) and a fourth partial resistor (32) connected to a node which is connected to a control input (33S) of a fourth transistor (33) which has its current input (33E) with the gate connection (4G) and with its current output (33A) with the output (3) the circuit arrangement (1) is connected. Strombegrenzungsschaltung, dadurch gekennzeichnet, dass sie mindestens zwei der Schaltungsanordnungen (1) nach einem der Ansprüche 1 bis 10 aufweist, die zur Bildung einer mehrstufigen Schaltung mit ihren Eingängen (2) und Ausgängen (3) in Reihe geschaltet sind.Current limiting circuit, characterized in that it has at least two of the circuit arrangements (1) according to one of the Claims 1 to 10 which are connected in series with their inputs (2) and outputs (3) to form a multi-stage circuit. Strombegrenzungsschaltung nach Anspruch 11, dadurch gekennzeichnet, dass jede Schaltungsanordnung (1) Steueranschlüsse (35, 36) hat, an die eine Hilfsgleichspannung anlegbar ist, mittels welcher die Schaltungsanordnung (1) zwischen einem Betriebszustand, der einen Stromfluss vom Stromeingangsanschluss zum Stromausgangsanschluss ermöglicht, und einem Ruhezustand, in dem der Stromfluss unterbrochen ist, umschaltbar ist, dass jeder Schaltungsanordnung (1) jeweils eine Hilfsspannungsquelle zugeordnet ist, die Eingangsanschlüsse (37) für eine Wechselspannung und Ausgangsanschlüsse für eine mittels einer Gleichrichterschaltung (38) aus der Wechselspannung erzeugte Hilfsgleichspannung aufweist, dass jede Hilfsspannungsquelle jeweils einen Steuersignaleingang (42) zum Anlegen eines Steuersignals hat und derart ausgestaltet ist, dass die Hilfsgleichspannung in Abhängigkeit von dem Steuersignal an den Ausgangsanschlüssen der Hilfsspannungsquelle aktivierbar und deaktivierbar ist, dass eine erste Kettenschaltung vorgesehen ist, die für jede Schaltungsanordnung (1) jeweils einen Übertrager aufweist, der eine Eingangswicklung (43) und eine induktiv damit gekoppelte Ausgangswicklung (44) hat, dass Wicklungsanschlüsse der Eingangswicklung (43) eines ersten Übertragers der Kettenschaltung mit einer Wechselspannungsquelle (45) und Wicklungsanschlüsse der Ausgangswicklung (44) des ersten Übertragers mit den Eingangsanschlüssen (37) einer ersten Hilfsspannungsquelle sowie Wicklungsanschlüssen der Eingangswicklung (43) eines zweiten Übertragers der Kettenschaltung verbunden sind, dass Wicklungsanschlüsse der Ausgangswicklung (44) des zweiten Übertragers mit den Eingangsanschlüssen (37) einer zweiten Hilfsspannungsquelle verbunden sind, dass die Stromversorgung (1) einen Koppler (20) aufweist, der einen Eingang (21) und einen galvanisch davon getrennten Ausgang (22) für ein veränderliches Steuersignal hat, und dass der Eingang (21) mit einem Steuersignalgeber (23) in Steuerverbindung steht und mit dem Steuersignaleingang (16) der ersten Hilfsspannungsquelle (11) verbunden ist, und dass der Ausgang (22) mit dem Steuersignaleingang (16) der zweiten Hilfsspannungsquelle (11) verbunden ist.Current limiting circuit according to Claim 11 , characterized in that each circuit arrangement (1) has control connections (35, 36) to which an auxiliary DC voltage can be applied, by means of which the circuit arrangement (1) between an operating state that enables a current flow from the current input connection to the current output connection, and an idle state, in which the current flow is interrupted, can be switched so that an auxiliary voltage source is assigned to each circuit arrangement (1), the input connections (37) for an alternating voltage and output connections for an auxiliary DC voltage generated from the AC voltage by means of a rectifier circuit (38), so that each auxiliary voltage source has a control signal input (42) for applying a control signal and is designed in such a way that the auxiliary DC voltage can be activated and deactivated as a function of the control signal at the output connections of the auxiliary voltage source that a first chain circuit is provided which has a transformer for each circuit arrangement (1) which has an input winding (43) and an output winding (44) inductively coupled therewith, that winding connections the input winding (43) of a first transformer of the chain circuit with an AC voltage source (45) and winding connections of the output winding (44) of the first transformer with the input connections (37) of a first auxiliary voltage source and winding connections of the input winding (43) of a second transformer of the chain circuit are connected, that the winding connections of the output winding (44) of the second transformer are connected to the input connections (37) of a second auxiliary voltage source, that the power supply (1) has a coupler (20) which has an input (21) and an output (22) that is electrically isolated from it. for a variable control signal, and that the input (21) is in control connection with a control signal generator (23) and is connected to the control signal input (16) of the first auxiliary voltage source (11), and that the output (22) is connected to the control signal input (16 ) the second auxiliary voltage source (11) is connected.
DE102016004331.8A 2016-04-13 2016-04-13 Circuit arrangement for limiting a load current Active DE102016004331B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016004331.8A DE102016004331B4 (en) 2016-04-13 2016-04-13 Circuit arrangement for limiting a load current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016004331.8A DE102016004331B4 (en) 2016-04-13 2016-04-13 Circuit arrangement for limiting a load current

Publications (2)

Publication Number Publication Date
DE102016004331A1 DE102016004331A1 (en) 2017-10-19
DE102016004331B4 true DE102016004331B4 (en) 2021-06-24

Family

ID=59980871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016004331.8A Active DE102016004331B4 (en) 2016-04-13 2016-04-13 Circuit arrangement for limiting a load current

Country Status (1)

Country Link
DE (1) DE102016004331B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802550A (en) * 2022-12-08 2023-03-14 珠海市圣昌电子有限公司 High-reliability short-circuit protection circuit for PWM dimming

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19739008C1 (en) * 1997-09-06 1999-04-08 Schneider Elektrotechnik Gmbh Circuit for limiting load current with 1st transistor connected as series regulator
CA2619387C (en) * 2005-12-02 2013-07-02 Tellabs Operations, Inc. Power switch with simple overload protection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19739008C1 (en) * 1997-09-06 1999-04-08 Schneider Elektrotechnik Gmbh Circuit for limiting load current with 1st transistor connected as series regulator
CA2619387C (en) * 2005-12-02 2013-07-02 Tellabs Operations, Inc. Power switch with simple overload protection

Also Published As

Publication number Publication date
DE102016004331A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
EP3583670B1 (en) Electronic circuit-breaker for a load that can be connected to a low voltage dc-voltage network
DE112013001123B4 (en) Power circuit
EP3707794B1 (en) Circuit arrangement for combined protection of a load from temporary and transient overvoltages
EP3021444B1 (en) Circuit for protection against overvoltages
EP2980660B1 (en) Method and device for monitoring and switching a load circuit
DE102016105485A1 (en) Linear DC voltage regulator with switchable circuit for leakage suppression
DE102012203963A1 (en) High voltage inverter device
DE102014107815A1 (en) System and method for driving transistors
DE102015112245A1 (en) RECTIFIER WITH VOLTAGE DETECTION
DE2809439A1 (en) SWITCHING DEVICE FOR CONTROLLING THE BASE CURRENT OF A POWER TRANSISTOR OPERATED AS A SWITCHING TRANSISTOR
EP2523296A1 (en) Switch assembly for providing excess voltage protection and method for operating same
EP3583671B1 (en) Method for operating a power distribution device and power distribution device
DE102013109797A1 (en) ionizer
DE102016004331B4 (en) Circuit arrangement for limiting a load current
EP3017543B1 (en) Circuit arrangement for protecting at least one component part of a two-wire circuit
EP3472934B1 (en) Power semiconductor circuit
DE102016004332B4 (en) Power supply, in particular for operating a plasma
DE10257908A1 (en) Clocked power supply
EP3053270B1 (en) Inverter circuit with voltage limitation
EP3771054A1 (en) Overcurrent protection device for a dc network
CH682866A5 (en) High-voltage switch.
EP2827217A1 (en) Clipper and use of a clipper for determining values of a power semiconuctor element
DE19503375C2 (en) Control circuit for two transistors connected in series
EP2495855A2 (en) Method for power loss reduction in the voltage bracketing of active rectifier circuits
DE102020206253B3 (en) Overvoltage protection

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final