DE102014019632B4 - Method for encapsulating and separating semiconductor components - Google Patents

Method for encapsulating and separating semiconductor components Download PDF

Info

Publication number
DE102014019632B4
DE102014019632B4 DE102014019632.1A DE102014019632A DE102014019632B4 DE 102014019632 B4 DE102014019632 B4 DE 102014019632B4 DE 102014019632 A DE102014019632 A DE 102014019632A DE 102014019632 B4 DE102014019632 B4 DE 102014019632B4
Authority
DE
Germany
Prior art keywords
wafer
chip
semiconductor substrate
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019632.1A
Other languages
German (de)
Other versions
DE102014019632A1 (en
Inventor
c/o Taiwan Semiconductor M. TSAI Yu-Peng
c/o Taiwan Semiconductor M. LU Wen-Hsiung
c/o Taiwan Semiconductor M. HUANG Hui-Min
c/o Taiwan Semiconductor M. LIN Wei-Hung
c/o Taiwan Semiconductor M. CHENG Ming-Da
c/o Taiwan Semiconductor M. LIU Chung-Shi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/448,932 external-priority patent/US9559005B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019632A1 publication Critical patent/DE102014019632A1/en
Application granted granted Critical
Publication of DE102014019632B4 publication Critical patent/DE102014019632B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements, das Folgendes umfasst:Empfangen eines Wafers (100), der eine erste Chip-Region (I), eine zweite Chip-Region (II) und eine Skribierlinienregion (12) zwischen der ersten Chip-Region und der zweiten Chip-Region umfasst, wobei der Wafer Folgendes umfasst: eine Interconnect-Struktur (18) auf einem Halbleitersubstrat (14), mehrere Kontaktinseln (20) auf der Interconnect-Struktur (18), eine Passivierungsschicht (22) auf der Interconnect-Struktur (18) und über den mehreren Kontaktinseln (20), eine Schutzschicht (24) auf der Passivierungsschicht (22), mehrere Nach-Passivierungs-Interconnect-Strukturen (26) auf der Schutzschicht (24), die elektrisch mit den mehreren Kontaktinseln (20) verbunden sind, und mindestens einen Kontakthöcker (28), der mindestens eine der mehreren Nach-Passivierungs-Interconnect -Strukturen (26) physisch berührt;Ausführen eines ersten Trennprozesses (29) auf dem Wafer (100), wobei eine Nut (30) gebildet wird, die durch die Passivierungsschicht (22), die Interconnect-Struktur (18) und einen Abschnitt des Halbleitersubstrats (14) auf der Skribierlinienregion (12) verläuft;Ausbilden einer Vergussmassenschicht (32) auf einer Vorderseite des Wafers (100), wobei die Schutzschicht (24) und die Nach-Passivierungs-Interconnect-Strukturen (26) bedeckt und die Nut (30) ausgefüllt und der mindestens eine Kontakthöcker (28) umgeben werden und ein oberer Abschnitt (28U) des Kontakthöckers frei liegt;Ausführen eines Schleifprozesses (34) auf einer Rückseite des Wafers (100), wobei das Halbleitersubstrat (14) gedünnt wird; undAusführen eines zweiten Trennprozesses (36) an dem Wafer (100), wobei die erste Chip-Region (I) von der zweiten Chip-Region (II) getrennt wird, wobei der zweite Trennprozess (36) die Vergussmassenschicht (32) in der Nut (30) und das Halbleitersubstrat (14) unter der Nut (30) durchschneidet, und wobei die Interconnect-Struktur (18) eine Metallleitung (18M) umfasst, und der erste Trennprozess (29) die Metallleitung (18M) auf der Skribierlinienregion (12) durchschneidet.A method of forming an encapsulated semiconductor device, comprising: receiving a wafer (100) having a first chip region (I), a second chip region (II), and a scribe line region (12) between the first chip region and the second chip region, wherein the wafer comprises: an interconnect structure (18) on a semiconductor substrate (14), a plurality of contact islands (20) on the interconnect structure (18), a passivation layer (22) on the interconnect structure (18) and over the plurality of contact islands (20), a protective layer (24) on the passivation layer (22), several post-passivation interconnect structures (26) on the protective layer (24), which are electrically connected to the plurality of contact islands (20 ) are connected, and at least one contact bump (28) which physically touches at least one of the plurality of post-passivation interconnect structures (26); performing a first separation process (29) on the wafer (100), wherein a groove (30) formed w running through the passivation layer (22), the interconnect structure (18) and a portion of the semiconductor substrate (14) on the scribing line region (12); forming a potting compound layer (32) on a front side of the wafer (100), wherein the Protective layer (24) and the post-passivation interconnect structures (26) are covered and the groove (30) is filled and the at least one contact bump (28) is surrounded and an upper section (28U) of the contact bump is exposed; carrying out a grinding process ( 34) on a rear side of the wafer (100), the semiconductor substrate (14) being thinned; andperforming a second separation process (36) on the wafer (100), wherein the first chip region (I) is separated from the second chip region (II), the second separation process (36) the potting compound layer (32) in the groove (30) and the semiconductor substrate (14) under the groove (30), and wherein the interconnect structure (18) comprises a metal line (18M), and the first separation process (29) the metal line (18M) on the scribe line region (12 ) cuts through.

Description

HINTERGRUNDBACKGROUND

Moderne integrierte Schaltkreise bestehen aus buchstäblich Millionen aktiven Bauelementen, wie zum Beispiel Transistoren und Kondensatoren. Diese Bauelemente sind zunächst voneinander isoliert, werden aber später zu funktionalen Schaltkreisen miteinander verbunden. Typische Interconnect-Strukturen enthalten seitliche Interconnect-Verbindungen, wie zum Beispiel Metallleitungen (Verdrahtungen) und vertikale Interconnect-Verbindungen, wie zum Beispiel Durchkontakte und Kontakte. Interconnect-Verbindungen bestimmen in zunehmendem Maße die Grenzen für die Leistung und die Dichte moderner integrierter Schaltkreise. Auf den Interconnect-Strukturen werden Bondinseln ausgebildet und auf der Oberfläche des jeweiligen Chips frei gelegt. Elektrische Verbindungen werden durch Bondinseln hergestellt, um den Chip mit einem Package-Substrat oder einem anderen Chip zu verbinden. Bondinseln können zur Drahtbondung oder Flipchip-Bondung verwendet werden. Beim Flipchip-Packaging werden Kontakthöcker verwendet, um einen elektrischen Kontakt zwischen den Eingang/Ausgang (E/A)-Kontaktinseln des Chips und dem Substrat oder dem Leiterrahmen des Package herzustellen. Strukturell bezieht sich eine Kontakthöckerstruktur gewöhnlich auf einen Kontakthöcker und eine „Under-Bump-Metallurgy“ (UBM), die sich zwischen dem Kontakthöcker und einer E/A-Kontaktinsel befindet. „Wafer Level Die Scale Packaging“ (WLCSP) wird derzeit weithin wegen seiner geringen Kosten und relativ einfachen Prozesse verwendet, und in der WLCSP-Technologie wird ein Nagelkopfanordnungs- oder Nagelkopfauftropfprozess verwendet.Modern integrated circuits are made up of literally millions of active components, such as transistors and capacitors. These components are initially isolated from one another, but are later connected to one another to form functional circuits. Typical interconnect structures include side interconnects such as metal lines (wiring) and vertical interconnects such as vias and contacts. Interconnect connections increasingly determine the limits of the performance and density of modern integrated circuits. Bonding islands are formed on the interconnect structures and exposed on the surface of the respective chip. Electrical connections are made by bonding pads to connect the chip to a package substrate or other chip. Bonding islands can be used for wire bonding or flipchip bonding. Flip chip packaging uses bumps to make electrical contact between the input / output (I / O) pads of the chip and the substrate or lead frame of the package. Structurally, a bump structure usually refers to a bump and an under-bump metallurgy (UBM) that resides between the bump and an I / O pad. Wafer Level Die Scale Packaging (WLCSP) is currently widely used because of its low cost and relatively simple processes, and a nail head assembly or nail head dripping process is used in WLCSP technology.

Halbleiterbauelemente werden in einer Vielzahl verschiedener elektronischer Anwendungen verwendet, wie zum Beispiel Personalcomputer, Mobiltelefone, Digitalkameras und andere elektronische Ausrüstungen. Halbleiterbauelemente fertigt man in der Regel durch sequenzielles Abscheiden isolierender oder dielektrischer Schichten, leitfähiger Schichten und halbleitender Schichten aus Material über einem Halbleitersubstrat und Strukturieren der verschiedenen Materialschichten mittels Lithografie, um Schaltkreiskomponenten und -elemente darauf zu bilden. Dutzende oder Hunderte integrierter Schaltkreise werden auf einem einzelnen Halbleiterwafer hergestellt. Die einzelnen Chips werden in der Regel durch Sägen der integrierten Schaltkreise entlang einer Skribierlinie vereinzelt. Zum Beispiel ist ein Trennprozess aus US 8 154 133 B2 bekannt, der auf einer Skribierlinienregion eines Wafers ausgeführt wird, um einen ersten Chip von einem zweiten Chip zu trennen. Die einzelnen Chips werden dann separat beispielsweise in Mehrchip-Modulen oder in anderen Arten von Packages verkapselt.Semiconductor devices are used in a variety of different electronic applications, such as personal computers, cell phones, digital cameras, and other electronic equipment. Semiconductor components are typically made by sequentially depositing insulating or dielectric layers, conductive layers, and semiconducting layers of material over a semiconductor substrate and patterning the various layers of material using lithography to form circuit components and elements thereon. Dozens or hundreds of integrated circuits are fabricated on a single semiconductor wafer. The individual chips are usually separated by sawing the integrated circuits along a scribing line. For example, a separation process is over US 8 154 133 B2 known performed on a scribe line region of a wafer to separate a first chip from a second chip. The individual chips are then encapsulated separately, for example in multi-chip modules or in other types of packages.

Die Halbleiterindustrie verbessert ständig die Integrationsdichte verschiedener elektronischer Komponenten (zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch unablässige Reduzierungen der kleinsten Strukturelementgröße, wodurch mehr Komponenten auf einer bestimmten Fläche integriert werden können. Diese kleineren elektronischen Komponenten, wie zum Beispiel integrierte Schaltkreis-Chips, erfordern auch kleinere Packages, die in einigen Anwendungen weniger Fläche benötigen als Packages in der Vergangenheit. Wafer Level Die Scale-Packages (WLCSP) sind eine Art von kleineren Packaging-Bauelementen für Halbleiterbauelemente, wobei Chips verkapselt werden, während sie noch Wafer-Form haben, und dann vereinzelt werden.The semiconductor industry is constantly improving the integration density of various electronic components (for example, transistors, diodes, resistors, capacitors, etc.) by continuously reducing the smallest feature size, which means that more components can be integrated in a given area. These smaller electronic components, such as integrated circuit chips, also require smaller packages, which in some applications require less area than packages in the past. Wafer Level The Scale Packages (WLCSP) are a type of smaller packaging components for semiconductor components, whereby chips are encapsulated while they are still in wafer shape and then singulated.

FigurenlisteFigure list

Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit dem begleitenden Figuren gelesen werden. Es ist anzumerken, dass, gemäß der gängigen Praxis in der Industrie, verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung zu verdeutlichen.

  • 1 ist eine Draufsicht eines Halbleiterwafers gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 2 bis 5 sind Querschnittansichten entlang der in 1 gezeigten Linie A-A zum Veranschaulichen eines Verfahrens zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen.
  • 6 bis 7 sind optische Mikrografien eines Abschnitts eines verkapselten Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 8 ist ein Flussdiagramm eines Verfahrens zum Verkapseln und Zertrennen eines Halbleiterbauelements gemäß einigen Ausführungsformen.
  • 9 bis 11 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen.
  • 12 bis 13 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen.
  • 14 bis 15 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen.
  • 16 bis 17 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen.
  • 18 zeigt Bilder von Seitenwänden eines Halbleiterbauelements nach dem in 17 gezeigten Verkapselungs- und Zertrennungsprozess gemäß einigen Ausführungsformen.
  • 19 ist ein Flussdiagramm eines Verfahrens zum Verkapseln und Zertrennen eines Halbleiterbauelements gemäß einigen Ausführungsformen.
Aspects of the present disclosure are best understood from the following detailed description when read in conjunction with the accompanying figures. It should be noted that, in accordance with common industry practice, various features are not drawn to scale. Rather, the dimensions of the various features can be increased or decreased as desired to clarify the discussion.
  • 1 FIG. 3 is a top view of a semiconductor wafer in accordance with some embodiments of the present disclosure.
  • 2 to 5 are cross-sectional views along the in 1 Line AA shown to illustrate a method for encapsulating and Dicing a semiconductor device at various levels in accordance with some embodiments.
  • 6th to 7th 13 are optical micrographs of a portion of an encapsulated semiconductor device in accordance with some embodiments.
  • 8th FIG. 3 is a flow diagram of a method for encapsulating and dicing a semiconductor device in accordance with some embodiments.
  • 9 to 11 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments.
  • 12th to 13th 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments.
  • 14th to 15th 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments.
  • 16 to 17th 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments.
  • 18th shows images of sidewalls of a semiconductor device according to the in 17th encapsulation and dicing process shown in accordance with some embodiments.
  • 19th FIG. 3 is a flow diagram of a method for encapsulating and dicing a semiconductor device in accordance with some embodiments.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Die Erfindung sieht ein Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements nach Anspruch 1 und ein Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements Anspruch 11 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.The invention provides a method for forming an encapsulated semiconductor component according to claim 1 and a method for forming an encapsulated semiconductor component according to claim 11. Refinements are given in the dependent claims.

Ausführungsformen der vorliegenden Offenbarung stellen neuartige Verfahren zum Verkapseln und Zertrennen von Halbleiterbauelementen und Strukturen davon bereit, wobei ein Laser verwendet wird, um mindestens einen Abschnitt eines Chips zu zertrennen. In einigen Ausführungsformen wird ein über dem Chip angeordnetes Verkapselungsmaterial ebenfalls unter Verwendung des Lasers zerteilt. Der neuartige Laserzertrennungsprozess führt dazu, dass nur noch sehr wenige oder gar keine Risse und Materialtrümmmer entstehen, und vermeidet Ablösen und Delaminierung von Materialschichten des Chips.Embodiments of the present disclosure provide novel methods of encapsulating and dicing semiconductor devices and structures thereof using a laser to dice at least a portion of a chip. In some embodiments, an encapsulation material disposed over the chip is also diced using the laser. The innovative laser dicing process means that very few or no cracks and debris are created, and avoids detachment and delamination of material layers on the chip.

Wir wenden uns zuerst 1 zu, wo eine Draufsicht eines Halbleiterwafers 100, auf dem mehrere integrierte Schaltkreis-Chips 10A und 10B ausgebildet sind, gemäß einigen Ausführungsformen der vorliegenden Offenbarung gezeigt ist. Auf dem Halbleiterwafer 100 sind eine Gruppierung von Chips 10A und 10B durch zwei Sätze von sich überschneidenden Skribierlinienregionen 12 voneinander getrennt. Ein Satz Skribierlinienregionen 12 erstreckt sich entlang einer ersten Richtung, und ein weiterer Satz Skribierlinienregionen 12 erstreckt sich entlang einer zweiten Richtung senkrecht zur ersten Richtung. Gemäß einer Ausführungsform haben die Chips 10A und 10B eine im Wesentlichen identische Struktur.We turn first 1 to where a top view of a semiconductor wafer 100 on which several integrated circuit chips 10A and 10B is shown in accordance with some embodiments of the present disclosure. On the semiconductor wafer 100 are a grouping of chips 10A and 10B through two sets of intersecting scribe line regions 12th separated from each other. A set of scribble line regions 12th extends along a first direction, and another set of scribe line regions 12th extends along a second direction perpendicular to the first direction. According to one embodiment, the chips 10A and 10B an essentially identical structure.

2 bis 5 sind Querschnittansichten entlang der in 1 gezeigten Linie A-A zum Veranschaulichen eines Verfahrens zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen. 2 to 5 are cross-sectional views along the in 1 line AA shown for illustrating a method for encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments.

Wir wenden uns 2 zu. Die Querschnittsansicht veranschaulicht den ersten Chip 10A, der auf einer ersten Chip-Region I ausgebildet ist, und den zweiten Chip 10B, der auf einer zweiten Chip-Region II ausgebildet ist, und die Chip-Regionen I und II sind durch die Skribierlinienregionen 12 getrennt. Bei der Herstellung eines jeden Chips 10A und 10B auf den Chip-Regionen I und II werden Halbleiterprozesse auf einem Halbleitersubstrat 14 ausgeführt, um elektrische Schaltungsaufbauten 16, eine Interconnect-Struktur 18, Kontaktinseln 20, eine Passivierungsschicht 22, eine Schutzschicht 24, Nach-Passivierungs-Interconnect (PPI)-Strukturen 26 und Kontakthöcker 28 zu bilden. In mindestens einer Ausführungsform werden die Interconnect-Struktur 18 und die Schichten 20 und 22 auch so ausgebildet, dass sie sich auf die Skribierlinienregionen 12 erstrecken.We turn 2 to. The cross-sectional view illustrates the first chip 10A formed on a first chip region I and the second chip 10B formed on a second chip region II, and the chip regions I and II are through the scribe line regions 12th Cut. In the manufacture of every chip 10A and 10B On the chip regions I and II there are semiconductor processes on a semiconductor substrate 14th executed to electrical circuit assemblies 16 , an interconnect structure 18th , Contact islands 20th , a passivation layer 22nd , a protective layer 24 , Post-Passivation Interconnect (PPI) structures 26th and contact bumps 28 to build. In at least one embodiment, the interconnect structure 18th and the layers 20th and 22nd also trained to focus on the scribing line regions 12th extend.

Das Halbleitersubstrat 14 kann zum Beispiel Volumensilizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator (SOI)-Substrats enthalten. Andere Substrate, wie zum Beispiel ein mehrschichtiges oder ein Verlaufssubstrat, können ebenfalls verwendet werden. Die elektrischen Schaltungsaufbauten 16, die in dem Halbleitersubstrat 14 ausgebildet sind, können eine beliebige Art von Schaltungen sein, die für eine bestimmte Anwendung geeignet sind. In einigen Ausführungsformen enthalten die elektrischen Schaltungen 16 elektrische Bauelemente, die eine oder mehrere dielektrische Schichten über den elektrischen Bauelementen aufweisen. Metallschichten können zwischen dielektrischen Schichten ausgebildet sein, um elektrische Signale zwischen den elektrischen Bauelementen zu routen. Elektrische Bauelemente können ebenfalls in einer oder mehreren dielektrischen Schichten ausgebildet sein. Zum Beispiel können die elektrischen Schaltungen verschiedene N-Typ-Metalloxidhalbleiter (NMOS)- und/oder P-Typ-Metalloxidhalbleiter (PMOS)-Bauelemente enthalten, wie zum Beispiel Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden, Sicherungen und dergleichen, die miteinander verbunden sind, um eine oder mehrere Funktionen auszuführen. Die Funktionen können Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Energieverteilung, Eingabe/Ausgabe-Schaltungen oder dergleichen enthalten. Die obigen Beispiele dienen allein veranschaulichenden Zwecken, um Anwendungen einiger veranschaulichender Ausführungsformen näher zu erläutern. Für eine bestimmte Anwendung können nach Bedarf auch andere Schaltungen verwendet werden.The semiconductor substrate 14th may, for example, contain bulk silicon, doped or undoped, or an active layer of a semiconductor-on-insulator (SOI) substrate. Other substrates, such as a multilayer or a gradient substrate, can also be used. The electrical circuit structures 16 that are in the semiconductor substrate 14th may be any type of circuit suitable for a particular application. In some embodiments, the include electrical circuitry 16 electrical components that have one or more dielectric layers over the electrical components. Metal layers can be formed between dielectric layers to route electrical signals between the electrical components. Electrical components can also be formed in one or more dielectric layers. For example, the electrical circuitry may include various N-type metal oxide semiconductor (NMOS) and / or P-type metal oxide semiconductor (PMOS) devices, such as transistors, capacitors, resistors, diodes, photodiodes, fuses, and the like, interconnected connected to perform one or more functions. The functions can include memory structures, processing structures, sensors, amplifiers, power distribution, input / output circuits or the like. The above examples are provided for illustrative purposes only in order to further illustrate applications of some illustrative embodiments. Other circuits can be used for a particular application as needed.

Die Interconnect-Struktur 18 enthält mehrere dielektrische Schichten 18L und Metallleitungen 18M und/oder Metall-Durchkontakte 18V, die in den dielektrischen Schichten 18L ausgebildet sind, um eine elektrische Verbindung zu den Schaltungen 16 bereitzustellen, die in dem Halbleitersubstrat 14 ausgebildet sind. Die dielektrische Schicht 18L kann zum Beispiel aus einem dielektrischen Material mit niedriger Dielektrizitätskonstante (niedrigem k-Wert), wie zum Beispiel Phosphosilikatglas (PSG), Borphosphosilikatglas (BPSG), fluoriertes Silikatglas (FSG), SiOxCy, Aufschleuder-Glas, Aufschleuder-Polymere, Siliziumkohlenstoffmaterial, Verbindungen davon, Verbundwerkstoffe davon, Kombinationen davon oder dergleichen, durch jedes geeignete Verfahren, wie zum Beispiel Aufschleudern, chemische Aufdampfung (CVD) und/oder Plasmaverstärkte CVD (PECVD) gebildet werden. In einigen Ausführungsformen können Metallleitungen und/oder Durchkontakte (nicht gezeigt) im Inneren der dielektrischen Schicht 16 gebildet werden, um eine elektrische Verbindung zu den elektrischen Schaltungen bereitzustellen, die in dem Halbleitersubstrat 14 ausgebildet sind. In einigen Ausführungsformen wird die oberste dielektrische Schicht aus einem dielektrischen Material gebildet, wie zum Beispiel Siliziumnitrid, Siliziumoxid, undotiertes Silizium Glas und dergleichen.The interconnect structure 18th contains several dielectric layers 18L and metal pipes 18M and / or metal vias 18V that are in the dielectric layers 18L are trained to an electrical connection to the circuits 16 provide that in the semiconductor substrate 14th are trained. The dielectric layer 18L For example, may be made of a dielectric material with a low dielectric constant (low k-value), such as phosphosilicate glass (PSG), borophosphosilicate glass (BPSG), fluorinated silicate glass (FSG), SiOxCy, spin-on glass, spin-on polymers, silicon carbon material, compounds thereof , Composites thereof, combinations thereof, or the like, can be formed by any suitable method such as spin coating, chemical vapor deposition (CVD), and / or plasma enhanced CVD (PECVD). In some embodiments, metal lines and / or vias (not shown) may be inside the dielectric layer 16 be formed to provide electrical connection to the electrical circuits contained in the semiconductor substrate 14th are trained. In some embodiments, the top dielectric layer is formed from a dielectric material such as silicon nitride, silicon oxide, undoped silicon glass, and the like.

Die Kontaktinseln 20 werden auf der obersten dielektrischen Schicht der Interconnect-Struktur 18 ausgebildet, um die Metallleitungen 18M oder Metall-Durchkontakte 18V im Inneren der dielektrischen Schichten 18L elektrisch zu verbinden. In einigen Ausführungsformen werden die Kontaktinseln 20 aus Aluminium, Aluminium-Kupfer, Aluminiumlegierungen, Kupfer, Kupferlegierungen oder dergleichen gebildet. Eine oder mehrere Passivierungsschichten 24 werden auf der obersten dielektrischen Schicht der Interconnect-Struktur 18 ausgebildet und strukturiert, um Öffnungen zu bilden, die jeweilige Abschnitte der Kontaktinseln 20 frei legen. In einigen Ausführungsformen wird die Passivierungsschicht 22 aus einem dielektrischen Material, wie zum Beispiel undotiertem Silikatglas (USG), Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder einem nicht-porösen Material, durch jedes geeignete Verfahren, wie zum Beispiel CVD, PVD oder dergleichen, gebildet. In einer Ausführungsform wird die Passivierungsschicht 22 ausgebildet, um einen peripheren Abschnitt jeder Kontaktinsel 20 zu bedecken und einen mittigen Abschnitt jeder Kontaktinsel 20 durch die Öffnung in der Passivierungsschicht 22 frei zu legen. Die Schutzschicht 24 wird über der Passivierungsschicht 22 gebildet und strukturiert, um jeweilige Abschnitte der Kontaktinseln 20 frei zu legen. In einigen Ausführungsformen ist die Schutzschicht 24 eine Polymerschicht, die strukturiert wird, um Öffnungen zu bilden, durch die die Kontaktinseln 20 frei gelegt werden. In einigen Ausführungsformen wird die Polymerschicht aus einem Polymermaterial gebildet, wie zum Beispiel einem Epoxid, Polyimid, Benzocyclobuten (BCB), Polybenzoxazol (PBO) oder dergleichen, obgleich auch andere, relativ weiche, oft organische, dielektrische Materialien verwendet werden können. Zu den Ausbildungsverfahren gehören Aufschleudern oder andere Verfahren.The contact islands 20th are on the top dielectric layer of the interconnect structure 18th formed to the metal lines 18M or metal vias 18V inside the dielectric layers 18L to connect electrically. In some embodiments, the pads are 20th formed from aluminum, aluminum-copper, aluminum alloys, copper, copper alloys or the like. One or more passivation layers 24 are on the top dielectric layer of the interconnect structure 18th formed and patterned to form openings in the respective portions of the contact pads 20th uncover. In some embodiments, the passivation layer is 22nd formed from a dielectric material such as undoped silica glass (USG), silicon nitride, silicon oxide, silicon oxynitride, or a non-porous material, by any suitable method such as CVD, PVD, or the like. In one embodiment, the passivation layer 22nd formed around a peripheral portion of each contact pad 20th to cover and a central portion of each contact pad 20th through the opening in the passivation layer 22nd to lay freely. The protective layer 24 becomes over the passivation layer 22nd formed and structured around respective sections of the contact islands 20th to lay freely. In some embodiments, the protective layer is 24 a polymer layer that is patterned to form openings through which the contact pads 20th be exposed. In some embodiments, the polymer layer is formed from a polymer material such as an epoxy, polyimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like, although other, relatively soft, often organic, dielectric materials can be used. Training methods include spinning or other methods.

Die PPI-Strukturen 26 werden auf der Schutzschicht 24 gebildet und jeweils elektrisch mit den Kontaktinseln 20 durch die Öffnungen in der Schutzschicht 24 verbunden. Die PPI-Strukturen 26 können als Zwischenverbindungsschichten, Stromleitungen, Umverteilungsleitungen (RDL), Induktionsspulen, Kondensatoren oder beliebigen passiven Komponenten fungieren. In einigen Ausführungsformen werden die PPI-Strukturen 26 durch Abscheiden einer Metallisierungsschicht auf der Schutzschicht 24 und Ausfüllen der Öffnungen in der Schutzschicht 24 und anschließendes Strukturieren der Metallisierungsschicht mittels Lithografie- und Ätzprozessen gebildet. Zum Beispiel wird die Metallisierungsschicht aus Kupfer, Aluminium, Kupferlegierungen, Aluminiumlegierungen oder anderen mobilen leitfähigen Materialien mittels Plattierung, chemischer Plattierung, Sputtern, chemischer Aufdampfung mit Fotoresistmaske oder anderer geeigneter Verfahren gebildet. In einer Ausführungsform werden die PPI-Strukturen 26 auf den Chip-Regionen 101 und 1011 gebildet, ohne sich zu den Skribierlinienregionen 12 hin zu erstrecken. In einigen Ausführungsformen können sich die PPI-Strukturen 26 gemäß den Schaltungsdesigns und Prozesssteuerungen zu den Skribierlinienregionen 12 erstrecken.The PPI structures 26th will be on the protective layer 24 formed and each electrically connected to the contact islands 20th through the openings in the protective layer 24 connected. The PPI structures 26th can act as interconnect layers, power lines, redistribution lines (RDL), induction coils, capacitors, or any passive component. In some embodiments, the PPI structures 26th by depositing a metallization layer on the protective layer 24 and filling the openings in the protective layer 24 and then patterning the metallization layer by means of lithography and etching processes. For example, the metallization layer is formed from copper, aluminum, copper alloys, aluminum alloys or other mobile conductive materials by means of plating, chemical plating, sputtering, chemical vapor deposition with a photoresist mask, or other suitable methods. In one embodiment, the PPI structures 26th on the chip regions 101 and 1011 formed without going to the scribble line regions 12th to extend. In some embodiments, the PPI structures 26th according to the circuit designs and process controls to the scribing line regions 12th extend.

Die Kontakthöcker 28 werden auf den PPI-Strukturen 26 gebildet. Der Kontakthöcker 28 kann ein kugelförmiger Kontakthöcker oder ein säulenförmiger Kontakthöcker sein, der aus einem leitfähigen Material gebildet wird, der mindestens eines von Lot, Cu, Ni oder Au enthält. In einer Ausführungsform ist der Kontakthöcker 28 ein Lot-Kontakthöcker, der gebildet wird, indem man eine Lotperle an den PPI-Strukturen 26 anbringt und dann das Lotmaterial thermisch wiederaufschmelzen lässt. In einer Ausführungsform wird der Lot-Kontakthöcker durch Plattieren einer Lotschicht mittels Fotolithografietechnologien mit anschließenden Wiederaufschmelzprozessen gebildet. In einer Ausführungsform hat der Lot-Kontakthöcker einen Durchmesser von mehr als etwa 200 µm. In einigen Ausführungsformen enthält der Lot-Kontakthöcker eine bleifreie Vor-Lötschicht, SnAg oder ein Lotmaterial, das Legierungen von TiN, Blei, Silber, Kupfer, Nickel, Wismut oder Kombinationen davon enthält.The contact bumps 28 are based on the PPI structures 26th educated. The contact hump 28 may be a spherical bump or a columnar bump formed from a conductive material containing at least one of solder, Cu, Ni, or Au. In one embodiment the bump is 28 a solder bump that is formed by attaching a solder bump to the PPI structures 26th attaches and then allows the solder material to be thermally remelted. In one embodiment, the solder bump is formed by plating a layer of solder using photolithography technologies with subsequent reflow processes. In one embodiment, the solder bump is greater than about 200 µm in diameter. In some embodiments, the solder bump includes a lead-free pre-solder layer, SnAg, or a solder material that includes alloys of TiN, lead, silver, copper, nickel, bismuth, or combinations thereof.

Wir wenden uns 3 zu, wo ein erster Trennprozess 29 auf dem Halbleiterwafer 100 ausgeführt wird, um Nuten 30 auf den Skribierlinienregionen 12 zu bilden. In einer Ausführungsform wird der erste Trennprozess 29 auch als ein Vortrennprozess 29 bezeichnet, der Materialien innerhalb der Skribierlinienregionen 12 entfernt, einschließlich Abschnitte der Schutzschicht 24, der Passivierungsschicht 22, der dielektrischen Schichten 18L in der Interconnect-Struktur 18, der Metallleitungen 18M in der Interconnect-Struktur 18 und des Halbleitersubstrats 14, was zur Seitenwänden S24, S22 der Schichten 24, 22 und den Seitenwänden S18 und S14A der Interconnect-Struktur 18 und des Halbleitersubstrats 14 führt. Die Seitenwände S24, S22, S18 und S14A werden durchgehend als ein Seitenwandabschnitt 30S der Nut 30 ausgebildet. Der Vortrennprozess 29 durchdringt nicht das Halbleitersubstrat 14, und der Bodenabschnitt 30b der Nut 30 erreicht eine Tiefe D1 des Halbleitersubstrats 14. In einer Ausführungsform beträgt die Tiefe D1 mindestens etwa 10 µm. Zum Beispiel beträgt D1 etwa 10 µm - 15 µm.We turn 3 to where a first separation process 29 on the semiconductor wafer 100 is running to grooves 30th on the scribing line regions 12th to build. In one embodiment, the first separation process is 29 also as a pre-separation process 29 denotes the materials within the scribe line regions 12th removed, including sections of the protective layer 24 , the passivation layer 22nd , the dielectric layers 18L in the interconnect structure 18th , the metal pipes 18M in the interconnect structure 18th and the semiconductor substrate 14th what about the sidewalls S24 , S22 of the layers 24 , 22nd and the side walls S18 and S14A the interconnect structure 18th and the semiconductor substrate 14th leads. The side walls S24 , S22 , S18 and S14A are used throughout as a sidewall section 30S the groove 30th educated. The pre-separation process 29 does not penetrate the semiconductor substrate 14th , and the bottom section 30b the groove 30th reaches a depth D1 of the semiconductor substrate 14th . In one embodiment the depth is D1 at least about 10 µm. For example, D1 is about 10 µm - 15 µm.

Gemäß einer Ausführungsform können die Nuten 30 auf dem Wafer 100 durchgängig auf den Skribierlinienregionen 12 ausgebildet werden, dergestalt, dass das planare Layout der Nuten 30 im Wesentlichen den der sich überschneidenden Skribierlinienregionen 12 ähnelt. In einigen Ausführungsformen können die Nuten 30 auf dem Wafer 100 diskontinuierlich in den Skribierlinienregionen 12 ausgebildet und durch eine Distanz voneinander getrennt werden. Der Vortrennprozess 29 kann Laserschneiden, Lasermikrostrahlschneiden, Schrägschneiden, Blattsägen oder dergleichen verwenden. Der Seitenwandabschnitt 30S der Nut 30 kann mit gekrümmten oder vertikalen Seitenwänden gebildet werden, und der Seitenwandabschnitt 30S kann je nach dem im Vortrennprozess 29 verwendeten Schneidverfahren glatte oder raue Flächen haben. In einer Ausführungsform werden die Nuten 30 durch ein Laserschneidenverfahren gebildet, das einen Laserstrahl verwendet, um die Skribierlinienregionen 12 zu bestrahlen, und der Seitenwandabschnitt 30S der Nut 30 ist eine gekrümmte Seitenwand mit einer rauen Oberfläche.According to one embodiment, the grooves 30th on the wafer 100 consistently on the scribing line regions 12th are formed such that the planar layout of the grooves 30th essentially that of the intersecting scribing line regions 12th resembles. In some embodiments, the grooves 30th on the wafer 100 discontinuous in the scribing line regions 12th are formed and separated from each other by a distance. The pre-separation process 29 can use laser cutting, laser micro-beam cutting, bevel cutting, blade saws or the like. The sidewall section 30S the groove 30th can be formed with curved or vertical side walls, and the side wall portion 30S can depending on the pre-separation process 29 cutting methods used have smooth or rough surfaces. In one embodiment, the grooves 30th formed by a laser cutting process that uses a laser beam to define the scribe line regions 12th to irradiate, and the sidewall portion 30S the groove 30th is a curved sidewall with a rough surface.

Als Nächstes wird, wie in 4 gezeigt, eine Vergussmassenschicht 32 auf die in 3 gezeigte resultierende Struktur aufgebracht, um die PPI-Strukturen 26 und die Schutzschicht 24 zu bedecken und die Nuten 30 auszufüllen, wobei jeder Kontakthöcker 28 teilweise in der Vergussmassenschicht 32 vergraben ist. In einer Ausführungsform enthält jeder Kontakthöcker 28 einen unteren Abschnitt 28L und einen oberen Abschnitt 28U, und die Vergussmassenschicht 32 steht in physischem Kontakt mit einem unteren Abschnitt 28L des Kontakthöckers 28, während der obere Abschnitt 28U des Kontakthöckers 28 frei liegt und von einer Oberseite 32A der Vergussmassenschicht 32 hervorsteht. In einigen Ausführungsformen beträgt die Dicke der Vergussmassenschicht 32 zwischen etwa ¼ bis ¾ der Höhe des Kontakthöckers 28. In einer Ausführungsform wird die Vergussmassenschicht 32 durch Aufbringen einer flüssigen Vergussmasse und Ausführen eines Aushärtungsprozesses zum Aushärten und Verfestigen der flüssigen Vergussmasse gebildet. In einigen Ausführungsformen kann ein Trennfilm oder ein weiches Material auf die flüssige Vergussmasse gelegt werden. Auf den Trennfilm auf der flüssigen Vergussmasse wird Druck ausgeübt, so dass Abschnitte der Kontakthöcker 28 in dem Trennfilm hineingedrückt werden. Des Weiteren kann der auf den Trennfilm ausgeübte Druck etwas von der flüssigen Vergussmasse abwärts drücken. Während der Druck auf den Trennfilm ausgeübt wird und gegen die Kontakthöcker und die flüssige Vergussmasse drückt, kann ein Aushärten ausgeführt werden, um die flüssige Vergussmasse auszuhärten und zu verfestigen. Danach wird der Trennfilm von der Vergussmassenschicht 32 abgelöst. In einigen Ausführungsformen wird nach dem Ausbilden der Vergussmassenschicht 32 ein Plasmareinigungsprozess ausgeführt. Der Plasmareinigungsprozess wird ausgeführt, um sicherzustellen, dass die Kontakthöcker 28 beispielsweise für einen anschließenden Bondungsprozess sauber und frei von Vergussmassenmaterial sind. In einigen Ausführungsformen wird kein Plasmareinigungsprozess ausgeführt.Next, as in 4th shown, a potting compound layer 32 on the in 3 resulting structure shown applied to the PPI structures 26th and the protective layer 24 to cover and the grooves 30th to be filled in, each contact bump 28 partly in the potting compound layer 32 is buried. In one embodiment, each includes bumps 28 a lower section 28L and an upper section 28U , and the potting compound layer 32 is in physical contact with a lower section 28L of the contact bump 28 while the top section 28U of the contact bump 28 exposed and from a top 32A the potting compound layer 32 protrudes. In some embodiments, the thickness of the potting compound layer is 32 between about ¼ to ¾ the height of the contact bump 28 . In one embodiment, the potting compound layer 32 formed by applying a liquid potting compound and performing a curing process for curing and solidifying the liquid potting compound. In some embodiments, a release film or a soft material can be placed on top of the liquid potting compound. Pressure is exerted on the separating film on the liquid potting compound, so that sections of the contact bumps 28 are pressed into the release film. Furthermore, the pressure exerted on the release film can push some of the liquid potting compound downwards. While the pressure is being exerted on the release film and pressing against the contact bumps and the liquid potting compound, curing can be carried out in order to cure and solidify the liquid potting compound. The release film is then removed from the potting compound layer 32 replaced. In some embodiments, after the potting compound layer is formed 32 a plasma cleaning process carried out. The plasma cleaning process is performed to ensure that the contact bumps 28 are clean and free of potting compound material for a subsequent bonding process, for example. In some embodiments, no plasma cleaning process is performed.

Als Nächstes wird ein Schleifprozess 34 auf der Rückseite des Wafers 100 ausgeführt, um die Dicke des Halbleitersubstrats 14 zu dünnen, und dann wird ein zweiter Trennprozess 36 (auch als ein Chipvereinzelungsprozess 36 bezeichnet) auf den Skribierlinienregionen 12 ausgeführt, um die einzelnen verkapselten Halbleiterbauelemente 200 von dem Wafer 100 zu trennen, wie in 5 gezeigt. In einer Ausführungsform wird der Wafer 100 kopfüber positioniert und an einem Band angebracht, gefolgt vom Ausführen des Schleifprozesses 34 auf der Rückseite des Halbleitersubstrats 14, um die Dicke des Halbleitersubstrats 14 zu dünnen. Der Schleifprozess 34 legt nicht den Boden 30b der Nut 30 frei, und darum hat das gedünnte Substrat 14" eine Dicke, die größer als die Tiefe D1 der Nut 30 ist. Der Chipvereinzelungsprozess 36 wird dann auf den Skribierlinienregionen 12 ausgeführt, um die Vergussmassenschicht 32 innerhalb der Nuten 30 zu entfernen, um eine Seitenwand 32S zu bilden. Der Chipvereinzelungsprozess 36 wird außerdem ausgeführt, um das gedünnte Substrat 14" zu entfernen, das unter den Nuten 30 liegt, um eine Seitenwand S14B neben der Rückseite 14b des gedünnten Substrats 14" zu bilden. In einer Ausführungsform ist die Seitenwand S14B im Wesentlichen auf die Seitenwand 32S ausgerichtet, und die Seitenwand S14B ist physisch mit der Seitenwand S14A neben der Vorderseite 14a des Halbleitersubstrats 14 verbunden, die durch den Vortrennprozess 29 gebildet wird. Ein beispielhaftes einzelnes Package-Bauelement 200 enthält die Vergussmassenschicht 32, die den unteren Abschnitt 28L des Kontakthöckers 28, die Flächen der PPI-Struktur 26 und der Schutzschicht 24 bedeckt, und die Seitenwände S24, S22, S18 und S14A, während die Seitenwand S14B frei liegt. Der Chipvereinzelungsprozess 36 kann einen mechanischen Sägeprozess, einen Lasertrennprozess, einen Lasermikrostrahl-Trennprozess oder dergleichen verwenden. In einer Ausführungsform werden der Wafer 100 und die Vergussmassenschicht 32 vollständig unter Verwendung eines mechanischen Sägeprozesses vereinzelt, zum Beispiel eines Blattsägeprozesses an den Skribierlinienregionen 12 des Wafers 100. Das Blatt schneidet in einigen Ausführungsformen an im Wesentlichen derselben Position, die der Vortrennprozess 29 zuvor zerschnitten hatte.Next is a grinding process 34 on the back of the wafer 100 carried out to the thickness of the semiconductor substrate 14th to thin, and then a second separation process 36 (also called a chip dicing process 36 marked) on the scribing line regions 12th executed to the individual encapsulated semiconductor components 200 from the wafer 100 to separate as in 5 shown. In one embodiment, the wafer is 100 Positioned upside down and attached to a belt, followed by running the sanding process 34 on the back of the semiconductor substrate 14th to adjust the thickness of the semiconductor substrate 14th too thin. The grinding process 34 does not lay the ground 30b the groove 30th free, and therefore has the thinned substrate 14 " a thickness greater than the depth D1 the groove 30th is. The chip singulation process 36 is then on the scribing line regions 12th executed to the potting compound layer 32 inside the grooves 30th remove to a side panel 32S to build. The chip singulation process 36 is also carried out to the thinned substrate 14 " to remove that under the grooves 30th lies to a side wall S14B next to the back 14b of the thinned substrate 14 " to build. In one embodiment, the side wall is S14B essentially on the side wall 32S aligned, and the side wall S14B is physically with the side wall S14A next to the front 14a of the semiconductor substrate 14th connected by the pre-separation process 29 is formed. An exemplary single package component 200 contains the potting compound layer 32 who have made the lower section 28L of the contact bump 28 , the areas of the PPI structure 26th and the protective layer 24 covered, and the side walls S24 , S22 , S18 and S14A while the side wall S14B is exposed. The chip singulation process 36 may use a mechanical sawing process, a laser cutting process, a laser micro-beam cutting process, or the like. In one embodiment, the wafer 100 and the potting compound layer 32 completely isolated using a mechanical sawing process, for example a blade sawing process on the scribing line regions 12th of the wafer 100 . The sheet, in some embodiments, cuts at substantially the same location as the pre-separation process 29 had previously cut up.

6 ist eine optische Mikrografie eines Abschnitts eines verkapselten Halbleiterbauelements 200 gemäß einigen Ausführungsformen. Das Halbleitersubstrat 14 hat die Seitenwand S14A, die durch den Vortrennprozess 29 gebildet wurde, und die Seitenwand S14B, die durch den Chipvereinzelungsprozess 36 gebildet wurde. In einer Ausführungsform, wenn ein Lasertrennprozess in dem Vortrennprozess 29 verwendet wird, wird die Seitenwand S14A aus einer gekrümmten Seitenwand mit einer rauen Oberfläche gebildet, zum Beispiel einer Zickzack-Makroschritt-Oberfläche. Gleichermaßen werden die Seitenwände S24, S22 und S18 aus gekrümmten Seitenwänden mit rauen Oberflächen gebildet, wenn ein Lasertrennprozess in dem Vortrennprozess 29 verwendet wird. In einigen Ausführungsformen, wenn ein mechanischer Sägeprozess in dem Chipvereinzelungsprozess 36 verwendet wird, wird die Seitenwand S14B aus einer im Wesentlichen vertikalen Seitenwand mit einer flachen Oberfläche gebildet. 6th Figure 13 is an optical micrograph of a portion of an encapsulated semiconductor device 200 according to some embodiments. The semiconductor substrate 14th has the side wall S14A that goes through the pre-separation process 29 was formed, and the side wall S14B that goes through the chip singulation process 36 was formed. In one embodiment, when a laser cutting process is in the pre-cutting process 29 is used, the side wall S14A formed from a curved sidewall with a rough surface, for example a zigzag macro step surface. So are the side walls S24 , S22 and S18 formed from curved sidewalls with rough surfaces when a laser cutting process is in the pre-cutting process 29 is used. In some embodiments, when a mechanical sawing process is in the die dicing process 36 is used, the side wall S14B formed from a substantially vertical side wall with a flat surface.

7 ist eine optische Mikrografie eines Abschnitts eines verkapselten Halbleiterbauelements 200 gemäß einigen Ausführungsformen. In einer Ausführungsform des Verwendens eines Lasermikrostrahl-Trennprozesses in dem Vortrennprozess 29 und/oder dem Chipvereinzelungsprozess 36 wird das Laserschneiden mit Wasserstrahl verwendet, und mehrere Wellungen 202 können auf der Siliziumoberfläche der Seitenwand S14B und/oder S14A beobachtet werden. Die Verteilung der Wellungen 202 beträgt etwa 20 % bis etwa 95 % der Siliziumoberfläche, und die Wellungen 202 können in einigen Ausführungsformen zum Beispiel Belastungskonzentrationen vermeiden. Die mehreren Wellungen 202 haben eine Länge d1, die in einigen Ausführungsformen etwa 30 µm bis etwa 230 µm beträgt. Zum Beispiel beträgt d1 etwa 150 µm. 7th Figure 13 is an optical micrograph of a portion of an encapsulated semiconductor device 200 according to some embodiments. In one embodiment of using a laser micro-beam separation process in the pre-separation process 29 and / or the chip singulation process 36 water jet laser cutting is used, and several corrugations 202 can on the silicon surface of the sidewall S14B and or S14A to be watched. The distribution of the corrugations 202 is about 20% to about 95% of the silicon surface, and the corrugations 202 For example, may, in some embodiments, avoid stress concentrations. The multiple corrugations 202 have a length d1, which in some embodiments is about 30 µm to about 230 µm. For example, d1 is about 150 µm.

8 ist ein Flussdiagramm 300 eines Verfahrens zum Verkapseln und Zertrennen eines Halbleiterbauelements gemäß einigen Ausführungsformen. In Schritt 302 wird ein Kontakthöckerbildungsprozess auf einem empfangenen Wafer ausgeführt (siehe auch 1 und 2). In Schritt 304 wird ein erster Trennprozess auf der Wafervorderseite ausgeführt, um Nuten auf den Skribierlinienregionen des Wafers zu bilden (siehe auch 3). Der erste Trennprozess ist ein Vortrennprozess, der einen Lasertrennprozess, einen Lasermikrostrahl-Trennprozess, einen mechanischen Sägeprozess, einen Blattsägeprozess oder dergleichen verwenden kann. In Schritt 306 wird eine Vergussmasse auf der Wafervorderseite gebildet, um die Nuten auszufüllen (siehe auch 4). In Schritt 308 wird ein Schleifprozess auf der Waferrückseite ausgeführt. In Schritt 310 wird ein zweiter Trennprozess ausgeführt, um einzelne verkapselte Halbleiterbauelemente von dem vergossenen Wafer zu trennen (auch siehe 5). Der zweite Trennprozess ist ein Chipvereinzelungsprozess, der einen Lasertrennprozess, einen Lasermikrostrahl-Trennprozess, einen mechanischen Sägeprozess, einen Blattsägeprozess oder dergleichen verwenden kann. 8th is a flow chart 300 a method for encapsulating and dicing a semiconductor device according to some embodiments. In step 302 a bump formation process is carried out on a received wafer (see also 1 and 2 ). In step 304 a first dicing process is carried out on the front side of the wafer in order to form grooves on the scribing line regions of the wafer (see also 3 ). The first cutting process is a pre-cutting process that may use a laser cutting process, a laser micro-beam cutting process, a mechanical sawing process, a blade sawing process, or the like. In step 306 a potting compound is formed on the front side of the wafer to fill the grooves (see also 4th ). In step 308 a grinding process is carried out on the back of the wafer. In step 310 a second separation process is carried out in order to separate individual encapsulated semiconductor components from the encapsulated wafer (also see 5 ). The second dicing process is a dicing process that may use a laser dicing process, a laser micro-beam dicing process, a mechanical sawing process, a blade sawing process, or the like.

Das Verkapselungs- und Zertrennverfahren verwendet den Vortrennprozess mit einer Riefelungsfunktion, die Mikrorisse und ein potenzielles Bruchrisiko vermeiden kann und Risse und Ablösen zwischen dem Chip und dem Vergussmassenmaterial vermeiden kann. Der Ecken-Kontakthöckerschutz wird verstärkt, und Mikrorisse an Seitenwänden werden vermieden, was ein Ablösen unter dem Chip und der Chipgrenzfläche nach Temperaturwechselbeanspruchungen auslösen kann. Das Verkapselungs- und Zertrennverfahren kann die Prozessfenster erweitern und die Zuverlässigkeitsdauer für WLCSPs verlängern. Es wird eine Reduzierung der Wärmeeinflusszonen erreicht, was zu einer Reduzierung der Ausbeuteverluste führt. In einigen Ausführungsformen enthält der Chip auf dem Wafer Materialien mit niedriger Dielektrizitätskonstante, deren Dielektrizitätskonstante kleiner als die von Siliziumdioxid ist; darunter können relativ fragile oder poröses Materialien fallen, die schadens- oder delaminierungsanfällig sind. Vorteilhafterweise können in Ausführungsformen des Verwendens des Lasers zum Ausführen des Vortrennprozesses Schäden an den Materialien mit niedriger Dielektrizitätskonstante während des Vereinzelungsprozess verhindert oder reduziert werden. Der Laser entfernt gleichzeitig die Materialien mit niedriger Dielektrizitätskonstante des Chips und verringert das Entstehen von Wärmeeinflusszonen und Rissen. In einigen Ausführungsformen kann der Laser als ein Riefelungswerkzeug vor einem mechanischen Sägeverfahren für WLCSPs verwendet werden. Das Riefeln des Chips vor dem Abscheiden des Vergussmassenmaterials führt zu einem verbesserten Prozessfenster für Temperaturwechselbeanspruchungstests. Zum Beispiel haben Testergebnisse gezeigt, dass in einigen Ausführungsformen die Prozessfenster von Temperaturwechselbeanspruchungstests um etwa 50 % verbessert wurden.The encapsulation and dicing process uses the pre-dicing process with a corrugation function that can avoid micro-cracks and a potential risk of breakage, and can avoid cracking and peeling between the chip and the potting compound material. The corner bump protection is reinforced and microcracks on the sidewalls are avoided, which can cause peeling under the chip and the chip interface after thermal cycling. The encapsulation and dicing process can expand the process window and extend the reliability time for WLCSPs. A reduction in the heat affected zones is achieved, which leads to a reduction in the yield losses. In some embodiments, the chip on the wafer contains low dielectric constant materials whose dielectric constant is less than that of silicon dioxide; This can include relatively fragile or porous materials that are prone to damage or delamination. Advantageously, in embodiments of using the laser to carry out the pre-separation process, damage to the materials with a low dielectric constant can be prevented or reduced during the separation process. The laser simultaneously removes the low dielectric constant materials of the chip and reduces the occurrence of heat affected zones and cracks. In some embodiments, the laser can be used as a grooving tool prior to a mechanical sawing process for WLCSPs. The grooving of the chip before the casting compound material is deposited leads to an improved process window for thermal shock tests. For example, test results have shown that, in some embodiments, the process windows of thermal cycling tests were improved by about 50%.

9 bis 11 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen. Sofern nicht anders angegeben, stellen die Bezugszahlen in diesen Ausführungsformen die gleichen Elemente wie in den Ausführungsformen dar, die in den 1-5 veranschaulicht wurden. 9 to 11 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments. Unless otherwise specified, the reference numbers in these embodiments represent represent the same elements as in the embodiments shown in FIGS 1-5 were illustrated.

Mit Bezug auf 9 werden bei der Herstellung eines jeden Chips 10A und 10B auf den Chip-Regionen I und II die Interconnect-Struktur 18 und die Schichten 22 so ausgebildet, dass sie sich zu den Skribierlinienregionen 12 erstrecken, während die PPI-Strukturen 26 und die Schutzschicht 24 nicht auf den Skribierlinienregionen 12 ausgebildet werden. In dem folgenden Vortrennprozess 29, wie in 10 gezeigt, enthalten die entfernten Materialien innerhalb der Skribierlinienregionen 12 Abschnitte der Passivierungsschicht 22, der Interconnect-Struktur 18 und des Halbleitersubstrats 14, um durchgängig Seitenwände S22, S18 und S14A zu bilden, wodurch der Seitenwandabschnitt 30S der Nut 30 entsteht. Darum ist die Seitenwand S24 der Schutzschicht 24 nicht auf die Seitenwand S22 der Passivierungsschicht 22 ausgerichtet.Regarding 9 are used in the manufacture of each chip 10A and 10B the interconnect structure on chip regions I and II 18th and the layers 22nd trained so that they relate to the scribing line regions 12th while the PPI structures extend 26th and the protective layer 24 not on the scribing line regions 12th be formed. In the following pre-separation process 29 , as in 10 shown contain the removed materials within the scribe line regions 12th Sections of the passivation layer 22nd , the interconnect structure 18th and the semiconductor substrate 14th to make sidewalls throughout S22 , S18 and S14A to form, creating the side wall section 30S the groove 30th arises. That's why the sidewall is S24 the protective layer 24 not on the side wall S22 the passivation layer 22nd aligned.

Mit Bezug auf 11 wird nach dem Ausbilden der Vergussmassenschicht 32 auf der in 10 gezeigten resultierenden Struktur der Chipvereinzelungsprozess 36 auf den Skribierlinienregionen 12 ausgeführt, um die einzelnen verkapselten Halbleiterbauelemente 200 von dem Wafer 100 zu trennen. Gemäß einigen Ausführungsformen können vor dem Chipvereinzelungsprozess 36 ein Plasmareinigungsprozess und ein Waferrückseitenschleifprozess ausgeführt werden. In dem verkapselten Halbleiterbauelement 200 bedeckt die Vergussmassenschicht 32 die PPI-Struktur 26 und die Schutzschicht 24 und bedeckt auch die Seitenwände S24, S22, S18 und S14A, während die Seitenwand S14B frei liegt.Regarding 11 is after the potting compound layer has been formed 32 on the in 10 The resulting structure shown is the chip dicing process 36 on the scribing line regions 12th executed to the individual encapsulated semiconductor components 200 from the wafer 100 to separate. According to some embodiments, prior to the die dicing process 36 a plasma cleaning process and a wafer back grinding process are carried out. In the encapsulated semiconductor component 200 covers the potting compound layer 32 the PPI structure 26th and the protective layer 24 and also covers the side walls S24 , S22 , S18 and S14A while the side wall S14B is exposed.

12 bis 13 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen. Sofern nicht anders angegeben, stellen die Bezugszahlen in diesen Ausführungsformen die gleichen Elemente wie in den Ausführungsformen dar, die in den 1-5 veranschaulicht wurden. 12th to 13th 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments. Unless otherwise indicated, the reference numerals in these embodiments represent the same elements as in the embodiments shown in FIGS 1-5 were illustrated.

Mit Bezug auf 12 wird der Vortrennprozess 29 auf dem Halbleiterwafer 100 ausgeführt, um Nuten 30 auf den Skribierlinienregionen 12 zu bilden. In einer Ausführungsform ist der Vortrennprozess 29 ein mechanischer Sägeprozess, der das Blatt dafür verwendet, Materialien innerhalb der Skribierlinienregionen 12 zu entfernen, einschließlich Abschnitte der Passivierungsschicht 22, der Interconnect-Struktur 18 und des Halbleitersubstrats 14, um durchgängig Seitenwände S22, S20, S18 und S14A zu bilden, wodurch der Seitenwandabschnitt 30S der Nut 30 entsteht. Der Boden 30b der Nut 30 erreicht eine Tiefe D1 des Halbleitersubstrats 14, ohne das Halbleitersubstrat 14 zu durchdringen. In einer Ausführungsform ist der Seitenwandabschnitt 30S der Nut 30 im Wesentlichen vertikal und hat glatte Oberflächen. In einigen Ausführungsformen ist der Bodenabschnitt 30b der Nut 30 im Wesentlichen planar und hat eine glatte Oberfläche.Regarding 12th becomes the pre-separation process 29 on the semiconductor wafer 100 executed to grooves 30th on the scribing line regions 12th to build. In one embodiment, the pre-separation process is 29 a mechanical sawing process that uses the blade to cut materials within the scribe line regions 12th including sections of the passivation layer 22nd , the interconnect structure 18th and the semiconductor substrate 14th to make sidewalls throughout S22 , S20 , S18 and S14A to form, creating the side wall section 30S the groove 30th arises. The floor 30b the groove 30th reaches a depth D1 of the semiconductor substrate 14th without the semiconductor substrate 14th to penetrate. In one embodiment, the side wall portion is 30S the groove 30th essentially vertical and has smooth surfaces. In some embodiments, the bottom portion is 30b the groove 30th essentially planar and has a smooth surface.

Mit Bezug auf 13 wird die Vergussmassenschicht 32 auf die in 12 gezeigte Struktur aufgebracht, um die PPI-Strukturen 26 und die Schutzschicht 24 zu bedecken und die Nuten 30 auszufüllen, wobei jeder Kontakthöcker 28 teilweise in der Vergussmassenschicht 32 vergraben ist. In einigen Ausführungsformen wird nach dem Ausbilden der Vergussmassenschicht 32 ein Plasmareinigungsprozess ausgeführt. Nachdem ein Schleifprozess 34 auf der Rückseite des Wafers 100 ausgeführt wurde, wird der Chipvereinzelungsprozess 36 auf den Skribierlinienregionen 12 ausgeführt, um die einzelnen verkapselten Halbleiterbauelemente 200 von dem Wafer 100 zu trennen. Der Chipvereinzelungsprozess 36 entfernt die Vergussmassenschicht 32 innerhalb der Nuten 30, um eine Seitenwand 32S der Vergussmassenschicht 32 zu bilden. Der Chipvereinzelungsprozess 36 entfernt auch das gedünnte Halbleitersubstrat 14 unter den Nuten 30, um eine Seitenwand S14B des gedünnten Halbleitersubstrats 14" zu bilden. In einer Ausführungsform verwendet der Chipvereinzelungsprozess 36 einen mechanischen Sägeprozess auf den Skribierlinienregionen 12 des Wafers 100, und darum ist die Seitenwandfläche 32S im Wesentlichen auf die Seitenwand S14B ausgerichtet und physisch mit ihr verbunden, und die Seitenwand S14B wird aus einer im Wesentlichen vertikalen Seitenwand mit einer flachen Oberfläche gebildet.Regarding 13th becomes the potting compound layer 32 on the in 12th Structure shown applied to the PPI structures 26th and the protective layer 24 to cover and the grooves 30th to be filled in, each contact bump 28 partly in the potting compound layer 32 is buried. In some embodiments, after the potting compound layer is formed 32 a plasma cleaning process carried out. After a grinding process 34 on the back of the wafer 100 is executed, the chip singulation process is performed 36 on the scribing line regions 12th executed to the individual encapsulated semiconductor components 200 from the wafer 100 to separate. The chip singulation process 36 removes the potting compound layer 32 inside the grooves 30th to a side wall 32S the potting compound layer 32 to build. The chip singulation process 36 also removes the thinned semiconductor substrate 14th under the grooves 30th to a side wall S14B of the thinned semiconductor substrate 14 " to build. In one embodiment, uses the die dicing process 36 a mechanical sawing process on the scribing line regions 12th of the wafer 100 , and therefore is the side panel 32S essentially on the side wall S14B aligned and physically connected to it, and the side wall S14B is formed from a substantially vertical sidewall with a flat surface.

14 bis 15 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen. Sofern nicht anders angegeben, stellen die Bezugszahlen in diesen Ausführungsformen die gleichen Elemente wie in den Ausführungsformen dar, die in den 12-13 veranschaulicht wurden. Das Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements wird auf eine gebildete Struktur angewendet, auf der die PPI-Strukturen 26 und die Schutzschicht 24 nicht auf den Skribierlinienregionen 12 ausgebildet sind, und somit ist die Seitenwand S24 der Schutzschicht 24 nicht auf die Seitenwand S22 der Passivierungsschicht 22 ausgerichtet. In einer Ausführungsform des Verwendens des mechanischen Sägeprozesses in dem Vortrennprozess 29 und dem Chipvereinzelungsprozess 36 verläuft der Seitenwandabschnitt 30S der Nut 30 im Wesentlichen vertikal zu der glatten Oberfläche, und die Seitenwand S14B verläuft im Wesentlichen vertikal zu einer flachen Oberfläche. In dem verkapselten Halbleiterbauelement 200 bedeckt die Vergussmassenschicht 32 die PPI-Struktur 26 und die Schutzschicht 24 und bedeckt auch die Seitenwände S24, S22, S18 und S14A, während die Seitenwand S14B frei liegt. 14th to 15th 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments. Unless otherwise indicated, the reference numerals in these embodiments represent the same elements as in the embodiments shown in FIGS 12-13 were illustrated. The method for encapsulating and dicing a semiconductor component is applied to a structure formed on which the PPI structures 26th and the protective layer 24 not on the scribing line regions 12th are formed, and thus the side wall S24 the protective layer 24 not on the side wall S22 the passivation layer 22nd aligned. In one embodiment of using the mechanical sawing process in the pre-cutting process 29 and the chip singulation process 36 runs the side wall section 30S the groove 30th substantially vertical to the smooth surface, and the side wall S14B is substantially vertical to a flat surface. In the encapsulated semiconductor component 200 covers the potting compound layer 32 the PPI structure 26th and the protective layer 24 and also covers the side walls S24 , S22 , S18 and S14A while the side wall S14B is exposed.

16-17 sind Querschnittansichten, die ein Verfahren zum Verkapseln und Zertrennen eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen veranschaulichen. Sofern nicht anders angegeben, stellen die Bezugszahlen in diesen Ausführungsformen die gleichen Elemente wie in den Ausführungsformen dar, die in den 1-5 veranschaulicht wurden. 16-17 14 are cross-sectional views illustrating a method of encapsulating and dicing a semiconductor device at various stages in accordance with some embodiments. Unless otherwise indicated, the reference numerals in these embodiments represent the same elements as in the embodiments shown in FIGS 1-5 were illustrated.

Mit Bezug auf 16 werden bei der Herstellung eines jeden Chips 10A und 10B auf den Chip-Regionen I und II Halbleiterprozesse auf dem Halbleitersubstrat 14 ausgeführt, um die elektrischen Schaltungsaufbauten 16, die Interconnect-Struktur 18, die Kontaktinseln 20, die Passivierungsschicht 22, die Schutzschicht 24, die PPI-Strukturen 26 und die Kontakthöcker 28 zu bilden. In mindestens einer Ausführungsform werden die Interconnect-Struktur 18 und die Schichten 22 und 24 so ausgebildet, dass sie sich auf die Skribierlinienregionen 12 erstrecken, während die PPI-Strukturen 26 nicht auf den Skribierlinienregionen 12 ausgebildet werden. Die Vergussmassenschicht 32 wird aufgebracht, um die PPI-Strukturen 26, die Schutzschicht 24 und die Passivierungsschicht 22 zu bedecken, wobei jeder Kontakthöcker 28 teilweise in der Vergussmassenschicht 32 vergraben ist. In einigen Ausführungsformen wird nach dem Ausbilden der Vergussmassenschicht 32 ein Plasmareinigungsprozess ausgeführt.Regarding 16 are used in the manufacture of each chip 10A and 10B on the chip regions I and II semiconductor processes on the semiconductor substrate 14th executed the electrical circuit structures 16 , the interconnect structure 18th who have favourited Contact Islands 20th , the passivation layer 22nd who have favourited the protective layer 24 who have favourited PPI Structures 26th and the contact bumps 28 to build. In at least one embodiment, the interconnect structure 18th and the layers 22nd and 24 trained so that they relate to the scribing line regions 12th while the PPI structures extend 26th not on the scribing line regions 12th be formed. The potting compound layer 32 is applied to the PPI structures 26th who have favourited the protective layer 24 and the passivation layer 22nd to cover, each contact bump 28 partly in the potting compound layer 32 is buried. In some embodiments, after the potting compound layer is formed 32 a plasma cleaning process carried out.

Als Nächstes wird, wie in 17 gezeigt, nach dem Ausführen eines Schleifprozesses 34 auf der Rückseite des Wafers 100 ein Chipvereinzelungsprozess 38 auf den Skribierlinienregionen 12 ausgeführt, um die einzelnen verkapselten Halbleiterbauelemente 200 von dem Wafer 100 zu trennen. Der Chipvereinzelungsprozess 38 entfernt die Vergussmassenschicht 32 innerhalb der Skribierlinienregionen 12, um eine Seitenwand 32S der Vergussmassenschicht 32 zu bilden. Der Chipvereinzelungsprozess 38 entfernt auch die Schichten 24, 22 und 18 in den Skribierlinienregionen 12, um die Seitenwände S24, S22 und S18 zu bilden. Der Chipvereinzelungsprozess 38 entfernt auch das Halbleitersubstrat 14 in den Skribierlinienregionen 12, um eine Seitenwand S14C zu bilden. In dem verkapselten Halbleiterbauelement 200 ist die Seitenwand 32S der Vergussmassenschicht 32 im Wesentlichen auf die Seitenwände S24, S22, S18 und S14C ausgerichtet.Next, as in 17th shown after performing a grinding process 34 on the back of the wafer 100 a chip singulation process 38 on the scribing line regions 12th executed to the individual encapsulated semiconductor components 200 from the wafer 100 to separate. The chip singulation process 38 removes the potting compound layer 32 within the scribing line regions 12th to a side wall 32S the potting compound layer 32 to build. The chip singulation process 38 also removes the layers 24 , 22nd and 18th in the scribing line regions 12th to the side panels S24 , S22 and S18 to build. The chip singulation process 38 also removes the semiconductor substrate 14th in the scribing line regions 12th to form a side wall S14C. In the encapsulated semiconductor component 200 is the side wall 32S the potting compound layer 32 essentially on the side walls S24 , S22 , S18 and S14C aligned.

Der Chipvereinzelungsprozess 38 kann einen mechanischen Sägeprozess, einen Lasertrennprozess, einen Lasermikrostrahl-Trennprozess oder dergleichen verwenden. In einer Ausführungsform werden der Wafer 100 und die Vergussmassenschicht 32 vollständig unter Verwendung eines Lasertrennprozesses zertrennt. Der Lasertrennprozess sendet einen Laserstrahl aus, um einen vollständigen Laserschnitt durch die Materialien in den Skribierregionen 12 auszuführen. In einigen Ausführungsformen verwendet der Lasertrennprozess ein Lasermikrostrahlschneidverfahren.The chip singulation process 38 may use a mechanical sawing process, a laser cutting process, a laser micro-beam cutting process, or the like. In one embodiment, the wafer 100 and the potting compound layer 32 completely severed using a laser cutting process. The laser cutting process sends out a laser beam to make a complete laser cut through the materials in the scribing regions 12th to execute. In some embodiments, the laser dicing process uses a laser micro-beam cutting process.

18 zeigt Bilder von Seitenwänden der Vergussmassenschicht 32 und des Siliziumsubstrats 14 nach dem in 17 gezeigten Verkapselungs- und Zertrennungsprozess gemäß einigen Ausführungsformen. In einer Ausführungsform des Verwendens des Lasertrennprozesses enthalten die Seitenwände 32S und S14C verschiedene Formen, die eine Klippenstruktur zur Folge haben, die Belastungskonzentrationen mit vernachlässigbarer mechanischer Kraft beseitigt. Die Seitenwand 32S der Vergussmassenschicht 32 enthält eine nach innen gerichtete Kurve mit Bezug auf die Seitenwand 32S. Ein Winkel 9 der Kurve der Seitenwand 32S beträgt zum Beispiel etwa 10 Grad bis etwa 90 Grad, was in einigen Ausführungsformen vorteilhaft ist, indem Belastungskonzentrationen vermieden werden. In einer Ausführungsform des Verwendens des Lasertrennprozesses mit Wasserstrahltechnik kann man mehrere Wellungen 202 auf der Siliziumoberfläche der Seitenwand S14C nach dem Chipvereinzelungsprozess 38 beobachten. Die Verteilung der mehreren Wellungen 202 beträgt in einigen Ausführungsformen zum Beispiel etwa 20 % bis etwa 95 % der Siliziumoberfläche. Die mehreren Wellungen 202 haben eine Länge d1, die in einigen Ausführungsformen etwa 30 µm bis etwa 230 µm beträgt. Zum Beispiel beträgt d1 etwa 150 µm. 18th shows pictures of sidewalls of the potting compound layer 32 and the silicon substrate 14th after the in 17th encapsulation and dicing process shown in accordance with some embodiments. In one embodiment of using the laser separation process, the sidewalls contain 32S and S14C various shapes that result in a cliff structure that eliminates stress concentrations with negligible mechanical force. The side wall 32S the potting compound layer 32 contains an inward curve with respect to the sidewall 32S . An angle 9 the curve of the sidewall 32S is, for example, about 10 degrees to about 90 degrees, which is beneficial in some embodiments by avoiding stress concentrations. In one embodiment of using the laser cutting process with water jet technology, one can have multiple corrugations 202 on the silicon surface of the side wall S14C after the chip dicing process 38 observe. The distribution of the multiple corrugations 202 is, for example, about 20% to about 95% of the silicon surface area in some embodiments. The multiple corrugations 202 have a length d1, which in some embodiments is about 30 µm to about 230 µm. For example, d1 is about 150 µm.

19 ist ein Flussdiagramm 400 eines Verfahrens zum Verkapseln und Zertrennen eines Halbleiterbauelements gemäß einigen Ausführungsformen. In Schritt 402 wird ein Kontakthöckerbildungsprozess auf einem empfangenen Wafer ausgeführt (siehe auch 16). In Schritt 404 wird eine Vergussmasse auf der Wafervorderseite gebildet (siehe auch 16). In Schritt 406 wird ein Schleifprozess auf der Waferrückseite ausgeführt. In Schritt 408 wird ein Chipvereinzelungsprozess ausgeführt, um einzelne verkapselte Halbleiterbauelemente von dem vergossenen Wafer zu trennen (auch siehe 17). 19th is a flow chart 400 a method for encapsulating and dicing a semiconductor device according to some embodiments. In step 402 a bump formation process is carried out on a received wafer (see also 16 ). In step 404 a potting compound is formed on the front of the wafer (see also 16 ). In step 406 a grinding process is carried out on the back of the wafer. In step 408 a chip dicing process is carried out in order to separate individual encapsulated semiconductor components from the encapsulated wafer (also see 17th ).

Das Verkapselungs- und Zertrennverfahren verwendet den Lasertrennprozess für einen durchgängigen Schnitt in dem Zertrennungsprozess, um - in einer Querschnittsansicht - aufgrund der unterschiedlichen Form des Entfernens der Vergussmassenschicht 32 und des Halbleitersubstrats 14 eine Klippenstruktur zu bilden, was aufgrund von Unterschieden bei den Materialeigenschaften eintritt. Die Klippenstruktur mindert Schäden an der Chip-Seitenwand, die durch mechanische Sägeblätter entstehen können, und es wird keine Stufenstruktur gebildet, wodurch Schwachpunkte in den Seitenwänden beseitigt werden. Die Klippenstruktur beseitigt auch Belastungskonzentrationen mit vernachlässigbarer mechanischer Kraft. Experimentelle Ergebnisse haben zeigt, dass das Verwenden eines Lasers für einen durchgehenden Schnitt von WLCSPs weder Materialtrümmer noch Risse an der Grenzfläche des Chips und der Vergussmassenschicht erzeugte. Ausführungsformen der vorliegenden Offenbarung führen zu weniger oder gar keinen Materialtrümmern und Rissen durch den Zertrennungsprozess. Die Verwendung des Lasers für ein vollständiges Zertrennen des WLCSPs vermindert oder verhindert das Ablösen der Vergussmassenschicht von dem Chip während Temperaturwechselbeanspruchungen, weil während des Zertrennungsprozesses weniger mechanische Belastungen entstehen. Die Verfahren und Strukturen erfordern keine Präventiv- oder Schutzschichten für eine Laserriefelung, was Kosten spart. Das Ergebnis sind ein höherer Produktionsausstoß und eine höhere Qualität des Zertrennens. Des Weiteren können die im vorliegenden Text beschriebenen neuartigen Verkapselungs- und Zertrennungsverfahren und -strukturen problemlos bei Herstellungs- und Verkapselungsprozessflüssen implementiert werden.The encapsulation and separation process uses the laser separation process for a continuous cut in the separation process in order to - in a cross-sectional view - due to the different shape of the removal of the potting compound layer 32 and the semiconductor substrate 14th to form a cliff structure, which occurs due to differences in material properties. The cliff structure minimizes damage to the chip sidewall that can be caused by mechanical saw blades, and no step structure is formed, thereby eliminating weak points in the sidewalls. The cliff structure also eliminates stress concentrations with negligible mechanical force. Experimental results have shown that using a laser to cut through WLCSPs did not produce any debris or cracks at the interface between the chip and the potting compound layer. Embodiments of the present disclosure result in less or no debris and cracks from the severing process. The use of the laser for a complete cutting of the WLCSP reduces or prevents the potting compound layer from being detached from the chip during thermal cycling, because less mechanical loads arise during the cutting process. The methods and structures do not require any preventive or protective layers for laser grooving, which saves costs. The result is a higher production output and a higher quality of the cutting. Furthermore, the novel encapsulation and separation methods and structures described in the present text can be implemented without problems in manufacturing and encapsulation process flows.

In einigen Ausführungsformen enthält ein Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements die folgenden Schritte. Zuerst wird ein Wafer empfangen, der eine erste Chip-Region, eine zweite Chip-Region und eine Skribierlinienregion zwischen der ersten Chip-Region und der zweiten Chip-Region aufweist. In einer Ausführungsform enthält der Wafer eine Interconnect-Struktur auf einem Halbleitersubstrat, mehrere Kontaktinseln auf der Interconnect-Struktur, eine Passivierungsschicht auf dem Halbleitersubstrat und über den mehreren Kontaktinseln, eine Schutzschicht auf der Passivierungsschicht, mehrere Nach-Passivierungs-Interconnect (PPI)-Strukturen auf der Schutzschicht, die elektrisch mit den mehreren Kontaktinseln verbunden sind, und mindestens einen Kontakthöcker, der mindestens eine der mehreren PPI-Strukturen physisch berührt. Dann wird ein erster Trennprozess an dem Wafer ausgeführt, um eine Nut zu bilden, die durch die Passivierungsschicht und die Interconnect-Struktur auf der Skribierlinienregion und einem Abschnitt des Halbleitersubstrats auf der Skribierlinienregion verläuft. Als Nächstes wird eine Vergussmassenschicht auf einer Vorderseite des Wafers gebildet, um die Schutzschicht und die PPI-Strukturen zu bedecken und die Nut auszufüllen und die Kontakthöcker zu umgeben. Nach dem Ausführen eines Schleifprozesses auf einer Rückseite des Wafers zum Dünnen des Halbleitersubstrats wird ein zweiter Trennprozess an dem Wafer ausgeführt, um die erste Chip-Region von der zweiten Chip-Region zu trennen. Der zweite Trennprozess durchschneidet die Vergussmassenschicht in der Nut und das Halbleitersubstrat unter der Nut.In some embodiments, a method of forming an encapsulated semiconductor device includes the following steps. First, a wafer is received which has a first chip region, a second chip region and a scribing line region between the first chip region and the second chip region. In one embodiment, the wafer includes an interconnect structure on a semiconductor substrate, multiple contact pads on the interconnect structure, a passivation layer on the semiconductor substrate and over the multiple contact pads, a protective layer on the passivation layer, multiple post-passivation interconnect (PPI) structures on the protective layer electrically connected to the plurality of pads, and at least one contact bump that physically contacts at least one of the plurality of PPI structures. A first dicing process is then performed on the wafer to form a groove that extends through the passivation layer and interconnect structure on the scribe line region and a portion of the semiconductor substrate on the scribe line region. Next, a potting compound layer is formed on a front side of the wafer to cover the protective layer and the PPI structures and to fill in the groove and surround the contact bumps. After a grinding process has been carried out on a rear side of the wafer for thinning the semiconductor substrate, a second dicing process is carried out on the wafer in order to separate the first chip region from the second chip region. The second separation process cuts through the potting compound layer in the groove and the semiconductor substrate under the groove.

In einigen Ausführungsformen enthält ein Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements die folgenden Schritte an einem empfangenen Wafer. In einer Ausführungsform enthält der Wafer eine erste Chip-Region, eine zweite Chip-Region und eine Skribierlinienregion zwischen der ersten Chip-Region und der zweiten Chip-Region. Der Wafer enthält eine Interconnect-Struktur auf einem Halbleitersubstrat, mehrere Kontaktinseln auf der Interconnect-Struktur, eine Passivierungsschicht auf dem Halbleitersubstrat und über den mehreren Kontaktinseln, eine Schutzschicht auf der Passivierungsschicht, mehrere Nach-Passivierungs-Interconnect (PPI)-Strukturen auf der Schutzschicht, die elektrisch mit den mehreren Kontaktinseln verbunden sind, und mindestens einen Kontakthöcker, der mindestens eine der mehreren PPI-Strukturen physisch berührt. Zuerst wird eine Vergussmassenschicht auf einer Vorderseite des Wafers gebildet, um die Schutzschicht und die PPI-Strukturen zu bedecken und die Kontakthöcker zu umgeben. Dann wird ein Schleifprozess auf einer Rückseite des Wafers ausgeführt, um das Halbleitersubstrat zu dünnen. Als Nächstes wird ein Chipvereinzelungsprozess an dem Wafer ausgeführt, um die erste Chip-Region von der zweiten Chip-Region zu trennen. Der Chipvereinzelungsprozess durchschneidet die Vergussmassenschicht, die Passivierungsschicht, die Interconnect-Struktur und das Halbleitersubstrat auf der Skribierlinienregion.In some embodiments, a method of forming an encapsulated semiconductor device includes the following steps on a received wafer. In one embodiment, the wafer includes a first chip region, a second chip region, and a scribing line region between the first chip region and the second chip region. The wafer contains an interconnect structure on a semiconductor substrate, several contact islands on the interconnect structure, a passivation layer on the semiconductor substrate and over the several contact islands, a protective layer on the passivation layer, several post-passivation interconnect (PPI) structures on the protective layer electrically connected to the plurality of pads and at least one contact bump that physically contacts at least one of the plurality of PPI structures. First, a potting compound layer is formed on a front side of the wafer to cover the protective layer and the PPI structures and to surround the contact bumps. Then, a grinding process is carried out on a back side of the wafer to thin the semiconductor substrate. Next, a die dicing process is performed on the wafer to separate the first die region from the second die region. The chip dicing process cuts through the potting compound layer, the passivation layer, the interconnect structure and the semiconductor substrate on the scribing line region.

In anderen Ausführungsformen enthält ein verkapseltes Halbleiterbauelement ein Halbleitersubstrat mit einer ersten Seitenwand neben einer Vorderseite des Halbleitersubstrats und einer zweiten Seitenwand neben einer Rückseite des Halbleitersubstrats; eine Interconnect-Struktur auf dem Halbleitersubstrat, die eine Seitenwand neben der ersten Seitenwand des Halbleitersubstrats enthält; eine Kontaktinsel auf der Interconnect-Struktur; eine Passivierungsschicht auf der Interconnect-Struktur, die einen Abschnitt der Kontaktinsel bedeckt und eine Seitenwand neben der Seitenwand der Interconnect-Struktur enthält; eine Polymerschicht auf der Passivierungsschicht mit einer Öffnung, welche die Kontaktinsel frei legt; eine Nach-Passivierungs-Interconnect (PPI)-Struktur auf der Polymerschicht, die elektrisch mit der Kontaktinsel durch die Öffnung der Polymerschicht verbunden ist; einen Kontakthöcker, der die PPI-Struktur physisch berührt; und eine Vergussmassenschicht auf der PPI-Struktur, die einen unteren Abschnitt des Kontakthöckers umgibt. Die Vergussmassenschicht bedeckt die erste Seitenwand des Halbleitersubstrats, die Seitenwand der Interconnect-Struktur und die Seitenwand der Passivierungsschicht.In other embodiments, an encapsulated semiconductor device includes a semiconductor substrate having a first side wall adjacent to a front side of the semiconductor substrate and a second side wall adjacent to a rear side of the semiconductor substrate; an interconnect structure on the semiconductor substrate including a sidewall adjacent to the first sidewall of the semiconductor substrate; a contact pad on the interconnect structure; a passivation layer on the interconnect structure covering a portion of the contact pad and including a sidewall adjacent the sidewall of the interconnect structure; a polymer layer on the passivation layer with an opening exposing the contact pad; a post-passivation interconnect (PPI) structure on the polymer layer electrically connected to the contact pad through the opening in the polymer layer; a bump that physically contacts the PPI structure; and a potting compound layer on the PPI structure surrounding a lower portion of the bump. The potting compound layer covers the first side wall of the semiconductor substrate, the side wall of the interconnect structure and the side wall of the passivation layer.

Claims (15)

Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements, das Folgendes umfasst: Empfangen eines Wafers (100), der eine erste Chip-Region (I), eine zweite Chip-Region (II) und eine Skribierlinienregion (12) zwischen der ersten Chip-Region und der zweiten Chip-Region umfasst, wobei der Wafer Folgendes umfasst: eine Interconnect-Struktur (18) auf einem Halbleitersubstrat (14), mehrere Kontaktinseln (20) auf der Interconnect-Struktur (18), eine Passivierungsschicht (22) auf der Interconnect-Struktur (18) und über den mehreren Kontaktinseln (20), eine Schutzschicht (24) auf der Passivierungsschicht (22), mehrere Nach-Passivierungs-Interconnect-Strukturen (26) auf der Schutzschicht (24), die elektrisch mit den mehreren Kontaktinseln (20) verbunden sind, und mindestens einen Kontakthöcker (28), der mindestens eine der mehreren Nach-Passivierungs-Interconnect -Strukturen (26) physisch berührt; Ausführen eines ersten Trennprozesses (29) auf dem Wafer (100), wobei eine Nut (30) gebildet wird, die durch die Passivierungsschicht (22), die Interconnect-Struktur (18) und einen Abschnitt des Halbleitersubstrats (14) auf der Skribierlinienregion (12) verläuft; Ausbilden einer Vergussmassenschicht (32) auf einer Vorderseite des Wafers (100), wobei die Schutzschicht (24) und die Nach-Passivierungs-Interconnect-Strukturen (26) bedeckt und die Nut (30) ausgefüllt und der mindestens eine Kontakthöcker (28) umgeben werden und ein oberer Abschnitt (28U) des Kontakthöckers frei liegt; Ausführen eines Schleifprozesses (34) auf einer Rückseite des Wafers (100), wobei das Halbleitersubstrat (14) gedünnt wird; und Ausführen eines zweiten Trennprozesses (36) an dem Wafer (100), wobei die erste Chip-Region (I) von der zweiten Chip-Region (II) getrennt wird, wobei der zweite Trennprozess (36) die Vergussmassenschicht (32) in der Nut (30) und das Halbleitersubstrat (14) unter der Nut (30) durchschneidet, und wobei die Interconnect-Struktur (18) eine Metallleitung (18M) umfasst, und der erste Trennprozess (29) die Metallleitung (18M) auf der Skribierlinienregion (12) durchschneidet.A method of forming an encapsulated semiconductor device, comprising: receiving a wafer (100) having a first chip region (I), a second chip region (II) and a scribe line region (12) between the first chip region. Region and the second chip region, wherein the wafer comprises: an interconnect structure (18) on a semiconductor substrate (14), a plurality of contact pads (20) on the interconnect structure (18), a passivation layer (22) on the Interconnect structure (18) and over the several contact islands (20), a protective layer (24) on the passivation layer (22), several post-passivation interconnect structures (26) on the protective layer (24), which are electrically connected to the several Contact pads (20) are connected and at least one contact bump (28) physically contacting at least one of the plurality of post-passivation interconnect structures (26); Carrying out a first separation process (29) on the wafer (100), wherein a groove (30) is formed which is formed by the passivation layer (22), the interconnect structure (18) and a section of the semiconductor substrate (14) on the scribing line region ( 12) runs; Forming a potting compound layer (32) on a front side of the wafer (100), the protective layer (24) and the post-passivation interconnect structures (26) covering and the groove (30) being filled and the at least one contact bump (28) surrounding and an upper portion (28U) of the bump is exposed; Performing a grinding process (34) on a back side of the wafer (100), wherein the semiconductor substrate (14) is thinned; and performing a second separation process (36) on the wafer (100), wherein the first chip region (I) is separated from the second chip region (II), wherein the second separation process (36) comprises the potting compound layer (32) in the The groove (30) and the semiconductor substrate (14) under the groove (30), and wherein the interconnect structure (18) comprises a metal line (18M), and the first separation process (29) the metal line (18M) on the scribing line region ( 12) cuts through. Verfahren nach Anspruch 1, wobei der erste Trennprozess (29) einen Lasertrennprozess umfasst und der zweite Trennprozess (36) einen mechanischen Sägeprozess umfasst.Procedure according to Claim 1 wherein the first cutting process (29) comprises a laser cutting process and the second cutting process (36) comprises a mechanical sawing process. Verfahren nach Anspruch 2, wobei der erste Trennprozess (29) die Nut (30) mit einem gekrümmten Seitenwandabschnitt (30S) ausbildet.Procedure according to Claim 2 wherein the first separation process (29) forms the groove (30) with a curved side wall portion (30S). Verfahren nach Anspruch 3, wobei der gekrümmte Seitenwandabschnitt (30S) eine raue Oberfläche umfasst.Procedure according to Claim 3 wherein the curved sidewall portion (30S) comprises a rough surface. Verfahren nach einem der Ansprüche 2 bis 4, wobei der zweite Trennprozess (36) das Halbleitersubstrat (14) unter der Nut (30) durchschneidet und eine im Wesentlichen vertikale Seitenwand (32S) gebildet wird.Method according to one of the Claims 2 to 4th wherein the second separation process (36) cuts through the semiconductor substrate (14) under the groove (30) and a substantially vertical sidewall (32S) is formed. Verfahren nach Anspruch 1, wobei der erste Trennprozess (29) einen Blattsägeprozess umfasst und der zweite Trennprozess (36) einen Blattsägeprozess umfasst.Procedure according to Claim 1 wherein the first separation process (29) comprises a blade saw process and the second separation process (36) comprises a blade saw process. Verfahren nach Anspruch 6, wobei der erste Trennprozess (29) die Nut (30) mit einem im Wesentlichen vertikalen Seitenwandabschnitt (30S) ausbildet.Procedure according to Claim 6 wherein the first separation process (29) forms the groove (30) with a substantially vertical side wall portion (30S). Verfahren nach Anspruch 6 oder 7, wobei der zweite Trennprozess (36) das Halbleitersubstrat (14) unter der Nut (30) durchschneidet und eine im Wesentlichen vertikale Seitenwand (32S) gebildet wird.Procedure according to Claim 6 or 7th wherein the second separation process (36) cuts through the semiconductor substrate (14) under the groove (30) and a substantially vertical sidewall (32S) is formed. Verfahren nach einem der vorangehenden Ansprüche, wobei der erste Trennprozess (29) die Schutzschicht (24) durchschneidet, die auf der Skribierlinienregion (12) ausgebildet ist.A method according to any one of the preceding claims, wherein the first separation process (29) cuts through the protective layer (24) formed on the scribe line region (12). Verfahren nach einem der vorangehenden Ansprüche, wobei die Interconnect-Struktur (18) eine dielektrische Schicht mit low k-Wert umfasst, und der erste Trennprozess (29) die dielektrische Schicht mit low k-Wert auf der Skribierlinienregion (12) durchschneidet.A method according to any preceding claim, wherein the interconnect structure (18) comprises a low k dielectric layer, and the first separation process (29) cuts through the low k dielectric layer on the scribe line region (12). Verfahren zum Ausbilden eines verkapselten Halbleiterbauelements, das Folgendes umfasst: Empfangen eines Wafers (100), der eine erste Chip-Region (I), eine zweite Chip-Region (II) und eine Skribierlinienregion (12) zwischen der ersten Chip-Region und der zweiten Chip-Region umfasst, wobei der Wafer Folgendes umfasst: eine Interconnect-Struktur (18) auf einem Halbleitersubstrat (14), mehrere Kontaktinseln (20) auf der Interconnect-Struktur (18), eine Passivierungsschicht (22) auf dem Interconnect-Substrat und über den mehreren Kontaktinseln (20), eine Schutzschicht auf der Passivierungsschicht (22), mehrere Nach-Passivierungs-Interconnect-Strukturen (26) auf der Schutzschicht (24), die elektrisch mit den mehreren Kontaktinseln (20) verbunden sind, und mindestens einen Kontakthöcker (28), der mindestens eine der mehreren Nach-Passivierungs-Interconnect-Strukturen (26) physisch berührt; Ausbilden einer Vergussmassenschicht (32) auf einer Vorderseite des Wafers (100), wobei die Schutzschicht (24) und die Nach-Passivierungs-Interconnect-Strukturen (26) bedeckt und die Kontakthöcker (28) umgeben werden und ein oberer Abschnitt des Kontakthöckers frei liegt; Ausführen eines Schleifprozesses (34) auf einer Rückseite des Wafers (100), wobei das Halbleitersubstrat (14) gedünnt wird; und Ausführen eines Chipvereinzelungsprozesses (38) an dem Wafer (100), wobei die erste Chip-Region (I) von der zweiten Chip-Region (II) getrennt wird, wobei der Chipvereinzelungsprozess (38) die Vergussmassenschicht (32), die Passivierungsschicht (22), die Interconnect-Struktur (18) und das Halbleitersubstrat (14) auf der Skribierlinienregion (12) durchschneidet, und wobei die Interconnect-Struktur (18) eine Metallleitung (18M) umfasst, und der Chipvereinzelungsprozess (38) die Metallleitung (18M) auf der Skribierlinienregion (12) durchschneidet.A method for forming an encapsulated semiconductor device, comprising: receiving a wafer (100) having a first chip region (I), a second chip region (II) and a scribe line region (12) between the first chip region and the second chip region, wherein the wafer comprises: an interconnect structure (18) on a semiconductor substrate (14), a plurality of contact pads (20) on the interconnect structure (18), a passivation layer (22) on the interconnect substrate and over the plurality of contact pads (20), a protective layer on the passivation layer (22), a plurality of post-passivation interconnect structures (26) on the protective layer (24) which are electrically connected to the plurality of contact pads (20), and at least a bump (28) physically contacting at least one of the plurality of post-passivation interconnect structures (26); Forming a potting compound layer (32) on a front side of the wafer (100), the protective layer (24) and the post-passivation interconnect structures (26) being covered and the contact bumps (28) being surrounded and an upper section of the contact bump being exposed ; Performing a grinding process (34) on a back side of the wafer (100), wherein the semiconductor substrate (14) is thinned; and executing a chip dicing process (38) on the wafer (100), wherein the first chip region (I) is separated from the second chip region (II), the chip dicing process (38) the potting compound layer (32), the passivation layer ( 22), the Intersects the interconnect structure (18) and the semiconductor substrate (14) on the scribe line region (12), and wherein the interconnect structure (18) comprises a metal line (18M) and the die dicing process (38) the metal line (18M) on the scribe line region (12) cuts through. Verfahren nach Anspruch 11, wobei der Chipvereinzelungsprozess (38) einen Lasertrennprozess umfasst.Procedure according to Claim 11 wherein the chip dicing process (38) comprises a laser dicing process. Verfahren nach Anspruch 12, wobei der Chipvereinzelungsprozess (38) die Vergussmassenschicht (32) durchschneidet, wobei eine Seitenwand mit einer nach innen gerichteten Kurve gebildet wird.Procedure according to Claim 12 wherein the chip dicing process (38) cuts through the potting compound layer (32), forming a sidewall with an inward curve. Verfahren nach Anspruch 10, wobei der Chipvereinzelungsprozess (38) einen Lasermikrostrahl-Trennprozess umfasst.Procedure according to Claim 10 wherein the die dicing process (38) comprises a laser microbeam dicing process. Verfahren nach Anspruch 14, wobei der Chipvereinzelungsprozess (38) das Halbleitersubstrat (14) durchschneidet, wobei eine Seitenwand und mehrere Wellungen auf der Seitenwand gebildet werden.Procedure according to Claim 14 wherein the die dicing process (38) cuts through the semiconductor substrate (14), forming a sidewall and a plurality of corrugations on the sidewall.
DE102014019632.1A 2014-01-24 2014-12-30 Method for encapsulating and separating semiconductor components Active DE102014019632B4 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461931425P 2014-01-24 2014-01-24
US61/931,425 2014-01-24
US14/448,932 US9559005B2 (en) 2014-01-24 2014-07-31 Methods of packaging and dicing semiconductor devices and structures thereof
US14/448,932 2014-07-31

Publications (2)

Publication Number Publication Date
DE102014019632A1 DE102014019632A1 (en) 2015-07-30
DE102014019632B4 true DE102014019632B4 (en) 2021-06-24

Family

ID=53522762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019632.1A Active DE102014019632B4 (en) 2014-01-24 2014-12-30 Method for encapsulating and separating semiconductor components

Country Status (1)

Country Link
DE (1) DE102014019632B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018027A (en) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 Semiconductor structure, forming method thereof and wafer cutting method
CN115870641B (en) * 2023-02-20 2023-05-23 湖北三维半导体集成创新中心有限责任公司 Chip, manufacturing method thereof and packaging structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US7160756B2 (en) * 2004-10-12 2007-01-09 Agency For Science, Techology And Research Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
US8154133B2 (en) * 2008-03-31 2012-04-10 Casio Computer Co., Ltd. Semiconductor device having low dielectric constant film and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US7160756B2 (en) * 2004-10-12 2007-01-09 Agency For Science, Techology And Research Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
US8154133B2 (en) * 2008-03-31 2012-04-10 Casio Computer Co., Ltd. Semiconductor device having low dielectric constant film and manufacturing method thereof

Also Published As

Publication number Publication date
DE102014019632A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
DE102015106576B4 (en) SEMICONDUCTOR DEVICE WITH CUT-OUT EDGES AND PRODUCTION METHOD
DE102015106723B4 (en) Package with a component chip and method for producing a package
DE102016100378B4 (en) REDUCE CRACKING BY SETTING AN OPENING SIZE IN POP PACKAGES
DE102013104397B4 (en) Semiconductor package and method of making the same
DE102019109690A1 (en) Semiconductor structures and processes for their manufacture
DE102018130035B4 (en) PACKAGE AND PROCEDURE
DE102016101287B4 (en) SEMICONDUCTOR DEVICE STRUCTURE AND FORMATION METHOD
DE102019117763B4 (en) SIDE PANEL PROTECTION FOR METAL CONTACT HILLS
DE102015105954B4 (en) Semiconductor device and manufacturing method therefor
DE102015106733A1 (en) STRUCTURE AND PROCEDURE FOR PREVENTING THIN WAFER
DE102015113085A1 (en) Redistribution lines with stacked vias
DE102015105950A1 (en) Buffer layer (s) on a stacked structure with a via
US20210366773A1 (en) Wafer level dicing method and semiconductor device
DE102012109484A1 (en) A packaged semiconductor device and method of packaging the semiconductor device
DE102019127076B4 (en) FILM STRUCTURE FOR BOND PAD AND METHOD OF PRODUCTION
DE102018106434B4 (en) Semiconductor component and method for its manufacture
DE102018110840A1 (en) PROCESSES TO REDUCE LEAKAGE CURRENT AND IMPROVE THE ADHESION
DE102016101089B4 (en) Multiple impact process for bonding
DE102015106616A1 (en) Method for encapsulating semiconductor devices and encapsulated semiconductor devices
DE102019128619A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
DE102015110019B4 (en) Method for manufacturing a semiconductor structure
DE102014019632B4 (en) Method for encapsulating and separating semiconductor components
DE102019118466A1 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD
DE102018108409B4 (en) INTEGRATED CIRCUIT PACKAGES AND METHOD OF MAKING THEM
DE102017126028B4 (en) Housing and manufacturing method using a release film as an insulating film

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final