DE102011083627A1 - Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer - Google Patents

Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer Download PDF

Info

Publication number
DE102011083627A1
DE102011083627A1 DE201110083627 DE102011083627A DE102011083627A1 DE 102011083627 A1 DE102011083627 A1 DE 102011083627A1 DE 201110083627 DE201110083627 DE 201110083627 DE 102011083627 A DE102011083627 A DE 102011083627A DE 102011083627 A1 DE102011083627 A1 DE 102011083627A1
Authority
DE
Germany
Prior art keywords
insulating layer
electrically insulating
substrate
layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110083627
Other languages
German (de)
Inventor
Erich Mattmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE201110083627 priority Critical patent/DE102011083627A1/en
Publication of DE102011083627A1 publication Critical patent/DE102011083627A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

The method involves curing a liquid layer applied on a substrate (2) for forming an electrical insulating layer (3), and placing an electronic part (1) on the substrate. Another liquid layer is applied on the electrical insulating layer and partially on the electronic part and cured for forming another electrical insulating layer (3'). An electrical conductive layer (5) is applied for electrically connecting an electrical contact surface (9) of the electronic part with an electrical strip conductor (6). A covering layer (7) is applied on the electrical conductive layer. An independent claim is also included for an assembly comprising an electronic part.

Description

Die Erfindung betrifft ein Verfahren zur Kontaktierung eines elektronischen Bauteils und eine Baugruppe mit einem elektronischen Bauteil auf einem Substrat.The invention relates to a method for contacting an electronic component and an assembly with an electronic component on a substrate.

Herkömmlicherweise werden elektronische Bauteile, insbesondere auf Siliziumbasis, wie Halbleiter-Chips ohne Gehäuse, sogenannte „Bare-Dies“, auf einen Schaltungsträger gelötet oder elektrisch leitend aufgeklebt. Anschließend werden Kontaktflächen der gelöteten und/oder aufgeklebten Bare-Dies über Drahtverbindungen untereinander oder mit sich auf dem Schaltungsträger befindenden Leiterbahnen elektrisch verbunden. Conventionally, electronic components, in particular silicon-based, such as semiconductor chips without housing, so-called "bare-dies", soldered to a circuit substrate or electrically conductive glued. Subsequently, contact surfaces of the soldered and / or bonded bare dies are electrically connected to one another via wire connections or to interconnects located on the circuit carrier.

Die bekannten Drahtverbindungen weisen beispielsweise einen Durchmesser von 400 µm–450 µm auf und müssen entlang ihrer Länge mit einer Silikonschicht von ihrer Umgebung isoliert werden, damit benachbarte Potentiale auf dem Schaltungsträger nicht unerwünscht miteinander wechselwirken. Ferner wirkt die Silikonschicht als korrosiver Schutz. Eine solche Kontaktierung mittels beschichteter Drahtverbindungen ist aufwendig, fehleranfällig sowie kostspielig.The known wire connections have, for example, a diameter of 400 .mu.m-450 .mu.m and must be insulated along their length with a silicone layer from their surroundings, so that adjacent potentials on the circuit carrier do not undesirably interact with one another. Furthermore, the silicone layer acts as a corrosive protection. Such contacting by means of coated wire connections is complicated, error-prone and costly.

Die Kontaktierung der Drähte mit einer Chip-Oberfläche und mit einer Leiterbahn wird mit Drahtbonden, insbesondere mittels Ultraschall, realisiert. Das Dickdraht-Ultraschallbonden wird für Leistungselektroniken und das Dünndraht-Ultraschallbonden für Logik-, Speicher- und Analogschaltkreise verwendet. Beim Ultraschallbonden wird die Kontaktierung mittels Ultraschall- und Druckeinwirkung vorgenommen, wobei mechanische Kräfte entstehen, die auf die empfindlichen Siliziumoberflächen einwirken und diese dabei schädigen können.The contacting of the wires with a chip surface and with a conductor track is realized with wire bonding, in particular by means of ultrasound. Thick-wire ultrasonic bonding is used for power electronics and thin-wire ultrasonic bonding for logic, memory, and analog circuits. In ultrasonic bonding, the contacting is carried out by means of ultrasound and pressure, with mechanical forces that act on the sensitive silicon surfaces and can damage them.

Aus der Druckschrift WO 03030247 A2 ist bekannt, elektronische Bauelemente planar, also auf gleicher Ebene, mit den Leiterbahnen auf einer Substratoberfläche zu kontaktieren. Für planare Verbindungen wird die Struktur und Isolierung der elektrischen Leiterbahnen durch Aufkleben oder Auflaminieren einer separat produzierten, laserstrukturierten Isolierfolie erreicht, wobei das Aufbringen der Folie unter Vakumm erfolgt. Die zu kontaktierenden Kontaktflächen auf der Oberfläche werden durch Öffnen perforierter Fenster in der Folie freigelegt. Das flächige Kontaktieren wird durch physikalische Verfahren oder elektrolytische Metallabscheidungen auf der Folie erreicht. From the publication WO 03030247 A2 It is known to contact electronic components planar, ie at the same level, with the conductor tracks on a substrate surface. For planar connections, the structure and isolation of the electrical conductor tracks is achieved by gluing or laminating a separately produced, laser-structured insulating film, wherein the application of the film is carried out under vacuum. The contact surfaces to be contacted on the surface are exposed by opening perforated windows in the film. The surface contact is achieved by physical processes or electrolytic metal deposits on the film.

Eine Weiterentwicklung dieses Verfahrens ist in der Druckschrift DE 10 2007 043 001 A1 beschrieben, wobei für die Herstellung planarer kontaktierter Elektroniken das sogenannte „Roll-to-Roll“-Verfahren angewendet wird. Bei diesem Verfahren werden breite und lange Rollen aus flexiblen Plastik- oder Metallfolien in weiteren chemischen oder physikalischen Verfahren behandelt. Zur Strukturierung der Folie wird diese photochemisch geätzt oder es werden Strukturen aufgedampft oder auch aufgesputtert. Das elektrische Kontaktieren erfolgt beispielsweise über einen sogenannten Reflow-Prozess oder mittels Verlöten mit Kolben oder Verkleben. Diese Methoden setzen den Einsatz verschiedener Materialien und kostspieliger Geräte voraus. A further development of this method is in the document DE 10 2007 043 001 A1 described, wherein for the production of planar contacted electronics the so-called "roll-to-roll" method is applied. In this process, wide and long rolls of flexible plastic or metal foils are treated in further chemical or physical processes. For structuring the film, it is photochemically etched or structures are vapor-deposited or sputtered on. The electrical contacting takes place for example via a so-called reflow process or by soldering with pistons or gluing. These methods require the use of different materials and expensive equipment.

Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Kontaktierung eines elektronischen Bauteils und eine Baugruppe mit einem elektronischen Bauteil auf einem Substrat zu schaffen, das/die einfacher, weniger fehleranfällig und kostengünstiger ist/sind.Based on this, the object of the invention is to provide a method for contacting an electronic component and an assembly with an electronic component on a substrate, which is / are simpler, less error-prone and less expensive.

Diese Aufgabe wird durch das Verfahren mit den Merkmalen des Anspruchs 1 und durch die Baugruppe mit den Merkmalen des Anspruchs 10 gelöst. Vorteilhafte Ausgestaltungen sind in den sich jeweils anschließenden Unteransprüchen angegeben. Das Verfahren dient zur Kontaktierung eines elektronischen Bauteils und weist die folgenden Schritte auf:

  • a) Bereitstellen eines Substrates mit mindestens einer elektrischen Leiterbahn,
  • b) Aufbringen mindestens einer ersten Flüssigkeitsschicht auf das Substrat,
  • c) Aushärten der mindestens einen ersten Flüssigkeitsschicht zur Ausbildung einer ersten elektrisch isolierenden Schicht,
  • d) Anordnen des elektronischen Bauteils auf dem Substrat,
  • e) Aufbringen und Aushärten mindestens einer weiteren Flüssigkeitsschicht auf der ersten elektrisch isolierenden Schicht und teilweise auf dem elektronischen Bauteil zur Ausbildung einer zweiten elektrisch isolierenden Schicht nach dem Anordnen des elektronischen Bauteils,
  • f) Aufbringen mindestens einer elektrischen Leitschicht zum elektrischen Verbinden einer elektrischen Kontaktfläche des elektronischen Bauteils mit der mindestens einen elektrischen Leiterbahn,
  • g) Aufbringen einer Deckschicht.
This object is achieved by the method with the features of claim 1 and by the assembly with the features of claim 10. Advantageous embodiments are specified in the respective subsequent subclaims. The method is used to contact an electronic component and has the following steps:
  • a) providing a substrate with at least one electrical conductor track,
  • b) applying at least one first liquid layer to the substrate,
  • c) curing the at least one first liquid layer to form a first electrically insulating layer,
  • d) placing the electronic component on the substrate,
  • e) applying and curing at least one further liquid layer on the first electrically insulating layer and partly on the electronic component to form a second electrically insulating layer after arranging the electronic component,
  • f) applying at least one electrical conductive layer for electrically connecting an electrical Contact surface of the electronic component with the at least one electrical conductor,
  • g) applying a cover layer.

Bei der vorliegenden Erfindung wird mindestens eine erste Flüssigkeitsschicht auf ein Substrat, das mindestens eine Leiterbahn aufweist, aufgebracht. Diese aufgebrachte Flüssigkeitsschicht wird ausgehärtet und bildet eine erste elektrisch isolierende Schicht auf dem Substrat. Insbesondere nach dem Aushärten wird ein elektronisches Bauteil auf der isolierenden Schicht des Substrats angeordnet. Anschließend wird mindestens eine weitere Flüssigkeitsschicht auf der ersten isolierenden Schicht und teilweise auf dem Bauteil aufgebracht und ausgehärtet, so dass sich eine zweite elektrisch isolierende Schicht ausbildet. Danach wird mindestens eine elektrische Leitschicht aufgebracht, so dass eine Kontaktfläche des elektronischen Bauteils mit der mindestens einen Leiterbahn elektrisch verbunden wird. Zum Schutze der aufgebrachten Leitschicht wird eine Deckschicht aufgebracht. Dadurch ist die Leitschicht vor Korrosion und anderen Krafteinwirkungen, die die Leitschicht beschädigen könnten, geschützt.In the present invention, at least a first liquid layer is applied to a substrate having at least one conductor track. This applied liquid layer is cured and forms a first electrically insulating layer on the substrate. In particular, after curing, an electronic component is arranged on the insulating layer of the substrate. Subsequently, at least one further liquid layer is applied and cured on the first insulating layer and partly on the component, so that a second electrically insulating layer is formed. Thereafter, at least one electrical conductive layer is applied, so that a contact surface of the electronic component is electrically connected to the at least one conductor track. To protect the applied conductive layer, a cover layer is applied. This protects the conductive layer from corrosion and other forces that could damage the conductive layer.

Die elektrischen Leitschichten werden derart angeordnet, dass eine elektrische Verbindung der elektronischen Bauteile untereinander und/oder mit den auf dem Substrat angebrachten Leiterbahnen entsteht.The electrical conducting layers are arranged in such a way that an electrical connection of the electronic components to one another and / or to the printed conductors mounted on the substrate is produced.

Die isolierenden Schichten werden derart angeordnet, dass elektronische Bauteile auf dem Substrat und/oder elektrische Leiterbahnen voneinander isoliert werden, wo die Wechselwirkung verschiedener Potentiale auf den Oberflächen unerwünscht ist.The insulating layers are arranged such that electronic components on the substrate and / or electrical conductor tracks are insulated from one another, where the interaction of different potentials on the surfaces is undesirable.

Bei der aufgebrachten ersten und/oder zweiten Flüssigkeitsschicht kann zum Beispiel ein flüssiges Polymer verwendet werden. Die Aushärtung einer einzelnen Flüssigkeitsschicht kann beispielsweise thermisch durch Trocknen oder Heizen bei etwa 200°C geschehen. Ferner ist eine Aushärtung mittels Lichteinwirkung, insbesondere durch UV-Strahlung möglich, oder es werden der Flüssigkeit Lösungsmittel beigemischt, so dass beim Verdampfen des Lösungsmittels die Flüssigkeitsschicht aushärtet. Insbesondere wird jede einzelne aufgebrachte Flüssigkeitsschicht nach dem Aufbringen ausgehärtet.In the applied first and / or second liquid layer, for example, a liquid polymer may be used. The curing of a single liquid layer can be done, for example thermally by drying or heating at about 200 ° C. Furthermore, curing by means of exposure to light, in particular by UV radiation, is possible, or solvents are added to the liquid, so that the liquid layer hardens on evaporation of the solvent. In particular, each individual applied liquid layer is cured after application.

Die elektronischen Bauteile weisen insbesondere ein Halbleitermaterial auf, insbesondere Silizium oder Germanium. Die elektronischen Bauteile können isnbesondere sogenannte „Bare-Dies“ sein, also elektronische Bauelemente ohne Gehäuse. Es kann sich auch um integrierte Schaltkreise, Dioden oder Transistoren, jeweils ohne Gehäuse handeln. Grundsätzlich können auch andere elektronische Bauteile, wie beispielsweise Kondensatoren etc, mit dem erfindungsgemäßen Verfahren kontaktiert werden.The electronic components have in particular a semiconductor material, in particular silicon or germanium. The electronic components can be especially "bare-dies", ie electronic components without housing. It may also be integrated circuits, diodes or transistors, each without a housing. In principle, other electronic components, such as capacitors, etc., can be contacted by the method according to the invention.

Die weitere Flüssigkeitsschicht für die zweite isolierende Schicht wird teilweise auf dem Bauteil angebracht, insbesondere so, dass Kontaktflächen des Bauteils frei bleiben und/oder voneinander getrennt werden. Auf diese Art kann die Fläche eines Bauteils in mehrere voneinander getrennte Kontaktflächen aufgeteilt werden.The further liquid layer for the second insulating layer is partially applied to the component, in particular so that contact surfaces of the component remain free and / or separated from one another. In this way, the surface of a component can be divided into several separate contact surfaces.

Auf den freibleibenden Kontaktflächen kann dann im nächsten Schritt eine elektrische Leitschicht aufgebracht werden, die insbesondere ebenfalls in flüssiger Form mit nachfolgender Aushärtung. Ebenso kann auch eine elektrisch leitende Folie als Leitschicht aufgebracht werden. Das Aufbringen der Leitschicht ermöglicht es, elektrisch leitfähige Leiterbahnen, die an die Kontaktflächen des Bauteils angrenzen, auszubilden. On the remaining free contact surfaces can then be applied in the next step, an electrical conductive layer, in particular also in liquid form with subsequent curing. Likewise, an electrically conductive film can be applied as a conductive layer. The application of the conductive layer makes it possible to form electrically conductive conductor tracks which adjoin the contact surfaces of the component.

Die Deckschicht kann beispielsweise ebenfalls als Flüssigkeitsschicht aufgebracht werden. Hierfür kann zum Beispiel ein zunächst flüssiges Polymer aufgebracht werden, das wie bereits für die erste und/oder zweite isolierende Schicht oben beschrieben ausgehärtet wird. Ferner kann die Deckschicht auch dadurch gebildet werden, dass das Bauteil vergossen wird. Beim Vergießen wird das kontaktierte Bauteil mit einer Vergussmasse, insbesondere ein Gemisch aus einem Harz und einem Härter, überzogen. Ebenfalls denkbar, ist die Verwendung einer Schutzfolie als Deckschicht, die laminiert oder geklebt wird.The cover layer can also be applied, for example, as a liquid layer. For this purpose, for example, an initially liquid polymer can be applied, which is cured as already described above for the first and / or second insulating layer. Furthermore, the cover layer can also be formed by potting the component. During casting, the contacted component is coated with a potting compound, in particular a mixture of a resin and a hardener. Also conceivable is the use of a protective film as a cover layer, which is laminated or glued.

Die Erfindung ermöglicht eine relativ einfache kostengünstige Kontaktierung elektronischer Bauelemente. Ein besonderer Vorteil ist, dass auf Drahtverbindungen ganz verzichtet werden kann. The invention enables a relatively simple cost-effective contacting of electronic components. A particular advantage is that wire connections can be completely dispensed with.

Gegenüber mittels Drahtbonden kontaktierten Bauelementen zeichnet sich die Erfindung insbesondere durch die insgesamt sehr flache Anordnung aus, die besonders platzsparend ist. Außerdem können durch mechanische Belastungen beim Drahtbonden verursachte Schäden ausgeschlossen werden. Compared with devices contacted by wire bonding, the invention is characterized in particular by the overall very flat arrangement, which is particularly space-saving. In addition, damage caused by mechanical stresses during wire bonding can be excluded.

Bei der Erfindung können einfache Verfahren wie Dosieren mittels Pipette und/oder Siebdruck zur Schaffung funktioneller, elektrisch leitender oder nicht leitender Strukturen mit möglichst flacher Oberfläche eingesetzt werden. Die elektrische Kontaktierung wird in vorteilhafter Weise durch strukturiert, in einem Muster aufgetragene flüssige Polymere erzeugt. Beispielsweise eignen sich hierfür elektrisch leitfähige Polymere, die als Leitkleber eingesetzt werden. In the invention, simple methods such as metering by means of a pipette and / or screen printing can be used to create functional, electrically conductive or non-conductive structures with the surface as flat as possible. The electrical contacting is advantageously produced by structured, applied in a pattern liquid polymers. For example, electrically conductive polymers which are used as conductive adhesives are suitable for this purpose.

Gemäß einer Ausgestaltung wird die mindestens eine erste Flüssigkeitsschicht in einem vorgegebenen Muster auf ausgewählte Bereiche des Substrats aufgebracht und andere Bereiche des Substrats werden ausgespart. Durch Aufbringen der mindestens einen ersten Flüssigkeitsschicht in einem vorgegebenen Muster können auf dem Substrat gezielt die gewünschten isolierenden Strukturen ausgebildet werden.According to one embodiment, the at least one first liquid layer is applied in a predetermined pattern to selected areas of the substrate and other areas of the substrate are recessed. By applying the at least one first liquid layer in a predetermined pattern, the desired insulating structures can be selectively formed on the substrate.

Gemäß einer Ausgestaltung wird die mindestens eine erste und/oder die mindestens eine weitere Flüssigkeitsschicht auf das Substrat in einem Druckverfahren aufgebracht. Grundsätzlich ist es auch möglich, die Flüssigkeitsschichten auf andere Art aufzubringen, etwa manuell mit einer Pipette. Bei einem Druckverfahren können die Strukturen genau strukturiert und hoch aufgelöst aufgedruckt werden.According to one embodiment, the at least one first and / or the at least one further liquid layer is applied to the substrate in a printing process. In principle, it is also possible to apply the liquid layers in other ways, for example manually with a pipette. In a printing process, the structures can be precisely structured and printed in high resolution.

Gemäß einer weiteren Ausgestaltung ist das verwendete Druckverfahren ein Siebdruckverfahren. Hierbei wird die Flüssigkeit durch ein feinmaschiges Sieb, z. B. ein Gewebe, auf die zu bedruckende Oberfläche gedruckt. Stellen des zu bedruckenden Trägermaterials, die hierbei ausgespart werden sollen, werden durch Schablonen abdeckt, wodurch das Gewebe oder das Sieb für die Flüssigkeit undurchlässig gemacht wird. According to a further embodiment, the printing method used is a screen printing method. In this case, the liquid is passed through a fine-mesh sieve, z. As a fabric printed on the surface to be printed. Sites of the substrate to be printed, which are to be recessed in this case, are covered by stencils, whereby the fabric or the sieve is made impermeable to the liquid.

Vorteilhaft beim Siebdruckverfahren ist, dass verschiedene Materialien bedruckt werden können. Insbesondere flache Folien, Platten, Substrate oder auch geformte Gerätegehäuse können damit bedruckt werden. Das Druckformat kann beim Siebdruck von wenigen Millimetern bis zu mehreren Metern reichen. Es können daher Substrate unterschiedlicher Größe verwendet werden.An advantage of the screen printing process is that different materials can be printed. In particular, flat films, plates, substrates or molded device housing can be printed with it. The print format can range from a few millimeters to several meters in screen printing. Therefore, substrates of different sizes can be used.

Abhängig von dem zu bedruckenden Substrat werden spezielle Drucksubstanzen eingesetzt. Gemäß der vorliegenden Erfindung können als Drucksubstanzen flüssige Polymere eingesetzt werden, die unterschiedliche physikalische und chemische Eigenschaften haben.Depending on the substrate to be printed special printing substances are used. According to the present invention, liquid polymers which have different physical and chemical properties can be used as printing substances.

Ein Vorteil des Siebdrucks besteht darin, dass durch verschiedene Maschenfeinheiten des Siebes der Auftrag der Drucksubstanz variiert werden kann, so dass die Schichtdicke und Auflösung variabel sind. Der Einsatz von Schablonen und von Sieben verschiedener Maschengrößen ermöglicht dabei, bestimmte Strukturen oder Muster mit gewünschter Schärfe beziehungsweise Auflösung auf dem Substrat abzubilden. Ferner kann in vorteilhafter Weise beim Siebdruck eine Blasenbildung vermieden werden, so dass eine homogene ebene Flüssigkeitsschicht auf das Substrat auftragbar ist.An advantage of the screen printing is that different meshes of the mesh of the screen of the printing substance can be varied, so that the layer thickness and resolution are variable. The use of stencils and sieves of different mesh sizes makes it possible to image certain structures or patterns with the desired sharpness or resolution on the substrate. Furthermore, bubble formation can advantageously be avoided in screen printing, so that a homogeneous, flat liquid layer can be applied to the substrate.

Gemäß einer Ausgestaltung wird ein Kontaktmaterial auf einen Teil des Substrats aufgebracht, das elektronische Bauteil darauf angeordnet und die elektrische Kontaktierung des elektronischen Bauteils über das Kontaktmaterial hergestellt. Bevorzugt wird das Kontaktmaterial auf Bereiche aufgebracht, die von der mindestens einen ersten Flüssigkeitsschicht und dementsprechend von der ersten isolierenden Schicht ausgespart wurden. Das erlaubt, eine elektrische Kontaktierung zwischen einer Leiterbahn des Substrates und einer Unterseite eines in der Aussparung angeordneten Bauteils herzustellen. Das elektrische Kontaktieren erfolgt über das Kontaktmaterial, das auf einen nicht mit einer isolierenden Schicht versehenen Bereich des Substrats aufgebracht wird. Beispielsweise kann ein Leitkleber und/oder ein Lot als Kontaktmaterial verwendet werden.In accordance with one embodiment, a contact material is applied to a part of the substrate, the electronic component is arranged thereon and the electrical contacting of the electronic component is produced via the contact material. Preferably, the contact material is applied to areas which have been recessed from the at least one first liquid layer and, accordingly, from the first insulating layer. This makes it possible to produce an electrical contact between a conductor track of the substrate and a lower side of a component arranged in the recess. The electrical contact is made via the contact material, which is applied to a not provided with an insulating layer region of the substrate. For example, a conductive adhesive and / or a solder can be used as the contact material.

Gemäß einer weiteren Ausgestaltung werden die Schritte b) und c) und/oder e) des obigen Verfahrens mindestens einmal wiederholt, so dass die erste elektrisch isolierende Schicht und/oder die zweite elektrisch isolierende Schicht aus übereinander liegenden, sukzessiv ausgehärteten Flüssigkeitsschichten entsteht. Das sukzessive Auftragen von Flüssigkeitsschichten erlaubt, jede einzelne Schicht dünn und damit eben, d.h. planar aufzutragen. Dadurch kann eine homogene elektrisch isolierende Schicht beliebiger Dicke hergestellt werden. According to a further embodiment, the steps b) and c) and / or e) of the above method are repeated at least once, so that the first electrically insulating layer and / or the second electrically insulating layer is formed from superimposed, successively hardened liquid layers. The successive application of liquid layers allows each individual layer to be thin and thus flat, i. apply planar. As a result, a homogeneous electrically insulating layer of any thickness can be produced.

Gemäß einer weiteren Ausgestaltung werden die Schritte b) und c) aus Anspruch 1 solange wiederholt werden, bis eine Höhe der ersten elektrisch isolierenden Schicht um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils abweicht. In der maximalen Höhe des elektronischen Bauteils kann die Dicke eines unterhalb des Bauteils angeordneten Kontaktmaterials inbegriffen sein, so dass die maximale Höhe zwischen dem Substrat und einer oberen Fläche oder Kante des Bauteils zu verstehen ist. Bevorzugt entspricht die maximale Höhe der ersten elektrisch isolierenden Schicht der Höhe des zu kontaktierenden Bauteils. Dadurch befinden sich eine Oberseite des Bauteils und die Oberseite der ersten elektrisch isolierenden Schicht im Wesentlichen auf einer Höhe, so dass darüber angeordnete Schichten, insbesondere die zweite elektrisch isolierende Schicht und/oder die Leitschicht, besonders einfach aufgetragen werden können. According to a further embodiment, steps b) and c) of claim 1 are repeated until a height of the first electrically insulating layer deviates by less than 10% from a maximum height of the electronic component. At the maximum height of the electronic component, the thickness of a contact material disposed below the component may be included, so that the maximum height between the substrate and an upper surface or edge of the component is to be understood. Preferably, the maximum height of the first electrically insulating layer corresponds to the height of the component to be contacted. As a result, an upper side of the component and the upper side of the first electrically insulating layer are substantially at a height, so that layers arranged above them, in particular the second electrically insulating layer and / or the conductive layer, can be applied in a particularly simple manner.

Gemäß einer weiteren Ausgestaltung werden mehrere erste Flüssigkeitsschichten und/oder mehrere weitere Flüssigkeitsschichten so aufgebracht, dass die erste elektrisch isolierende Schicht und/oder die zweite elektrisch isolierende Schicht seitliche Flächen erhalten, die gegenüber einer Oberfläche des Substrates geneigt angeordnet sind. Insbesondere können seitlichen Flächen treppenförmig ausgebildet werden, durch Aufbringen von in Breitenrichtung unterschiedlich weit erstreckten Flüssigkeitsschichten nacheinander. According to a further embodiment, a plurality of first liquid layers and / or a plurality of further liquid layers are applied such that the first electrically insulating layer and / or the second electrically insulating layer receive lateral surfaces which are inclined relative to a surface of the substrate. In particular, lateral surfaces can be formed step-like, by applying in the width direction differently widely extended liquid layers successively.

Im Laufe der Wiederholungen dieses Auftrage- und Aushärtungsvorgangs der ersten Flüssigkeitsschicht kann somit eine erste isolierende Schicht mit weitgehend frei wählbarer Form entstehen. Neigungen beliebiger Steilheit können durch in Größe und Form variierend aufgetragene Flüssigkeitsschichten entstehen.In the course of repetitions of this application and curing process of the first liquid layer, a first insulating layer can thus be formed with largely arbitrary shape. Slopes of any slope may arise due to liquid layers varying in size and shape.

Die elektrisch isolierenden und leitenden Schichten werden im Wechsel so auf das Substrat aufgebracht, dass eine für die zu herzustellenden elektrischen Verbindungen vorteilhafte Struktur entsteht, die sich in leitende und nichtleitende Bereiche aufteilt. The electrically insulating and conductive layers are alternately applied to the substrate in such a way that a structure which is advantageous for the electrical connections to be produced is formed which is divided into conductive and non-conductive regions.

Gemäß einer weiteren Ausgestaltung wird die mindestens eine Leitschicht aufgedruckt und isoliert. Die Isolierung der aufgedruckten Leitschicht schützt die Leitschicht vor äußeren Einflüssen, wie Korrosion oder mechanischer Krafteinwirkung.According to a further embodiment, the at least one conductive layer is printed and insulated. The insulation of the printed conductive layer protects the conductive layer against external influences, such as corrosion or mechanical force.

Die oben angegebene Aufgabe wird ebenfalls gelöst durch eine Baugruppe mit einem elektronischen Bauteil auf einem Substrat, das mindestens eine Leiterbahn aufeist, wobei

  • • eine erste elektrisch isolierende Schicht in einem Muster auf dem Substrat angeordnet ist,
  • • ein elektronisches Bauteil auf dem Substrat angeordnet ist,
  • • eine zweite elektrisch isolierenden Schicht auf der ersten isolierenden Schicht und teilweise auf dem Bauteil angeordnet ist,
  • • mindestens eine elektrische Leitschicht eine elektrische Kontaktfläche des elektronischen Bauteils mit der mindestens einen Leiterbahn verbindet,
  • • mindestens eine Deckschicht auf einer obersten Leitschicht angeordnet ist, wobei
  • • die erste elektrisch isolierende Schicht und die zweite elektrisch isolierende Schicht als Flüssigkeitsschichten auf das Substrat aufgebracht und anschließend ausgehärtet sind.
The object stated above is likewise achieved by an assembly having an electronic component on a substrate which has at least one printed conductor, wherein
  • A first electrically insulating layer is arranged in a pattern on the substrate,
  • An electronic component is arranged on the substrate,
  • A second electrically insulating layer is arranged on the first insulating layer and partly on the component,
  • At least one electrical conductive layer connects an electrical contact surface of the electronic component to the at least one conductive track,
  • At least one cover layer is disposed on an uppermost conductive layer, wherein
  • • The first electrically insulating layer and the second electrically insulating layer are applied as liquid layers on the substrate and then cured.

Diese Baugruppe kann insbesondere mit einem der vorstehend erläuterten Verfahren hergestellt werden. Zu den Merkmalen der Baugruppe wird auf die vorstehenden Erläuterungen der korrespondierenden Verfahrensmerkmale verwiesen, die entsprechen gelten. Insbesondere kann die Baugruppe weitere Merkmale aufweisen, die sich aus der Ausführung eines der obigen Verfahren ergeben. Zu den Vorteilen der Baugruppe wird ebenfalls auf die vorstehenden Erläuterungen des Verfahrens verwiesen.This assembly can be produced in particular by one of the methods explained above. For the features of the assembly reference is made to the above explanations of the corresponding method features that apply accordingly. In particular, the assembly may have other features resulting from the practice of any of the above methods. For the advantages of the assembly is also made to the above explanations of the method.

Gemäß einer Ausgestaltung der Baugruppe ist das Substrat eine kupferbeschichtete Direct-Copper-Bond-Keramik. Die Direct-Copper-Bond-Keramik besteht aus einer Schicht Keramik und aus einer an der Ober- und/oder Unterseite aufgebrachten Schicht Kupfer. Als Trägermaterial für die elektronische Baugruppe kommen ferner herkömmliche Substrate auf organischer oder anorganischer Basis in Frage wie beispielsweise PCB(Printed Circuit Board)-, IM(Insulated Metal)-, HTCC(High Temperature Cofired Ceramics)- und LTCC(Low Temperature Cofired Ceramics)-Substrate.According to one embodiment of the assembly, the substrate is a copper-plated direct-copper-bond ceramic. The Direct Copper Bond ceramic consists of a layer of ceramic and a layer of copper applied to the top and / or bottom. Further suitable substrates for the electronic assembly are conventional substrates on an organic or inorganic basis, such as PCB (Printed Circuit Board), IM (Insulated Metal), HTCC (High Temperature Cofired Ceramics) and LTCC (Low Temperature Cofired Ceramics). substrates.

Gemäß einer Ausgestaltung ist zwischen dem Substrat und dem elektronischen Bauteil ein Kontaktmaterial angeordnet. Bevorzugt werden Silizium-Bauteile und/oder Silizium-Chips auf dem Substrat angeordnet. Diese zu kontaktierenden Bauteile werden auf dem Kontaktmaterial angeordnet. Das Kontaktmaterial selbst ist auf Bereiche des Substrats aufgebracht, die von der ersten elektrisch isolierenden Schicht ausgespart sind. Auf die Erläuterungen zu dem entsprechenden, oben beschriebenen Verfahrenschritt wird verwiesen.According to one embodiment, a contact material is arranged between the substrate and the electronic component. Preferably, silicon components and / or silicon chips are arranged on the substrate. These components to be contacted are arranged on the contact material. The contact material itself is applied to areas of the substrate that are recessed from the first electrically insulating layer. Reference is made to the explanations of the corresponding method step described above.

Gemäß einer Ausgestaltung weist die erste elektrisch isolierende Schicht eine Aussparung auf, in der das elektronische Bauteil angeordnet ist. Auf diese Weise kann das Bauteil in einfacher Weise mit dem Substrat elektrisch verbunden werden. According to one embodiment, the first electrically insulating layer has a recess in which the electronic component is arranged. In this way, the component can be electrically connected to the substrate in a simple manner.

Gemäß einer Ausgestaltung weist die erste elektrisch isolierende Schicht eine maximale Höhe auf, die um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils abweicht. Auf die obigen Erläuterungen zu dem entsprechenden Verfahrensmerkmal wird verwiesen. According to one embodiment, the first electrically insulating layer has a maximum height, which deviates by less than 10% from a maximum height of the electronic component. Reference is made to the above explanations of the corresponding method feature.

Gemäß einer Ausgestaltung weist die elektrische Leitschicht ein elektrisch leitendes Polymer auf und/oder die mindestens eine erste elektrisch isolierende Schicht und die mindestens eine zweite elektrisch isolierende Schicht weisen ein elektrisch isolierendes Polymer auf.According to one embodiment, the electrical conductive layer comprises an electrically conductive polymer and / or the at least one first electrically insulating layer and the at least one second electrically insulating layer comprise an electrically insulating polymer.

Nachfolgend wird die Erfindung anhand von in Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:The invention will be explained in more detail with reference to embodiments shown in FIGS. Show it:

1 eine Draufsicht eines kontaktierten elektronischen Bauteils auf einem Substrat, 1 a top view of a contacted electronic component on a substrate,

2 einen Querschnitt durch eine erfindungsgemäße Baugruppe. 2 a cross section through an assembly according to the invention.

1 zeigt eine Draufsicht auf eine Baugruppe mit mehreren kontaktierten elektronischen Bauteilen 1 auf einem Trägermaterial, das im Folgenden als Substrat 2 bezeichnet wird. Kontaktflächen 9 der elektronischen Bauteile 1 sind über Leitschichten 5 mit Leiterbahnen 6 aus Kupfer auf dem Substrat 2 elektrisch leitend verbunden. Einzelheiten sind besser in dem Ausführungsbeispiel der 2 erkennbar. 1 shows a plan view of an assembly with a plurality of contacted electronic components 1 on a substrate, hereinafter referred to as a substrate 2 referred to as. contact surfaces 9 the electronic components 1 are over conductive layers 5 with tracks 6 made of copper on the substrate 2 electrically connected. Details are better in the embodiment of 2 recognizable.

2 zeigt einen Querschnitt durch eine erfindungsgemäße Baugruppe. Das Substrat 2 ist eine DCB-Keramik (direct copper bond), d. h. ein keramisches Trägermaterial, an dessen Oberseite Leiterbahnen 6 aus Kupfer direkt aufgebracht sind. Auf die Oberseite des Substrates 2 werden eine oder mehrere Flüssigkeitsschichten aus Polymer in flüssiger Form aufgebracht. Dieses flüssige Polymer wird durch Siebdruck in einem vorbestimmten Muster auf das Substrat 2 aufgedruckt. 2 shows a cross section through an assembly according to the invention. The substrate 2 is a DCB (direct copper bond) ceramic, ie a ceramic carrier material, on the top of which conductor tracks 6 are applied directly from copper. On top of the substrate 2 For example, one or more liquid layers of polymer are applied in liquid form. This liquid polymer is screen printed in a predetermined pattern on the substrate 2 printed.

Zum Aufbringen der Flüssigkeitsschichten kann unter Umständen auch eine Pipette verwendet werden (nicht dargestellt), die hilfreich für das Dosieren des flüssigen Polymers auf das Substrat 2 sein kann. Diese Aufbringtechnik kann allein oder in Verbindung mit der Siebdrucktechnik eingesetzt werden. Insbesondere ist eine Pipette zum Füllen kleiner Kanäle 10 zwischen den Leiterbahnen 6 geeignet. Durch Aushärten der Flüssigkeitsschichten entstehen elektrisch isolierende Schichten (3, 3’). For the application of the liquid layers may also be used a pipette (not shown), which is helpful for dosing the liquid polymer onto the substrate 2 can be. This application technique can be used alone or in conjunction with the screen printing technique. In particular, a pipette for filling small channels 10 between the tracks 6 suitable. By curing the liquid layers, electrically insulating layers ( 3 . 3 ' ).

Die auf dem Substrat 2 gemäß 1 und 2 angeordneten elektrischen Leiterbahnen 6 werden mit einer ersten isolierenden Schicht 3 isoliert. Die erste elektrisch isolierende Schicht 3 ist insbesondere zwischen den Leiterbahnen 6, gegebenenfalls auch ganz oder teilweise darüber, angeordnet und umfasst sukzessiv aufgetragene und ausgehärtete Flüssigkeitsschichten, wobei mindestens ein Bereich, in den später ein elektronisches Bauteil eingesetzt werden soll, von der ersten elektrisch isolierenden Schicht 3 ausgespart wird. The on the substrate 2 according to 1 and 2 arranged electrical conductor tracks 6 be with a first insulating layer 3 isolated. The first electrically insulating layer 3 is in particular between the tracks 6 , optionally also wholly or partially above, and comprises successively applied and cured liquid layers, wherein at least one area, in which an electronic component is to be used later, of the first electrically insulating layer 3 is omitted.

Wenn eine gewünschte Höhe der ersten elektrisch isolierenden Schicht 3 erreicht ist, insbesondere eine Höhe, die um weniger als 10% von der Höhe eines elektronischen Bauteils 1 abweicht, und diese erste elektrisch isolierende Schicht 3 ausgehärtet ist, wird ein Kontaktmaterial 4 auf den mindestens einen ausgesparten Bereich aufgebracht. Nachfolgend wird mindestens ein elektronisches Bauteil 1 der Baugruppe in dem mindestens einen ausgesparten Bereich angeordnet, so dass eine elektrische Verbindung zwischen einer Kontaktfläche an der Unterseite des elektronischen Bauteils 1 und einer Leiterbahn 6 des Substrats 2 über das Kontaktmaterial 4 entsteht.When a desired height of the first electrically insulating layer 3 is reached, in particular a height that is less than 10% of the height of an electronic component 1 deviates, and this first electrically insulating layer 3 cured, becomes a contact material 4 applied to the at least one recessed area. Below is at least one electronic component 1 the assembly arranged in the at least one recessed area, so that an electrical connection between a contact surface on the underside of the electronic component 1 and a track 6 of the substrate 2 over the contact material 4 arises.

Anschließend wird eine zweite elektrisch isolierende Schicht 3’ aus mindesten einer Flüssigkeitsschicht, die ein flüssiges Polymer umfasst, auf die bestehende erste elektrisch isolierende Schicht 3 und teilweise auf eine Oberseite eines der Bauteile 1 mittels Siebdruck aufgebracht und ausgehärtet, wobei gegebenenfalls an der Oberseite der elektronischen Bauteile 1 vorhandene Kontaktflächen 9 ausgespart werden. Subsequently, a second electrically insulating layer 3 ' from at least one liquid layer comprising a liquid polymer on the existing first electrically insulating layer 3 and partially on top of one of the components 1 applied by screen printing and cured, optionally on the top of the electronic components 1 existing contact surfaces 9 be spared.

Eine elektrische Leitschicht 5 zum Verbinden der elektrischen Leiterbahnen 6 mit den elektrischen Kontaktflächen 9 wird auf die erste elektrisch isolierende Schicht 3 und/oder die zweite elektrisch isolierende Schicht 3’ sowie auf die elektronischen Bauteile 1 aufgebracht. Wie in der 2 erkennbar, weisen die erste elektrisch isolierende Schicht 3 und die zweite elektrisch isolierende Schicht 3’ seitliche Flächen auf, die gegenüber der Oberseite des Substrats 2 geneigt angeordnet sind. Dies begünstigt einen durchgängigen Auftrag der Leitschicht 5. An electrical conductive layer 5 for connecting the electrical conductor tracks 6 with the electrical contact surfaces 9 gets onto the first electrically insulating layer 3 and / or the second electrically insulating layer 3 ' as well as on the electronic components 1 applied. Like in the 2 recognizable, have the first electrically insulating layer 3 and the second electrically insulating layer 3 ' on the side opposite the top of the substrate 2 are arranged inclined. This promotes a consistent order of the conductive layer 5 ,

Die Leitschicht 5 gemäß 2 umfasst mindestens eine aufgedruckte Flüssigkeitsschicht. Bei mehreren sukzessiv aufgebrachten Flüssigkeitsschichten aus beispielsweise einem flüssigem elektrisch leitfähigen Polymer wird jede Flüssigkeitsschicht jeweils mittels Siebdruck und/oder Dosierens mit einer Pipette in einem vorbestimmten Muster aufgedruckt und einzeln ausgehärtet, so das eine Leitschicht 5 gemäß 2 entsteht.The conductive layer 5 according to 2 includes at least one printed liquid layer. In the case of a plurality of successively applied liquid layers of, for example, a liquid electrically conductive polymer, each liquid layer is printed in each case by means of screen printing and / or dosing with a pipette in a predetermined pattern and cured individually, so that a conductive layer 5 according to 2 arises.

Anschließend können im Wechsel weitere isolierende Schicht 3’’ aus mindestens einer Flüssigkeitsschicht und weitere Leitschichten 5’ aufgebracht werden, um weitere elektrische Verbindungen herzustellen. Bei einem Transistor umfassen die erforderlichen elektrisch leitenden Anschlüsse auf der oberen Seite des Substrats beispielsweise die Verbindungen zu den Source- und Gate-Anschlüssen. Diese müssen jedenfalls bei übereinander liegenden Leitschichten 5, 5’ durch eine weitere elektrisch isolierende Schicht 3’’ voneinander isoliert werden.Subsequently, in alternation further insulating layer 3 '' from at least one liquid layer and further conductive layers 5 ' be applied to produce more electrical connections. For example, in a transistor, the required electrically conductive terminals on the upper side of the substrate include the connections to the source and gate terminals. These must in any case with superimposed conductive layers 5 . 5 ' through a further electrically insulating layer 3 '' be isolated from each other.

Als oberste Schicht ist eine Deckschicht 7 aufgebracht, beispielsweise in Form einer Folie, deren Haftung beispielsweise durch einen Kleber unterstützt wird. Die Deckschicht 7 kann auch durch sukzessive flüssig aufgedruckte und ausgehärtete Flüssigkeitsschichten beispielsweise eines Polymers aufgebaut werden.The uppermost layer is a cover layer 7 applied, for example in the form of a film whose adhesion is supported for example by an adhesive. The cover layer 7 can also be constructed by successively liquid printed and cured liquid layers, for example a polymer.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • WO 03030247 A2 [0005] WO 03030247 A2 [0005]
  • DE 102007043001 A1 [0006] DE 102007043001 A1 [0006]

Claims (15)

Verfahren zur Kontaktierung eines elektronischen Bauteils (1) mit den Schritten a) Bereitstellen eines Substrates (2) mit mindestens einer elektrischen Leiterbahn (6), b) Aufbringen mindestens einer ersten Flüssigkeitsschicht auf das Substrat (2), c) Aushärten der mindestens einen ersten Flüssigkeitsschicht zur Ausbildung einer ersten elektrisch isolierenden Schicht (3), d) Anordnen des elektronischen Bauteils (1) auf dem Substrat (2), e) Aufbringen und Aushärten mindestens einer weiteren Flüssigkeitsschicht auf der ersten elektrisch isolierenden Schicht (3) und teilweise auf dem elektronischen Bauteil (1) zur Ausbildung einer zweiten elektrisch isolierenden Schicht (3’) nach dem Anordnen des elektronischen Bauteils, f) Aufbringen mindestens einer elektrischen Leitschicht (5) zum elektrischen Verbinden einer elektrischen Kontakfläche (9) des elektronischen Bauteils (1) mit der mindestens einen elektrischen Leiterbahn (6), g) Aufbringen einer Deckschicht (7). Method for contacting an electronic component ( 1 ) with the steps a) providing a substrate ( 2 ) with at least one electrical conductor track ( 6 b) applying at least one first liquid layer to the substrate ( 2 c) curing the at least one first liquid layer to form a first electrically insulating layer ( 3 ), d) arranging the electronic component ( 1 ) on the substrate ( 2 e) application and curing of at least one further liquid layer on the first electrically insulating layer ( 3 ) and partly on the electronic component ( 1 ) for forming a second electrically insulating layer ( 3 ' ) after arranging the electronic component, f) applying at least one electrical conductive layer ( 5 ) for electrically connecting an electrical contact surface ( 9 ) of the electronic component ( 1 ) with the at least one electrical conductor track ( 6 g) application of a topcoat ( 7 ). Verfahren nach Anspruch 1, wobei die mindestens eine erste Flüssigkeitsschicht in einem vorgegebenen Muster auf ausgewählte Bereiche des Substrats (2) aufgebracht wird und andere Bereiche des Substrats (2) ausgespart werden. The method of claim 1, wherein the at least one first layer of liquid in a predetermined pattern is applied to selected areas of the substrate. 2 ) and other areas of the substrate ( 2 ) be omitted. Verfahren nach einem der Ansprüche 1 oder 2, wobei die mindestens eine erste und/oder die mindestens eine weitere Flüssigkeitsschicht auf das Substrat (2) in einem Druckverfahren aufgebracht wird.Method according to one of claims 1 or 2, wherein the at least one first and / or the at least one further liquid layer on the substrate ( 2 ) is applied in a printing process. Verfahren nach Anspruch 3, wobei das Druckverfahren ein Siebdruckverfahren ist.The method of claim 3, wherein the printing process is a screen printing process. Verfahren nach einem der Ansprüche 1 bis 4, wobei ein Kontaktmaterial (4) auf einen Teil des Substrats (2) aufgebracht wird, das elektronische Bauteil (1) darauf angeordnet wird und die elektrische Kontaktierung des elektronischen Bauteils (1) über das Kontaktmaterial (4) hergestellt wird.Method according to one of claims 1 to 4, wherein a contact material ( 4 ) on a part of the substrate ( 2 ), the electronic component ( 1 ) is arranged thereon and the electrical contacting of the electronic component ( 1 ) via the contact material ( 4 ) will be produced. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Schritte b) und c) und/oder e) mindestens einmal wiederholt werden, so dass die erste elektrisch isolierende Schicht (3) und/oder die zweite elektrisch isolierende Schicht (3’) aus übereinander liegenden, sukzessiv ausgehärteten Flüssigkeitsschichten entsteht. Method according to one of claims 1 to 5, wherein the steps b) and c) and / or e) are repeated at least once, so that the first electrically insulating layer ( 3 ) and / or the second electrically insulating layer ( 3 ' ) arises from superposed, successively hardened liquid layers. Verfahren nach Anspruch 6, wobei die Schritte b) und c) solange wiederholt werden, bis eine Höhe der ersten elektrisch isolierenden Schicht (3) um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils (1) abweicht.Method according to claim 6, wherein steps b) and c) are repeated until a height of the first electrically insulating layer ( 3 ) by less than 10% of a maximum height of the electronic component ( 1 ) deviates. Verfahren nach einem der Ansprüche 1 bis 7, wobei mehrere erste Flüssigkeitsschichten und/oder mehrere weitere Flüssigkeitsschichten so aufgebracht werden, dass die erste elektrisch isolierende Schicht (3) und/oder die zweite elektrisch isolierende Schicht (3’) seitliche Flächen erhalten, die gegenüber einer Oberfläche des Substrates (2) geneigt angeordnet sind.Method according to one of claims 1 to 7, wherein a plurality of first liquid layers and / or a plurality of further liquid layers are applied so that the first electrically insulating layer ( 3 ) and / or the second electrically insulating layer ( 3 ' ) receive lateral surfaces which are opposite to a surface of the substrate ( 2 ) are arranged inclined. Verfahren nach einem der Ansprüche 1 bis 8, wobei die mindestens eine Leitschicht (5) aufgedruckt und isoliert wird.Method according to one of claims 1 to 8, wherein the at least one conductive layer ( 5 ) is printed and isolated. Baugruppe mit einem elektronischen Bauteil (1) auf einem Substrat (2), das mindestens eine Leiterbahn (6) aufeist, wobei • eine erste elektrisch isolierende Schicht (3) in einem Muster auf dem Substrat (2) angeordnet ist, • ein elektronisches Bauteil (1) auf dem Substrat (2) angeordnet ist, • eine zweite elektrisch isolierenden Schicht (3’) auf der ersten elektrisch isolierenden Schicht (3) und teilweise auf dem Bauteil (1) angeordnet ist, • mindestens eine elektrische Leitschicht (5) einen elektrische Kontaktfläche (9) des elektronischen Bauteils (1) mit der mindestens einen Leiterbahn (6) verbindet, • mindestens eine Deckschicht (7) auf einer obersten Leitschicht (5) angeordnet ist, dadurch gekennzeichnet, dass • die erste elektrisch isolierende Schicht (3) und die zweite elektrisch isolierende Schicht (3’) als Flüssigkeitsschicht auf das Substrat aufgebracht und anschließend ausgehärtet ist/sind.Assembly with an electronic component ( 1 ) on a substrate ( 2 ), the at least one track ( 6 ), wherein • a first electrically insulating layer ( 3 ) in a pattern on the substrate ( 2 ), an electronic component ( 1 ) on the substrate ( 2 ), a second electrically insulating layer ( 3 ' ) on the first electrically insulating layer ( 3 ) and partly on the component ( 1 ), at least one electrical conductive layer ( 5 ) an electrical contact surface ( 9 ) of the electronic component ( 1 ) with the at least one conductor track ( 6 ), • at least one cover layer ( 7 ) on a topmost conductive layer ( 5 ), characterized in that • the first electrically insulating layer ( 3 ) and the second electrically insulating layer ( 3 ' ) is applied as a liquid layer on the substrate and then cured / are. Baugruppe nach Anspruch 10, wobei das Substrat (2) eine kupferbeschichtete Direct-Copper-Bond-Keramik ist. An assembly according to claim 10, wherein the substrate ( 2 ) is a copper-plated direct copper bond ceramic. Baugruppe nach Anspruch 10 oder 11, wobei zwischen dem Substrat und dem elektronischen Bauteil (1) ein Kontaktmaterial (4) angeordnet ist.An assembly according to claim 10 or 11, wherein between the substrate and the electronic component ( 1 ) a contact material ( 4 ) is arranged. Baugruppe nach einem der Ansprüche 10 bis 12, wobei die erste elektrisch isolierende Schicht (3) eine Aussparung aufweist, in der das elektronische Bauteil (1) angeordnet ist. An assembly according to any one of claims 10 to 12, wherein the first electrically insulating layer ( 3 ) has a recess in which the electronic component ( 1 ) is arranged. Baugruppe nach einem der Ansprüche 10 bis 13, wobei die erste elektrisch isolierende Schicht (3) eine maximale Höhe aufweist, die um weniger als 10% von einer maximalen Höhe des elektronischen Bauteils abweicht.Assembly according to one of claims 10 to 13, wherein the first electrically insulating layer ( 3 ) has a maximum height that deviates by less than 10% from a maximum height of the electronic component. Baugruppe nach einem der Ansprüche 10 bis 14, wobei die elektrische Leitschicht (5) ein elektrisch leitendes Polymer aufweist und/oder die erste elektrisch isolierende Schicht (3) und die zweite elektrisch isolierende Schicht (3’) ein elektrisch isolierendes Polymer aufweisen.An assembly according to any one of claims 10 to 14, wherein the electrical conductive layer ( 5 ) comprises an electrically conductive polymer and / or the first electrically insulating layer ( 3 ) and the second electrically insulating layer ( 3 ' ) comprise an electrically insulating polymer.
DE201110083627 2011-09-28 2011-09-28 Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer Withdrawn DE102011083627A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201110083627 DE102011083627A1 (en) 2011-09-28 2011-09-28 Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110083627 DE102011083627A1 (en) 2011-09-28 2011-09-28 Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer

Publications (1)

Publication Number Publication Date
DE102011083627A1 true DE102011083627A1 (en) 2013-03-28

Family

ID=47827769

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110083627 Withdrawn DE102011083627A1 (en) 2011-09-28 2011-09-28 Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer

Country Status (1)

Country Link
DE (1) DE102011083627A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015018721A1 (en) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Power electronic circuit having planar electrical contacting
DE102013225805A1 (en) 2013-12-12 2015-06-18 Continental Automotive Gmbh Method of manufacturing an assembly and assembly
WO2020222090A1 (en) * 2019-05-01 2020-11-05 Io Tech Group Ltd. Method to electrically connect chip with top connectors using 3d printing
US11446750B2 (en) 2020-02-03 2022-09-20 Io Tech Group Ltd. Systems for printing solder paste and other viscous materials at high resolution
US11497124B2 (en) 2020-06-09 2022-11-08 Io Tech Group Ltd. Methods for printing conformal materials on component edges at high resolution
US11622451B2 (en) 2020-02-26 2023-04-04 Io Tech Group Ltd. Systems and methods for solder paste printing on components
US11691332B2 (en) 2020-08-05 2023-07-04 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
WO2003030247A2 (en) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
DE102007043001A1 (en) 2007-09-10 2009-03-12 Siemens Ag Tape technology for electronic components, modules and LED applications
EP2184776A1 (en) * 2008-11-05 2010-05-12 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US6294741B1 (en) * 1995-07-10 2001-09-25 Lockheed Martin Corporation Electronics module having high density interconnect structures incorporating an improved dielectric lamination adhesive
WO2003030247A2 (en) 2001-09-28 2003-04-10 Siemens Aktiengesellschaft Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
DE102007043001A1 (en) 2007-09-10 2009-03-12 Siemens Ag Tape technology for electronic components, modules and LED applications
EP2184776A1 (en) * 2008-11-05 2010-05-12 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015018721A1 (en) * 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Power electronic circuit having planar electrical contacting
DE102013225805A1 (en) 2013-12-12 2015-06-18 Continental Automotive Gmbh Method of manufacturing an assembly and assembly
WO2015086814A1 (en) 2013-12-12 2015-06-18 Continental Automotive Gmbh Method for the production of a subassembly, and subassembly
WO2020222090A1 (en) * 2019-05-01 2020-11-05 Io Tech Group Ltd. Method to electrically connect chip with top connectors using 3d printing
CN113906834A (en) * 2019-05-01 2022-01-07 Io技术集团公司 Method for electrically connecting a chip with a top connector using 3D printing
US11446750B2 (en) 2020-02-03 2022-09-20 Io Tech Group Ltd. Systems for printing solder paste and other viscous materials at high resolution
US11697166B2 (en) 2020-02-03 2023-07-11 Io Tech Group Ltd. Methods for printing solder paste and other viscous materials at high resolution
US11622451B2 (en) 2020-02-26 2023-04-04 Io Tech Group Ltd. Systems and methods for solder paste printing on components
US11497124B2 (en) 2020-06-09 2022-11-08 Io Tech Group Ltd. Methods for printing conformal materials on component edges at high resolution
US11785722B2 (en) 2020-06-09 2023-10-10 Io Tech Group Ltd. Systems for printing conformal materials on component edges at high resolution
US11691332B2 (en) 2020-08-05 2023-07-04 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine
US11865767B2 (en) 2020-08-05 2024-01-09 Io Tech Group Ltd. Systems and methods for 3D printing with vacuum assisted laser printing machine

Similar Documents

Publication Publication Date Title
EP1956647B1 (en) Circuit arrangement with connecting device and corresponding production method
DE3125518C2 (en) Method of making a thin wiring assembly - US Pat
DE112004001727B4 (en) Method of manufacturing an electronic module
DE102011083627A1 (en) Method for connecting electronic part e.g. transistor, involves applying electrical conductive layer for electrically connecting electrical contact surface of electronic part with electrical strip conductor, and applying covering layer
DE112005000952T5 (en) Electronic module and method of making the same
AT503191A1 (en) PCB LAYER ELEMENT WITH AT LEAST ONE EMBEDDED COMPONENT AND METHOD FOR BEDDING AT LEAST ONE COMPONENT IN A LADDER PLATE ELEMENT
AT13055U1 (en) METHOD FOR INTEGRATING AN ELECTRONIC COMPONENT INTO A CONDUCTOR PLATE OR A PCB INTERMEDIATE PRODUCT AND PCB OR INTERMEDIATE CIRCUIT PRODUCT
EP3231261A1 (en) Circuit board having an asymmetric layer structure
DE10240461A9 (en) Universal housing for an electronic component with a semiconductor chip and method for its production
AT516639B1 (en) Method for manufacturing an electronic module
DE102005003125A1 (en) High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
EP0620702A2 (en) Core for electrical interconnection substrates and electrical interconnection substrates with core, and method for manufacturing the same
DE102008040521A1 (en) Method for producing a component, method for producing a component arrangement, component and component arrangement
DE102006005419A1 (en) Semiconductor component for electronic device, includes walls with photolithographically patterned polymer, and cavity covering having polymer layer, where molecular chains of the polymers are crosslinked to form stable cavity housing
DE102009001932A1 (en) Chip module and method for producing a chip module
DE102006009723A1 (en) Method of making and planar contacting an electronic device and device made accordingly
AT515443B1 (en) Method for producing a printed circuit board and printed circuit board
DE102016123129B4 (en) Electronic component and process
EP2421339A1 (en) Method for embedding electrical components
DE102007040876A1 (en) Multilayer printed circuit board, has substrate made of isolation material, and switching structures made of conducting material and laminated on top of each other by substrate in lamination direction
DE102013221153A1 (en) EMBEDDING TECHNOLOGY HIGH EFFICIENCY
AT514074B1 (en) Method for producing a printed circuit board element
DE4327560A1 (en) Method for connecting interconnection arrangements and contact arrangement
EP3480164A1 (en) Method for the preparation of planar thin packages for semiconductor devices and planar thin packages
WO2013045222A1 (en) Contact spring arrangement and method for producing same

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee