DE102007022959A1 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102007022959A1 DE102007022959A1 DE102007022959A DE102007022959A DE102007022959A1 DE 102007022959 A1 DE102007022959 A1 DE 102007022959A1 DE 102007022959 A DE102007022959 A DE 102007022959A DE 102007022959 A DE102007022959 A DE 102007022959A DE 102007022959 A1 DE102007022959 A1 DE 102007022959A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- hole
- carrier
- electrically conductive
- potting compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 150000001875 compounds Chemical class 0.000 title claims abstract description 30
- 239000004020 conductor Substances 0.000 title claims abstract description 9
- 238000000151 deposition Methods 0.000 title claims description 10
- 238000005266 casting Methods 0.000 title abstract 4
- 239000012815 thermoplastic material Substances 0.000 title abstract 2
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000011248 coating agent Substances 0.000 title 1
- 238000000576 coating method Methods 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000004382 potting Methods 0.000 claims description 30
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 229910007637 SnAg Inorganic materials 0.000 description 4
- 229940125773 compound 10 Drugs 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- ZLVXBBHTMQJRSX-VMGNSXQWSA-N jdtic Chemical compound C1([C@]2(C)CCN(C[C@@H]2C)C[C@H](C(C)C)NC(=O)[C@@H]2NCC3=CC(O)=CC=C3C2)=CC=CC(O)=C1 ZLVXBBHTMQJRSX-VMGNSXQWSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910008433 SnCU Inorganic materials 0.000 description 3
- 229910007116 SnPb Inorganic materials 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229940126214 compound 3 Drugs 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/092—Buried interconnects in the substrate or in the lid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Beschrieben wird ein Verfahren, das die Anordnung eines ersten Halbleiterchips auf einem elektrisch leitfähigen Träger, die Bedeckung des ersten Halbleiterchips mit einer Vergussmasse, die Bildung eines Durchgangslochs in der Vergussmasse und die Abscheidung eines ersten Materials in dem Durchgangsloch umfasst.
Description
- HINTERGRUND DER ERFINDUNG
- Diese Erfindung betrifft Halbleitervorrichtungen und Verfahren, um Halbleitervorrichtungen herzustellen.
- Für eine hohe Systemintegration ist es nützlich, integrierte Schaltkreise, Sensoren, mikromechanische Apparate oder andere Vorrichtungen aufeinander zu stapeln. Um die gestapelten Vorrichtungen elektrisch verbinden zu können, kann es für wenigstens einige der gestapelten Vorrichtungen nützlich sein, mit elektrisch leitfähigen Durchführungen von ihrer oberen Oberfläche zu ihrer unteren Oberfläche ausgestattet zu sein.
- KURZE BESCHREIBUNG VON DEN EINZELNEN ANSICHTEN DER ZEICHNUNGEN
- Die
1A bis1D veranschaulichen schematisch ein Verfahren, um eine Vorrichtung100 als eine beispielhafte Ausführungsform herzustellen. - Die
2A bis2I veranschaulichen schematisch ein Verfahren, um Vorrichtungen200 als eine weitere beispielhafte Ausführungsform herzustellen. - Die
3A bis3F veranschaulichen schematisch ein Verfahren, um Vorrichtungen300 als eine weitere beispielhafte Ausführungsform herzustellen. -
4 veranschaulicht schematisch eine Vorrichtung200 , die auf eine Vorrichtung300 gestapelt ist, als eine weitere beispielhafte Ausführungsform. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- Im folgenden werden Ausführungsformen der Erfindung mit Bezug auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen im Allgemeinen durchweg für gleiche Elemente verwendet werden und wobei die verschiedenen Strukturen nicht notwendigerweise skaliert sind. In der folgenden Beschreibung sind zahlreiche spezifische Details zu Zwecken der Erläuterung dargelegt, um ein umfassendes Verständnis einer oder mehrerer Aspekte der Ausführungsformen der Erfindung zu ermöglichen. Allerdings ist es für einen Fachmann offensichtlich, dass einer oder mehrere Aspekte der Ausführungsformen der Erfindung mit einem geringeren Grad dieser spezifischen Details durchgeführt werden können. In anderen Beispielen sind bekannte Strukturen und Vorrichtungen in Blockdiagrammgestalt gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Ausführungsformen der Erfindung zu erleichtern. Die folgende Beschreibung ist deshalb nicht in einem limitierenden Sinne aufzufassen und der Schutzbereich der Erfindung wird durch die angehängten Ansprüche definiert.
- Vorrichtungen mit einem Halbleiterchip, der in eine Vergussmasse eingebettet ist, werden nachfolgend beschrieben. Die Halbleiterchips können von sehr unterschiedlicher Art sein und können zum Beispiel integrierte elektrische oder elektrooptische Schaltkreise beinhalten. Die Halbleiterchips können als sogenannte MEMS (mikro-elektro-mechanische Systeme) konfiguriert sein und können mikromechanische Strukturen, wie zum Beispiel Brücken, Membrane oder Zungenstrukturen, beinhalten. Die Halbleiterchips können als Sensoren oder Aktuatoren, zum Beispiel Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Mikrofone usw., konfiguriert sein. Halbleiterchips, in welchen derartige funktionelle Elemente eingebettet sind, beinhalten allgemein elektronische Schaltkreise, welche zum Antrieb der funktionellen Elemente dienen oder welche Signale verarbeiten, die durch die funktionellen Elemente generiert werden. Die Halbleiterchips müssen nicht aus spezifischem Halbleitermaterial hergestellt sein und können außerdem anorganische und/oder organische Materialien bein halten, die keine Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle. Außerdem können die Halbleiterchips verpackt oder unverpackt sein.
- Die Halbleiterchips haben Kontaktflächen, die elektrischen Kontakt mit dem Halbleiterchip erlauben. Die Kontaktflächen können aus irgendeinem gewünschten elektrisch leitfähigen Material zusammengesetzt sein, zum Beispiel aus einem Metall, wie zum Beispiel Aluminium, Gold oder Kupfer, einer Metalllegierung oder einem elektrisch leitfähigen organischen Material. Die Kontaktflächen können auf den aktiven Oberflächen des Halbleiterchips oder auf anderen Oberflächen des Halbleiterchips platziert sein.
- Eine oder mehrere Verdrahtungsschichten können auf den Halbleiterchips angebracht sein. Die Verdrahtungsschichten können verwendet werden, um elektrischen Kontakt mit den Halbleiterchips von außerhalb der Vorrichtungen herzustellen. Die Verdrahtungsschichten können mit irgendeiner gewünschten geometrischen Form und irgendeiner gewünschten Materialzusammensetzung hergestellt werden. Die Verdrahtungsschichten können zum Beispiel aus linearen Leiterbahnen zusammengesetzt sein, aber sie können auch in der Form einer Schicht, die eine Fläche bedeckt, bestehen. Jegliche gewünschte elektrisch leitfähige Materialien, wie zum Beispiel Metalle, z. B. Aluminium Gold oder Kupfer, Metalllegierungen oder organische Leiter, können als Material verwendet werden. Die Verdrahtungsschichten müssen nicht homogen oder aus einem einzigen Material gefertigt sein, d. h. verschiedene Materialzusammensetzungen und -konzentrationen, die in den Verdrahtungsschichten beinhaltet sind, sind möglich. Weiterhin können die Verdrahtungsschichten oberhalb oder unterhalb oder zwischen dielektrischen Schichten angeordnet sein.
- Die Vorrichtungen, die im Folgenden beschrieben werden, beinhalten eine Vergussmasse, die wenigstens Teile des Halbleiterchips bedeckt. Die Vergussmasse kann irgendein geeignetes thermoplastisches oder duroplastisches Material sein. Verschiedene Techniken können eingesetzt werden, um die Halbleiterchips mit der Vergussmasse zu bedecken, zum Beispiel Formpressen oder Spritzgießen.
- Die
1A bis1D veranschaulichen schematisch ein Verfahren zur Herstellung einer Vorrichtung100 , von welcher ein Querschnitt in1D gezeigt ist. Wie in1A gezeigt, ist ein erster Halbleiterchip1 über einem elektrisch leitfähigen Träger2 platziert. Der erste Halbleiterchip1 ist mit einer Vergussmasse3 bedeckt (siehe1B ). In der Vergussmasse3 ist ein Durchgangsloch4 gebildet (siehe1C ), und in dem Durchgangsloch4 ist ein erstes Material5 abgeschieden (siehe1D ). Das erste Material5 kann zum Beispiel ein Metall sein und kann in dem Durchgangsloch4 galvanisch abgeschieden sein. Während der galvanischen Abscheidung des ersten Materials5 kann der elektrisch leitfähige Träger2 als eine Elektrode verwendet werden. Das erste Material5 kann das Durchgangsloch4 vollständig oder nur teilweise füllen. - Die
2A bis2I veranschaulichen schematisch ein Verfahren zur Herstellung von Vorrichtungen200 , von welchen Querschnitte in der2I gezeigt sind. Das Verfahren, das in den2A bis2I gezeigt ist, ist eine Weiterbildung des Verfahrens, das in den1A bis1D gezeigt ist. Die Details des Herstellungsverfahrens, die unten beschreiben werden, können deswegen ebenfalls auf das Verfahren der1A bis1D angewendet werden. - Wie in
2A gezeigt, sind der erste Halbleiterchip1 und ein zweiter Halbleiterchip6 ebenso wie mögliche weitere Halbleiterchips über dem elektrisch leitfähigen Träger2 platziert. Der Träger2 kann eine Scheibe sein, die aus einem Metall, wie zum Beispiel Nickel, Stahl oder Edelstahl, gemacht ist. Die Halbleiterchips1 und6 können aus einem Wafer hergestellt worden sein, der aus Halbleitermaterial besteht. - Die Halbleiterchips
1 und6 werden nach dem Zersägen des Wafers, wodurch die einzelnen Halbleiterchips1 und6 separiert werden, auf dem Träger2 in einem größeren Abstand, als sie im Waferverbund angeordnet waren, wieder angeordnet. Die Halbleiterchips1 und6 können auf dem gleichen Wafer hergestellt worden sein, sie können alternativ aber auch auf unterschiedlichen Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips1 und6 physikalisch identisch sein, aber sie können auch unterschiedliche integrierte Schaltkreise beinhalten. Die Halbleiterchips1 und6 haben jeweils aktive Hauptoberflächen7 und8 und können auf dem Träger2 mit ihren dem Träger2 zugewandten aktiven Oberflächen7 und8 angeordnet sein. - Bevor die Halbleiterchips
1 und6 auf dem Träger2 platziert werden, kann ein selbstklebendes Band (Klebeband)9 , zum Beispiel ein doppelseitiges Klebeband, auf den Träger2 laminiert werden. Die Halbleiterchips1 und6 können auf dem Klebeband9 fixiert werden. Zur Anbringung der Halbleiterchips1 und6 auf dem Träger2 können alternativ andere Arten von Anbringungsmaterialien verwendet werden. - Nachdem die Halbleiterchips
1 und6 auf den Träger2 montiert wurden, werden sie durch Formen verkapselt, wobei eine thermoplastische oder duroplastische Vergussmasse10 verwendet wird (siehe2B ). Die Lücken zwischen den Halbleiterchips1 und6 werden auch mit der Vergussmasse10 gefüllt. Die Dicke der Vergussmassenschicht10 kann im Bereich von 100 bis 300 μm liegen, kann aber auch dicker als 300 μm sein. - Wie in
2C gezeigt, werden Durchgangslöcher4 in der Vergussmassenschicht10 gebildet. Die Durchgangslöcher4 reichen von der oberen Oberfläche der Vergussmassenschicht10 nach unten zur Oberfläche des Trägers2 . Die Durchgangslöcher4 erstrecken sich durch das Klebeband9 . Die Durchgangslöcher4 können durch Verwendung eines Laserstrahles, eines mechanischen Bohrers, eines Ätzverfahrens oder eines anderen geeig neten Verfahrens gebohrt werden. Wenn ein Laserstrahl verwendet wird, kann der Laserstrahl eine konische Geometrie aufweisen. Daher kann der Winkel zwischen der oberen Oberfläche der Vergussmassenschicht10 und den Seitenwänden der Durchgangslöcher4 von 90° abweichen. Das Aspektverhältnis der Durchgangslöcher4 , welches das Verhältnis ihrer Weite zu ihrer Länge ist, kann im Bereich von 1:1 bis 1:5 und insbesondere im Bereich von 1:2 bis 1:3 liegen. Die Durchgangslöcher4 können voneinander in einem Bereich von 400 bis 500 μm räumlich getrennt sein, aber andere Abstände sind auch möglich. - In den Durchgangslöchern
4 ist eine Schicht aus Lötmaterial11 oder ein anderes geeignetes Material abgeschieden (siehe2D ). Das Lötmaterial11 kann aus Metalllegierungen gebildet sein, welche sich zum Beispiel aus den folgenden Materialien zusammensetzen: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Die Lötschichten11 können zum Beispiel auf dem Träger2 durch galvanisches Abscheiden aufgebracht werden. - Nach der Abscheidung des Lötmaterials
11 werden die Durchgangslöcher4 mit dem ersten elektrisch leitfähigen Material5 , welches ein Metall, wie zum Beispiel Kupfer, Aluminium oder Gold, oder eine Metalllegierung, wie zum Beispiel SnAg oder SnAu sein kann, gefüllt. Das erste Material5 kann in direktem Kontakt mit der Vergussmasse10 stehen. Das Füllen der Durchgangslöcher4 mit dem ersten Material5 kann durch Verwendung eines galvanischen Verfahrens oder eines anderen angemessenen Abscheidungsverfahrens ausgeführt werden. Wenn das erste Material5 galvanisch abgeschieden wird, kann sowohl der Träger2 zusammen mit den Halbleiterchips1 und6 als auch die Vergussmassenschicht10 in eine elektrolytische Lösung getaucht werden, die das erste Material5 enthält, oder alternativ kann die elektrolytische Lösung über die obere Oberfläche der Vergussmassenschicht10 gegossen werden. Weiterhin wird eine geeignete Spannung zwischen dem elektrisch leitfähigen Träger2 und wenigstens einer weiteren Elektrode, welche in der elektrolytischen Lösung platziert ist, angelegt. Die Spannung zwischen dem Träger2 und der weiteren Elektrode wird derart eingestellt, dass das erste Material5 sich am Boden der Durchgangslöcher4 absetzt. In diesem Fall fungiert der elektrisch leitfähige Träger2 als eine Elektrode für die galvanische Abscheidung des ersten Materials5 . In der vorliegenden Ausführungsform wird der galvanische Abscheidungsprozess gestoppt, sobald die Durchgangslöcher4 vollständig mit dem ersten Material5 gefüllt sind (siehe2E ). Nach der Ablagerung des ersten Materials5 formt das elektrisch leitfähige erste Material5 Durchkontaktierungen in der Vergussmassenschicht10 . - Die Halbleiterchips
1 und6 , die mit der Vergussmasse10 bedeckt sind, werden von dem Träger2 abgelöst, und das Klebeband9 wird sowohl von den Halbleiterchips1 und6 als auch von der Vergussmassenschicht10 abgelöst (siehe2F ). Das Klebeband9 besitzt Thermoablöseeigenschaften, welche die Entfernung des Klebebandes9 während einer Hitzebehandlung erlauben. Die Entfernung des Klebebandes9 vom Träger2 wird bei einer geeigneten Temperatur ausgeführt, welche von den Thermoablöseeigenschaften des Klebebandes9 anhängt, und ist gewöhnlich höher als 150°C, insbesondere ungefähr 200°C. Weiterhin definieren, wenn das Klebeband9 vom Träger2 abgelöst wird, die Schichten des Lötmaterials11 die Bruchstellen, wo die Durchkontaktierungen durch die Vergussmassenschicht10 sich vom Träger2 lösen. Um die Ablösung des Lötmaterials11 vom Träger2 zu erleichtern, kann der Träger2 bis auf die Schmelztemperatur des Lötmaterials11 aufgeheizt werden. - Nach der Ablösung des Trägers
2 und des Klebebandes9 formen die aktiven Oberflächen7 und8 der Halbleiterchips1 und6 als auch die untere Oberfläche der Vergussmassenschicht10 eine gemeinsame Ebene. Wie in2G gezeigt, ist eine Umverdrahtungsschicht12 auf diese gemeinsame Ebene aufge bracht. Nachfolgend werden Außenkontaktelemente13 auf die Umverdrahtungsschicht12 , wie in2H gezeigt, aufgebracht. - Um die Struktur und die Funktion der Umverdrahtungsschicht
12 zu erläutern, ist ein Teil der Umverdrahtungsschicht12 in2H vergrößert dargestellt. In der vorliegenden Ausführungsform beinhaltet die Umverdrahtungsschicht12 drei dielektrische Schichten14 ,15 und16 als auch zwei elektrisch leitfähige Schichten in der Form von Verdrahtungsschichten17 und18 . Die dielektrische Schicht14 ist auf die gemeinsame Ebene14 aufgebracht, die durch die Hauptoberflächen7 und8 der Halbleiterchips1 und6 und der Vergussmassenschicht10 gebildet wird. Die Verdrahtungsschicht17 ist auf die dielektrische Schicht14 aufgebracht, wobei ein elektrischer Kontakt an einer Stelle zwischen einer Kontaktfläche19 , die in die aktive Hauptoberfläche7 eingebettet ist, und der Verdrahtungsschicht17 hergestellt wird, und ein weiterer elektrischer Kontakt an einer anderen Stelle zwischen der Durchkontaktierung, die durch das erste Material5 gebildet wird, und der Verdrahtungsschicht17 hergestellt wird. Die dielektrische Schicht14 besitzt Öffnungen, um diese Kontakte herzustellen. - Die dielektrische Schicht
15 , die Verdrahtungsschicht18 und die dielektrische Schicht16 werden nachfolgend auf die Verdrahtungsschicht17 aufgebracht. Die dielektrischen Schichten14 und15 besitzen Öffnungen, um einen elektrischen Kontakt zwischen einer Kontaktfläche20 , die in die aktive Hauptoberfläche7 eingebettet ist, und der Verdrahtungsschicht18 zu ermöglichen. Die dielektrische Schicht16 ist in Bereichen geöffnet, in welchen die Außenkontaktelemente13 angeordnet sind. Anstelle von zwei Verdrahtungsschichten ist es auch möglich, lediglich eine Verdrahtungsschicht oder alternativ, wenn benötigt, mehr als zwei Verdrahtungsschichten zu verwenden. - Die dielektrischen Schichten
14 und16 können auf verschiedene Wege hergestellt werden. Zum Beispiel können die dielektrische Schichten14 und16 aus einer Gasphase oder aus einer Lösung abgeschieden oder auf die Halbleiterchips1 und6 laminiert werden. Weiterhin können Dünnfilm-Technologieverfahren für die Aufbringung der dielektrischen Schichten14 und16 verwendet werden. Jede der dielektrischen Schichten14 und16 kann bis zu 10 μm dick sein. Um elektrische Kontakte mit den Verdrahtungsschichten17 und18 zu machen, können die dielektrischen Schichten14 und16 zum Beispiel durch Verwendung von photolitografischen Verfahren und/oder Ätzverfahren geöffnet werden. Die Verdrahtungsschichten17 und18 können zum Beispiel mittels Metallisierung gefolgt von einer Strukturierung der Metallisierungsschichten hergestellt werden. - Die Außenkontaktelemente
13 können die Form von Lötdepots haben. Das Lötmaterial kann aus Metalllegierungen gebildet sein, welche sich zum Beispiel aus den folgenden Materialien zusammensetzen: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Die Lötdepots13 können auf die Umverdrahtungsschicht12 durch sogenanntes „Ball Placement" appliziert werden, in welchem vorgeformte Kugeln13 , die sich aus Lötmaterial zusammensetzen, auf die freiliegenden Kontaktflächen in der Verdrahtungsschicht18 aufgebracht werden. Als eine Alternative zum „Ball Placement" können die Lötkugeln13 zum Beispiel mittels Schablonendruck mit einer Lötpaste gefolgt von einem Hitzebehandlungsprozess oder galvanisches Abscheiden gefolgt von einem optionalen Hitzebehandlungsprozess aufgebracht werden. - Die Vergussmassenschicht
10 erlaubt der Umverdrahtungsschicht12 , sich über die Halbleiterchips1 und6 hinaus zu erstrecken. Die Außenkontaktelemente13 brauchen deswegen nicht im Bereich der Halbleiterchips1 und6 angeordnet werden, sondern können über einen größeren Bereich verteilt werden. Der vergrößerte Bereich, welcher für die Anordnung der Außenkon taktelemente13 infolge der Vergussmassenschicht10 verfügbar ist, bedeutet, dass die Außenkontaktelemente13 nicht nur in einem großen Abstand voneinander platziert werden können, sondern dass die maximale Anzahl von Außenkontaktelementen13 , welche dort platziert werden können, ebenfalls erhöht ist, verglichen mit der Situation, wenn alle Außenkontaktelemente13 innerhalb des Bereichs der Hauptoberflächen7 und8 der Halbleiterchips1 und6 platziert werden. - Wie in
2I gezeigt, werden die zwei Halbleiterchips1 und6 durch Zerteilen der Vergussmassenschicht10 , zum Beispiel durch Sägen, voneinander getrennt. - Die
3A bis3F veranschaulichen schematisch ein Verfahren zur Herstellung von Vorrichtungen300 , von welchen Querschnitte in3F gezeigt sind. Das Verfahren, das in den3A bis3F gezeigt ist, ist eine Weiterbildung des Verfahrens, das in den2A bis2I gezeigt ist. In der Ausführungsform, die in den3A bis3F gezeigt ist, werden die Durchgangslöcher4 mit dem ersten Material5 nicht vollständig gefüllt. Zum Beispiel kann die galvanische Abscheidung des ersten Materials5 gestoppt werden, wenn die verbleibenden Teile der Durchgangslöcher4 ein Aspektverhältnis von 1:1 öder höher besitzen (siehe3A ). - Die Entfernung des Trägers
2 und des Klebebandes9 (siehe3B ), die Bildung der Umverdrahtungsschicht12 (siehe3C ) und die Platzierung der Außenkontaktelemente13 (siehe3D ) entspricht der Herstellung der Vorrichtungen200 , die in den2F bis2H gezeigt ist. - Wie in
3E gezeigt, sind die Teile der Durchgangslöcher4 , die nicht mit dem ersten Material5 gefüllt sind, mit einem zweiten Material21 gefüllt, welches ein Lötmaterial sein kann und insbesondere eine Lötpaste. Das Lötmaterial21 kann zum Beispiel auf die Vergussmassenschicht10 gedruckt werden oder es kann in die Durchgangslöcher4 unter Druck injiziert werden. Das Lötmaterial21 kann aus Metalllegierungen gebildet sein, welche sich zum Beispiel aus den folgenden Materialien zusammensetzen: SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und SnBi. Das Lötmaterial21 kann kostengünstiger als das erste Material5 sein. - Wie in
3F gezeigt, werden die zwei Halbleiterchips1 und6 durch Zerteilen der Vergussmassenschicht10 , zum Beispiel durch Sägen, voneinander getrennt. -
4 veranschaulicht schematisch eine Vorrichtung200 , die auf eine Vorrichtung300 gestapelt ist. Die Außenkontaktelemente13 der Vorrichtung200 sind derart angeordnet, dass sie in Kontakt mit dem Lötmaterial21 auf der oberen Oberfläche der Vorrichtung300 sind. Das Aufeinanderstapeln der Vorrichtungen führt zu einer höheren Systemintegration. Die elektrisch leitfähigen Durchkontaktierungen in der Vergussmassenschicht10 erlauben es, kurze elektrische Verbindungen zwischen den aufeinander gestapelten Vorrichtungen herzustellen. Es ist für einen Fachmann offensichtlich, dass die gestapelten Vorrichtungen200 und300 , die in4 gezeigt sind, nur als beispielhafte Ausführungsform gedacht sind und viele Variation möglich sind. Zum Beispiel können andere Vorrichtungen als die Vorrichtung200 auf die Oberseite der Vorrichtung300 gestapelt werden und/oder andere Vorrichtungen können auf die Oberseite der Vorrichtung200 gestapelt werden. - Während ein besonderes Merkmal oder ein Aspekt einer Ausführungsform der Erfindung nur mit Bezug auf eine von mehreren Implementierungen offenbart worden sein kann, können zusätzlich solche Merkmale oder Aspekte mit einem oder mehreren Merkmalen oder Aspekten von anderen Implementierungen kombiniert werden, wie es wünschenswert und vorteilhaft für irgendeine gegebene oder besondere Anwendung sein kann. Weiterhin sind, in dem Ausmaß, in welchem die Ausdrücke „beinhalten", „haben", „mit" oder andere Varianten davon in entweder der detaillierten Beschreibung oder den Ansprüchen verwendet werden, derartige Ausdrücke in einer Art und Weise ähnlich dem Ausdruck „umfassen" beabsichtigt einschließend zu sein. Die Ausdrücke „gekoppelt" und „verbunden" zusammen mit Ableitungen können verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um zu indizieren, dass zwei Elemente miteinander kooperieren oder Wechselwirken, ungeachtet dessen, ob sie in direktem physikalischen oder elektrischen Kontakt oder ob sie nicht in direktem Kontakt zueinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung diskreten Schaltkreisen, in teilweise integrierten Schaltkreisen oder in vollständig integrierten Schaltkreisen oder Programmierungsmitteln implementiert sein können. Auch der Ausdruck „beispielhaft" versteht sich lediglich als ein Beispiel anstatt als das Beste oder das Optimale. Es versteht sich auch, dass Merkmale und/oder Elemente, die hier dargestellt werden, in besonderen Dimensionen relativ zueinander zu Zwecken der Einfachheit und Leichtigkeit des Verständnisses dargestellt werden und dass tatsächliche Dimensionen erheblich von jenen abweichen können, die hier dargestellt sind.
Claims (28)
- Ein Verfahren, umfassend: Anordnen eines ersten Halbleiterchips auf einem elektrisch leitfähigen Träger; Bedecken des ersten Halbleiterchips mit einer Vergussmasse; Formen eines Durchgangslochs in der Vergussmasse; und Abscheiden eines ersten Materials in dem Durchgangsloch.
- Verfahren nach Anspruch 1, wobei das erste Material in das Durchgangsloch abgeschieden wird, während der Träger als eine Elektrode verwendet wird.
- Verfahren nach Anspruch 1, wobei der erste Halbleiterchip Kontaktflächen hat und der erste Halbleiterchip über dem Träger mit den Kontaktflächen dem Träger zugewandt angeordnet wird.
- Verfahren nach Anspruch 1, wobei der Träger nach dem Abscheiden des ersten Materials in dem Durchgangsloch entfernt wird.
- Verfahren nach Anspruch 1, wobei das erste Material elektrisch leitfähig ist.
- Verfahren nach Anspruch 1, wobei ein zweiter Halbleiterchip auf dem Träger angeordnet und mit der Vergussmasse bedeckt wird.
- Verfahren nach Anspruch 6, wobei der erste Halbleiterchip und der zweite Halbleiterchip durch Teilen der Vergussmasse getrennt werden.
- Verfahren nach Anspruch 1, wobei der erste Halbleiterchip und/oder der zweite Halbleiterchip auf einem Wafer hergestellt werden und der Wafer in wenigstens zwei Halbleiter chips geteilt wird, bevor der erste Halbleiterchip und/oder der zweite Halbleiterchip auf dem Träger angeordnet werden.
- Verfahren nach Anspruch 1, wobei das Durchgangsloch durch einen Laserstrahl gebildet wird.
- Verfahren nach Anspruch 1, wobei das erste Material galvanisch in dem Durchgangsloch abgeschieden wird.
- Verfahren nach Anspruch 1, wobei ein zweites Material nach der Abscheidung des ersten Materials in dem Durchgangsloch abgeschieden wird.
- Verfahren nach Anspruch 11, wobei das zweite Material ein Lötmaterial ist.
- Verfahren nach Anspruch 1, wobei ein drittes Material vor der Abscheidung des ersten Materials in dem Durchgangsloch abgeschieden wird.
- Verfahren nach Anspruch 13, wobei das dritte Material ein Lötmaterial ist.
- Verfahren nach Anspruch 4, wobei eine elektrisch leitfähige Schicht auf den ersten Halbleiterchip und/oder den zweiten Halbleiterchip nach der Entfernung des Trägers aufgebracht wird.
- Verfahren nach Anspruch 15, wobei die elektrisch leitfähige Schicht auch auf die Vergussmasse aufgebracht wird.
- Verfahren nach Anspruch 15, wobei Lötdepots auf die elektrisch leitfähige Schicht aufgebracht werden.
- Verfahren nach Anspruch 1, wobei das Durchgangsloch ein Aspektverhältnis im Bereich von 1:1 bis 1:5 hat.
- Eine Vorrichtung, umfassend: einen Halbleiterchip; eine Vergussmassenschicht, die den Halbleiterchip hält; eine elektrisch leitfähige Schicht, die auf die Vergussmassenschicht aufgebracht ist; und ein Durchgangsloch, das innerhalb der Vergussmassenschicht angeordnet ist; und ein erstes elektrisch leitfähiges Material, das in dem Durchgangsloch angeordnet ist und im Kontakt mit der Vergussmassenschicht steht.
- Vorrichtung nach Anspruch 19, wobei die elektrisch leitfähige Schicht eine Öffnung des Durchgangslochs bedeckt.
- Vorrichtung nach Anspruch 19, wobei das erste Material elektrisch mit der elektrisch leitfähigen Schicht gekoppelt ist.
- Vorrichtung nach Anspruch 19, wobei ein zweites elektrisch leitfähiges Material in dem Durchgangsloch angeordnet ist.
- Vorrichtung nach Anspruch 19, wobei das Durchgangsloch ein Aspektverhältnis im Bereich von 1:1 bis 1:5 hat.
- Vorrichtung nach Anspruch 19, wobei das Durchgangsloch im Wesentlichen senkrecht zu einer aktiven Oberfläche des Halbleiterchips ausgerichtet ist.
- Vorrichtung nach Anspruch 19, wobei die elektrisch leitfähige Schicht über der aktiven Oberfläche des Halbleiterchips angeordnet ist.
- Vorrichtung nach Anspruch 19, wobei die gegenüber der aktiven Oberfläche gelegene Oberfläche des Halbleiterchips und die Seitenflächen des Halbleiterchips von der Vergussmasse umgeben sind.
- Eine Anordnung, die eine Vorrichtung nach Anspruch 19 umfasst, welche einen ersten Halbleiterchip und einen zweiten Halbleiterchip umfasst, wobei die Vorrichtung und der zweite Halbleiterchip aufeinander gestapelt sind.
- Eine Anordnung nach Anspruch 27, wobei der erste Halbleiterchip mit dem zweiten Halbleiterchip über das erste elektrisch leitfähige Material, das in dem Durchgangsloch der Vorrichtung angeordnet ist, elektrisch gekoppelt ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007022959A DE102007022959B4 (de) | 2007-05-16 | 2007-05-16 | Verfahren zur Herstellung von Halbleitervorrichtungen |
CN2008100981399A CN101308803B (zh) | 2007-05-16 | 2008-05-15 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007022959A DE102007022959B4 (de) | 2007-05-16 | 2007-05-16 | Verfahren zur Herstellung von Halbleitervorrichtungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007022959A1 true DE102007022959A1 (de) | 2008-11-20 |
DE102007022959B4 DE102007022959B4 (de) | 2012-04-19 |
Family
ID=39868758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007022959A Expired - Fee Related DE102007022959B4 (de) | 2007-05-16 | 2007-05-16 | Verfahren zur Herstellung von Halbleitervorrichtungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007022959B4 (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010083919A2 (de) * | 2009-01-23 | 2010-07-29 | Robert Bosch Gmbh | Integrierter schaltkreis und herstellungsverfahren hierfür |
DE102011084582B3 (de) * | 2011-10-17 | 2013-02-21 | Robert Bosch Gmbh | Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren |
DE102012106892A1 (de) * | 2012-05-25 | 2013-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis |
US8933555B2 (en) | 2009-05-15 | 2015-01-13 | Infineon Technologies Ag | Semiconductor chip package |
DE102009029201B4 (de) | 2009-09-04 | 2019-05-09 | Robert Bosch Gmbh | Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils |
WO2019091728A1 (de) | 2017-11-10 | 2019-05-16 | Lpkf Laser & Electronics Ag | Verfahren und vorrichtung zur integration von halbleiter-wafern |
WO2021148281A1 (de) | 2020-01-23 | 2021-07-29 | Lpkf Laser & Electronics Ag | Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung |
WO2021228298A1 (de) | 2020-05-12 | 2021-11-18 | Lpkf Laser & Electronics Aktiengesellschaft | Verbundstruktur mit zumindest einer elektronischen komponente sowie ein verfahren zur herstellung einer solchen verbundstruktur |
DE102014109096B4 (de) | 2013-06-29 | 2023-08-03 | Intel Corporation | Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1424731A2 (de) * | 2002-11-26 | 2004-06-02 | Shinko Electric Industries Co., Ltd. | Elektronikteilverpackungsstruktur und ihre Herstellungsmethode |
US20050161833A1 (en) * | 2004-01-20 | 2005-07-28 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7057290B2 (en) * | 2003-02-13 | 2006-06-06 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
US20060208356A1 (en) * | 2005-03-15 | 2006-09-21 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004022884B4 (de) * | 2004-05-06 | 2007-07-19 | Infineon Technologies Ag | Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben |
-
2007
- 2007-05-16 DE DE102007022959A patent/DE102007022959B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1424731A2 (de) * | 2002-11-26 | 2004-06-02 | Shinko Electric Industries Co., Ltd. | Elektronikteilverpackungsstruktur und ihre Herstellungsmethode |
US7057290B2 (en) * | 2003-02-13 | 2006-06-06 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
US20050161833A1 (en) * | 2004-01-20 | 2005-07-28 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
US20060208356A1 (en) * | 2005-03-15 | 2006-09-21 | Shinko Electric Industries Co., Ltd. | Wiring board and method of manufacturing the same |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010083919A2 (de) * | 2009-01-23 | 2010-07-29 | Robert Bosch Gmbh | Integrierter schaltkreis und herstellungsverfahren hierfür |
WO2010083919A3 (de) * | 2009-01-23 | 2011-03-31 | Robert Bosch Gmbh | Integrierter schaltkreis und herstellungsverfahren hierfür |
US8933555B2 (en) | 2009-05-15 | 2015-01-13 | Infineon Technologies Ag | Semiconductor chip package |
DE102010016798B4 (de) * | 2009-05-15 | 2016-12-22 | Infineon Technologies Ag | Halbleiterchip-Package |
DE102009029201B4 (de) | 2009-09-04 | 2019-05-09 | Robert Bosch Gmbh | Verfahren zur Herstellung eines ein mikro- oder nanostrukuriertes Bauelement umfassenden Bauteils |
DE102011084582B3 (de) * | 2011-10-17 | 2013-02-21 | Robert Bosch Gmbh | Mikromechanische Sensorvorrichtung mit Moldverpackung und entsprechendes Herstellungsverfahren |
US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
DE102012106892A1 (de) * | 2012-05-25 | 2013-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis |
DE102012106892B4 (de) * | 2012-05-25 | 2021-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis |
DE102014109096B4 (de) | 2013-06-29 | 2023-08-03 | Intel Corporation | Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips |
WO2019091728A1 (de) | 2017-11-10 | 2019-05-16 | Lpkf Laser & Electronics Ag | Verfahren und vorrichtung zur integration von halbleiter-wafern |
US11515259B2 (en) | 2017-11-10 | 2022-11-29 | Lpkf Laser & Electronics Ag | Method and device for the integration of semiconductor wafers |
WO2021148281A1 (de) | 2020-01-23 | 2021-07-29 | Lpkf Laser & Electronics Ag | Montageverfahren für eine integrierte halbleiter-wafer-vorrichtung sowie montagevorrichtung |
WO2021228298A1 (de) | 2020-05-12 | 2021-11-18 | Lpkf Laser & Electronics Aktiengesellschaft | Verbundstruktur mit zumindest einer elektronischen komponente sowie ein verfahren zur herstellung einer solchen verbundstruktur |
DE102020112879A1 (de) | 2020-05-12 | 2021-11-18 | Lpkf Laser & Electronics Aktiengesellschaft | Verbundstruktur mit zumindest einer elektronischen Komponente sowie ein Verfahren zur Herstellung einer solchen Verbundstruktur |
Also Published As
Publication number | Publication date |
---|---|
DE102007022959B4 (de) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008028072B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE102008039388B4 (de) | Gestapelte Halbleiterchips und Herstellungsverfahren | |
DE102007022959B4 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
EP1412978B1 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
DE102011001556B4 (de) | Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads | |
DE102012025818B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102009032998B4 (de) | Bauelement mit Kontaktelementen und Verfahren zur Herstellung desselben | |
DE102009044605B4 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel | |
DE102011000836B4 (de) | Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren | |
DE102006058010B9 (de) | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren | |
DE102008032395B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102008063633A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102008045735B4 (de) | Gestapelte Halbleiterchips | |
DE102008034164B4 (de) | Modul mit Leistung-Halbleiterchip und Verfahren | |
DE102014115509A1 (de) | Halbleiterbauelement und Verfahren zum Fertigen eines Halbleiterbauelements | |
DE102009012524A1 (de) | Halbleitermodul | |
DE102009044639A1 (de) | Bauelement mit einem Halbleiterchip | |
DE102010015957A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102009029873A1 (de) | Reparierbares Halbleiterbauelement und Verfahren | |
DE102008064373B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102009044561A1 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers | |
WO2003103042A2 (de) | Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung | |
DE102012113012B4 (de) | Verfahren zum Herstellen einer elektronischen Vorrichtung | |
DE102015107109B4 (de) | Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative |
Representative=s name: , |
|
R020 | Patent grant now final |
Effective date: 20120720 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |