DE102005059128A1 - Bit sequence evaluating method for providing binary switching status to e.g. vehicle light, involves setting data signal to one and zero, when counter has values which are in respective halves of counter range - Google Patents
Bit sequence evaluating method for providing binary switching status to e.g. vehicle light, involves setting data signal to one and zero, when counter has values which are in respective halves of counter range Download PDFInfo
- Publication number
- DE102005059128A1 DE102005059128A1 DE200510059128 DE102005059128A DE102005059128A1 DE 102005059128 A1 DE102005059128 A1 DE 102005059128A1 DE 200510059128 DE200510059128 DE 200510059128 DE 102005059128 A DE102005059128 A DE 102005059128A DE 102005059128 A1 DE102005059128 A1 DE 102005059128A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- value
- bit
- bit sequence
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Auswertung einer Bitfolge. Das Verfahren kommt insbesondere bei einer Funkübertragung von Daten zum Einsatz.The The present invention relates to a method for evaluating a Bit sequence. The method comes especially with a radio transmission of data used.
Elektronische Einheiten arbeiten in der Regel mit mehreren Eingangssignalen. Hierbei kann es sich um analoge und/oder digitale Eingangssignale handeln, beispielsweise um Spannungswerte, Stellgrade oder binäre Schaltzustände von Fahrzeugbauteilen, wie Lichtern oder Scheibenwischern. Nach Schaltvorgängen kann es kurzzeitig zu Schwankungen oder Sprüngen eines Einschaltsignals kommen, beispielsweise durch Einschwingvorgänge in elektrischen Schaltkreisen, Induktion und durch Nachprellen mechanischer Kontakte. Derartige Schwankungen werden in der Regel durch ein Entprellen der Eingangssignale kompensiert. Insbesondere bei Funkübertragungen können Störungen der Signalübertragung auftreten.electronic Units usually work with multiple input signals. in this connection they can be analog and / or digital input signals, For example, by voltage values, degrees or binary switching states of Vehicle components, such as lights or windscreen wipers. After switching operations can it briefly to fluctuations or jumps of a switch-on signal come, for example, by transients in electrical circuits, Induction and by rebound of mechanical contacts. such Fluctuations are usually caused by a de-bouncing of the input signals compensated. In particular with radio transmissions disturbances of the signal transmission occur.
Im Weiteren werden bei der Datenübertragung, insbesondere Datenfunkübertragung, Daten von einem Sendemodul zu einem Empfangsmodul übertragen, hierbei kommen insbesondere PSK-Botschaften (phase shift keying), oder ASK-Botschaften (Amplitude shift keying) zum Einsatz. Bei PSK-Botschaften wird der Bitzustand durch eine Phasenverschiebung der Sinuswelle codiert. Jedes gesendete Bit entspricht einer verschobenen „1" oder einer nicht verschobenen „0"-Sinuswelle der Zwischenfrequenz. Bei ASK-Botschaften wird nur gemessen, ob Sendeleistung vorhanden ist, dies entspricht einer „1", oder ob keine Sendeleistung vorhanden ist, dies entspricht einer „0". Die Repräsentation des logischen Zustandes als physikalische Eigenschaft kann auch anders zugeordnet werden.in the Others are used in data transmission, in particular radio data transmission, Transfer data from a transmitter module to a receiver module, in particular PSK messages (phase shift keying), or ASK (amplitude shift keying) messages. For PSK messages the bit state becomes due to a phase shift of the sine wave coded. Each transmitted bit corresponds to a shifted "1" or a non-shifted "0" sine wave of the intermediate frequency. at ASK messages are only measured if transmit power is available, this corresponds to a "1", or no transmission power is present, this corresponds to a "0." The representation of the logical state as a physical property can also be assigned differently.
Im
Weiteren ist es bekannt, Eingangssignale vor der Auswertung zu entstören. Hierzu
wird erfindungsgemäß ein Entprellungszähler verwendet.
Ein derartiger Entprellungszähler
ist beispielsweise aus der noch nicht veröffentlichten Patentanmeldung
Aufgabe der Erfindung ist es ein Verfahren zur Auswertung einer Bitfolge aufzuzeigen.task The invention is a method for evaluating a bit sequence show.
Diese Aufgabe wird gemäß den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich anhand der anhängigen Ansprüche, der weiteren Beschreibung und der beigefügten Figur.These Task is performed according to the characteristics of Claim 1 solved. Advantageous embodiments of the invention will become apparent from the appended claims, the further description and the attached figure.
Bei der Erfindung wird, um die Datenübertragung abzusichern, zusätzlich zu einem ersten Zähler, einem so genannten Entprellcounter ein zweiter Zähler zur Synchronisation auf eine Bitfolge mitgeführt. Dieser zweite Zähler wird als Samplecounter bezeichnet. Der Entprellcounter läuft zwischen der Zahl „0" und einer Zahl, die geringer als die Anzahl der Samples pro Bitzeit ist. Der Entprellcounter wird erhöht oder erniedrigt, je nach Wert des eingelesenen Bits. Der Samplecounter hat einen Zählbereich, welcher der Anzahl der Samples pro Bit entspricht. Immer wenn der Samplecounter seinen maximalen Zählerwert erreicht, der ist wie ausgeführt eine Zahl gleich der Anzahl der Samples pro Bitzeit, wird anhand des Zählerstandes des Entprellcounters das Datenbit als „0" oder „1" erkannt. Hierzu wird der erreichbare Wert des Entprellcounters in zwei gleich große Bereiche geteilt, in eine obere Hälfte und eine untere Hälfte. Wird beispielsweise der Entprellcounter mit einem maximalen Zählerwert von fünf implementiert, so werden die Zählerstände von null bis zwei der unteren Hälfte und die Zählerstände von drei bis fünf der oberen Hälfte zugewiesen. Immer wenn der Entprellcounter eine bestimmte Schwelle überschreitet, wird der Samplecounter auf einen bestimmten Wert gesetzt.at The invention relates to data transmission additionally to a first counter, one so-called debounce counter a second counter for synchronization on a bit sequence carried. This second counter is called a sample counter. The debounce counter runs between the number "0" and a number, which is less than the number of samples per bit time. The debounce counter will be raised or decreased, depending on the value of the read bit. The samplecounter has a counting range, which corresponds to the number of samples per bit. Whenever the Samplecounter its maximum counter value achieved, which is as stated a number equal to the number of samples per bit time is based on of the meter reading the debounce counter detects the data bit as "0" or "1". For this purpose, the achievable Value of the debounce counter divided into two equal areas, into one upper half and a lower half. For example, the debounce counter with a maximum counter value of five implemented, the counter readings of zero to two of the lower half and the meter readings from three to five the upper half assigned. Whenever the debounce counter exceeds a certain threshold, the samplecounter is set to a certain value.
Die vorliegende Erfindung wird anhand eines konkreten Ausführungsbeispieles anhand einer Figur näher erläutert.The The present invention will be described with reference to a concrete embodiment closer to a figure explained.
Es zeigt die einzige der Anmeldung beigefügte Figur eine schematische Darstellung der Arbeitsweise des Verfahrens anhand eines konkreten Ausführungsbeispiels.It the sole figure attached to the application shows a schematic Representation of the operation of the method using a concrete embodiment.
In der Figur sind die Funkdaten mit dem Bezugszeichen A, der Bitstream mit Bezugszeichen B, der Entprellcounter mit Bezugszeichen C und ein Samplecounter mit Bezugszeichen D sowie der Datenbitstrom mit Bezugszeichen E, bezeichnet.In of the figure are the radio data with the reference A, the bitstream with reference symbol B, the debouncing counter with reference symbols C and a sample counter with reference symbol D and the data bit stream with Reference symbol E denotes.
Die Figur zeigt die Funktionsweise des Entprellcounters C und des Samplecounters D anhand des Bitstreams B, der sich aus den Funkdaten A ergibt. Die Funkdaten A sind über die Zeit aufgetragen.The Figure shows the operation of the debounce counter C and the sample counter D based on the bitstream B, which results from the radio data A. The radio data A are over the time is applied.
Die Funkdaten A werden zeitkonstant (zeitsynchron) abgetastet. Durch diese Abtastung ergibt sich der Bitstream B. Der Bitstream B ist die abgetastete Bitfolge der Funkdaten A.The Radio data A is sampled time constant (time synchronous). By this sampling yields the bitstream B. The bitstream B is the sampled bit sequence of the radio data A.
Der Entprellcounter C läuft synchron zum Bitstream B und zählt zwischen der Zahl null und einer vordefinierten Zahl, die geringer ist als die Samples pro Bit. Im vorliegenden Beispiel handelt es sich um acht Samples pro Bit. Für den Entprellcounter C wird daher vorteilhaft ein Wert für seine obere Zählgrenze von 2n –1, mit n = 3 gewählt, der Zähler des Entprellcounters C wird vorteilhaft zwischen 0 und 5 laufen. Der Bitstream B dient als Eingangssignal für den Entprellcounter C. Je nach Wert des eingelesenen Bits wird der Entprellcounter C erhöht oder erniedrigt. Im Falle einer Eins wird der Entprellcounter C inkrementiert, im Falle einer Null dekrementiert. Der Entprellcounter C kann aber keinen Wert größer als 2n – 1, im vorliegenden Fall der Zahl fünf annehmen. Da dem Entprellcounter C die Bitfolge des Bitstreams B als Eingangssignal dient, ergeben sich für den Entprellcounter C damit gemäß der Figur die Bitfolge 0, 0, 0, 0, 0, 1, 2, 3, 4, 5, 5, 5, 5 usw. Der Entprellcounter C wird nicht über den maximal vorgegebenen Zählerwert, im konkreten Fall fünf, erhöht.Debounce counter C runs synchronously with bitstream B and counts between the number zero and a predefined number that is less than the samples per bit. In this example, there are eight samples per bit. For the debounce counter C, therefore, a value for its upper count limit of 2n -1, with n = 3, is advantageously selected; the counter of the debounce counter C will advantageously run between 0 and 5. The bitstream B serves as the input signal for the debounce counter C. Depending on the value of the read-in bit, the debounce counter C is increased or decreased. In the case of a one, the debounce counter C is incremented decrements in the case of a zero. However, the debounce counter C can not assume a value greater than 2n-1, in the present case the number five. Since the debounce counter C is the bit sequence of the bitstream B as an input signal, resulting for the debounce counter C thus according to the figure, the bit sequence 0, 0, 0, 0, 0, 1, 2, 3, 4, 5, 5, 5, 5 etc. The debounce counter C is not increased above the maximum preset counter value, in this case five.
Immer wenn der Entprellcounter C eine bestimmte Schwelle überschreitet, wird der Samplecounter D auf einen definierten Wert gesetzt. Im vorliegenden Fall ist der Schwellwert der Übergang des Entprellcounters C von der Zahl zwei auf die Zahl drei oder der Übergang von der Zahl drei auf die Zahl zwei. Immer im Falle eines solchen Übergangs wir der Samplecounter D auf den definierten Wert gesetzt, im Ausführungsbeispiel auf die Zahl vier.always if the debounce counter C exceeds a certain threshold, the sample counter D is set to a defined value. in the In this case, the threshold is the transition of the debounce counter C from the number two to the number three or the transition from the number three to the number two. Always in case of such a transition we use the samplecounter D set to the defined value, in the embodiment on the number four.
Eine andere Möglichkeit wäre es, den Samplecounter D beim ersten Erreichen eines entgegengesetzten Extremwertes des Entprellcounters C zu setzen. Hierdurch wird dann bei Erreichen des maximalen Wertes des Entprellcounters C der Samplecounter D auf den Wert sechs gesetzt.A different possibility would it be, the sample counter D on the first reaching an opposite Extreme value of the debounce counter C to set. This will then when the maximum value of debounce counter C is reached, the sample counter D set to the value six.
Der Samplecounter D inkrementiert von einem Startwert, im vorliegenden Beispiel der Zahl eins, bis zum maximalen Zählerwert, der durch die Anzahl der Bits pro Bitzeit, im konkreten Ausführungsbeispiel acht; in einer weiteren Ausgestaltung der Erfindung läuft der Zähler von der Zahl acht auf die Zahl 1; es ist jede weitere derartige Kombination denkbar. Bei erreichen des maximalen Zählerwertes wird dieser wieder auf den Startwert eins gesetzt. Als Basis dient das Abtastsignal der Funkdaten A, d.h. der Samplecounter D zählt synchron zum Bitstream B und zum Entprellcounter C. In einer weiteren Ausgestaltung der Erfindung erfolgt die Auswertung anhand von aufgezeichneten Bitstreams. Im konkreten Ausführungsbeispiel zählt der Samplecounter D von eins bis acht, dieses entspricht den Samples pro Bit im Ausführungsbeispiel. Der Entprellcounter C inkrementiert oder dekrementiert in Abhängigkeit des Bitstreams B und der dort vorliegenden Bits. Bei einem Wechsel des Entprellcounters C von der Zahl drei auf die Zahl zwei oder von der Zahl zwei auf die Zahl drei wird der Samplecounter D auf den Wert vier gesetzt und zählt dann weiter. Da der Samplecounter D stets dann auf die Zahl vier gesetzt wird, wenn ein Wechsel des Entprellcounters C von der drei auf zwei oder von zwei auf drei erfolgt, hat dies zur Folge, dass bei einem Zählerstand von acht das Datenbit ermittelt wird. Hieraus ergibt sich dann der Datenstream E. Der Datenstrom E ergibt sich aus dem Samplecounter D und dem Entprellcounter C. Immer wenn der Samplecounter D den Zählerstand acht erreicht, wird der aktuelle Wert des Entprellcounters C ausgewertet. Wenn der Zählerstand des Entprellcounters C in diesem Zeitpunkt größer oder gleich dem Wert drei ist, wird der Datenbitstream E auf eins gesetzt, im anderen Fall auf null. Eventuell kann ein dritter Bereich zwischen den als „0" und „1" interpretierten Werten existieren, bei dem die Auswertung als fehlerhaft abgebrochen wird.Of the Samplecounter D increments from a starting value, in the present Example of the number one, up to the maximum counter value, determined by the number the bits per bit time, eight in the specific embodiment; in a Another embodiment of the invention, the counter of the number eight runs on the Number 1; Any further such combination is conceivable. At reach of the maximum counter value this set back to the starting value one. The basis is the Sampling signal of the radio data A, i. the sample counter D counts synchronously to the bitstream B and the debounce counter C. In a further embodiment the invention, the evaluation is based on recorded Bitstreams. In the concrete embodiment counts the Samplecounter D from one to eight, this corresponds to the samples per bit in the embodiment. The debounce counter C increments or decrements depending on of the bitstream B and the bits present there. At a change the debounce counter C from the number three to the number two or from number two to number three, the sample counter D becomes on set the value four and count then next. Since the sample counter D always on the number four is set, if a change of Entprellcounters C of the three is done on two or two on three, this has the consequence that at a meter reading of eight the data bit is detected. This then results in the Data stream E. The data stream E results from the sample counter D and the debounce counter C. Whenever the sample counter D the meter reading reaches eight, the current value of debounce counter C is evaluated. If the meter reading of debounce counter C is greater than or equal to three at this time is, the data bit stream E is set to one, in the other case to zero. Eventually, a third range between those interpreted as "0" and "1" Values exist in which the evaluation is aborted as faulty becomes.
Werden die Daten als PSK Signal übertragen, so wird im Takt der Zwischenfrequenz abgetastet, so daß die Reihenfolge der positiven und negativen Halbwellen der Zwischenfrequenz in eine entsprechende Bitfolge B übersetzt wird. Vor der weiteren Auswertung wird jedes zweite Bit der Bitfolge B negiert. Erst dann wird die Bitfolge wie beschrieben ausgewertet.Become transmit the data as a PSK signal, so sampled in time with the intermediate frequency, so that the order the positive and negative half-waves of the intermediate frequency in one corresponding bit sequence B translated becomes. Before further evaluation, every other bit of the bit sequence B negates. Only then is the bit sequence evaluated as described.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510059128 DE102005059128A1 (en) | 2005-12-10 | 2005-12-10 | Bit sequence evaluating method for providing binary switching status to e.g. vehicle light, involves setting data signal to one and zero, when counter has values which are in respective halves of counter range |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200510059128 DE102005059128A1 (en) | 2005-12-10 | 2005-12-10 | Bit sequence evaluating method for providing binary switching status to e.g. vehicle light, involves setting data signal to one and zero, when counter has values which are in respective halves of counter range |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005059128A1 true DE102005059128A1 (en) | 2007-06-14 |
Family
ID=38055988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200510059128 Withdrawn DE102005059128A1 (en) | 2005-12-10 | 2005-12-10 | Bit sequence evaluating method for providing binary switching status to e.g. vehicle light, involves setting data signal to one and zero, when counter has values which are in respective halves of counter range |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005059128A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019109653A1 (en) * | 2019-04-11 | 2020-10-15 | Zf Automotive Germany Gmbh | Method for debouncing an electrical input signal and debouncing module |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667338A (en) * | 1984-06-01 | 1987-05-19 | Sanyo Electric Co., Ltd. | Noise elimination circuit for eliminating noise signals from binary data |
DE19652570A1 (en) * | 1995-12-18 | 1997-06-19 | Nippon Precision Circuits | Transfer data shaping device |
US6008672A (en) * | 1996-11-11 | 1999-12-28 | Nec Corporation | Input signal reading circuit having a small delay and a high fidelity |
-
2005
- 2005-12-10 DE DE200510059128 patent/DE102005059128A1/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667338A (en) * | 1984-06-01 | 1987-05-19 | Sanyo Electric Co., Ltd. | Noise elimination circuit for eliminating noise signals from binary data |
DE19652570A1 (en) * | 1995-12-18 | 1997-06-19 | Nippon Precision Circuits | Transfer data shaping device |
US6008672A (en) * | 1996-11-11 | 1999-12-28 | Nec Corporation | Input signal reading circuit having a small delay and a high fidelity |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019109653A1 (en) * | 2019-04-11 | 2020-10-15 | Zf Automotive Germany Gmbh | Method for debouncing an electrical input signal and debouncing module |
US10819323B1 (en) | 2019-04-11 | 2020-10-27 | Zf Automotive Germany Gmbh | Method for debouncing an electrical input signal, and debouncing module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69933409T2 (en) | Method and arrangement for achieving and maintaining symbol synchronization in an OFDM transmission system | |
DE19933333C1 (en) | Method and device for locating a metallic line | |
DE19651126A1 (en) | Serial, bi-directional data transmission method | |
DE102005059128A1 (en) | Bit sequence evaluating method for providing binary switching status to e.g. vehicle light, involves setting data signal to one and zero, when counter has values which are in respective halves of counter range | |
DE102014106185B4 (en) | Control circuit for a serial data transmission | |
EP0332642B1 (en) | Process and circuit for adaptive correction of pulsed signals | |
DE10245589B4 (en) | Device for transmitting digital signals between mobile units | |
DE973189C (en) | Arrangement for demodulating phase-modulated pulses and their use in multi-channel systems with time selection | |
DE102005043483A1 (en) | Automatic technical device e.g. protocol converter, has microcontroller to which clock generator and memory unit are attached, and retriggerable mono-stable trigger circuits, where data bit is output based on output conditions of circuits | |
DE2822359A1 (en) | ELECTRIC FILTER | |
EP0738057A2 (en) | Method and device for bit synchronisation | |
EP0449370B1 (en) | Circuit arrangement for steepening signal edges | |
DE2232299A1 (en) | EXPANDABLE MULTIPLEXER | |
EP0920763B1 (en) | Data transmission by impulse position modulation and amplitude modulation | |
DE19932692A1 (en) | Method for sampling biphase encoded digital signals | |
DE2262700C1 (en) | Message transmission system with coded pulses | |
EP1335549B1 (en) | Method for transmission and device for reception of an anisochronous binary signal | |
DE102015213390B4 (en) | Bus coupler for a field bus and method for transmitting a bus signal | |
DE3435032C2 (en) | ||
DE102012211406A1 (en) | Electronic circuit for galvanic separation of input terminal from output terminal, has differentiator which is formed to differentiate input signal fed to input terminal or signal derived from input terminal into differentiated signal | |
EP0113436A2 (en) | Television transmission system with integrated transmission of additional information, especially sound signals | |
DE102004049016B3 (en) | Circuit arrangement for electrically insulated transmission of electrical signal with optical coupler has evaluation circuit that only recognizes pulse width modulated signal as valid if terminating signal has been received | |
DE102004009745B4 (en) | Receiver circuit for APM-coded data | |
DE3224401C1 (en) | Digital messaging system | |
DE102012221121A1 (en) | Concept for sending and receiving an information symbol |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
R012 | Request for examination validly filed |
Effective date: 20121004 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |