DE102005041322A1 - Trench transistor structure, with a field electrode array in the trenches, has a potential fixed for the field electrodes through semiconductor zones - Google Patents

Trench transistor structure, with a field electrode array in the trenches, has a potential fixed for the field electrodes through semiconductor zones Download PDF

Info

Publication number
DE102005041322A1
DE102005041322A1 DE102005041322A DE102005041322A DE102005041322A1 DE 102005041322 A1 DE102005041322 A1 DE 102005041322A1 DE 102005041322 A DE102005041322 A DE 102005041322A DE 102005041322 A DE102005041322 A DE 102005041322A DE 102005041322 A1 DE102005041322 A1 DE 102005041322A1
Authority
DE
Germany
Prior art keywords
transistor
field
semiconductor
zone
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005041322A
Other languages
German (de)
Other versions
DE102005041322B4 (en
Inventor
Franz Dr. Hirler
Frank Dr. Pfirsch
Jan Ropohl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005041322.6A priority Critical patent/DE102005041322B4/en
Publication of DE102005041322A1 publication Critical patent/DE102005041322A1/en
Application granted granted Critical
Publication of DE102005041322B4 publication Critical patent/DE102005041322B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

The trench transistor structure has a field electrode array (13) in trenches (4). The field electrode array has a conductive link to an array (17) of semiconductor zones (18a-18c) in a semiconductor zone (16) adjacent to a drift zone (8) of the transistor field (1). On applying a gate voltage to the transistor structure, the field electrodes (14a-14c) are fixed on a potential from a semiconductor zone through a space charge zone (20a-20c) extending from the semiconductor zone.

Description

Die Erfindung betrifft eine Trenchtransistorstruktur mit den Merkmalen des Oberbegriffs des Anspruchs 1 sowie ein Verfahren zu deren Herstellung.The The invention relates to a trench transistor structure having the features of the preamble of claim 1 and a method for its production.

Die Entwicklung von Trenchtransistoren wie MOSFETs (Metall-Oxid-Halbleiter Feldeffekttransistoren) wird von der Minimierung des flächenspezifischen Widerstands Ron·A wesentlich getrieben.The development of trench transistors such as MOSFETs (metal oxide semiconductor field effect transistors) is driven by the minimization of the surface specific resistance R on · A essential.

Bei einer MOS Trenchtransistorstruktur definieren durch Mesagebiete beabstandete Trenches ein Zellenfeld von Trenchtransistoren. Bei den Trenchtransistoren ist üblicherweise ein Sourcegebiet in ein Bodygebiet vom entgegengesetzten Leitfähigkeitstyp eingebettet, wobei das Bodygebiet oberhalb eines Draingebiets und Driftgebiets des Trenchtransistors ausgebildet ist. Zur Steuerung der Leitfähigkeit in einem an den Trench im Bodygebiet angrenzenden Kanalbereich dient eine gegenüber Halbleitergebieten im Trench isoliert ausgebildete Gateelektrode.at of a MOS trench transistor structure defined by mesa regions spaced trenches a cell array of trench transistors. at the trench transistors is common a source region into a body region of the opposite conductivity type embedded, with the body area above a drain area and Drift region of the trench transistor is formed. For controlling the conductivity in a channel area adjoining the trench in the body region one opposite semiconductor regions insulated in the trench formed gate electrode.

Maßgeblich für die Spannungsfestigkeit eines Trenchtransistors, d.h. der maximal zwischen Source und Drain anlegbaren Spannung vor Auftreten eines Spannungsdurchbruchs, sind insbesondere eine Dotierstoffkonzentration sowie eine vertikale Ausdehnung des Driftgebiets. Das Driftgebiet nimmt bei derartigen Bauelementen im sperrenden Zustand, d.h. dem in Sperrrichtung gepolten Übergang zwischen Body- und Driftgebiet, den Großteil der zwischen Source und Drain anliegenden Sperrspannung auf. Eine Erniedrigung der Dotierstoffkonzentration im Driftgebiet begünstigt einerseits die Spannungsfestigkeit, führt jedoch andererseits aufgrund der sich hieraus ergebenden geringeren Leitfähigkeit zu einer Vergrößerung des flächenspezifischen Einschaltwiderstands.decisive for the Withstand voltage of a trench transistor, i. the maximum between source and drain applicable voltage before occurrence of voltage breakdown, are in particular a dopant concentration and a vertical extent of the drift area. The drift area decreases with such components in the blocking state, i. the reverse-biased transition between Body and drift area, the majority the voltage applied between the source and drain blocking voltage. A Lowering of the dopant concentration in the drift region on the one hand favors one hand the dielectric strength leads however, on the other hand, due to the resulting lower conductivity to an enlargement of the area specific ON resistance.

Das Vorsehen einer isoliert im Trench gegenüber dem Driftgebiet angeordneten Feldelektrode, die auf einem definierten Potenzial liegt, ruft eine Kompensation von Ladungsträgern in dem Driftgebiet hervor. Aufgrund dieser Kompensationswirkung ergibt sich die Möglichkeit, das Driftgebiet des Trenchtransistors gegenüber Trenchtransistoren ohne eine derartige Feldelektrode bei gleich bleibender Spannungsfestigkeit in seiner Dotierstoffkonzentration zu erhöhen, was wiederum zu einer Verringerung des Einschaltwiderstands führt.The Provide a isolated in the trench opposite the drift region arranged Field electrode lying at a defined potential calls for compensation of carriers in the drift area. Due to this compensation effect results the opportunity the drift region of the trench transistor compared to trench transistors without such a field electrode with the same dielectric strength increase in its dopant concentration, which in turn leads to a Reduction of the on-resistance results.

Bekannt sind Feldplatten-Trenchtransistorstrukturen, die zur Reduzierung der Dicke eines Sperrspannung aufnehmenden Feldoxids im Trench mehrere Feldplatten übereinander legen, welche auf unterschiedlichen Potenzialen gehalten werden.Known are field plate trench transistor structures used for reduction the thickness of a blocking voltage receiving field oxide in the trench several Field plates one above the other which are held at different potentials.

So schlägt DE 103 39 455 ein vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone auf. Die Feldelektrode ist mit einem in Silizium vergrabenen floatenden p-Gebiet verbunden. Bei Anlegen einer Sperrspannung breitet sich die Raumladungszone vom Bodygebiet her aus, und bei Erreichen des floatenden p-Gebiets wird dessen Potenzial und damit das Potenzial der Feldplatte auf dem entsprechenden durch die Raumladungszone vorgegebenen Potenzial eingefroren. Sind weitere Feldplatten in die Tiefe des Bodygebietes hinein integriert, so werden auch diese sukzessive bei Erhöhen der Sperrspannung auf einem entsprechenden Potenzial eingefroren. Diese Struktur bringt den Nachteil eines sehr hohen Herstellungsaufwandes mit sich. Für jedes dieser p-Gebiete ist eine Mehrzahl von Einzelprozessen notwendig, deren Realisierung nach heutigem Stand der Technik fragwürdig ist, da etwa ein kristallfehlerfreies epitaktisches Überwachsen von Isolatoren oder Elektroden hierfür erforderlich wäre.Sun strikes DE 103 39 455 a vertical semiconductor device having a field electrode having drift zone. The field electrode is connected to a floating p-region buried in silicon. When a blocking voltage is applied, the space charge zone propagates from the body region, and when the floating p region is reached, its potential and thus the potential of the field plate is frozen at the corresponding potential predetermined by the space charge zone. If further field plates are integrated into the depth of the body region, these are also frozen successively as the blocking voltage is increased to a corresponding potential. This structure brings the disadvantage of a very high production costs. For each of these p-regions, a plurality of individual processes is necessary, the realization of which is questionable in the current state of the art, since, for example, a crystal-defect-free epitaxial overgrowth of insulators or electrodes would be required for this purpose.

DE 103 39 488 beschreibt einen lateralen Feldplatten-Transistor mit mehreren Feldplatten, deren Potenziale durch floatende p-Gebiete festgelegt sind. DE 103 39 488 describes a lateral field plate transistor with multiple field plates whose potentials are determined by floating p-type regions.

Ebenso wurde vorgeschlagen, die Potenziale der Feldplatten von einem Spannungsteiler, etwa als Zenerdiodenkette mit einem Serienwiderstand realisiert, abzugreifen. Ein derartiges Konzept bringt jedoch den Nachteil mit sich, dass beim Hochfahren einer Sperrspannung ein gleichmäßiger Spannungsabfall über den einzelnen Zenerdioden verursacht wird. Da sich jedoch die Raumladungszone sukzessive vom Bodygebiet aus in die Driftzone hinein ausbreitet, wäre es jedoch wünschenswert, die Feldplatten stufenweise nacheinander auf ein entsprechendes Potenzial zu legen.As well it has been proposed to exploit the potential of the field plates from a voltage divider, realized as a Zener diode chain with a series resistance, tap off. However, such a concept has the disadvantage itself that when raising a reverse voltage, a uniform voltage drop across the individual zener diodes is caused. However, since the space charge zone gradually spreads from the body area into the drift zone, would it be however desirable the field plates step by step to a corresponding one To lay potential.

Der Erfindung liegt die Aufgabe zugrunde, eine Trenchtransistorstruktur mit Feldplattenanordnung anzugeben, welche Potenziale für die Feldplatten zur Verfügung stellt und auf einfache und kostengünstige Weise herstellbar ist.Of the Invention is based on the object, a trench transistor structure specify with field plate arrangement, which potentials for the field plates to disposal provides and can be produced in a simple and cost-effective manner.

Die Aufgabe wird durch eine Trenchtransistorstruktur mit den Merkmalen des unabhängigen Anspruchs 1 gelöst. Ein Verfahren zu deren Herstellung ist in Anspruch 12 definiert. Bevorzugte Weiterentwicklungen der Erfindung können den abhängigen Patentansprüchen entnommen werden und werden in der weiteren Beschreibung erläutert.The The object is achieved by a trench transistor structure having the features of the independent Claim 1 solved. A process for their preparation is defined in claim 12. Preferred developments of the invention can be taken from the dependent claims are and will be explained in the further description.

Erfindungsgemäß wird eine Trenchtransistorstruktur angegeben mit in einen Halbleiterkörper von einer Oberfläche aus reichenden und voneinander durch ein Mesagebiet beabstandeten Trenches eines Transistorfeldes, einer im Mesagebiet zur Aufnahme einer Sperrspannung ausgebildeten Driftzone von einem ersten Leitfähigkeitstyp, einem oberhalb der Driftzone ausgebildeten Bodygebiet von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an die Trenches angrenzenden Sourcegebieten vom ersten Leitfähig keitstyp, einem unterhalb der Driftzone ausgebildeten Draingebiet vom ersten Leitfähigkeitstyp, einer in den Trenches ausgebildeten und vom Mesagebiet durch eine Gateisolationsstruktur beabstandeten Gateelektrode zur Steuerung der Leitfähigkeit von zwischen den Sourcegebieten und der Driftzone ausgebildeten und an die Trenches angrenzenden Kanalgebieten sowie einer in den Trenches angeordneten Feldelektrodenanordnung mit wenigstens einer durch eine Isolationsstruktur vom Mesagebiet und der Gateelektrode beabstandeten und elektrisch leitfähigen Feldelektrode, wobei die Feldelektrodenanordnung mit einer Halbleiterzonenanordnung, die aus wenigstens einer an die Oberfläche reichenden Halbleiterzone vom zweiten Leitfähigkeitstyp gebildet ist und außerhalb des Transistorfeldes in einem an die Driftzone angrenzenden Halbleiterbereich vom ersten Leitfähigkeitstyp ausgebildet ist, elektrisch verbunden ist.According to the invention, a trench transistor structure is indicated in a semiconductor body a trench of a transistor array extending from a surface and spaced from each other by a mesa region, a drift zone of a first conductivity type formed in the mesa region for receiving a reverse voltage, a body region formed above the drift zone of a second conductivity type opposite the first conductivity type having source regions adjacent to the trenches of FIG a first conductivity type, a drain region of the first conductivity type formed below the drift zone, a gate electrode formed in the trenches and spaced from the mesa region by a gate insulation structure for controlling the conductivity of channel regions formed between the source regions and the drift zone and adjacent to the trenches, and one in the trenches arranged field electrode assembly having at least one spaced by an insulating structure of Mesagebiet and the gate electrode and electrically conductive Fel delektrode, wherein the field electrode assembly with a semiconductor zone array, which is formed from at least one surface-reaching semiconductor zone of the second conductivity type and outside of the transistor field in a region adjacent to the drift zone semiconductor region of the first conductivity type is electrically connected.

Dem weiter oben definierten Transistorfeld ist ein Randabschluss der Trenchtransistorstruktur nicht zugeordnet. Der Halbleiterkörper kann beispielsweise aus einem Halbleiterwafer, insbesondere einem Siliziumwafer, bestehen, und etwa eine aufgebrachte Epitaxieschicht aufweisen. Im Falle eines Siliziumwafers mit aufgebrachter Epitaxieschicht ragen die Trenches von der Oberfläche aus in die Epitaxieschicht hinein. Die Anordnung von Trenches und Mesagebieten kann beispielsweise streifenförmig sein, so dass das Transistorfeld aus Streifen aufgebaut ist. Alternativ hierzu sind jedoch weitere Geometrien der Anordnung von Trenches und Mesagebieten möglich. Eine elektrische Verbindung zwischen der Halbleiterzonenanordnung, d.h. der wenigstens einen an die Oberfläche reichenden Halbleiterzone, mit der wenigstens einen Feldelektrode der Feldelektrodenanordnung kann beispielsweise über eine Metallisierungsebene erfolgen, wobei die wenigstens eine Feldelektrode beispielsweise in einem zur Halbleiterzonenanordnung benachbarten Bereich über die Oberfläche kontaktiert werden und damit mit der Metallisierungsebene leitend verbunden werden kann. Der außerhalb des Transistorfeldes an das Driftgebiet angrenzende Halbleiterbereich ist vom selben Leitungstyp wie die Driftzone, insbesondere können diese Bereiche durch dieselbe Halbleiterschicht ausgebildet sein. Somit koppelt das Potenzial im angrenzenden Halbleiterbereich an eine zwischen den Sourcegebieten und dem Draingebiet anliegende Spannung.the the transistor field defined above is an edge termination of Trench transistor structure not assigned. The semiconductor body can for example, from a semiconductor wafer, in particular a silicon wafer, exist, and have about an applied epitaxial layer. In the case of a silicon wafer with applied epitaxial layer The trenches protrude from the surface into the epitaxial layer into it. The arrangement of trenches and Mesagebieten example be a strip, so that the transistor array is made up of strips. alternative However, these are other geometries of the arrangement of trenches and Mesagebieten possible. An electrical connection between the semiconductor zone arrangement, i.e. the at least one surface-reaching semiconductor zone, with the at least one field electrode of the field electrode arrangement can, for example, over a metallization, wherein the at least one field electrode for example, in a zone adjacent to the semiconductor zone arrangement Area over the surface be contacted and thus conductively connected to the metallization can be. The outside of the transistor field adjacent to the drift region semiconductor region is of the same conductivity type as the drift zone, in particular these can Areas may be formed by the same semiconductor layer. Consequently couples the potential in the adjacent semiconductor area to one voltage applied between the source regions and the drain region.

Der erste Leitfähigkeitstyp kann n-Typ und der zweite Leitfähigkeitstyp kann p-Typ sein. Ebenso denkbar ist, den ersten Leitfähigkeitstyp als p-Typ und den zweiten Leitfähigkeitstyp als n-Typ auszubilden.Of the first conductivity type can be n-type and the second conductivity type can be p-type. It is also conceivable, the first conductivity type as p-type and the second conductivity type to train as an n-type.

Bei einer vorteilhaften Ausführungsform weist die Feldelektrodenanordnung eine Mehrzahl von vertikal untereinander angeordneten und durch die Isolationsstruktur voneinander beabstandeten Feldelektroden auf, die Halbleiterzonenanordnung weist eine der Mehrzahl der Feldelektroden entsprechende Mehrzahl von zueinander benachbarten und vom Transistorfeld verschieden beabstandeten Halbleiterzonen vom zweiten Leitungstyp auf, wobei die Halbleiterzonen mit zunehmendem lateralen Abstand vom Transistorfeld jeweils mit einer zunehmend tiefer im Halbleiterkörper angeordneten Feldelektrode verbunden sind.at an advantageous embodiment the field electrode assembly a plurality of vertically with each other arranged and spaced by the insulation structure from each other field electrodes The semiconductor zone arrangement comprises one of the plurality of field electrodes corresponding plurality of mutually adjacent and the transistor array differently spaced semiconductor zones of the second conductivity type on, wherein the semiconductor zones with increasing lateral distance from Transistor field each arranged with an increasingly deeper in the semiconductor body Field electrode are connected.

Da die Halbleiterzonen vom zweiten Leitungstyp im angrenzenden Halbleiterbereich vom ersten Leitungstyp liegen und an kein äußeres Potenzial angeschlossen sind, sind diese floatend ausgebildet. Ein Einfrieren des Potenzials einer Halbleiterzone wird dadurch erreicht, dass bei Erhöhen einer Sperrspannung zwischen Drain und Source im Transistorfeld der angrenzende Halbleiterbereich lateral von der Driftzone aus an frei beweglichen Ladungsträgern wie Elektronen und Löchern ausgeräumt wird und die so entstehende Raumladungszone beim Auftreffen auf die Halbleiterzone deren Potenzial und damit das Potenzial der mit der Halbleiterzone verbundenen Feld elektrode fixiert. Da eine tiefer liegende Feldelektrode mit jeweils einer weiter vom Transistorfeld beabstandeten Halbleiterzone leitend verbunden ist, führt ein sukzessiver Anstieg einer Sperrspannung zwischen Drain und Source zunächst zum Fixieren des Potenzials einer obersten Feldelektrode, sobald die Raumladungszone die zum Transistorfeld nächst benachbarte Halbleiterzone erreicht. Dehnt sich die Raumladungszone durch weiteres Erhöhen der Sperrspannung weiter aus und erreicht diese die der Halbleiterzone nach außen hin nächst benachbarte Halbleiterzone, so wird die unterhalb der obersten Feldelektrode liegende Feldelektrode in ihrem Potenzial fixiert. Somit liegt das Potenzial der obersten Feldelektrode dem Potenzial der Sourcegebiete des Trenchtransistors am Nächsten und das Potenzial der untersten Feldelektrode ist dem Potenzial des Drains des Transistorfeldes am Nächsten. Da sich hierdurch ein Spannungsabfall zwischen den Feldelektroden und dem lateral angrenzenden Bereich der Driftzone verringert, ermöglicht dies eine Reduzierung der Dicke der Isolationsstruktur, beispielsweise eines Feldoxids von angemessener Dicke.There the second conductivity type semiconductor regions in the adjacent semiconductor region are of the first conductivity type and connected to no external potential are, these are floating. Freezing the potential a semiconductor zone is achieved in that when increasing a reverse voltage between drain and source in the transistor field of the adjacent semiconductor region lateral to the drift zone on freely movable charge carriers such as Electrons and holes cleared and the resulting space charge zone upon impact the semiconductor zone their potential and thus the potential of having the semiconductor zone connected field electrode fixed. As a deeper lying field electrode, each with a further from the transistor field spaced semiconductor zone is conductively connected, introduces successive increase of reverse voltage between drain and source first for fixing the potential of an uppermost field electrode as soon as the space charge zone the next to the transistor field adjacent semiconductor zone reached. The space charge zone expands by further increasing the Blocking voltage continues and reaches those of the semiconductor zone outward next adjacent semiconductor zone, so is the below the uppermost field electrode fixed field electrode in its potential. So that's it Potential of the uppermost field electrode the potential of the source regions of the Trench transistor next and the potential of the lowest field electrode is the potential next to the drain of the transistor field. As a result of this Voltage drop between the field electrodes and the laterally adjacent one Reduced area of the drift zone, this allows a reduction the thickness of the insulation structure, for example a field oxide of reasonable thickness.

Bei einer vorteilhaften Ausführungsform ist zwischen einer Halbleiterzone und entweder einer in Richtung zum Transistorfeld benachbarten Halbleiterzone oder dem Bodygebiet des Transistorfeldes eine an die Oberfläche des Halbleiterkörpers reichende Hilfszone vom zweiten Leitungstyp ausgebildet und eine Dotierstoffkonzentration der Hilfszone ist kleiner verglichen mit der Dotierstoffkonzentration der Halbleiterzonen. Bei Anlegen einer Sperrspannung zwischen Drain und Source werden diese Hilfszonen vom Transistorfeld aus nach außen hin sukzessive ausgeräumt, d.h. an frei beweglichen Ladungsträgern verarmt, so dass diese im Sperrbetrieb keine leitende Verbindung zwischen den Halbleiterzonen bzw. zwischen der dem Transistorfeld nächst benachbarten Halbleiterzone und dem Bodygebiet bereitstellen. Im Gegensatz hierzu führen diese Hilfszonen beim Wiedereinschalten der Trenchtransistorstruk tur zum Entladen der Feldplatten, da sie in diesem Betriebszustand der Trenchtransistorstruktur nicht an frei beweglichen Ladungsträgern verarmt sind und somit die floatenden Halbleiterzonen leitend mit den Sourcegebieten verbinden.In an advantageous embodiment is between a semiconductor zone and either one adjacent to the transistor field Halblei terzone or the body region of the transistor field formed on the surface of the semiconductor body extending auxiliary zone of the second conductivity type and a dopant concentration of the auxiliary zone is smaller compared with the dopant concentration of the semiconductor zones. When a reverse voltage between drain and source is applied, these auxiliary zones are successively cleared outwards from the transistor field, ie depleted on freely movable charge carriers, so that they do not conduct conductively between the semiconductor zones or between the transistor zone next to the adjacent semiconductor zone and the body region provide. In contrast, these auxiliary zones lead when you turn on the Trenchtransistorstruk structure for discharging the field plates, since they are not depleted in free-floating charge carriers in this operating state of the trench transistor structure and thus connect the floating semiconductor zones conductively connected to the source regions.

Bei einer weiteren vorteilhaften Ausführungsform bildet eine näher zum Transistorfeld angeordnete Halbleiterzone von zwei benachbarten Halbleiterzonen ein Drain und die andere der zwei benachbarten Halbleiterzonen eine Source eines Hilfstransistors mit einer Kanalleitfähigkeit vom zweiten Leitungstyp aus, wobei eine Gateelektrode des Hilfstransistors mit dem Drain verbunden ist und eine dem Transistorfeld nächst benachbarte Halbleiterzone eine Source eines zusätzlichen Hilfstransistors ist, dessen Drain im Transistorfeld ausgebildet ist und dessen Drain-Potenzial durch das Potenzial des Bodygebiets im Transistorfeld festgelegt ist. Somit stellt die dem Transistorfeld nächst benachbarte Halbleiterzone einerseits die Source eines Hilfstransistors dar, dessen Drain das Bodygebiet im Transistorfeld bildet, andererseits stellt diese Halbleiterzone auch das Drain eines Transistors dar, dessen Source durch die vom Transistorfeld aus nach außen hin nächst benachbarte Halbleiterzone darstellt. Ebenso stellt diese nach außen hin nächst benachbarte Halbleiterzone bei Vorliegen noch weiter außen liegender Halbleiterzonen wieder das Drain eines zusätzlichen Hilfstransistors dar. Somit handelt es sich um eine Hintereinanderschaltung von Hilfstransistoren, wobei die Halbleiterzonen sowohl als Source eines weiter nach innen ausgebildeten Hilfstransistors als auch als Drain eines weiter nach außen ausgebildeten Hilfstransistors wirken. Wird eine Sperrspannung an den Trenchtransistor angelegt, so entsteht im Bereich der Hilfstransistoren eine Raumladungszone im angrenzende Halbleiterbereich. Eine derartige Raumladungszone führt zu einem Substratsteuereffekt und damit zu einer wesentlichen Erhöhung der Einsatzspannung der Hilfstransistoren. Sobald die Potenzialdifferenz zwischen Drain und Source eines dieser Hilfs transistoren, d.h. zwischen benachbarten Halbleiterzonen, die Einsatzspannung des Hilfstransistors erreicht, fließt ein Umladestrom zur mit der Source des entsprechenden Hilfstransistors verbundenen Feldelektrode. Somit werden die vom Transistorfeld nach außen hintereinander angeordneten Halbleiterzonen auf sich aus der sukzessiven Aufsummierung der Einsatzspannungen ergebenden Potenziale festgehalten. Das Potenzial der zum Transistorfeld nächst benachbarten Halbleiterzone bei Sperrbetrieb ist somit um eine Einsatzspannung vom Source-Potenzial im Zellenfeld entfernt. Eine zum Transistorfeld übernächst benachbarte Halbleiterzone liegt somit im Sperrbetrieb um zwei Einsatzspannungen vom Source-Potenzial im Transistorfeld entfernt.at A further advantageous embodiment forms a closer to Transistor field disposed semiconductor zone of two adjacent Semiconductor zones one drain and the other of the two adjacent semiconductor zones a source of an auxiliary transistor having a channel conductivity of the second conductivity type, wherein a gate electrode of the auxiliary transistor is connected to the drain and a transistor adjacent the next adjacent Semiconductor zone is a source of an additional auxiliary transistor whose Drain is formed in the transistor field and its drain potential determined by the potential of the body region in the transistor field is. Thus, the transistor field next adjacent semiconductor zone on the one hand, the source of an auxiliary transistor whose drain is the Body region in the transistor field forms, on the other hand, this semiconductor zone Also, the drain of a transistor, whose source by the of Transistor field out to the outside next represents adjacent semiconductor zone. Likewise, this is outwardly next adjacent semiconductor zone in the presence of further outward semiconductor zones again the drain of an additional auxiliary transistor Thus, it is a series connection of auxiliary transistors, wherein the semiconductor zones both as a source of a further inward trained auxiliary transistor as well as drain one after Outside trained auxiliary transistor act. If a reverse voltage to the Trench transistor applied, so arises in the range of auxiliary transistors a space charge zone in the adjacent semiconductor region. Such a space charge zone leads to a substrate control effect and thus a substantial increase in the threshold voltage the auxiliary transistors. Once the potential difference between drain and source of one of these auxiliary transistors, i. between adjacent semiconductor zones, reaches the threshold voltage of the auxiliary transistor, a Umladestrom flows to connected to the source of the corresponding auxiliary transistor Field electrode. Thus, the transistor field outwards in a row arranged semiconductor zones on the successive summation the potentials resulting from the tensions. The potential the next to the transistor field adjacent semiconductor zone in blocking operation is thus a threshold voltage from the source potential removed in the cell field. One to the transistor field overcomes neighboring semiconductor zone is thus in blocking operation by two threshold voltages from the source potential removed in the transistor field.

Vorzugsweise sind die Hilfstransistoren als planare Transistoren oder als Trenchtransistoren ausgebildet. Bei der Ausbildung der Hilfstransistoren als Trenchtransistoren wird das Kanalgebiet beispielsweise im angrenzenden Halbleiterbereich im Bereich der Seitenwände der Trenches ausgebildet.Preferably the auxiliary transistors are designed as planar transistors or as trench transistors. In the formation of the auxiliary transistors as trench transistors For example, the channel region becomes in the adjacent semiconductor region in the area of the side walls the Trenches trained.

Bei einer vorteilhaften Ausführungsform weist ein zwischen der Source- und dem Drain des Hilfstransistors liegender Kanalbereich vom ersten Leitfähigkeitstyp eine höhere Dotierstoffkonzentration auf als der an die Driftzone angrenzende Halbleiterbereich. Hierbei wird die Dotierstoffkonzentration im Kanalbereich beispielsweise durch Ionenimplantation zur Vergrößerung der Einsatzspannung erhöht.at an advantageous embodiment a lying between the source and the drain of the auxiliary transistor Channel region of the first conductivity type a higher one Dopant concentration than that adjacent to the drift zone Semiconductor region. Here, the dopant concentration in Channel area, for example by ion implantation to increase the Threshold increased.

Bei einer weiteren vorteilhaften Ausführungsform ist die Feldelektrodenanordnung mit einer weiteren Halbleiterzonenanordnung mit wenigstens einer im an die Driftzone angrenzenden Halbleiterbereich ausgebildeten weiteren Halbleiterzone vom zweiten Leitfähigkeitstyp leitend verbunden. Hierbei ist es möglich, dass die Halbleiterzonenanordnung sowie die weitere Halbleiterzonenanordnung gemeinsam ausgebildet werden und im an die Driftzone angrenzenden Halbleiterbereich fließend ineinander übergehen.at A further advantageous embodiment is the field electrode arrangement with a further semiconductor zone arrangement having at least one formed in the adjacent to the drift region semiconductor region another semiconductor zone of the second conductivity type conductively connected. Here it is possible in that the semiconductor zone arrangement and the further semiconductor zone arrangement be formed together and adjacent to the drift zone Semiconductor area flowing merge.

In vorteilhafter Weise weist die weitere Halbleiterzonenanordnung eine der Mehrzahl der Feldelektroden entsprechende Mehrzahl von zueinander benachbarten und vom Transistorfeld verschieden beabstandeten weiteren Halbleiterzonen auf, wobei die weiteren Halbleiterzonen mit zunehmendem lateralem Abstand vom Transistorfeld jeweils mit einer zunehmend tiefer liegenden Feldelektrode leitend verbunden sind. Somit ist eine Feldelektrode sowohl mit einer einen Hilfstransistor ausbildenden Halbleiterzone als auch mit einer weiteren Halbleiterzone verbunden. Die weitere Halbleiterzonenanordnung dient insbesondere zum Entladen der Feldplatten beim Wiedereinschalten der Trenchtransistorstruktur. Die jeweils mit einer selben Feldelektrode verbundene Halbleiterzone und weitere Halbleiterzone können miteinander überlappen, so dass die entsprechende Halbleiterzone und die weitere Halbleiterzone eine gemeinsame Halbleiterzone ausbilden, d.h. diese können beispielsweise unmittelbar angrenzend zueinander ausgebildet sein.In an advantageous manner, the further semiconductor zone arrangement has a plurality of further semiconductor zones which are adjacent to each other and are differently spaced from the transistor array, the further semiconductor zones being conductively connected to an increasingly lower field electrode with increasing lateral distance from the transistor field. Thus, a field electrode is connected to both an auxiliary transistor forming semiconductor zone and to another semiconductor zone. The further semiconductor zone arrangement serves, in particular, for discharging the field plates when the trench transistor structure is switched on again. Each connected to a same field electrode semiconductor zone and further semiconductor zone may overlap each other, so that the corresponding semiconductor zone and the further semiconductor zone a Form common semiconductor zone, ie these can be formed, for example, immediately adjacent to each other.

Bei einer weiteren vorteilhaften Ausführungsform ist zwischen einer der weiteren Halbleiterzonen und entweder einer in Richtung zum Transistorfeld benachbarten weiteren Halbleiterzone oder dem Bodygebiet des Transistorfeldes eine an die Oberfläche des Halbleiterkörpers reichende weitere Hilfszone vom zweiten Leitfähigkeitstyp ausgebildet und eine Dotierstoffkonzentration der zweiten Hilfszone ist kleiner verglichen mit der Dotierstoffkonzentration der weiteren Halbleiterzone. Bei Anlegen einer Sperrspannung zwischen Drain und Source werden diese weiteren Hilfszonen vom Transistorfeld aus nach außen hin sukzessive ausgeräumt, d.h. an frei beweglichen Ladungsträgern verarmt, so dass diese im Sperrbetrieb keine leitende Verbindung zwischen den weiteren Halbleiterzonen bzw. zwischen der dem Transistorfeld nächst benachbarten weiteren Halbleiterzone und dem Bodygebiet bereitstellen. Im Gegensatz hierzu führen diese Hilfszonen beim Wiedereinschalten der Trenchtransistorstruktur zum Entladen der Feldplatten, da sie in diesem Betriebszustand der Trenchtransistorstruktur nicht an frei beweglichen Ladungsträgern verarmt sind und somit die floatenden Halbleiterzonen leitend mit den Sourcegebieten verbinden.at a further advantageous embodiment is between a the other semiconductor zones and either one towards the Transistor field adjacent another semiconductor zone or the body area of the transistor field a reaching to the surface of the semiconductor body formed further auxiliary zone of the second conductivity type and a dopant concentration of the second auxiliary zone is smaller compared with the dopant concentration of the further semiconductor zone. When applying a reverse voltage between drain and source these further auxiliary zones from the transistor field outwards gradually eliminated, i.e. depleted on freely movable charge carriers, so this in blocking mode no conductive connection between the others Semiconductor zones or between the next closest to the transistor array Provide semiconductor zone and the body area. In contrast to this to lead these auxiliary zones when the trench transistor structure is switched on again for unloading the field plates, since they are in this operating condition of Trench transistor structure is not depleted on freely movable charge carriers are and thus the floating semiconductor zones conductive with the source regions connect.

In vorteilhafter Weise ist eine näher zum Transistorfeld angeordnete weitere Halbleiterzone von zwei benachbarten weiteren Halbleiterzonen eine Source und die andere der zwei weiteren Halbleiterzonen ein Drain eines weiteren Hilfstransistors mit einer Kanalleitfähigkeit vom zweiten Leitungstyp, wobei eine Gateelektrode des weiteren Hilfstransistors mit dem Drain verbunden ist und eine dem Transistorfeld nächst benachbarte weitere Halbleiterzone das Drain eines zusätzlichen weiteren Hilfstransistors bildet, dessen Source im Transistorfeld ausgebildet ist und dessen Source-Potenzial durch das Potenzial des Bodygebiets im Transistorfeld festgelegt ist. Diese weiteren Hilfstransistoren zeigen bei eingeschaltetem Trenchtransistor eine niedrigere Einsatzspannung als die durch die Halbleiterzonen definierten Hilfstransistoren aufgrund des entfallenden Substratsteuereffekts. Somit eignen sich die weiteren Hilfstransistoren zum Entladen der Feldelektroden beim Wiedereinschalten der Trenchtransistorstruktur und verhindern, dass die Feldelektroden beim Wiedereinschalten der Trenchtransistorstruktur auf negatives Potenzial geführt werden.In Advantageously, one is closer to the transistor array arranged further semiconductor zone of two adjacent another semiconductor zones one source and the other of the two other Semiconductor zones, a drain of another auxiliary transistor with a channel conductance of the second conductivity type, wherein a gate electrode of the further auxiliary transistor is connected to the drain and a transistor adjacent the next adjacent another semiconductor zone, the drain of an additional additional auxiliary transistor forms, whose source is formed in the transistor array and whose Source potential through the potential of the body region in the transistor field is fixed. These additional auxiliary transistors show when switched on Trench transistor has a lower threshold voltage than that through the Semiconductor zones defined auxiliary transistors due to the attributable Substrate control effect. Thus, the other auxiliary transistors are suitable for discharging the field electrodes when the trench transistor structure is switched on again and prevent the field electrodes from turning on the trench transistor structure again led to negative potential become.

Bei einer vorteilhaften Ausführungsform bildet der an die Driftzone angrenzende Halbleiterbereich einen Randabschluss des Transistorfeldes. Somit dehnt sich die Raumladungszone bei Anlegen einer Sperrspannung zwischen dem Draingebiet und den Sourcegebieten in den Randabschluss hinein aus.at an advantageous embodiment the semiconductor region adjacent to the drift zone forms one Edge termination of the transistor field. Thus, the space charge zone expands upon application of a reverse voltage between the drain region and the Source regions in the edge conclusion into.

Bei einer vorteilhaften Ausführungsform sind die Halbleiterzonen und/oder die weiteren Halbleiterzonen in weiteren Mesagebieten angeordnet, wobei die Breite der weiteren Mesagebiete im Wesentlichen der Breite der Mesagebiete im Transistorfeld entspricht. Diese Ausführungsform ist insbesondere von Vorteil, falls eine Dotierstoffkonzentration in der Driftzone gleich oder kleiner ist als die Dotierstoffkonzentration im angrenzenden Halbleiterbereich.at an advantageous embodiment are the semiconductor zones and / or the other semiconductor zones in arranged further Mesagebieten, the width of the other Mesa offers essentially the width of the mesa regions in the transistor field equivalent. This embodiment is particularly advantageous if a dopant concentration in the drift zone is equal to or less than the dopant concentration in the adjacent semiconductor area.

Ein erfindungsgemäßes Verfahren zur Herstellung einer Feldelektrodenanordnung einer Trenchtransistorstruktur weist die Schritte auf: Bereitstellen des Halbleitersubstrats mit den darin ausgebildeten Trenches und einer an die Trenches angrenzenden Isolationsstruktur sowie die weiteren Schritte Auffüllen der Trenches mit einem leitfähigen Material, Aufbringen einer Ätzmaske, die vom Transistorfeld aus in den an die Driftzone angrenzenden Halbleiterbereich reichende Teile der Trenches bedeckt und die im Transistorfeld liegenden Teile der Trenches freilegt, Ausbilden einer Feldelektrode durch Rückätzen eines Teils des leitfähigen Materials in den im Transistorfeld ausgebildeten Teilen der Trenches sowie Ausbilden einer Isolationsstruktur auf der Feldelektrode. Diesen weiteren Schritten nachfolgend kann ein optionales Ausbilden einer oder mehrerer weiterer Feldplatten durch sukzessives Wiederholen der weiteren Schritte erfolgen, wonach ein Fertigstellen des Transistorfeldes einschließlich Ausbilden der Halbleiterzonenanordnung im angrenzenden Halbleiterbereich sowie Verbinden der Halbleiterzonen jeweils mit einer Feldelektrode erfolgt. Somit sind die Feldelektroden jeweils an die Oberfläche des Halbleiterkörpers im angrenzenden Halbleiterbereich geführt, von wo aus sie beispielsweise über Kontaktlöcher mit einer Metallisierungsebene und von hier aus mit den Halbleiterzonen als auch den weiteren Halbleiterzonen verbunden werden können. Ebenso ist es möglich, beispielsweise die oberste Feldelektrode, d.h. die der Gateelektrode nächst benachbarte Feldelektrode, auf Source- Potenzial zu legen. Das Fertigstellen des Transistorfeldes kann unter anderem Ausbilden der Gateelektrode, von dotierten Gebieten wie den Sourcegebieten oder dem Bodygebiet, optionalen Kanalimplantationen zur Einstellung der Schwellspannung, Zwischenoxiden als auch Metallisierungsebenen einschließen.One inventive method for producing a field electrode arrangement of a trench transistor structure has the steps: providing the semiconductor substrate with the trenches formed therein and one adjacent to the trenches Isolation structure as well as the further steps filling up the Trenches with a conductive Material, applying an etching mask, from the transistor field in the adjacent to the drift zone Semiconductor region covered parts of the trenches and covered in the Transistor field lying parts of the trenches exposing, forming a field electrode by etching back a Part of the conductive Materials in the formed in the transistor field parts of the trenches and forming an isolation structure on the field electrode. Following these further steps may be optional formation one or more field plates by successively repeating the followed by further steps, after which a completion of the transistor field including Forming the semiconductor zone arrangement in the adjacent semiconductor region and connecting the semiconductor zones each with a field electrode he follows. Thus, the field electrodes are respectively to the surface of the Semiconductor body led in the adjacent semiconductor region, from where they, for example, via contact holes with a Metallisierungsebene and from here with the semiconductor zones as well as the other semiconductor zones can be connected. As well Is it possible, for example, the top field electrode, i. that of the gate electrode next adjacent field electrode to put on source potential. The finishing of the transistor field can, inter alia, form the gate electrode, of doped areas such as the source areas or the body area, optional channel implantations for setting the threshold voltage, Include intermediate oxides as well as metallization levels.

Vorteilhaft ist es, die Isolationsstruktur als thermisches Oxid auszubilden.Advantageous is to form the insulation structure as a thermal oxide.

Bei einer bevorzugten Ausführungsform wird als leitfähiges Material Polysilizium verwendet. Die Leitfähigkeit des Polysiliziums lässt sich auf einfache Weise etwa durch Zusatz von Dotierstoffen vom p- oder n-Leitfähigkeitstyp, etwa Bor oder Phosphor, einstellen. Es sei jedoch darauf hingewiesen, dass neben Polysilizium sich eine Vielzahl weiterer leitfähiger Materialien, etwa dotierte Halbleiterschichten oder auch metallische Schichten eignen können. Die Auswahl eines geeigneten leitfähigen Materials wird im Wesentlichen durch die Prozessintegration bestimmt.In a preferred embodiment, polysilicon is used as the conductive material. The conductivity of the polysilicon can be adjusted in a simple manner, for example, by adding dopants of the p or n conductivity type, for example boron or phosphorus. It should be noted, however, that In addition to polysilicon, a large number of other conductive materials, such as doped semiconductor layers or metallic layers can be suitable. The selection of a suitable conductive material is essentially determined by the process integration.

In vorteilhafter Weise wird die Ätzmaske als strukturierter Fotolack ausgebildet. Hierzu wird beispielsweise zunächst Fotolack ganzflächig aufgetragen und danach lithographisch strukturiert, so dass der Fotolack im Transistorfeld entfernt ist und die Feldelektrode im an die Driftzone angrenzenden Halbleiterbereich trotz Rückätzung im Transistorfeld weiterhin bis an die Oberfläche reicht.In Advantageously, the etching mask formed as a structured photoresist. This is for example first Photoresist over the entire surface applied and then lithographically structured, so that the Photoresist in the transistor field is removed and the field electrode in despite being etched back in the semiconductor region adjacent to the drift zone Transistor field continues to reach the surface.

Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert.The Invention will be described below in embodiments with reference to Figures closer explained.

1 zeigt in Teilfigur a) eine schematische Querschnittsansicht eines Ausschnitts aus einem Transistorzellenfeld mit Feldelektrodenanordnung und in Teilfigur b) eine schematische Querschnittsansicht einer ersten Ausführungsform einer Halblei terzonenanordnung in einem an eine Driftzone angrenzenden Halbleiterbereich, 1 shows in part a) a schematic cross-sectional view of a detail of a transistor cell array with field electrode assembly and in part b) a schematic cross-sectional view of a first embodiment of a semicon terzonenanordnung in a adjacent to a drift zone semiconductor region,

2 zeigt eine schematische Aufsicht auf eine Ausführungsform des in 1a dargestellten Transistorfeldes und der in 1b dargestellten Halbleiterzonenanordnung, 2 shows a schematic plan view of an embodiment of in 1a represented transistor field and the in 1b illustrated semiconductor zone arrangement,

3 zeigt eine schematische Querschnittsansicht durch einen Teil eines Trenches im angrenzenden Halbleiterbereich mit einer an eine Oberfläche eines Halbleiterkörpers geführten Feldelektrodenanordnung gemäß einer Ausführungsform, 3 shows a schematic cross-sectional view through a part of a trench in the adjacent semiconductor region with a guided to a surface of a semiconductor body field electrode assembly according to an embodiment,

4 zeigt in den Teilfiguren a) und b) Ansichten aufeinander folgende Prozessstadien während der Ausbildung der Feldelektrodenanordnung gemäß einer Ausführungsform, 4 shows in the sub-figures a) and b) views successive process stages during the formation of the field electrode assembly according to an embodiment,

5 zeigt eine Ausführungsform einer Halbleiterzonenanordnung mit planaren Transistoren im angrenzenden Halbleiterbereich, 5 shows an embodiment of a semiconductor zone arrangement with planar transistors in the adjacent semiconductor region,

6 zeigt eine weitere Ausführungsform einer weiteren Halbleiterzonenanordnung im angrenzenden Halbleiterbereich zum Entladen der Feldplatten beim Wiedereinschalten der Trenchtransistorstruktur im Transistorfeld, 6 shows a further embodiment of a further semiconductor zone arrangement in the adjacent semiconductor region for discharging the field plates when the trench transistor structure in the transistor field is switched on again,

7 zeigt eine schematische Querschnittsansicht einer weiteren Ausführungsform der weiteren Halbleiterzonenanordnung im angrenzenden Halbleiterbereich zum Entladen der Feldplatten beim Wiedereinschalten der Trenchtransistorstruktur im Transistorfeld. 7 shows a schematic cross-sectional view of another embodiment of the other semiconductor zone arrangement in the adjacent semiconductor region for discharging the field plates when the trench transistor structure in the transistor field.

In 1a ist eine schematische Querschnittsansicht eines Ausschnitts aus einem Transistorfeld 1 dargestellt. In einen Halbleiterkörper 2, vorzugsweise aus Silizium, reichen von einer Oberfläche 3 aus Trenches 4 hinein. Die Trenches 4 sind durch ein Mesagebiet 5 voneinander beabstandet. Im Mesagebiet 5 ist ein Bodygebiet 6 ausgebildet, welches an die Oberfläche 3 des Halbleiterkörpers 2 reicht. Im Bodygebiet 6 eingebettet und ebenso bis zur Oberfläche 3 ausgebildet als auch an die Trenches 4 angrenzend liegen Sourcegebiete 7 vom n+-Leitfähigkeitstyp.In 1a is a schematic cross-sectional view of a section of a transistor array 1 shown. In a semiconductor body 2 , preferably of silicon, extend from a surface 3 from trenches 4 into it. The trenches 4 are through a mesa area 5 spaced apart. In the Mesagebiet 5 is a body area 6 formed, which to the surface 3 of the semiconductor body 2 enough. In the body area 6 embedded and also to the surface 3 trained as well as the trenches 4 adjacent are source areas 7 of the n + conductivity type.

Um eine Abstufung in der Leitfähigkeit verschiedener Halbleiterzonen in den Figuren zum Ausdruck zu bringen, wird n+ zur Kennzeichnung einer Halbleiterzone vom n-Leitungstyp mit großer Leitfähigkeit, n zur Kennzeichnung einer Halbleiterzone vom n-Leitungstyp mit moderater Leitfähigkeit und n zur Kennzeichnung einer Halbleiterzone vom n-Leitfähigkeitstyp mit geringer Leitfähigkeit verwendet. Die Attribute große, moderate und geringe Leitfähigkeit sind relativ zueinander zu interpretieren.In order to indicate a gradation in the conductivity of various semiconductor regions in the figures, n + is used to designate a n-type semiconductor region of high conductivity, n denotes a n-type semiconductor region of moderate conductivity and n - denotes a semiconductor region used of the n-conductivity type with low conductivity. The attributes large, moderate and low conductivity are to be interpreted relative to each other.

Unterhalb des Bodygebietes 6 ist eine Driftzone 8 vom n-Leitfähigkeitstyp ausgebildet. Die Driftzone 8 dient insbesondere zur Aufnahme von Spannung beim Anlegen einer Sperrspannung an die Trenchtransistorstruktur. Unterhalb der Driftzone 8 liegt ein Draingebiet 9, welches beispielsweise ein metallisch kontaktiertes Halbleitergebiet vom n+-Leitfähigkeitstyp ist. Das Draingebiet 9 kann beispielsweise eine Siliziumscheibe mit n+-Leitfähigkeit aufweisen.Below the body area 6 is a drift zone 8th formed of n - conductivity type. The drift zone 8th is used in particular for receiving voltage when applying a blocking voltage to the trench transistor structure. Below the drift zone 8th is a drainage area 9 which is, for example, a n + -type metal-bonded semiconductor region. The drainage area 9 For example, it may have a silicon wafer with n + conductivity.

Innerhalb der Trenches 4 ist jeweils im Wesentlichen auf Höhe des Budygebiets 6 eine Gateelektrode 10 ausgebildet, die über eine Gateisolationsstruktur 11 vom Bodygebiet 6 beabstandet und elektrisch isoliert ist. Somit kann über ein Potenzial der Gateelektrode 10 eine Leitfähigkeit in einem Kanalbereich 12 zwischen den Sourcegebieten 7 und der Driftzone 8 gesteu ert werden. Unterhalb der Gateelektrode 10 ist eine Feldelektrodenanordnung 13 ausgebildet. Die Feldelektrodenanordnung 13 weist drei untereinander positionierte elektrisch leitfähige Feldelektroden 14a, 14b und 14c auf, welche voneinander und von der Gateelektrode 10 durch eine Isolationsstruktur 15 beabstandet und elektrisch isoliert sind. Die Feldelektroden 14a, 14b und 14c als auch die Gateelektrode 10 sind vorzugsweise aus dotiertem, d.h. leitfähigem, Polysilizium gebildet.Inside the trenches 4 is in each case essentially at the level of the Budy area 6 a gate electrode 10 formed, which has a gate insulation structure 11 from the body area 6 spaced and electrically isolated. Thus, over a potential of the gate electrode 10 a conductivity in a channel area 12 between the source areas 7 and the drift zone 8th to be controlled. Below the gate electrode 10 is a field electrode arrangement 13 educated. The field electrode arrangement 13 has three electrically conductive field electrodes positioned one below the other 14a . 14b and 14c on which from each other and from the gate electrode 10 through an isolation structure 15 spaced and electrically isolated. The field electrodes 14a . 14b and 14c as well as the gate electrode 10 are preferably formed of doped, ie conductive, polysilicon.

In 1b ist eine schematische Querschnittsansicht eines an die Driftzone 8 angrenzenden Halbleiterbereichs 16 dargestellt. Im als Randabschluss wirkenden angrenzenden Halbleiterbereich 16 vom n-Leitfähigkeitstyp ist eine Halbleiterzonenanordnung bestehend aus einer ersten Halbleiterzone 18a, einer zweiten Halbleiterzone 18b und einer dritten Halbleiterzone 18c vom p-Leitfähigkeitstyp ausgebildet. Die Halbleiterzonen 18a, 18b und 18c reichen bis zur Oberfläche 3 des Halbleiterkörpers 2 und sind jeweils mit einer der Feldelektroden 14a, 14b und 14c im Transistorfeld 1 leitend verbunden. Hierbei ist die zum Transistorfeld 1 nächst benachbarte erste Halbleiterzone 18a mit einer unmittelbar unterhalb der Gateelektrode 10 angeordneten ersten Feldelektrode 14a leitend verbunden. Ebenso ist eine unterhalb der ersten Feldelektrode 14a positionierte zweite Feldelektrode 14b mit der zur ersten Halbleiterzone 18a nach außen hin, d.h. vom Transistorfeld 1 weiter entfernt, positionierten zweiten. Halbleiterzone 18b leitend verbunden. Eine entsprechende leitende Verbindung liegt auch zwischen einer dritten Feldelektrode 14c und der dritten Halbleiterzone 18c vor.In 1b is a schematic cross-sectional view of one of the drift zone 8th adjacent semiconductor region 16 shown. In the adjacent semiconductor region acting as edge termination 16 of the n - conductivity type is a semiconductor zone arrangement consisting of a first Semiconductor zone 18a , a second semiconductor zone 18b and a third semiconductor zone 18c formed of the p-type conductivity. The semiconductor zones 18a . 18b and 18c reach to the surface 3 of the semiconductor body 2 and are each with one of the field electrodes 14a . 14b and 14c in the transistor field 1 conductively connected. Here is the transistor field 1 next adjacent first semiconductor zone 18a with one immediately below the gate electrode 10 arranged first field electrode 14a conductively connected. Likewise, one below the first field electrode 14a positioned second field electrode 14b with the first semiconductor zone 18a outwards, ie from the transistor field 1 further away, positioned second. Semiconductor zone 18b conductively connected. A corresponding conductive connection also lies between a third field electrode 14c and the third semiconductor zone 18c in front.

Zwischen den benachbarten Halbleiterzonen als auch zwischen der ersten Halbleiterzone 18a und dem Bodygebiet 6 ist jeweils eine Hilfszone vom p-Leitfähigkeitstyp ausgebildet. Beim Anlegen einer Sperrspannung zwischen den Sourcegebieten 7 und dem Drain 9 wird der angrenzende Halbleiterbereich 16 lateral durch Ausbilden einer in Form von Äquipotenziallinien 20a, 20b und 20c gekennzeichneten Raumladungszone von frei beweglichen Ladungsträgern ausgeräumt. Hierbei werden auch die Hilfszonen 19 ausgeräumt und an frei beweglichen Ladungsträgern verarmt. Die Raumladungszone breitet sich zunächst von dem Transistorfeld 1 zur ersten Halbleiterzone 18a hin aus. Bei Erreichen derselben wird deren Potenzial und damit das Potenzial auf der ersten Feldelektrode 14a fixiert. Bei weiterem Vergrößern der Sperrspannung werden sukzessive die zweite als auch die dritte Feldelektrode auf entsprechend höher liegenden Potenzialen fixiert.Between the adjacent semiconductor zones as well as between the first semiconductor zone 18a and the body area 6 In each case, an auxiliary zone of the p - conductivity type is formed. When applying a blocking voltage between the source regions 7 and the drain 9 becomes the adjacent semiconductor region 16 laterally by forming one in the form of equipotential lines 20a . 20b and 20c marked space charge zone cleared of freely movable charge carriers. Here are also the auxiliary zones 19 cleared out and impoverished on freely movable charge carriers. The space charge zone initially spreads from the transistor field 1 to the first semiconductor zone 18a out. When they reach their potential and thus the potential on the first field electrode 14a fixed. As the blocking voltage is further increased, the second and the third field electrodes are successively fixed to correspondingly higher potentials.

Wird die Trenchtransistorstruktur vom Sperrbetrieb aus wieder eingeschaltet, so stellen die Hilfszonen 19 eine leitende Verbindung zwischen den Halbleiterzonen 18a, 18b, 18c sowie dem Bodygebiet 6 bereit, wodurch sich die Feldplatten 14a, 14b, 14c entladen können. Dies rührt daher, dass die Hilfszonen 19 bei wieder eingeschalteter Trenchtransistorstruktur die Halbleiterzonen 18a, 18b und 18c leitend mit dem Bodygebiet 6 verbinden.If the trench transistor structure is switched on again from the blocking operation, the auxiliary zones set 19 a conductive connection between the semiconductor zones 18a . 18b . 18c as well as the body area 6 ready, causing the field plates 14a . 14b . 14c can discharge. This is due to the fact that the auxiliary zones 19 when the trench transistor structure is switched on again, the semiconductor zones 18a . 18b and 18c conducting with the body area 6 connect.

2 zeigt eine schematische Aufsicht auf das Transistorfeld 1 mit angrenzendem Halbleiterbereich 16. In der Verlängerung des Mesagebiets 5 im angrenzenden Halbleiterbereich 16 sind die Halbleiterzonen 18a, 18b, 18c dargestellt sowie die dazwischen liegenden Hilfszonen 19. Die in 1a) schematisch dargestellte Querschnittsansicht im Transistorfeld 1 ist einer mit AA' gekennzeichneten Schnittlinie entnommen. Die in 1b dargestellte schematische Querschnittsansicht des angrenzenden Halbleiterbereichs 16 ist in 2 als Schnittlinie BB' kenntlich gemacht. 2 shows a schematic plan view of the transistor array 1 with adjacent semiconductor region 16 , In the extension of the Mesagebiets 5 in the adjacent semiconductor area 16 are the semiconductor zones 18a . 18b . 18c represented as well as the intermediate auxiliary zones 19 , In the 1a ) schematically illustrated cross-sectional view in the transistor field 1 is taken from a line marked AA '. In the 1b illustrated schematic cross-sectional view of the adjacent semiconductor region 16 is in 2 indicated as section line BB '.

In 3 ist eine schematische Querschnittsansicht im angrenzenden Halbleiterbereich 16 im Trench 4 gezeigt. Die Querschnittsansicht ist in 2 durch eine Schnittlinie CC' gekennzeichnet. Der obere Teil von 3 zeigt perspekti visch die Aufsicht auf das Mesagebiet 5. Die erste Feldelektrode 14a ist hierbei im Bereich der ersten Halbleiterzone 18a an die Oberfläche 3 des Halbleiterkörpers geführt. Eine elektrisch leitende Verbindung zwischen der ersten Feldelektrode 14a und der ersten Halbleiterzone 18a ist schematisch mit einer linienförmigen Verbindung angedeutet. Die zweite Feldelektrode 14b ist im Bereich der zweiten Halbleiterzone 18b an die Oberfläche geführt und mit dieser ebenso elektrisch leitend verbunden. Selbiges gilt für die dritte Feldelektrode 14c und die dritte Halbleiterzone 18c. Die Feldelektroden 14a, 14b, 14c sind untereinander als auch zur Gateelektrode 10 durch die Isolationsstruktur 15 isoliert. Ebenso isoliert die Isolationsstruktur 15 die Elektroden innerhalb des Trenchs 4 zum benachbarten Mesagebiet 5, durch das eine Schnittlinie BB' gelegt ist, die der in 2 dargestellten Schnittlinie BB' entspricht. Die vereinfacht liniert dargestellte elektrisch leitende Verbindung zwischen beispielsweise der ersten Feldelektrode 14a und der ersten Halbleiterzone 18a lässt sich beispielsweise über Kontaktöffnungen und Metallisierungsebenen realisieren.In 3 is a schematic cross-sectional view in the adjacent semiconductor region 16 in the trench 4 shown. The cross-sectional view is in 2 characterized by a section line CC '. The upper part of 3 Perspectively shows the supervision of the Mesagebiet 5 , The first field electrode 14a is here in the area of the first semiconductor zone 18a to the surface 3 of the semiconductor body. An electrically conductive connection between the first field electrode 14a and the first semiconductor zone 18a is schematically indicated by a line-shaped connection. The second field electrode 14b is in the range of the second semiconductor zone 18b led to the surface and connected with this also electrically conductive. The same applies to the third field electrode 14c and the third semiconductor zone 18c , The field electrodes 14a . 14b . 14c are among each other and to the gate electrode 10 through the insulation structure 15 isolated. Likewise, the isolation structure isolates 15 the electrodes within the trench 4 to the neighboring mesa area 5 through which a section line BB 'is laid, which the in 2 illustrated section line BB 'corresponds. The simplified line illustrated electrically conductive connection between, for example, the first field electrode 14a and the first semiconductor zone 18a can be realized for example via contact openings and metallization levels.

In 4 sind in den Teilabbildungen a) und b) schematische Querschnittsansichten entlang der Schnittlinien AA' (linke Teilabbildung) und CC' (rechte Teilabbildung) während aufeinander folgender Prozessstadien bei der Herstellung der Feldelektrodenanordnung schematisch dargestellt. 4a zeigt eine schematische Querschnittsansicht im Transistorfeld nach Auffüllen der Trenches 4 mit einem leitfähigen Material 21 für die unterste Feldelektrode. Das leitfähige Material 21 der untersten Feldelektrode ist dabei vom Mesagebiet 5 durch die Isolationsstruktur 15 beabstandet. In der rechten Teilabbildung ist eine schematische Querschnittsansicht entlang der Schnittlinie CC' aus 2 dargestellt. Das leitfähige Material 21 für die unterste Feldelektrode ist innerhalb der Trenches 4 und darüber hinaus ausgebildet. Eine Ätzmaske 22 bedeckt einen Randbereich des angrenzenden Halbleiterbereichs und dient als Ätzstopp für die nachfolgende Ätzung des leitfähigen Materials zur Ausbildung der untersten Feldelektrode. Diese Ätzmaske ermöglicht es, die unterste Feldelektrode im Randbereich des angrenzenden Halbleiterbereichs an die Oberfläche 3 zu führen.In 4 In the partial illustrations a) and b) schematic cross-sectional views along the section lines AA '(left partial image) and CC' (right partial image) during successive process stages in the production of the field electrode arrangement are shown schematically. 4a shows a schematic cross-sectional view in the transistor field after filling the trenches 4 with a conductive material 21 for the lowest field electrode. The conductive material 21 the lowest field electrode is from the mesa area 5 through the insulation structure 15 spaced. In the right part of the figure is a schematic cross-sectional view along the section line CC 'from 2 shown. The conductive material 21 for the lowest field electrode is within the trenches 4 and trained beyond. An etching mask 22 covers an edge region of the adjacent semiconductor region and serves as an etch stop for the subsequent etching of the conductive material to form the lowermost field electrode. This etching mask makes it possible to bring the lowermost field electrode to the surface in the edge region of the adjacent semiconductor region 3 respectively.

In 4b ist im linken Teilbild die schematische Querschnittsansicht im Transistorfeld entlang der Schnittlinie AA' aus 2 nach Rückätzen des leitfähigen Materials 21 der untersten Feldelektrode 21' dargestellt. Diese Rückätzung lässt die unterste Feldelektrode 21' tief im Trench 4 zurück. Oberhalb der untersten Feldelektrode 21' ist die Isolationsstruktur 15 erneut ausgebildet. In der rechten Teilabbildung ist eine schematische Querschnittsansicht entlang der Schnittlinie CC' aus 2 dargestellt. Die Rückätzung des leitfähigen Materials 21 der untersten Feldelektrode 21' ist lediglich lateral bis zur vorhergehend ausgebildeten Ätzstoppschicht 22 durchgeführt, weshalb die unterste Feldelektrode 21' in diesem Bereich bis zur Oberfläche 3 reicht. Somit kann die unterste Feldelektrode 21' über die Oberfläche mit einer Halbleiterzonenanordnung elektrisch verbunden werden. Ein sukzessives Wiederholen der in den 4a und 4b dargestellten Verfahrensschritte ermöglicht ein Übereinanderstapeln mehrerer Feldelektroden.In 4b is the schematic cross-sectional view in the transistor field along the section line AA 'in the left partial image 2 after re-etching of the conductive material 21 the lowest field electrode 21 ' shown. This etching leaves the lowest field electrode 21 ' deep in the trench 4 back. Above the lowest field electrode 21 ' is the isolation structure 15 re-educated. In the right part of the figure is a schematic cross-sectional view along the section line CC 'from 2 shown. The etching back of the conductive material 21 the lowest field electrode 21 ' is only lateral to the previously formed etch stop layer 22 performed, which is why the bottom field electrode 21 ' in this area to the surface 3 enough. Thus, the lowest field electrode 21 ' be electrically connected via the surface with a semiconductor zone arrangement. A successive repetition of the in the 4a and 4b shown method steps allows stacking a plurality of field electrodes.

In 5 ist eine schematische Querschnittsansicht einer weiteren Ausführungsform einer Halbleiterzonenanordnung im angrenzenden Halbleiterbereich 16 dargestellt. Nächst benachbart zum Bodygebiet 6 im Transistorfeld 1 liegt die erste Halbleiterzone 18a der Halbleiterzonenanordnung im angrenzenden Halbleiterbereich 16. Nach außen hin, d.h. weiter vom Transistorfeld 1 entfernt, liegt die zweite Halbleiterzone 18b, gefolgt von der dritten Halbleiterzone 18c. Die erste Halbleiterzone 18a dient bei dieser Ausführungsform einerseits als Source eines Hilfstransistors 23, dessen Drain das Bodygebiet 6 im Transistorfeld 1 bei Sperrbetrieb der Tran sistorstruktur darstellt. Gleichzeitig dient die erste Halbleiterzone 18a als Drain eines zusätzlichen Hilfstransistors 23, dessen Source die zweite Halbleiterzone 18b ist. Eine Gateelektrode des Hilfstransistors 24 ist dabei mit dem Drain verbunden. Ebenso dient die zweite Halbleiterzone als Drain eines Hilfstransistors 23, dessen Source die dritte Halbleiterzone 18c ist. Die Gateelektrode 24 auch dieses Hilfstransistors 23 ist mit dessen Drain verbunden. Auf diese Weise können nun abhängig von der Anzahl der Feldelektroden bzw. Halbleiterzonen Hilfstransistoren sukzessive hintereinander geschaltet werden. Es sei an dieser Stelle nochmals darauf hingewiesen, dass die erste Halbleiterzone 18a insbesondere mit der beispielhaft in 1a dargestellten ersten Feldelektrode 14a elektrisch leitend verbunden ist. Entsprechend ist die zweite Halbleiterzone 18b mit der zweiten Feldelektrode 14b und die dritte Halbleiterzone 18c mit der dritten Feldelektrode 14c (siehe 1a) leitend verbunden. Die Gateelektrode 24 des Hilfstransistors 23, der ein durch das Bodygebiet 6 ausgebildetes Drain aufweist, liegt auf Source-Potenzial.In 5 is a schematic cross-sectional view of another embodiment of a semiconductor zone arrangement in the adjacent semiconductor region 16 shown. Next to the body area 6 in the transistor field 1 lies the first semiconductor zone 18a the semiconductor zone arrangement in the adjacent semiconductor region 16 , Outward, ie further from the transistor field 1 removed, lies the second semiconductor zone 18b followed by the third semiconductor zone 18c , The first semiconductor zone 18a serves in this embodiment, on the one hand as a source of an auxiliary transistor 23 whose drain is the body area 6 in the transistor field 1 represents in blocking operation of Tran sistorstruktur. At the same time serves the first semiconductor zone 18a as a drain of an additional auxiliary transistor 23 whose source is the second semiconductor zone 18b is. A gate electrode of the auxiliary transistor 24 is connected to the drain. Likewise, the second semiconductor zone serves as a drain of an auxiliary transistor 23 whose source is the third semiconductor zone 18c is. The gate electrode 24 also this auxiliary transistor 23 is connected to its drain. In this way, depending on the number of field electrodes or semiconductor zones now auxiliary transistors can be successively switched one behind the other. It should be noted at this point again that the first semiconductor zone 18a in particular with the example in 1a shown first field electrode 14a is electrically connected. Accordingly, the second semiconductor zone 18b with the second field electrode 14b and the third semiconductor zone 18c with the third field electrode 14c (please refer 1a ) connected conductively. The gate electrode 24 of the auxiliary transistor 23 that one through the body area 6 has trained drain, is at source potential.

Bei Anlegen und Vergrößern einer Sperrspannung zwischen den Sourcegebieten und dem Draingebiet im Transistorfeld dehnt sich die Raumladungszone lateral vom Transistorfeld 1 in den angrenzenden Halbleiterbereich 16 hinein aus. Dabei wird der angrenzende Halbleiterbereich 16, welcher eine Leitfähigkeit vom n-Typ aufweist, an freien Ladungsträgern verarmt. Ebenso sind zwischen der Source und dem Drain eines jeden Hilfstransistors 23 liegende Kanalbereiche 25, die hierin zusätzlich eingebrachte Dotierstoffe vom n-Leitungstyp zum Einstellen der Schwellspannung aufweisen, zunächst an frei beweglichen Ladungsträgern verarmt. Eine derartige Ladungsträgerverarmung durch Ausbilden der Raumladungszone wirkt als Substratsteuereffekt auf die Hilfstransistoren 23. Dies führt zu einer weiteren Erhöhung deren Schwellspannung. Erreicht die zwischen Source und Drain über einem Hilfstransistor 23 abfal lende Spannung dessen Schwellspannung, so wird dessen Kanalbereich 25 leitfähig und die Source des Hilfstransistors 23 auf eine Schwellspannung des Hilfstransistors oberhalb des Potenzials seiner Drain fixiert. Damit liegt auch die mit der Source leitend verbundene Feldelektrode auf diesem Potenzial. Durch weiteres Erhöhen der Sperrspannung im Transistorfeld werden die zueinander benachbarten Halbleiterzonen jeweils um eine Schwellspannung des dazwischen liegenden Hilfstransistors 23 auseinander gehalten. Somit liegen auch die im Trench unterhalb einander angeordneten Feldelektroden mit ihrem Potenzial jeweils um eine Schwellspannung des Hilfstransistors 23 voneinander im Potenzial entfernt.When a blocking voltage is applied between the source regions and the drain region in the transistor field, the space charge zone expands laterally from the transistor field 1 in the adjacent semiconductor area 16 into it. In this case, the adjacent semiconductor region 16 , which has an n - -type conductivity, depleted of free charge carriers. Likewise, between the source and the drain of each auxiliary transistor 23 lying channel areas 25 having additionally introduced n-type dopants therein for adjusting the threshold voltage, initially depleted of floating charge carriers. Such a carrier depletion by forming the space charge region acts as a substrate control effect on the auxiliary transistors 23 , This leads to a further increase in their threshold voltage. Reaches between source and drain via an auxiliary transistor 23 abfal loin voltage whose threshold voltage, so is the channel area 25 conductive and the source of the auxiliary transistor 23 fixed to a threshold voltage of the auxiliary transistor above the potential of its drain. Thus, the field electrode connected to the source is also at this potential. By further increasing the blocking voltage in the transistor field, the mutually adjacent semiconductor zones are each a threshold voltage of the intermediate auxiliary transistor 23 kept apart. Thus, the field electrodes arranged below one another in the trench are also each at their potential around a threshold voltage of the auxiliary transistor 23 away from each other in potential.

In 6 ist eine schematische Querschnittsansicht einer weiteren Halbleiterzonenanordnung im angrenzenden Halbleiterbereich 16 dargestellt. Die weitere Halbleiterzonenanordnung weist eine erste weitere Halbleiterzone 26a, eine zweite weitere Halbleiterzone 26b und eine dritte weitere Halbleiterzone 26c auf. Diese weiteren Halbleiterzonen können beispielsweise dieselben Entfernungen zum Bodygebiet 6 wie die erste Halbleiterzone 18a, zweite Halbleiterzone 18b und dritte Halbleiterzone 18c (vgl. 5) aufweisen und können mit diesen entsprechend leitend verbunden sein. Ebenso denkbar ist es, dass die Halbleiterzonen 18a, 18b und 18c in die weiteren Halbleiterzone 26a, 26b und 26c übergehen, d. h. diese unmittelbar aneinander grenzen. Die weiteren Halbleiterzonen 26a, 26b, 26c bilden wie die Halbleiterzonen 18a, 18b, 18c weitere Hilfstransistoren 27 aus, die sich jedoch von den Hilfstransistoren 23 in 5 dadurch unterscheiden, dass deren Gateelektroden 28 umgekehrt verschaltet sind. Die erste weitere Halbleiterzone 26a bildet beim Wiedereinschalten der Trenchtransistorstruktur ein Drain eines weiteren Hilfstransistors 27, dessen Source durch das Bodygebiet 6 im Transistorfeld 1 gegeben ist. Die Gateelektrode 28 dieses weiteren Hilfstransistors 27 ist damit mit Drain verbunden, jedoch sind die Source und das Drain im Vergleich zur Anord nung der Hilfstransistoren in 5 vertauscht. Dies liegt daran, dass die Trenchtransistorstruktur im einen Fall (siehe etwa 5) im Sperrbetrieb und im anderen Fall (siehe etwa 6) im eingeschalteten Zustand betrieben werden. Die weiteren Hilfstransistoren 27 dienen insbesondere zum Entladen der Feldelektroden 14a, 14b und 14c beim Wiedereinschalten der Trenchtransistorstruktur. Diese weiteren Hilfstransistoren 27 haben, wenn die Trenchtransistoren im Transistorfeld eingeschaltet sind, eine niedrige Einsatzspannung, da der Substratsteuereffekt entfällt. Dadurch kann verhindert werden, dass die Feldelektroden 14a, 14b und 14c beim Einschalten der Trenchtransistorstruktur auf negatives Potenzial geführt werden. Die Halbleiterzonenanordnung 17 als auch die weitere Halbleiterzonenanordnung können beispielsweise im Bereich des Randabschlusses lateral zueinander benachbart liegen. Somit dient die Halbleiterzonenanordnung insbesondere zur Definition der Potenziale der Feldelektroden bei Sperrbetrieb des Trenchtransistors und die weitere Halbleiterzonenanordnung dient insbesondere zum Entladen der Feldelektrodenanordnung beim Wiedereinschalten der Trenchtransistorstruktur.In 6 is a schematic cross-sectional view of another semiconductor zone arrangement in the adjacent semiconductor region 16 shown. The further semiconductor zone arrangement has a first further semiconductor zone 26a , a second further semiconductor zone 26b and a third further semiconductor zone 26c on. These further semiconductor zones can, for example, the same distances to the body area 6 like the first semiconductor zone 18a , second semiconductor zone 18b and third semiconductor zone 18c (see. 5 ) and can be connected to these accordingly conductive. It is equally conceivable that the semiconductor zones 18a . 18b and 18c in the further semiconductor zone 26a . 26b and 26c to go over, ie they are immediately adjacent to each other. The other semiconductor zones 26a . 26b . 26c form like the semiconductor zones 18a . 18b . 18c further auxiliary transistors 27 which, however, differ from the auxiliary transistors 23 in 5 differ in that their gate electrodes 28 are connected in reverse. The first further semiconductor zone 26a When the trench transistor structure is switched on again, it forms a drain of a further auxiliary transistor 27 whose source is the body area 6 in the transistor field 1 given is. The gate electrode 28 this further auxiliary transistor 27 is thus connected to drain, but the source and the drain are compared to the Anord tion of the auxiliary transistors in 5 reversed. This is because the trench transistor structure in one case (see 5 ) in the blocking mode and in the other case (see 6 ) are operated in the switched-on state. The other auxiliary transistors 27 serve in particular for discharging the field electrodes 14a . 14b and 14c when the trench is switched on again transistor structure. These further auxiliary transistors 27 When the trench transistors in the transistor array are turned on, they have a low threshold voltage since the substrate control effect is eliminated. This can prevent the field electrodes 14a . 14b and 14c when turning on the trench transistor structure to negative potential. The semiconductor zone arrangement 17 as well as the further semiconductor zone arrangement can lie laterally adjacent to one another, for example, in the region of the edge termination. Thus, the semiconductor zone arrangement serves in particular for defining the potentials of the field electrodes in the case of blocking operation of the trench transistor, and the further semiconductor zone arrangement is used in particular for discharging the field electrode arrangement when the trench transistor structure is switched on again.

7 zeigt eine schematische Querschnittsansicht einer im Vergleich zu 6 alternativen oder ergänzenden Ausführungsform einer weiteren Halbleiterzonenanordnung zum Entladen der Feldelektroden 14a, 14b und 14c. Wie in 6 sind auch in der in 7 gezeigten Ausführungsform die erste weitere Halbleiterzone 26a, die zweite weitere Halbleiterzone 26b und die dritte weitere Halbleiterzone 26c entsprechend mit der ersten Feldelektrode 14a, der zweiten Feldelektrode 14b und der dritten Feldelektrode 14c elektrisch leitend verbunden. Jedoch dienen die in 7 dargestellten weiteren Halbleiterzonen nicht als Source oder Drain von weiteren Hilfstransistoren, sondern ein Entladen der Feldelektroden 14a, 14b und 14c beim Wiedereinschalten der Trenchtransistorstruktur wird mit Hilfe von weiteren Hilfszonen 29, welche zwischen den weiteren Halbleiterzonen 26a, 26b und 26c als auch zwischen der ersten weiteren Halbleiterzone 26a und dem Bodygebiet 6 liegen, erreicht. Beim Wiedereinschalten der Trenchtransistorstruktur werden die im Sperrbetrieb an freien Ladungsträgern verarmten weiteren Hilfszonen 29 wieder leitfähig und stellen somit eine leitende Verbindung zwischen den weiteren Halbleiterzonen 26a, 26b und 26c und dem Bodygebiet 6 her, so dass sich die Feldelektroden 14a, 14b und 14c entladen können. 7 shows a schematic cross-sectional view of a compared to 6 alternative or supplementary embodiment of a further semiconductor zone arrangement for discharging the field electrodes 14a . 14b and 14c , As in 6 are also in the in 7 the embodiment shown, the first further semiconductor zone 26a , the second further semiconductor zone 26b and the third further semiconductor zone 26c corresponding to the first field electrode 14a , the second field electrode 14b and the third field electrode 14c electrically connected. However, the in. Serve 7 shown further semiconductor zones not as a source or drain of other auxiliary transistors, but a discharge of the field electrodes 14a . 14b and 14c When the trench transistor structure is switched on again, it is activated by means of further auxiliary zones 29 , which between the other semiconductor zones 26a . 26b and 26c as well as between the first further semiconductor zone 26a and the body area 6 lie, reached. When the trench transistor structure is switched on again, the further auxiliary zones which have been depleted in the blocking mode on free charge carriers become 29 again conductive and thus provide a conductive connection between the other semiconductor zones 26a . 26b and 26c and the body area 6 ago, so that the field electrodes 14a . 14b and 14c can discharge.

11
Ausschnitt aus einem Transistorfeldneckline from a transistor field
22
HalbleiterkörperSemiconductor body
33
Oberfläche des HalbleiterkörpersSurface of the Semiconductor body
44
Trench(es)Trench (es)
55
Mesagebietmesa region
66
BodygebietBody area
77
Sourcegebietesource regions
88th
Driftzonedrift region
99
Draingebietdrain region
1010
Gateelektrodegate electrode
1111
GateisolationsstrukturGate insulating structure
1212
Kanalgebietchannel region
1313
FeldelektrodenanordnungField electrode arrangement
14a, 14b, 14c14a, 14b, 14c
erste Feldelektrode, zweite Feldelektrode, dritte Feldelektrodefirst Field electrode, second field electrode, third field electrode
1515
Isolationsstrukturisolation structure
1616
angrenzender Halbleiterbereichadjoining Semiconductor region
1717
HalbleiterzonenanordnungSemiconductor zone arrangement
18a, 18b, 18c18a, 18b, 18c
erste Halbleiterzone, zweite Halbleiterzone, dritte Halbleiterzonefirst Semiconductor zone, second semiconductor zone, third semiconductor zone
1919
Hilfszonenauxiliary zones
20a, 20b, 20c20a, 20b, 20c
Äquipotenziallinien in der Raumladungszone bei Sperrspannungequipotential lines in the space charge zone with blocking voltage
2121
leitfähiges Material der untersten Feldelektrodeconductive material the lowest field electrode
21'21 '
unterste Feldelektrodelowest field electrode
2222
Ätzmaskeetching mask
2323
Hilfstransistorauxiliary transistor
2424
Gateelektrode des Hilfstransistorsgate electrode of the auxiliary transistor
2525
Kanalbereich des Hilfstransistorschannel area of the auxiliary transistor
26a, 26b, 26c26a, 26b, 26c
erste weitere Halbleiterzone, zweite weitere Halbleiterzone, dritte weitere Halbleiterzonefirst further semiconductor zone, second further semiconductor zone, third others Semiconductor zone
2727
weiterer HilfstransistorAnother auxiliary transistor
2828
Gateelektrode des weiteren Hilfstransistorsgate electrode the further auxiliary transistor
2929
weitere HilfszonenFurther auxiliary zones

Claims (16)

Trenchtransistorstruktur mit – in einen Halbleiterkörper (2) von einer Oberfläche (3) aus reichenden und voneinander durch ein Mesagebiet (5) beabstandeten Trenches (4) eines Transistorfeldes (1); – einer im Mesagebiet (5) zur Aufnahme einer Sperrspannung ausgebildeten Driftzone (8) von einem ersten Leitfähigkeitstyp; – einem oberhalb der Driftzone (8) ausgebildeten Bodygebiet (6) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp mit an die Trenches (4) angrenzenden Sourcegebieten (7) vom ersten Leitfähigkeitstyp; – einem unterhalb der Driftzone (8) ausgebildeten Draingebiet (9) vom ersten Leitungfähigkeitstyp; – einer in den Trenches (4) ausgebildeten und vom Mesagebiet (5) durch eine Gateisolationsstruktur (11) beabstandeten Gateelektrode (10) zur Steuerung der Leitfähigkeit von zwischen den Sourcegebieten (7) und der Driftzone (8) ausgebildeten und an die Trenches (4) angrenzenden Kanalgebieten (12); – einer in den Trenches (4) angeordneten Feldelektrodenanordnung (13) mit wenigstens einer durch eine Isolationsstruktur (15) vom Mesagebiet (5) und der Gateelektrode (10) beabstandeten und elektrisch leitfähigen Feldelektrode (14a, 14b, 14c), dadurch gekennzeichnet, dass – die Feldelektrodenanordnung (13) mit einer Halbleiterzonenanordnung (17), die aus wenigstens einer an die Oberfläche (3) reichenden Halbleiterzone (18a, 18b, 18c) vom zweiten Leitungstyp gebildet ist und ausserhalb des Transistorfeldes (1) in einem an die Driftzone (8) angrenzenden Halbleiterbereich (16) vom ersten Leitungstyp ausgebildet ist, elektrisch verbunden ist.Trench transistor structure with - in a semiconductor body ( 2 ) from a surface ( 3 ) from reaching and from each other through a Mesagebiet ( 5 ) spaced trenches ( 4 ) of a transistor field ( 1 ); - one in the mesa area ( 5 ) formed for receiving a reverse voltage drift zone ( 8th ) of a first conductivity type; One above the drift zone ( 8th ) trained body area ( 6 ) of a second conductivity type opposite to the first conductivity type, to the trenches ( 4 ) adjacent source regions ( 7 ) of the first conductivity type; One below the drift zone ( 8th ) trained drainage area ( 9 ) of the first conductivity type; - one in the trenches ( 4 ) trained and from the Mesagebiet ( 5 ) by a gate insulation structure ( 11 ) spaced gate electrode ( 10 ) for controlling the conductivity of between the source regions ( 7 ) and the drift zone ( 8th ) trained and to the Trenches ( 4 ) adjacent canal areas ( 12 ); - one in the trenches ( 4 ) arranged field electrode arrangement ( 13 ) with at least one by an isolation structure ( 15 ) of the mesa area ( 5 ) and the gate electrode ( 10 ) spaced and electrically conductive field electrode ( 14a . 14b . 14c ), characterized in that - the field electrode arrangement ( 13 ) with a semiconductor zone arrangement ( 17 ), which consists of at least one surface ( 3 ) reaching semiconductor zone ( 18a . 18b . 18c ) is formed by the second conductivity type and outside the transistor field ( 1 ) in one to the drift zone ( 8th ) adjacent semiconductor region ( 16 ) of the first conductivity type is electrically connected. Trenchtransistorstruktur nach Anspruch 1, dadurch gekennzeichnet, dass – die Feldelektrodenanordnung (13) eine Mehrzahl von vertikal untereinander angeordneten und durch die Isolationsstruktur (15) voneinander beabstandeten Feldelektroden (14a, 14b, 14c) aufweist; – die Halbleiterzonenanordnung (17) eine der Mehrzahl der Feldelektroden (14a, 14b, 14c) entsprechende Mehrzahl von zueinander benachbarten und vom Transistorfeld (1) verschieden beabstandeten Halbleiterzonen (18a, 18b, 18c) vom zweiten Leitungstyp aufweist; wobei – die Halbleiterzonen (18a, 18b, 18c) mit zunehmendem lateralen Abstand vom Transistorfeld (1) jeweils mit einer zunehmend tiefer im Halbleiterkörper (2) angeordneten Feldelektrode (14a, 14b, 14c) elektrisch leitend verbunden sind.Trench transistor structure according to claim 1, characterized in that - the field electrode arrangement ( 13 ) a plurality of vertically arranged one below the other and through the isolation structure ( 15 ) spaced apart field electrodes ( 14a . 14b . 14c ) having; The semiconductor zone arrangement ( 17 ) one of the plurality of field electrodes ( 14a . 14b . 14c ) corresponding plurality of mutually adjacent and of the transistor field ( 1 ) differently spaced semiconductor zones ( 18a . 18b . 18c ) of the second conductivity type; wherein - the semiconductor zones ( 18a . 18b . 18c ) with increasing lateral distance from the transistor field ( 1 ) each with an increasingly deeper in the semiconductor body ( 2 ) arranged field electrode ( 14a . 14b . 14c ) are electrically connected. Trenchtransistorstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – zwischen einer Halbleiterzone (18a, 18b, 18c) und entweder einer in Richtung zum Transistorfeld (1) benachbarten Halbleiterzone (18a, 18b, 18c) oder dem Bodygebiet (6) des Transistorfeldes (1) eine an die Oberfläche (3) des Halbleiterkörpers (2) reichende Hilfszone (19) vom zweiten Leitungstyp ausgebildet ist; und – eine Dotierstoffkonzentration der Hilfszone (19) kleiner ist verglichen mit der Dotierstoffkonzentration der Halbleiterzonen (18a, 18b, 18c).Trench transistor structure according to claim 1 or 2, characterized in that - between a semiconductor zone ( 18a . 18b . 18c ) and either one towards the transistor field ( 1 ) adjacent semiconductor zone ( 18a . 18b . 18c ) or the body area ( 6 ) of the transistor field ( 1 ) one to the surface ( 3 ) of the semiconductor body ( 2 ) reaching auxiliary zone ( 19 ) is formed of the second conductivity type; and a dopant concentration of the auxiliary zone ( 19 ) is smaller compared to the dopant concentration of the semiconductor zones ( 18a . 18b . 18c ). Trenchtransistorstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass – eine näher zum Transistorfeld (1) angeordnete Halbleiterzone (18a) von zwei benachbarten Halbleiterzonen (18a, 18b) ein Drain und die andere der zwei benachbarten Halbleiterzonen (18b) eine Source eines Hilfstransistors (23) mit einer Kanalleitfähigkeit vom zweiten Leitungstyp ausbilden; – eine Gateelektrode (24) des Hilfstransistors mit dem Drain des Hilfstransistors verbunden ist; wobei – eine dem Transistorfeld nächst benachbarte Halbleiterzone (18a) eine Source eines zusätzliche Hilfstransistors (23) ist, dessen Drain im Transistorfeld (1) ausgebildet ist und dessen Drain-Potenzial durch das Potenzial des Bodygebiets (6) im Transistorfeld (1) festgelegt ist.Trench transistor structure according to one of claims 1 to 3, characterized in that - one closer to the transistor field ( 1 ) ( 18a ) of two adjacent semiconductor zones ( 18a . 18b ) one drain and the other of the two adjacent semiconductor zones ( 18b ) a source of an auxiliary transistor ( 23 form) with a channel conductivity of the second conductivity type; A gate electrode ( 24 ) of the auxiliary transistor is connected to the drain of the auxiliary transistor; wherein - a transistor zone next adjacent semiconductor zone ( 18a ) a source of an additional auxiliary transistor ( 23 ) whose drain is in the transistor field ( 1 ) and its drain potential is determined by the potential of the body region ( 6 ) in the transistor field ( 1 ). Trenchtransistorstruktur nach Anspruch 4, dadurch gekennzeichnet, dass – die Hilfstransistoren (23) als Planare Transistoren oder als Trenchtransistoren ausgebildet sind.Trench transistor structure according to claim 4, characterized in that - the auxiliary transistors ( 23 ) are designed as planar transistors or as trench transistors. Trenchtransistorstruktur nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass ein zwischen der Source- und dem Drain des Hilfstransistors (23) liegender Kanalbereich (25) vom zweiten Leitungstyp eine höhere Dotierstoffkonzentration aufweist als der an die Driftzone (8) angrenzende Halbleiterbereich (16).Trench transistor structure according to one of claims 4 or 5, characterized in that a between the source and the drain of the auxiliary transistor ( 23 ) channel region ( 25 ) of the second conductivity type has a higher dopant concentration than that of the drift zone ( 8th ) adjacent semiconductor region ( 16 ). Trenchtransistorstruktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Feldelektrodenanordnung (13) mit einer weiteren Halbleiterzonenanordnung mit wenigstens einer im an die Driftzone (8) angrenzenden Halbleiterbereich (16) ausgebildeten weiteren Halbleiterzone (26a, 26b, 26c) vom zweiten Leitfähigkeitstyp leitend verbunden ist;Trench transistor structure according to one of the preceding claims, characterized in that the field electrode arrangement ( 13 ) with a further semiconductor zone arrangement with at least one im to the drift zone ( 8th ) adjacent semiconductor region ( 16 ) formed further semiconductor zone ( 26a . 26b . 26c ) of the second conductivity type is conductively connected; Trenchstransistorstruktur nach Anspruch 7, dadurch gekennzeichnet, dass – die weitere Halbleiterzonenanordnung eine der Mehrzahl der Feldelektroden entsprechende Mehrzahl von zueinander benachbarten und vom Transistorfeld (1) verschieden beabstandeten weiteren Halbleiterzonen (26a, 26b, 26c) aufweist; wobei – die weiteren Halbleiterzonen (26a, 26b, 26c) mit zunehmendem lateralem Abstand vom Transistorfeld (1) jeweils mit einer zunehmend tiefer liegenden Feldelektrode (14a, 14b, 14c) elektrisch leitend verbunden sind.Trench transistor structure according to claim 7, characterized in that - the further semiconductor zone arrangement has a plurality of field electrodes corresponding to the plurality of adjacent ones and of the transistor array ( 1 ) differently spaced further semiconductor zones ( 26a . 26b . 26c ) having; wherein - the other semiconductor zones ( 26a . 26b . 26c ) with increasing lateral distance from the transistor field ( 1 ) each with an increasingly lower field electrode ( 14a . 14b . 14c ) are electrically connected. Trenchstransistorstruktur nach Anspruch 8, dadurch gekennzeichnet, dass – zwischen einer der weiteren Halbleiterzonen (26a, 26b, 26c) und entweder einer in Richtung zum Transistorfeld (1) benachbarten weiteren Halbleiterzone (26a, 26b) oder dem Bodygebiet (6) eine an die Oberfläche (3) des Halbleiterkörpers (2) reichende weitere Hilfszone (29) vom zweiten Leitfähigkeitstyp ausgebildet ist; und – eine Dotierstoffkonzentration der weiteren Hilfszone (29) kleiner ist verglichen mit der Dotierstoffkonzentration der weiteren Halbleiterzonen (26a, 26b, 26c).Trench transistor structure according to claim 8, characterized in that - between one of the further semiconductor zones ( 26a . 26b . 26c ) and either one towards the transistor field ( 1 ) adjacent further semiconductor zone ( 26a . 26b ) or the body area ( 6 ) one to the surface ( 3 ) of the semiconductor body ( 2 ) reaching additional auxiliary zone ( 29 ) of the second conductivity type is formed; and - a dopant concentration of the further auxiliary zone ( 29 ) is smaller compared to the dopant concentration of the other semiconductor zones ( 26a . 26b . 26c ). Trenchtransistorstruktur nach Anspruch 9, dadurch gekennzeichnet, dass – eine näher zum Transistorfeld (1) angeordnete weitere Halbleiterzone (26a) von zwei benachbarten weiteren Halbleiterzonen (26a, 26b) eine Source und die andere der zwei weiteren Halbleiterzonen (26b) ein Drain eines weiteren Hilfstransistors (27) mit einer Kanalleitfähigkeit vom zweiten Leitfähigkeitstyp ausbildet; – eine Gateelektrode (28) des weiteren Hilfstransistors (27)mit dem Drain verbunden ist; wobei – eine dem Transistorfeld (1) nächst benachbarte weitere Halbleiterzone (26a) das Drain eines zusätzlichen weiteren Hilfstransistors (27) ist, dessen Source im Transistorfeld (1) ausgebildet ist und dessen Source-Potenzial durch das Potenzial des Bodygebiets (6) im Transistorfeld (1) festgelegt ist.Trench transistor structure according to claim 9, characterized in that - one closer to the transistor field ( 1 ) further semiconductor zone ( 26a ) of two adjacent further semiconductor zones ( 26a . 26b ) one source and the other of the two further semiconductor zones ( 26b ) a drain of another auxiliary transistor ( 27 ) is formed with a channel conductivity of the second conductivity type; A gate electrode ( 28 ) of the further auxiliary transistor ( 27 ) is connected to the drain; wherein - a transistor field ( 1 ) next adjacent further semiconductor zone ( 26a ) the drain of an additional additional auxiliary transistor ( 27 ) whose source is in the transistor field ( 1 ) and its source potential through the potential of Bodyge territory ( 6 ) in the transistor field ( 1 ). Trenchtransistorstruktur nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der an die Driftzone (8) angrenzende Halbleiterbereich (16) ein Randabschluss des Transistorfeldes (1) ist.Trench transistor structure according to any one of Claims 1 to 10, characterized in that it is connected to the drift zone ( 8th ) adjacent semiconductor region ( 16 ) an edge termination of the transistor field ( 1 ). Trenchtransistorstruktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterzonen (18a, 18b, 18) und/oder die weiteren Halbleiterzonen (26a, 26b, 26c) in weiteren Mesagebieten angeordnet sind, wobei die Breite der weiteren Mesagebiete im Wesentlichen der Breite der Mesagebiete (5) im Transistorfeld (1) entspricht.Trench transistor structure according to one of the preceding claims, characterized in that the semiconductor zones ( 18a . 18b . 18 ) and / or the further semiconductor zones ( 26a . 26b . 26c ) are arranged in further Mesagebieten, wherein the width of the further Mesagebiete substantially the width of Mesagebiete ( 5 ) in the transistor field ( 1 ) corresponds. Verfahren zur Herstellung einer Feldelektrodenanordnung einer Trenchtransistorstruktur nach einem der Ansprüche 1 bis 12, gekennzeichnet durch den Schritt: – Bereitstellen des Halbleiterkörpers (2) mit den darin ausgebildeten Trenches (4) und einer an die Trenches (4) angrenzenden Isolationsstruktur (15); und die weiteren Schritte: – Auffüllen der Trenches (4) mit einem leitfähigen Material (21); – Aufbringen einer Ätzmaske (22), die vom Transistorfeld (1) aus in den an die Driftzone (8) angrenzenden Halbleiterbereich (16) reichende Teile der Trenches (4) bedeckt und die im Transistorfeld (1) liegenden Teile der Trenches (4) freilegt; – Ausbilden einer Feldelektrode (21') durch Rückätzen eines Teils des leitfähigen Materials (21) in den im Transistorfeld (1) ausgebildeten Teilen der Trenches (4); – Ausbilden einer Isolationsstruktur (15) auf der Feldelektrode (21'); sowie – Optionales Ausbilden einer oder mehrerer weiterer Feldelektroden durch sukzessives Wiederholen der weiteren Schritte; und – Fertigstellen des Transistorfeldes (1) mit Ausbilden der Halbleiterzonenanordnung (17).Method for producing a field electrode arrangement of a trench transistor structure according to one of Claims 1 to 12, characterized by the step: - providing the semiconductor body ( 2 ) with the trenches formed therein ( 4 ) and one to the trenches ( 4 ) adjacent isolation structure ( 15 ); and the further steps: - filling the trenches ( 4 ) with a conductive material ( 21 ); - Applying an etching mask ( 22 ) from the transistor field ( 1 ) into the drift zone ( 8th ) adjacent semiconductor region ( 16 ) reaching parts of the trenches ( 4 ) and in the transistor field ( 1 ) lying parts of the trenches ( 4 ) uncovered; - Forming a field electrode ( 21 ' ) by re-etching a portion of the conductive material ( 21 ) in the in the transistor field ( 1 ) formed parts of the trenches ( 4 ); - forming an insulation structure ( 15 ) on the field electrode ( 21 ' ); and optionally forming one or more further field electrodes by successively repeating the further steps; and - completion of the transistor field ( 1 ) with forming the semiconductor zone arrangement ( 17 ). Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Isolationsstruktur (15) als thermisches Oxid ausgebildet wird.Method according to claim 13, characterized in that the isolation structure ( 15 ) is formed as a thermal oxide. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass als leitfähiges Material (21) Polysilizium verwendet wird.A method according to claim 13 or 14, characterized in that as a conductive material ( 21 ) Polysilicon is used. Verfahren nach Anspruch 13 bis 15, dadurch gekennzeichnet, dass die Ätzmaske (22) als strukturierter Fotolack ausgebildet wird.Method according to claim 13 to 15, characterized in that the etching mask ( 22 ) is formed as a structured photoresist.
DE102005041322.6A 2005-08-31 2005-08-31 Trench transistor structure with field electrode assembly and manufacturing method thereof Expired - Fee Related DE102005041322B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005041322.6A DE102005041322B4 (en) 2005-08-31 2005-08-31 Trench transistor structure with field electrode assembly and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041322.6A DE102005041322B4 (en) 2005-08-31 2005-08-31 Trench transistor structure with field electrode assembly and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102005041322A1 true DE102005041322A1 (en) 2007-03-01
DE102005041322B4 DE102005041322B4 (en) 2017-03-16

Family

ID=37715607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041322.6A Expired - Fee Related DE102005041322B4 (en) 2005-08-31 2005-08-31 Trench transistor structure with field electrode assembly and manufacturing method thereof

Country Status (1)

Country Link
DE (1) DE102005041322B4 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006055151A1 (en) * 2006-11-22 2008-05-29 Infineon Technologies Austria Ag Semiconductor component e.g. power diode, has semiconductor substrate, and semiconductor region i.e. buried semiconductor region, of one conductor type, which extends from one semiconductor area to another semiconductor area
DE102007061191A1 (en) * 2007-12-17 2009-06-18 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
EP2195846A1 (en) * 2007-09-18 2010-06-16 Microsemi Corporation Edge termination high voltage semiconductor device
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
EP2491592A2 (en) * 2009-10-20 2012-08-29 Vishay-Siliconix Split gate field effect transistor
US8716788B2 (en) 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US8742550B2 (en) 2012-07-05 2014-06-03 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8823084B2 (en) 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US8866222B2 (en) 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8901642B2 (en) 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
CN106098781A (en) * 2016-08-17 2016-11-09 电子科技大学 A kind of VDMOS of groove structure
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
CN106935645A (en) * 2015-12-30 2017-07-07 节能元件控股有限公司 Metal-oxide half field effect transistor power component with bottom grid
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
EP4152408A1 (en) * 2021-09-21 2023-03-22 Infineon Technologies Austria AG Semiconductor die comprising a device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170803A2 (en) * 2000-06-08 2002-01-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
DE10014660C2 (en) * 2000-03-24 2002-08-29 Infineon Technologies Ag Semiconductor arrangement with a trench electrode separated by a cavity from a drift path
JP2003243655A (en) * 2002-02-20 2003-08-29 Sanken Electric Co Ltd Insulated gate type transistor and method for manufacturing the same
DE10339455B3 (en) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertical semiconductor device having a field electrode drift zone and method for making such a drift zone

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (en) * 2000-03-24 2002-08-29 Infineon Technologies Ag Semiconductor arrangement with a trench electrode separated by a cavity from a drift path
EP1170803A2 (en) * 2000-06-08 2002-01-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
JP2003243655A (en) * 2002-02-20 2003-08-29 Sanken Electric Co Ltd Insulated gate type transistor and method for manufacturing the same
DE10339455B3 (en) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertical semiconductor device having a field electrode drift zone and method for making such a drift zone

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006055151B4 (en) * 2006-11-22 2011-05-12 Infineon Technologies Austria Ag Semiconductor device with a semiconductor zone and method for its production
DE102006055151A1 (en) * 2006-11-22 2008-05-29 Infineon Technologies Austria Ag Semiconductor component e.g. power diode, has semiconductor substrate, and semiconductor region i.e. buried semiconductor region, of one conductor type, which extends from one semiconductor area to another semiconductor area
EP2195846A1 (en) * 2007-09-18 2010-06-16 Microsemi Corporation Edge termination high voltage semiconductor device
EP2195846A4 (en) * 2007-09-18 2011-09-28 Microsemi Corp Edge termination high voltage semiconductor device
US8114743B2 (en) 2007-12-17 2012-02-14 Infineon Technologies Austria Ag Integrated circuit device with a semiconductor body and method for the production of an integrated circuit device
DE102007061191A1 (en) * 2007-12-17 2009-06-18 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
DE102007061191B4 (en) * 2007-12-17 2012-04-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US7880226B2 (en) 2007-12-17 2011-02-01 Infineon Technologies Austria Ag Integrated circuit device with a semiconductor body and method for the production of an integrated circuit device
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
EP2491592A2 (en) * 2009-10-20 2012-08-29 Vishay-Siliconix Split gate field effect transistor
EP2491592A4 (en) * 2009-10-20 2014-03-26 Vishay Siliconix Split gate field effect transistor
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8502315B2 (en) 2009-12-09 2013-08-06 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8741736B2 (en) 2009-12-09 2014-06-03 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US9577089B2 (en) 2010-03-02 2017-02-21 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
US8716788B2 (en) 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US8866222B2 (en) 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8901642B2 (en) 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
US9537003B2 (en) 2012-03-07 2017-01-03 Infineon Technologies Austria Ag Semiconductor device with charge compensation
US8742550B2 (en) 2012-07-05 2014-06-03 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8823084B2 (en) 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
CN106935645A (en) * 2015-12-30 2017-07-07 节能元件控股有限公司 Metal-oxide half field effect transistor power component with bottom grid
CN106935645B (en) * 2015-12-30 2020-07-07 节能元件控股有限公司 MOSFET power device with bottom gate
CN106098781B (en) * 2016-08-17 2018-10-26 电子科技大学 A kind of VDMOS of groove structure
CN106098781A (en) * 2016-08-17 2016-11-09 电子科技大学 A kind of VDMOS of groove structure
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
EP4152408A1 (en) * 2021-09-21 2023-03-22 Infineon Technologies Austria AG Semiconductor die comprising a device

Also Published As

Publication number Publication date
DE102005041322B4 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
DE102005041322B4 (en) Trench transistor structure with field electrode assembly and manufacturing method thereof
DE102009035688B4 (en) Semiconductor device with trench gate structure and method of making the same
DE112014000679B4 (en) Insulating layer silicon carbide semiconductor device and process for its production
DE102007004616B4 (en) A semiconductor device having a super junction structure and a method of manufacturing the same
DE102012204420B4 (en) Semiconductor device
DE102008039845B4 (en) IGBT with a semiconductor body
DE69735349T2 (en) TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR
DE102007030755B3 (en) Semiconductor device having a trench edge having edge and method for producing a border termination
DE10212144B4 (en) Transistor arrangement having a structure for electrically contacting electrodes of a trench transistor cell
DE102005041257B4 (en) Field electrode trench transistor structure with voltage divider
DE10358697A1 (en) Semiconductor device and method of manufacturing the same
DE102006026943B4 (en) By field effect controllable trench transistor with two control electrodes
DE112011104322T5 (en) Semiconductor device and method for manufacturing a semiconductor device
DE10297349T5 (en) Semiconductor structure with improved lower forward voltage losses and higher blocking capability
WO1997035346A1 (en) Field effect-controlled semiconductor component
DE102004029435A1 (en) Field plate trench transistor
DE10258194A1 (en) Semiconductor memory with charge trapping memory cells and manufacturing process
DE10309400A1 (en) Semiconductor element especially a compensating element such as a diode most or igbt has drift zone with compensation and high voltage resistance and low switch on resistance
DE102004009521B4 (en) High-voltage PMOS transistor, mask for manufacturing a tub and method for manufacturing a high-voltage PMOS transistor
DE102005035153A1 (en) Semiconductor component e.g. power transistor, has drift zone, and drift control zone made of semiconductor material and arranged adjacent to drift zone in body, where accumulation dielectric is arranged between zones
DE102006009942B4 (en) Lateral semiconductor device with low on-resistance
DE102004047772B4 (en) Lateral semiconductor transistor
DE102004009323B4 (en) Vertical trenched DMOS transistor and method of making the same
WO2007144416A1 (en) Mos-power transistors with edge termination with small area requirement
DE112010005265B4 (en) Method of making a depletion mode DMOS transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee