DE102005031119A1 - Circuit arrangement with low transconductance - Google Patents

Circuit arrangement with low transconductance Download PDF

Info

Publication number
DE102005031119A1
DE102005031119A1 DE200510031119 DE102005031119A DE102005031119A1 DE 102005031119 A1 DE102005031119 A1 DE 102005031119A1 DE 200510031119 DE200510031119 DE 200510031119 DE 102005031119 A DE102005031119 A DE 102005031119A DE 102005031119 A1 DE102005031119 A1 DE 102005031119A1
Authority
DE
Germany
Prior art keywords
circuit
transistor
circuit arrangement
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510031119
Other languages
German (de)
Inventor
Peter Prof. Dr. Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Heidelberg
Original Assignee
MANNHEIM, University of
Universitaet Mannheim
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MANNHEIM, University of, Universitaet Mannheim filed Critical MANNHEIM, University of
Priority to DE200510031119 priority Critical patent/DE102005031119A1/en
Priority to PCT/DE2006/001132 priority patent/WO2007003170A1/en
Publication of DE102005031119A1 publication Critical patent/DE102005031119A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H03F3/45103—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit niedriger Transkonduktanz, die zumindest einen ersten, in Sättigung betriebenen Transistor mit einem Drain- oder Kollektor-Strom und eine mit dem ersten Transistor verbundene Eingangsschaltung umfasst. Die Eingangsschaltung ist so ausgebildet, dass eine Änderung einer an der Eingangsschaltung anliegenden Eingangsspannung eine Änderung der Drain- oder Kollektor-Spannung des ersten Transistors bewirkt, von der ein Ausgangsstrom der Schaltungsanordnung gebildet oder abgeleitet wird. Mit der vorliegenden Schaltungsanordnung lassen sich sehr niedrige Transkonduktanzen in einem weiten Eingangsspannungsbereich bei geringem Platzbedarf für die Schaltung erreichen.The present invention relates to a circuit arrangement with a low transconductance, which comprises at least a first transistor operated in saturation with a drain or collector current and an input circuit connected to the first transistor. The input circuit is designed such that a change in an input voltage applied to the input circuit causes a change in the drain or collector voltage of the first transistor, from which an output current of the circuit arrangement is formed or derived. With the present circuit arrangement, very low transconductances in a wide input voltage range can be achieved with a small footprint for the circuit.

Description

Technisches AnwendungsgebietTechnical application

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit niedriger Transkonduktanz, mit der eine große Änderung einer Eingangsspannung in eine kleine Änderung eines Ausgangsstroms umgesetzt wird. Schaltungsanordnungen mit niedriger Transkonduktanz sind bspw. als Filter mit niedriger Grenzfrequenz einsetzbar, wie sie zur Erhöhung des Signal/Rausch-Verhältnisses bei Sensoren benötigt werden, die ein langsam variierendes Signal erzeugen.The The present invention relates to a lower-level circuit Transconductance, with a large change in an input voltage in a little change an output current is implemented. Circuits with low transconductance are, for example, used as a filter with low cutoff frequency, such as she to raise the signal-to-noise ratio needed with sensors, which produce a slowly varying signal.

Bekannte Schaltungsanordnungen mit niedriger Transkonduktanz basieren häufig auf modifizierten differenziellen Paaren. Die Transkonduktanz wird dabei durch Maßnahmen wie Source degeneration, Current splitting, Bulk Ansteuerung oder Floating Gates reduziert, wie dies bspw. in A. Veeralli et al.: „Transconductance Amplifier Structures With Very Small Transconductances: A Comparative Design Approach", IEEE Journal of Solid-State Circuits, Vol. 37, No. 6, Juni 2002, Seiten 770 bis 775 erläutert ist. Die gleichen Autoren schlagen in „A CMOS Transconductance Amplifier Architecture With Wide Tuning Range for Very Low Frequency Applications", IEEE Journal of Solid-State Circuits, Vol. 37, No. 6, Juni 2002, Seiten 776 bis 781 eine Schaltungsanordnung vor, bei der der Strom in einem Transistor, der im linearen Bereich arbeitet, durch Änderung seiner Drain-Spannung gesteuert wird. In Verbindung mit einer Current division Technik wird auch hier eine niedrige Transkonduktanz erreicht.Known Circuits with low transconductance are often based on modified differential pairs. The transconductance is thereby through action like source degeneration, current splitting, bulk control or Floating gates reduced, as in A. Veeralli et al .: "Transconductance Amplifier Structures With Very Small Transconductances: A Comparative Design Approach ", IEEE Journal of Solid State Circuits, Vol. 6, June 2002, Pages 770-775 explained is. The same authors suggest in "A CMOS Transconductance Amplifier Architecture With Wide Tuning Range for Very Low Frequency Applications ", IEEE Journal of Solid-State Circuits, Vol. 37, no. 6, June 2002, pages 776 to 781, a circuit arrangement in which the current in a transistor, which works in the linear region by changing its drain voltage is controlled. In conjunction with a current division technique Here, too, a low transconductance is achieved.

Diese der Anmelderin bisher bekannten Lösungen erreichen jedoch nur schwer Transkonduktanzen im pS-Bereich. Auch der Bereich von Eingangsspannungen, in denen ein lineares Verhalten der Schaltungsanordnung vorliegt, ist mit einigen 100 mV nur klein. Ein weiterer Nachteil der bekannten Schaltungsanordnungen mit niedriger Transkonduktanz besteht darin, dass deren Layouts oft relativ groß sind und der Stromverbrauch oft weit über den tatsächlich gelieferten Ausgangsströmen liegt.These However, the Applicant previously known solutions achieve only difficult transconductances in the pS range. Also the range of input voltages in which a linear behavior of the Circuit arrangement is present, with some 100 mV only small. Another disadvantage of the known circuit arrangements with lower Transconductance is that their layouts are often relatively large and the power consumption often far exceeds actually supplied output currents lies.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltungsanordnung anzugeben, die eine sehr niedrige Transkonduktanz von < 1 nS sowie einen weiten Eingangsspannungsbereich aufweist und sich in einem kompakten Layout realisieren lässt.The The object of the present invention is a circuit arrangement indicate a very low transconductance of <1 nS and a has wide input voltage range and is compact Layout can be realized.

Darstellung der ErfindungPresentation of the invention

Die Aufgabe wird mit der Schaltungsanordnung gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Schaltungsanordnung sind Gegenstand der Unteransprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen.The The object is achieved with the circuit arrangement according to claim 1. Advantageous embodiments the circuit arrangement are the subject of the dependent claims or can be the following description and the embodiments remove.

Die vorliegende Schaltungsanordnung mit niedriger Transkonduktanz umfasst zumindest einen ersten, in Sättigung betriebenen Transistor mit einem Drain- oder Kollektor-Strom, von dem ein Ausgangsstrom der Schaltungsanordnung gebildet oder abgeleitet wird, und eine mit dem ersten Transistor verbundene Eingangsschaltung, die so ausgebildet ist, dass eine Änderung einer an der Eingangsschaltung anliegenden Eingangsspannung eine Änderung der Drain- oder Kollektor-Spannung des ersten Transistors bewirkt.The present low-transconductance circuit at least a first, in saturation operated transistor with a drain or collector current, from formed or derived an output current of the circuit arrangement and an input circuit connected to the first transistor, which is designed such that a change of a voltage applied to the input circuit Input voltage a change the drain or collector voltage of the first transistor causes.

Bei der Transkonduktanz handelt es sich um die Steilheit der Übertragungskennlinie der Schaltungsanordnung. Der in der Literatur häufig genannte Steilheitskoeffizient oder Transkonduktanz-Koeffizient ist ein Maß für die Änderung des Ausgangsstroms der Schaltungsanordnung in Abhängigkeit von einer Änderung der Eingangsspannung.at The transconductance is the steepness of the transfer characteristic the circuit arrangement. The steepness coefficient frequently mentioned in the literature or transconductance coefficient is a measure of the change in output current the circuit arrangement in dependence of a change the input voltage.

Bei der vorliegenden Schaltungsanordnung wird somit die Drain-Spannung eines in Sättigung betriebenen Transistors, in der vorliegenden Beschreibung als erster Transistor bezeichnet, durch die Eingangsspannung verändert oder moduliert. Aufgrund des Early-Effekts, d.h. der Kanallängenmodulation, ändert sich der Strom im ersten Transistor auch bei starker Änderung der Drain-Spannung nur geringfügig und weitgehend linear. Der Strom im ersten Transistor ist dabei abhängig vom Ruhestrom und im Wesentlichen von der Geometrie des Transistors. Der Ruhestrom wird über eine Vorspannung an der Basis bzw. am Gate des ersten Transistors eingestellt.at the present circuit arrangement thus becomes the drain voltage one in saturation operated transistor, in the present description first Transistor referred to, changed by the input voltage or modulated. Due to the early effect, i.e. the channel length modulation changes the current in the first transistor even with a large change in the drain voltage only slightly and largely linear. The current in the first transistor is included dependent from the quiescent current and essentially from the geometry of the transistor. The quiescent current is over a bias voltage at the base or at the gate of the first transistor set.

Der Strom im ersten Transistor kann in einer Ausgestaltung direkt als Ausgangsstrom der Schaltungsanordnung genutzt werden. Aufgrund des Early-Effekts bewirkt eine große Änderung der Eingangsspannung dabei nur eine sehr kleine Änderung des Ausgangsstroms.Of the Current in the first transistor can in one embodiment directly as Output current of the circuit can be used. Due to the Early effect causes a big change the input voltage only a very small change in the output current.

In einer weiteren, bevorzugten Ausgestaltung der Schaltungsanordnung sind zwei identisch aufgebaute Schaltungszweige bestehend jeweils aus einem in Sättigung betriebenen ersten Transistor, und einer Eingangsschaltung vorgesehen, wobei an der Eingangsschaltung eines der Schaltungszweige eine erste Eingangsspannung V+ und an der Eingangsschaltung des anderen Schaltungszweiges eine zweite Eingangsspannung V- anliegt. Die Ausgänge beider Schaltungszweige werden über einen Stromspiegel voneinander subtrahiert, um den Ausgangsstrom der Schaltungsanordnung zu bilden. Hierbei können alle denkbaren Stromspiegel eingesetzt werden. Bei dieser differenziellen Konfiguration wird bei identischen Eingangsspannungen (V+ = V-) im Idealfall ein Ausgangsstrom von Null erzeugt.In a further preferred embodiment of the circuit arrangement, two identically constructed circuit branches are provided, each consisting of a saturated in saturation first transistor, and an input circuit, wherein at the input circuit of one of the circuit branches, a first input voltage V + and at the input circuit of the other circuit branch, a second input voltage V - is present. The outputs of both circuit branches are connected via a Current mirror subtracted from each other to form the output current of the circuit arrangement. All conceivable current mirrors can be used here. In this differential configuration, ideally, with identical input voltages (V + = V-), an output current of zero is generated.

Die Eingangsschaltung umfasst bei der vorliegenden Schaltungsanordnung vorzugsweise einen zweiten Transistor, der mit dem in Sättigung betriebenen ersten Transistor die Topologie einer Kaskode bildet. Bei dieser Topologie wird die Drain- oder Kollektor-Spannung des ersten Transistors durch den zweiten Transistor festgelegt, an dessen Gate die jeweilige Eingangsspannung anliegt. Der Drain- bzw. Kollektoranschluss des ersten Transistors ist dabei mit dem Source- bzw. Emitteranschluss des zweiten Transistors verbunden. Dies gilt selbstverständlich auch für die differenzielle Konfiguration, in der beide Eingangsschaltungen derart ausgebildet sind.The Input circuit comprises in the present circuit arrangement preferably a second transistor that is in saturation with the operated first transistor forms the topology of a cascode. In this topology, the drain or collector voltage of the first Transistor set by the second transistor, at the gate the respective input voltage is present. The drain or collector connection of the first transistor is connected to the source or emitter terminal connected to the second transistor. Of course, this also applies for the differential configuration, in which both input circuits so are formed.

Die vorliegende Schaltungsanordnung ist einfach aufgebaut und benötigt daher nur eine sehr kleine Chipfläche. Der Eingangsspannungsbereich, in dem die Schaltung linear arbeitet, ist sehr weit und kann bspw. 2/3 der Versorgungsspannung betragen. Der Transkonduktanzbereich, der durch Variation des Ruhestroms des ersten Transistors durchfahren werden kann, ist sehr groß und kann bspw. vier Größenordnungen betragen. Mit der vorliegenden Schaltungsanordnung können sehr kleine Transkonduktanzen von < 1 nS erreicht werden.The The present circuit is simple and therefore requires only a very small chip area. The input voltage range in which the circuit operates linearly, is very far and can be, for example, 2/3 of the supply voltage. Of the Transconductance range, by varying the quiescent current of the first Transistors can be passed through is very large and can for example, four orders of magnitude be. With the present circuit arrangement can be very small transconductances of <1 be achieved.

Durch eine Regelung des Ruhestroms des ersten Transistors – bzw. der beiden ersten Transistoren im Fall der differenziellen Konfiguration – über eine geeignet ausgebildete Regelschaltung wird die Transkonduktanz der vorliegenden Schaltungsanordnung unabhängig von der Betriebsspannung, der Temperatur, den Transistorgrößen und weiteren Eigenschaften der modulierten Transistoren, insbesondere des Early-Effektes. Die in der Regelschaltung durch eine Spannung und einen Strom vorgegebene Transkonduktanz bleibt damit unabhängig von Schwankungen dieser Einflussparameter jederzeit erhalten.By a regulation of the quiescent current of the first transistor - or the two first transistors in the case of differential configuration - via a suitably trained control circuit is the transconductance of present circuit arrangement independent of the operating voltage, the temperature, the transistor sizes and further properties of the modulated transistors, in particular of the early effect. The in the control circuit by a voltage and a current predetermined transconductance remains independent of fluctuations of these influencing parameters at any time.

Die vorliegende Schaltungsanordnung lässt sich vorteilhaft als sehr fein regelbare Stromquelle oder als sehr hoher, einstellbarer Widerstand einsetzen. Besonders vorteilhaft kann die Schaltungsanordnung als Filter mit sehr niedriger Grenzfrequenz, bspw. zur Aufbereitung von Sensorsignalen eingesetzt werden. Die vorliegende Schaltungsanordnung lässt sich auch in Regelschaltungen einsetzen, bspw. als Ladungspumpe in einem Phasenregelkreis (PLL) oder einer DLL (Delay- Locked-Loop). Eine derartige Regelschaltung erfordert nur noch eine sehr kleine Kapazität, so dass Chipfläche gespart wird und/oder keine externen Bauteile mehr notwendig sind. Ein weiteres Anwendungsgebiet ist die Feinjustierung (Kalibration), bspw. in DACs. Die vorliegende Schaltungsanordnung lässt sich selbstverständlich auch noch in weiteren Bereichen einsetzen, die hier nicht abschließend aufgezählt werden können.The present circuit arrangement can be advantageous as very finely adjustable current source or as a very high, adjustable resistance deploy. Particularly advantageous, the circuit arrangement as Filter with very low cutoff frequency, for example for processing be used by sensor signals. The present circuit arrangement can be also use in control circuits, for example. As a charge pump in one Phase locked loop (PLL) or a DLL (delay-locked loop). Such a control circuit requires only a very small capacity, so that chip area saved is and / or external components are no longer necessary. Another one Field of application is fine adjustment (calibration), eg in DACs. Of course, the present circuit arrangement can still be in other areas, which are not listed here exhaustively can.

Kurze Beschreibung der ZeichnungenShort description of drawings

Die vorliegende Schaltungsanordnung wird nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen nochmals kurz erläutert. Hierbei zeigen:The present circuit arrangement will be described below by means of embodiments briefly explained in connection with the drawings. in this connection demonstrate:

1 ein erstes Beispiel für eine Ausgestaltung der vorliegenden Schaltungsanordnung; 1 a first example of an embodiment of the present circuit arrangement;

2 ein zweites Beispiel für eine Ausgestaltung der vorliegenden Schaltungsanordnung; und 2 a second example of an embodiment of the present circuit arrangement; and

3 ein Beispiel für eine Regelschaltung wie sie in einer Ausgestaltung der vorliegenden Schaltungsanordnung eingesetzt werden kann. 3 an example of a control circuit as it can be used in one embodiment of the present circuit arrangement.

Wege zur Ausführung der ErfindungWays to execute the invention

1 zeigt ein erstes Beispiel einer Ausgestaltung der vorliegenden Schaltungsanordnung, anhand dessen das Funktionsprinzip nochmals kurz erläutert werden soll. Die Schaltungsanordnung der 1 setzt sich aus zwei identischen Schaltungszweigen mit jeweils zwei Feldeffekttransistoren 1, 3 bzw. 2, 4 zusammen. Die beiden Transistoren jedes Schaltungszweiges bilden die Topologie einer Kaskode. Durch die zweiten Transistoren 3, 4 werden somit die Drain-Spannungen der ersten Transistoren 1, 2 festgelegt. Der Ruhestrom I0 durch die Transistoren bzw. Schaltungszweige wird über die Vorspannung (bias) am Gate der ersten Transistoren 1, 2 eingestellt. Die beiden ersten Transistoren 1, 2 werden in Sättigung betrieben, so dass eine Änderung ihrer Drain-Spannung nur eine minimale Änderung des Drain-Stroms und somit des Ausgangsstroms der beiden Schaltungszweige bewirkt. Die beiden Eingangsspannungen V+ bzw. V- liegen an den beiden zweiten Transistoren 3, 4 an. Somit werden bei einer Schwankung oder Variation dieser Eingangsspannungen V+/V- die Drain-Spannungen an den ersten Transistoren 1, 2 geändert und so der tatsächlich fließende Strom moduliert. 1 shows a first example of an embodiment of the present circuit arrangement, based on which the operating principle will be briefly explained again. The circuit arrangement of 1 consists of two identical circuit branches, each with two field effect transistors 1 . 3 respectively. 2 . 4 together. The two transistors of each circuit branch form the topology of a cascode. Through the second transistors 3 . 4 Thus, the drain voltages of the first transistors 1 . 2 established. The quiescent current I 0 through the transistors or circuit branches is via the bias at the gate of the first transistors 1 . 2 set. The first two transistors 1 . 2 are operated in saturation, so that a change in their drain voltage causes only a minimal change of the drain current and thus the output current of the two circuit branches. The two input voltages V + and V- are at the two second transistors 3 . 4 at. Thus, with a variation or variation of these input voltages V + / V-, the drain voltages at the first transistors become 1 . 2 changed and modulated so the actual flowing current.

Die 1 zeigt eine differenzielle Konfiguration mit den beiden identischen Schaltungszweigen, bei der die Ausgangsströme der beiden Zweige durch den Stromspiegel 5 subtrahiert werden. Der Ausgangsstrom Iout ist im Idealfall 0 für V+ = V-.The 1 shows a differential configuration with the two identical circuit branches, in which the output currents of the two branches through the current mirror 5 be subtracted. The output current I out is ideally 0 for V + = V-.

2 zeigt eine gefaltete Schaltungsanordnung, mit der ein höherer dynamischer Bereich erzielt werden kann. Auch hier wird wie im Beispiel der 1 eine differenzielle Konfiguration mit zwei Schaltungszweigen eingesetzt, bei denen die Eingangsschaltungen ebenfalls durch die zweiten Transistoren 3, 4 gebildet werden. Die Ausgänge der beiden Schaltungszweige sind hierbei mit jeweils einer Stromquelle 6 verbunden. Über zwei PMOS-Kaskoden 7 wird die Spannung im oberen Bereich der Schaltungsanordnung konstant gehalten, so dass der Stromfehler kleiner wird. Auch bei dieser gefalteten Anordnung erfolgt eine Subtraktion der beiden Ausgangsströme der Schaltungszweige über einen Stromspiegel 8. 2 shows a folded circuit arrangement with which achieves a higher dynamic range can be. Again, as in the example of 1 a differential configuration with two circuit branches are used, in which the input circuits also through the second transistors 3 . 4 be formed. The outputs of the two circuit branches are each with a current source 6 connected. Over two PMOS cascodes 7 the voltage in the upper region of the circuit is kept constant, so that the current error is smaller. Also in this folded arrangement, a subtraction of the two output currents of the circuit branches takes place via a current mirror 8th ,

Die Variation des Ausgangsstroms Iout kann in sehr weiten Bereichen durch den Ruhestrom I0 in den modulierten ersten Transistoren 1, 2 eingestellt werden. Zur Stabilisierung der Schaltung kann bspw. ein zur Schaltungsanordnung der 1 oder 2 baugleicher differenzieller Transkonduktor 10 mit einem gewünschten Spannungshub ΔV = V1–V2 angesteuert werden. Vom erzeugten Ausgangsstrom dieses Transkonduktors 10 wird der gewünschte Sollstrom Isoll abgezogen und der verbleibende Strom in einen Kondensator geleitet. Die Spannung am Kondensator bestimmt als Gatespannung der modulierten Transistoren 1, 2 den Arbeits- bzw. Ruhestrom. Diese Spannung muss in einem Bereich liegen, in dem der Transkonduktor 10 bestimmungsgemäß arbeitet. Ansonsten kann zwischen dem Transkonduktor 10 und dem Ausgang für die Vorspannung (bias) eine Anpassungsschaltung zur Verschiebung der Spannung eingefügt werden, z.B. in Form eines Sourcefolgers.The variation of the output current I out can in very wide ranges by the quiescent current I 0 in the modulated first transistors 1 . 2 be set. To stabilize the circuit can, for example, a to the circuit of the 1 or 2 identical differential transconductor 10 be driven with a desired voltage swing .DELTA.V = V 1 -V 2 . From the generated output current of this transconductor 10 is the desired target current I soll subtracted and passed the remaining current in a capacitor. The voltage across the capacitor determines as the gate voltage of the modulated transistors 1 . 2 the working or quiescent current. This voltage must be in an area where the transconductor 10 works as intended. Otherwise, between the transconductor 10 and the output for biasing a voltage adjusting circuit to be inserted, for example in the form of a source follower.

Auf diese Weise wird durch eine aktive Regelung mit einer Replika-Struktur sicher gestellt, dass die Transkonduktanz Isoll/ΔV ist, unabhängig von Betriebsspannung, Temperatur, Transistorgröße und den genauen Eigenschaften der modulierten Transistoren 1, 2.In this way, active control with a replica structure ensures that the transconductance is I soll / ΔV regardless of operating voltage, temperature, transistor size and the exact characteristics of the modulated transistors 1 . 2 ,

3 zeigt schematisch ein Beispiel für eine derartige Schaltungsanordnung mit Regelung. In der oberen Abbildung ist das Schaltsymbol des vorliegenden Transkonduktors 9, d.h. der Schaltungsanordnung der 1 oder 2 ohne Regelung, mit den beiden Eingangsspannungen V+, V- und der Vorspannung (bias) der beiden modulierten Transistoren 1, 2 dargestellt. Bei höherer Vorspannung fließt mehr Strom in den NMOS-Transistor 1, 2, so dass ein stärkerer Early-Effekt resultiert, der zu einer höheren Transkonduktanz führt. 3 shows schematically an example of such a circuit arrangement with control. In the upper figure is the switching symbol of the present transconductor 9 , ie the circuit arrangement of 1 or 2 without regulation, with the two input voltages V +, V- and the bias of the two modulated transistors 1 . 2 shown. At higher bias, more current flows into the NMOS transistor 1 . 2 , so that a stronger early effect results, which leads to a higher transconductance.

Die untere Abbildung zeigt ein Beispiel für eine Regelschaltung, mit der die Vorspannung (bias) am Transkonduktor 9 der oberen Abbildung geregelt bzw. eingestellt wird. Diese Regelschaltung umfasst einen Transkonduktor 10, der baugleich dem Transkonduktor 9 der oberen Abbildung ist. Der Ausgangsstrom dieses Transkonduktors 10 beträgt (V1-V2) × gm, wobei gm der Transkonduktanz-Koeffizient ist. Ist dieser Ausgangsstrom nicht gleich dem gewünschten Sollstrom Isoll, der über eine Stromquelle 11 bereitgestellt wird, so wird der Kondensator 12 entsprechend der Differenz aufgeladen oder entladen. Daher gilt immer gm = Isoll/(V1-V2). Die Transkonduktanz kann somit durch eine derartige Regelung unabhängig von Transistorparametern extern, d.h. über V1, V2 und Isoll, festgelegt werden.The figure below shows an example of a control circuit with which the bias on the transconductor 9 the upper figure is regulated or adjusted. This control circuit comprises a transconductor 10 , the same as the transconductor 9 the upper picture is. The output current of this transconductor 10 is (V 1 -V 2 ) × g m , where g m is the transconductance coefficient. If this output current is not equal to the desired nominal current I soll , which is via a current source 11 is provided, then the capacitor 12 charged or discharged according to the difference. Therefore, always g m = I soll / (V 1 -V 2 ). The transconductance can thus be determined externally, ie via V 1 , V 2 and I soll , by such a regulation independently of transistor parameters.

Die vorliegenden Beispiele wurden jeweils unter Verwendung von Feldeffekttransistoren erläutert. Selbstverständlich lassen sich bei der vorliegenden Schaltungsanordnung jedoch auch Bipolartransistoren einsetzen, bei denen der Early-Effekt in gleicher Weise genutzt werden kann.The Present examples have each been made using field effect transistors explained. Of course However, in the present circuit arrangement can also be Insert bipolar transistors, in which the Early effect in the same Way can be used.

11
erster Transistorfirst transistor
22
erster Transistorfirst transistor
33
zweiter Transistorsecond transistor
44
zweiter Transistorsecond transistor
55
Stromspiegelcurrent mirror
66
Stromquellenpower sources
77
PMOS-KaskodenPMOS cascode
88th
Stromspiegelcurrent mirror
99
Transkonduktortransconductor
1010
Transkonduktortransconductor
1111
Stromquellepower source
1212
Kondensatorcapacitor

Claims (9)

Schaltungsanordnung mit niedriger Transkonduktanz, zumindest umfassend – einen ersten, in Sättigung betriebenen Transistor (1, 2) mit einem Drain- oder Kollektor-Strom, von dem ein Ausgangsstrom der Schaltungsanordnung gebildet oder abgeleitet wird, und – eine mit dem ersten Transistor (1, 2) verbundene Eingangsschaltung, die so ausgebildet ist, dass eine Änderung einer an der Eingangsschaltung anliegenden Eingangsspannung eine Änderung einer Drain- oder Kollektorspannung des ersten Transistors (1, 2) bewirkt.Circuit arrangement with low transconductance, at least comprising - a first transistor operated in saturation ( 1 . 2 ) with a drain or collector current from which an output current of the circuit arrangement is formed or derived, and - one with the first transistor ( 1 . 2 ) connected input circuit, which is formed such that a change of an input voltage applied to the input circuit, a change of a drain or collector voltage of the first transistor ( 1 . 2 ) causes. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Eingangsschaltung einen zweiten Transistor (3, 4) umfasst, der mit dem ersten Transistor (1, 2) die Topologie einer Kaskode bildet, wobei die Drain- oder Kollektorspannung des ersten Transistors (1, 2) durch den zweiten Transistor (3, 4) festgelegt wird.Circuit arrangement according to Claim 1, characterized in that the input circuit has a second transistor ( 3 . 4 ) connected to the first transistor ( 1 . 2 ) forms the topology of a cascode, wherein the drain or collector voltage of the first transistor ( 1 . 2 ) through the second transistor ( 3 . 4 ). Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Transistor (1, 2) mit der Eingangsschaltung einen ersten Schaltungszweig (1, 3) mit einem Ausgang bildet und die Schaltungsanordnung einen identischen zweiten Schaltungszweig (2, 4) mit einem Ausgang umfasst, wobei die Ausgänge der beiden Schaltungszweige (1-4) mit einem Stromspiegel (5, 8) verbunden sind, durch den die Drain- oder Kollektorströme der beiden Schaltungszweige (1-4) subtrahiert werden, um den Ausgangsstrom zu bilden.Circuit arrangement according to Claim 1 or 2, characterized in that the first transistor ( 1 . 2 ) with the input circuit, a first circuit branch ( 1 . 3 ) with an exit forms and the Circuit arrangement an identical second circuit branch ( 2 . 4 ) with an output, wherein the outputs of the two circuit branches ( 1 - 4 ) with a current mirror ( 5 . 8th ) are connected through which the drain or collector currents of the two circuit branches ( 1 - 4 ) are subtracted to form the output current. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass die Ausgänge jedes Schaltungszweigs (1, 3, 2, 4) in einer gefalteten Anordnung mit jeweils einer Stromquelle (6) verbunden sind.Circuit arrangement according to Claim 3, characterized in that the outputs of each circuit branch ( 1 . 3 . 2 . 4 ) in a folded arrangement, each with a power source ( 6 ) are connected. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass zwischen dem Stromspiegel (5, 8) und den Ausgängen der Schaltungszweige (1-4) eine Kaskode (7) gebildet ist.Circuit arrangement according to claim 4, characterized in that between the current mirror ( 5 . 8th ) and the outputs of the circuit branches ( 1 - 4 ) a cascode ( 7 ) is formed. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Regelungsschaltung (10-12) vorgesehen ist, die einen am ersten Transistor (1, 2) anliegende Gate-Spannung zur Erzeugung eines gewünschten Ausgangsstromes der Schaltungsanordnung einstellt.Circuit arrangement according to one of claims 1 to 5, characterized in that a control circuit ( 10 - 12 ) is provided, the one at the first transistor ( 1 . 2 ) adjusts the gate voltage to produce a desired output current of the circuit. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Regelungsschaltung (10-12) eine der Schaltungsanordnung (9) nach einem der Ansprüche 3 bis 5 baugleiche zweite Schaltungsanordnung (10) umfasst, von deren Ausgangsstrom ein von einer Stromquelle (11) erzeugter Sollstrom subtrahiert wird, um einen Differenzstrom zu erhalten, der einen Kondensator (12) lädt oder entlädt, der die Gate-Spannung für den ersten Transistor (1, 2) liefert.Circuit arrangement according to Claim 6, characterized in that the control circuit ( 10 - 12 ) one of the circuit arrangements ( 9 ) according to one of claims 3 to 5 identical second circuit arrangement ( 10 ), from the output current of which a current source ( 11 ) is subtracted to obtain a differential current which is a capacitor ( 12 ) charges or discharges the gate voltage for the first transistor ( 1 . 2 ). Verwendung der Schaltungsanordnung nach einem oder mehreren der Patentansprüche 1 bis 7 als regelbare Stromquelle und/oder einstellbarer Widerstand.Use of the circuit arrangement according to one or several of the claims 1 to 7 as a controllable current source and / or adjustable resistor. Verwendung der Schaltungsanordnung nach einem oder mehreren der Patentansprüche 1 bis 7 als Filter mit niedriger Grenzfrequenz.Use of the circuit arrangement according to one or several of the claims 1 to 7 as a filter with low cutoff frequency.
DE200510031119 2005-07-04 2005-07-04 Circuit arrangement with low transconductance Withdrawn DE102005031119A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200510031119 DE102005031119A1 (en) 2005-07-04 2005-07-04 Circuit arrangement with low transconductance
PCT/DE2006/001132 WO2007003170A1 (en) 2005-07-04 2006-06-30 Circuit arrangement with low transconductance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510031119 DE102005031119A1 (en) 2005-07-04 2005-07-04 Circuit arrangement with low transconductance

Publications (1)

Publication Number Publication Date
DE102005031119A1 true DE102005031119A1 (en) 2007-01-18

Family

ID=36942616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510031119 Withdrawn DE102005031119A1 (en) 2005-07-04 2005-07-04 Circuit arrangement with low transconductance

Country Status (2)

Country Link
DE (1) DE102005031119A1 (en)
WO (1) WO2007003170A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841310A (en) * 1997-04-08 1998-11-24 Burr-Brown Corporation Current-to-voltage integrator for analog-to-digital converter, and method
US6249153B1 (en) * 1999-05-25 2001-06-19 Micrel Incorporated High slew rate input differential pair with common mode input to ground

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292698A (en) * 1989-05-02 1990-12-04 Nec Corp Guarding terminal equipment
US5028881A (en) * 1990-05-03 1991-07-02 Motorola, Inc. Highly linear operational transconductance amplifier with low transconductance
US6265929B1 (en) * 1998-07-10 2001-07-24 Linear Technology Corporation Circuits and methods for providing rail-to-rail output with highly linear transconductance performance
JP2002076800A (en) * 2000-08-30 2002-03-15 Nec Corp Voltage subtracter/adder and mos differential amplifier circuit to achieve the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841310A (en) * 1997-04-08 1998-11-24 Burr-Brown Corporation Current-to-voltage integrator for analog-to-digital converter, and method
US6249153B1 (en) * 1999-05-25 2001-06-19 Micrel Incorporated High slew rate input differential pair with common mode input to ground

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A CMOS transconductance amplifier architecture with wide tuning range for very low frequency applications, Veeravalli,A., Sanchez-Sinecio,E., Silva-Martinez,J. *
Solid State Circuits, IEEE Journal of Volume 37, Issue 6, June 2002, 770-775 *
Solid-State Circuits, IEEE Journal of Volume 37, Issue 6, June 2002, 776-781 *
Transconductance amplifier structures with very small transconductances: a comparative design approach, Veeravalli,A., Sanchez-Sinencio,E., Silva-Martinez,J. *

Also Published As

Publication number Publication date
WO2007003170A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
DE102009054113B4 (en) Process, voltage and temperature control for high-gain, high-gain, variable-gain and low-power MOSFET resistors
DE102006028093B4 (en) Amplifier arrangement and method for amplifying a signal
DE102005054216B4 (en) Output stage, amplifier control loop and use of the output stage
DE2853019B2 (en) Stabilized operational amplifier
WO2003047108A2 (en) Temperature-stabilised oscillator circuit
DE102008056562B4 (en) circuit
EP1310043B1 (en) Differential complementary amplifier
DE10143770B4 (en) amplifier circuit
DE60319297T2 (en) System and method for a start-up circuit of a CMOS differential amplifier
DE10164382C1 (en) Integrated circuit arrangement with a transconductance amplifier
DE102005055426B4 (en) Circuit arrangement with a feedback, fully differential operational amplifier
DE69728328T2 (en) Device for stabilizing the cutoff frequency using a transconductance
EP1101279B1 (en) Amplifier output stage
EP0685782B1 (en) Voltage regulator
DE102006034560B4 (en) Amplifier stage, operational amplifier and method for signal amplification
DE4320061C1 (en) Amplifier output stage
DE102007048454B3 (en) Electronic device, has current mirror transistors and power sources extracting currents from respective output nodes and designed such that one of currents about portion corresponding to leakage current is higher than other current
DE102005031119A1 (en) Circuit arrangement with low transconductance
DE60133068T2 (en) DIFFERENTIALLY ARRANGED TRANSISTOR PAIR WITH MEDIUM FOR THE DEGENERATION OF TRANSCONDUCTANCE
DE10345691B4 (en) Integrated circuit and method for keeping the transconductance constant
DE69914037T2 (en) CMOS circuit for generating a current reference
DE102006023710B4 (en) Class AB amplifier circuit with combined quiescent current and common mode control
DE10054971B4 (en) Buffer circuit and holding circuit
DE10257142B4 (en) Voltage reference circuit
DE102012009099B4 (en) Circuit arrangement with tunable transconductance

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: UNIVERSITAET HEIDELBERG, 69117 HEIDELBERG, DE

R120 Application withdrawn or ip right abandoned

Effective date: 20110930