DE102004009611B4 - Time-continuous sigma-delta analog-to-digital converter - Google Patents
Time-continuous sigma-delta analog-to-digital converter Download PDFInfo
- Publication number
- DE102004009611B4 DE102004009611B4 DE102004009611A DE102004009611A DE102004009611B4 DE 102004009611 B4 DE102004009611 B4 DE 102004009611B4 DE 102004009611 A DE102004009611 A DE 102004009611A DE 102004009611 A DE102004009611 A DE 102004009611A DE 102004009611 B4 DE102004009611 B4 DE 102004009611B4
- Authority
- DE
- Germany
- Prior art keywords
- analog
- signal
- sigma
- digital converter
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
- H03M3/372—Jitter reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Zeitkontinuierlicher Sigma-Delta-Analog-Digital-Wandler zur Umwandlung eines analogen Eingangssignals in ein digitales Ausgangssignal (D) mit:
(a) mindestens einem analogen Integrator (3), der einen Operationsverstärker (7) aufweist, welcher ein Differenzsignal zwischen dem analogen Eingangssignal und einem analogen Rückkoppelsignal integriert;
(b) einem durch ein Taktsignal (CLK) getakteten Quantisierer (12), der das durch den Integrator (3) abgegebene integrierte analoge Signal zur Erzeugung des digitalen Ausgangssignals (D) quantisiert; und
(c) mit einem Referenzkondensator (28), gekennzeichnet durch,
(d) eine zu dem Referenzkondensator (28) in Reihe schaltbare Stromquelle (31),
wobei durch die Stromquelle (31) in Abhängigkeit eines logischen Zustandes des digitalen Ausgangssignals (D) zum kontinuierlichen Laden des Referenzkondensators (28) auf eine Referenzspannung eine konstante Ladung (Q) verschoben wird,
wobei durch den kontinuierlichen Ladevorgang an dem Referenzkondensator (28) Spannungssprünge (ΔU) an einem Signaleingang (6) des in dem analogen Integrator (3) vorgesehenen Operationsverstärkers (7) vermieden werden.Time-continuous sigma-delta analog-to-digital converter for converting an analog input signal into a digital output signal (D) with:
(a) at least one analogue integrator (3) having an operational amplifier (7) which integrates a differential signal between the analogue input signal and an analogue feedback signal;
(b) a quantizer (12) clocked by a clock signal (CLK) which quantizes the integrated analog signal output by the integrator (3) to produce the digital output signal (D); and
(c) with a reference capacitor (28), characterized by,
(d) a current source (31), which can be connected in series with the reference capacitor (28),
wherein a constant charge (Q) is shifted by the current source (31) in response to a logic state of the digital output signal (D) for continuously charging the reference capacitor (28) to a reference voltage,
wherein voltage jumps (ΔU) at a signal input (6) of the operational amplifier (7) provided in the analog integrator (3) are avoided by the continuous charging process on the reference capacitor (28).
Description
Die Erfindung betrifft einen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandler zur Umwandlung eines analogen Eingangssignals in ein digitales Ausgangssignal.The The invention relates to a time-continuous sigma-delta analog-to-digital converter for converting an analog input signal to a digital output signal.
Die ”LUH L. et al.: Feed-Forward Gain Compensation for CMOS Continuous-Time ΣΔ Modulators. In: The 6th IEEE International Conference an Electronics, Circuits and Systems, 5–8 Sept. 1999, Vol. 3” beschreibt zwei unterschiedliche Vorwärtsschub-Kompensationsschemen, wovon eine Referenzstromgeneratoren aufweist, und die andere spannungskontrollierte Spannungs-/Stromkonverter aufweist. Ferner werden Schaltungsdesign und Leistungsbegrenzungen beschrieben.The "LUH L. et al .: Feed-Forward Gain Compensation for CMOS Continuous-Time ΣΔ Modulators. In: The 6 th IEEE International Conference on Electronics, Circuits and Systems, 5-8 Sept. 1999, Vol. 3 "describes two different feed forward compensation schemes, one of which has reference current generators, and the other has voltage controlled voltage / current converters. Furthermore, circuit design and power limitations are described.
Die ”Gerfers F. et al.: A Clock Jitter Insensitive Multibit DAC Architecture for High-Performance Low-Power Continuous-Time ΣΔ Modulators. In: Proceedings of the 2003 10th IEEE International Conference an Electronics, Circuits and Systems, 14–17 Dec. 2003, Vol. 3” beschreibt das Design einer Multibit-Digital/Analog Wandler-Topologie, welche bezüglich Taktflackern unempfindlich ist.The "Gerfers F. et al .: A Clock Jitter Insensitive Multibit DAC Architecture for High-Performance Low-Power Continuous-Time ΣΔ Modulators. In: Proceedings of the 2003 10 th IEEE International Conference on Electronics, Circuits and Systems, 14-17 Dec. 2003, Vol. 3 "describes the design of a multi-bit digital / analog converter topology that is insensitive to clock flicker.
Die ”Ortmanns, M. et al.: A Continuous-Time Sigma-Delta Modulator with Switched Capacitor Controlled Current Mode Feedback. In: Solid-State Circuits Conference, 2003. ESSCIRC '03. Proceedings of the 29th European; Sept. 2003” beschreibt eine Technik zur Reduktion der Empfindlichkeit bezüglich Taktflackern in zeitkontinuierlichen Sigma-Delta Modulatoren.Ortmanns, M. et al .: A Continuous-Time Sigma-Delta Modulator with Switched Capacitor Controlled Current Mode Feedback. In: Solid State Circuits Conference, 2003. ESSCIRC '03. Proceedings of the 29 th European; Sept. 2003 "describes a technique for reducing sensitivity to clock flicker in continuous-time sigma-delta modulators.
Ein Sigma-Delta-Analog-Digital-Wandler (ΣΔADC) besteht aus zwei Hauptbestandteilen, nämlich aus einem Delta-Sigma-Modulator und einem digitalen Filter. Zunächst wird eine Analog-Digital-Umsetzung mit niedriger Auflösung, beispielsweise mit einem Bit Auflösung ausgeführt und anschließend wird das Quantisierungsrauschen mit digitaler Filterung stark reduziert.One Sigma-delta analog-to-digital converter (ΣΔADC) consists of two main components, namely from a delta-sigma modulator and a digital filter. First is a low-resolution analog-to-digital conversion, for example with a bit resolution accomplished and subsequently the quantization noise with digital filtering is greatly reduced.
Der
Sigma-Delta-Modulator nach dem Stand der Technik, wie er in
Die
Hauptschwierigkeit bei der Realisierung von Sigma-Delta-Analog-Digital-Wandlern
besteht in der Generierung des an den Integrator rückgekoppelten
analogen Rückkoppelsignals.
Das von dem Digital-Analog-Umsetzer DAC abgegebene analoge Rückkoppelsignal
sollte das digitale Ausgangssignal möglichst genau abbilden. Bei
einem herkömmlichen
Sigma-Delta-Modulator nach dem Stand der Technik, wie er in den
Der
Nachteil bei den in den
Zur
Verringerung der Sensitivität
von zeitkontinuierlichen Sigma-Delta-Analog-Digital-Umsetzern gegenüber Taktschwankungen
(Clock Jitter) werden daher verstärkt geschaltete Kondensatoren
in dem Rückkoppelzweig
des Sigma-Delta-Modulators eingesetzt, wie in
In einem ersten logischen Zustand (D = 1) des digitalen Ausgangssignals D werden die beiden Schalter S1, S2 gleichphasig geschaltet, d. h. die beiden Schalter S1, S2 schalten den Referenzkondensator CRef zum gleichen Zeitpunkt an Masse (GND) und in der nächsten Taktphase einerseits an den invertierenden Signaleingang des Operationsverstärkers und an eine Referenzspannungsquelle, die eine Referenzspannung VRef liefert. In der ersten Taktphase, wenn sich beide Schalter S1, S2 in der linken Schaltstellung befinden, wird der Referenzkondensator CREF entladen. In der zweiten Taktphase wird eine Ladung Q = CRef × Δu = CRef × (VRef – VGND) zu dem Integrator I verschoben.In a first logic state (D = 1) of the digital output signal D, the two switches S1, S2 are switched in-phase, ie the two switches S1, S2 switch the reference capacitor C Ref at the same time to ground (GND) and in the next clock phase on the one hand to the inverting signal input of the operational amplifier and to a reference voltage source which supplies a reference voltage V ref . In the first clock phase, when both switches S1, S2 are in the left switching position, the reference capacitor C REF is discharged. In the second clock phase, a charge Q = C Ref × Δu = C Ref × (V Ref -V GND ) is shifted to the integrator I.
Gibt der Komparator ein Ausgangsdatenbit D mit einem niedrigen logischen Wert ab (D = 0), werden die beiden Schalter S1, S2 antiparallel bzw. gegenphasig betrieben, wobei in einer ersten Taktphase der Schalter S1 den Referenzkondensator CREF mit Masse (GND) verbindet und der Schalter S2 den Referenzkondensator CREF an die Spannungsquelle schaltet, so dass der Referenzkondensator CREF aufgeladen wird. Anschließend verbindet in einer zweiten Taktphase der Schalter S1 den Referenzkondensator CREF mit dem Integrator I und der Schalter S2 schaltet den Referenzkondensator CREF an Masse (GND), so dass sich der aufgeladene Kondensator CREF über den Schalter S2 entlädt und eine Ladung Q = C × Δu von dem Eingang des Integrators I abzieht. Ist das logische Ausgangsdatenbit D des Komparators logisch hoch (D = 1), wird bei einem gleichphasigen Schalten der Schalter S1, S2 in einem Taktzyklus T ein Ladungspaket Q an den Integrator I abgegeben. Ist umgekehrt das Datenbit D logisch niedrig (D = 0) wird ein Ladungspaket Q aufgrund des gegenphasigen Betriebs der Schalter S1, S2 von dem Integrator I in einem Taktzyklus T abgezogen.If the comparator outputs an output data bit D with a low logic value (D = 0), the two switches S1, S2 are operated antiparallel or in antiphase, wherein in a first clock phase, the switch S1 connects the reference capacitor C REF to ground (GND) and the switch S2 switches the reference capacitor C REF to the voltage source, so that the reference capacitor C REF is charged. Subsequently, in a second clock phase, the switch S1 connects the reference capacitor C REF to the integrator I and the switch S2 switches the reference capacitor C REF to ground (GND), so that the charged capacitor C REF discharges via the switch S2 and subtracts a charge Q = C × Δu from the input of the integrator I. If the logical output data bit D of the comparator logic high (D = 1), the switch S1, S2 in a clock cycle T a charge packet Q is delivered to the integrator I in an in-phase switching. Conversely, if the data bit D is logic low (D = 0), a charge packet Q is subtracted from the integrator I in a clock cycle T due to the anti-phase operation of the switches S1, S2.
Die
in den
Es ist daher die Aufgabe der vorliegenden Erfindung, einen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandler zur Umwandlung eines analogen Eingangssignals in ein digitales Ausgangssignal zu schaffen, der unempfindlich gegenüber einem zeitlichen Schwanken des Taktsignals Clk ist und der gleichzeitig nur einen geringen Versorgungsstrom benötigt.It Therefore, the object of the present invention, a time-continuous Sigma-delta analog-to-digital converter for converting an analog Input signal to create a digital output signal, the insensitive to a temporal fluctuation of the clock signal Clk and the same time only a small supply current needed.
Diese Aufgabe wird erfindungsgemäß durch einen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandler mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.These Task is achieved by a time-continuous sigma-delta analog-to-digital converter with solved specified in claim 1 features.
Die
Erfindung schafft einen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandler
zur Umwandlung eines analogen Eingangsignals in ein digitales Ausgangssignal
mit
mindestens einem analogen Filter, das das an einem Signaleingang
des analogen Filters anliegende analoge Eingangssignal filtert,
einem
durch ein Taktsignal (CLK) getakteten Quantisierer, der das durch
das Filter abgegebene gefilterte analoge Signal zur Erzeugung des
digitalen Ausgangssignals (D) quantisiert und
mit
mindestens
einem Referenzkondensator (CREF), der durch
eine Stromquelle zur Verschiebung einer konstanten Ladung (Q) zu/von
dem Signaleingang des analogen Filters auf eine Referenzspannung
(VRef) kontinuierlich aufladbar ist, so
dass an dem Signaleingang des analogen Filters keine Spannungssprünge auftreten.The invention provides a time-continuous sigma-delta analog-to-digital converter for converting an analog input signal into a digital output signal
at least one analog filter that filters the analog input signal applied to a signal input of the analog filter,
a quantizer clocked by a clock signal (CLK) which quantizes the filtered analog signal output by the filter to produce the digital output signal (D) and
With
at least one reference capacitor (C REF ), which is continuously charged by a current source for shifting a constant charge (Q) to / from the signal input of the analog filter to a reference voltage (V Ref ), so that no voltage jumps occur at the signal input of the analog filter ,
Bei einer Eingangsstufe des analogen Filters handelt es sich vorzugsweise um einen Integrator.at An input stage of the analog filter is preferably around an integrator.
Bei bevorzugten Ausführungsformen des zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandlers gemäß der Erfindung erfolgt die Verschiebung der konstanten Ladung (Q) zu/von dem Signaleingang des analogen Filters in Abhängigkeit von dem digitalen Ausgangssignal (D) des Quantisierers.at preferred embodiments the time-continuous sigma-delta analog-to-digital converter according to the invention the displacement of the constant charge (Q) to / from the signal input occurs of the analog filter in dependence from the digital output signal (D) of the quantizer.
Dabei wird vorzugsweise in einem ersten logischen Zustand des digitalen Ausgangssignals (D = 1) die konstante Ladung (Q) zu dem Signaleingang des analogen Filters verschoben und in einem zweiten logischen Zustand des digitalen Ausgangssignals (D = 0) die konstante Ladung (Q) von dem Signaleingang des analogen Filters abgezogen.there is preferably in a first logical state of the digital Output signal (D = 1) the constant charge (Q) to the signal input of the analog filter and in a second logic state of the digital output signal (D = 0) the constant charge (Q) of subtracted from the signal input of the analog filter.
Bei einer bevorzugten Ausführungsform enthält der erfindungsgemäße zeitkontinuierliche Sigma-Delta-Analog-Digital-Windler eine zweite Stromquelle, durch die der Referenzkondensator (CREF) zum Entzug einer konstanten Ladung (Q) von dem Signaleingang des analogen Filters kontinuierlich auf eine zweite Referenzspannung ladbar ist.In a preferred embodiment, the time-continuous sigma-delta analog-digital windler according to the invention comprises a second current source through which the reference capacitor (C REF ) for the withdrawal of a constant charge (Q) from the signal input of the analog filter can be continuously loaded to a second reference voltage ,
Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandlers weist der Quantisierer mehrere Quantisierungsstufen auf.at a particularly preferred embodiment the continuous-time invention Sigma-delta analog-to-digital converter the quantizer has several quantization levels.
Die Rückführung des Quantisierungssignals erfolgt dabei vorzugsweise über mehrere parallel verschaltete Kondensatorzweige.The Return of the Quantization signal is preferably carried out over several parallel-connected capacitor branches.
Der Referenzkondensator (CREF) ist vorzugsweise über einen ersten steuerbaren Schalter an den Signaleingang des analogen Filters schaltbar.The reference capacitor (C REF ) is preferably switchable via a first controllable switch to the signal input of the analog filter.
Der Referenzkondensator (CREF) ist vorzugsweise über einen zweiten steuerbaren Schalter an die Stromquelle zum kontinuierlichen Aufladen auf eine Referenzspannung schaltbar.The reference capacitor (C REF ) is preferably switchable via a second controllable switch to the current source for continuous charging to a reference voltage.
Bei einer bevorzugten Ausführungsform eines zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandlers ist eine Schaltersteuerlogik vorgesehen, die die steuerbaren Schalter in Abhängigkeit von dem digitalen Ausgangssignal (D) ansteuert.at a preferred embodiment a time-continuous sigma-delta analog-to-digital converter a switch control logic is provided which controls the controllable switch dependent on from the digital output signal (D).
Die Stromquellen werden vorzugsweise durch Transistoren gebildet, an deren Steuerelektroden jeweils ein Biasstrom anliegt.The Power sources are preferably formed by transistors on whose control electrodes in each case a bias current is applied.
Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandlers ist der Sigma-Delta-Analog-Digital-Wandler voll differentiell aufgebaut.at a particularly preferred embodiment the continuous-time invention Sigma-delta analog-to-digital converter the sigma-delta analog-to-digital converter is fully differential.
Die steuerbaren Schalter werden bei einer bevorzugten Ausführungsform vorzugsweise durch Transistoren gebildet.The controllable switches are in a preferred embodiment preferably formed by transistors.
Im weiteren werden bevorzugte Ausführungsformen des erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Analog-Digital-Wandlers unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.in the others are preferred embodiments the continuous-time invention Sigma-delta analog-to-digital converter with reference to the attached Figures for explanation features essential to the invention described.
Es zeigenIt demonstrate
Der
Quantisierer
Die
Schaltersteuerlogik
Der
erste steuerbare Schalter
Der
zweite steuerbare Schalter
Bei
einer weiteren (nicht dargestellten) Ausführungsform enthält der Sigma-Delta-Modulator
Bei
einer weiteren (nicht dargestellten) Ausführungsform ist parallel zu
der mindestens einen Stromquelle
Der
Referenzkondensator
In
einem ersten logischen Zustand des digitalen Ausgangssignals (D
= 1) wird die konstante Ladung (Q) bzw. das Ladungspaket zu dem
Signaleingang des analogen Filters
Der
erfindungsgemäße Sigma-Delta-Analog-Digital-Wandler
Der
erste steuerbare Schalter
Der
zweite steuerbare Schalter
Dabei
wird in einem ersten logischen Zustand des digitalen Ausgangssignals
D der Schalter
Die
folgende Tabelle zeigt die Schalterstellungen der Schalter
An
dem invertierenden Signaleingang
Aufgrund
des umladbaren Referenzkondensators
Der
erfindungsgemäße Sigma-Delta-Modulator
Wie
man aus
Bei
der in
In der ersten Schalterstellungskombination sind der Schalter S1A – 1 und der Schalter S1B – 2 geschlossen, während die Schalter S1A – 2 und S1B – 1 geöffnet sind.In the first switch position combination are the switches S1A - 1 and the switch S1B - 2 closed while the switches S1A - 2 and S1B - 1 open are.
Bei der zweiten Schalterstellungskombination sind der Schalter S1B – 1 und der Schalter S1A – 2 geschlossen, während die Schalter S1B – 2 und S1A – 1 geöffnet sind.at the second switch position combination are the switch S1B - 1 and the switch S1A - 2 closed while the switches S1B - 2 and S1A - 1 open are.
Da
die Referenzkondensatoren
Kommt
es am Datenausgang des Quantisierers
Der
Vorteil der in
Bei
einem voll differentiell aufgebautem Sigma-Delta-Modulator
Bei
beiden in den
- 11
- Sigma-Delta-ModulatorSigma-delta modulator
- 22
- analoger Signaleinganganalog signal input
- 44
- Widerstandresistance
- 55
- Leitungmanagement
- 66
- invertierender Signaleinganginverting signal input
- 88th
- nicht invertierender SignaleingangNot inverting signal input
- 99
- Operationsverstärker, SignalausgangOperational amplifier, signal output
- 1010
- Leitungmanagement
- 1111
- Quantisierereingangquantizer
- 1313
- Knotennode
- 1414
- Integrierkondensatorintegrating
- 1515
- TaktsignaleingangClock signal input
- 1717
- Quantisiererausgangquantizer
- 1818
- Leitungmanagement
- 1919
- digitaler Signalausgangdigital signal output
- 2020
- Knotennode
- 2121
- Leitungmanagement
- 2222
- SchaltersteuerlogikSwitch control logic
- 2323
- TaktsignaleingangClock signal input
- 2424
- Steuerleitungcontrol line
- 2525
- Schalterswitch
- 2626
- Steuerleitungcontrol line
- 2727
- Schalterswitch
- 2828
- Referenzkondensatorreference capacitor
- 2929
- Leitungmanagement
- 3030
- SummationsknotenSumming node
- 3131
- Stromquellepower source
- 3232
- Stromquellepower source
Claims (11)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004009611A DE102004009611B4 (en) | 2004-02-27 | 2004-02-27 | Time-continuous sigma-delta analog-to-digital converter |
CNB2005100656223A CN100517977C (en) | 2004-02-27 | 2005-02-25 | Time continuous sigma-delta-analog-digital-converter |
US11/067,602 US7142143B2 (en) | 2004-02-27 | 2005-02-26 | Time-continuous sigma/delta analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004009611A DE102004009611B4 (en) | 2004-02-27 | 2004-02-27 | Time-continuous sigma-delta analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004009611A1 DE102004009611A1 (en) | 2005-09-22 |
DE102004009611B4 true DE102004009611B4 (en) | 2010-01-14 |
Family
ID=34877162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004009611A Expired - Fee Related DE102004009611B4 (en) | 2004-02-27 | 2004-02-27 | Time-continuous sigma-delta analog-to-digital converter |
Country Status (3)
Country | Link |
---|---|
US (1) | US7142143B2 (en) |
CN (1) | CN100517977C (en) |
DE (1) | DE102004009611B4 (en) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10247133B4 (en) * | 2002-10-09 | 2009-12-31 | Infineon Technologies Ag | Controlled current source, in particular for digital-to-analog converters in continuous-time sigma-delta modulators |
US6930624B2 (en) * | 2003-10-31 | 2005-08-16 | Texas Instruments Incorporated | Continuous time fourth order delta sigma analog-to-digital converter |
DE102006004012B3 (en) * | 2006-01-27 | 2007-09-13 | Xignal Technologies Ag | Time-continuous delta-sigma analog-to-digital converter with operational amplifiers |
DE102006004212B4 (en) | 2006-01-30 | 2009-09-24 | Xignal Technologies Ag | Delta-sigma analog-to-digital converters and methods for delta-sigma analog-to-digital conversion with offset compensation |
KR100804645B1 (en) * | 2006-11-07 | 2008-02-20 | 삼성전자주식회사 | Continuous time delta-sigma modulator with self cut-off current dac |
CN100417026C (en) * | 2006-12-01 | 2008-09-03 | 北京航空航天大学 | A/D converter |
US7414557B2 (en) * | 2006-12-15 | 2008-08-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for feedback signal generation in sigma-delta analog-to-digital converters |
US7791520B2 (en) * | 2007-04-23 | 2010-09-07 | Qualcomm Incorporated | Low power, low noise digital-to-analog converter reference circuit |
GB2452524A (en) | 2007-09-06 | 2009-03-11 | Cambridge Silicon Radio Ltd | A jitter insensitive sigma-delta modulator |
WO2009031886A2 (en) * | 2007-09-07 | 2009-03-12 | Fujifilm Manufacturing Europe B.V. | Method and apparatus for atomic layer deposition using an atmospheric pressure glow discharge plasma |
US7479910B1 (en) | 2007-09-26 | 2009-01-20 | Medtronic, Inc. | Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter |
US7474247B1 (en) | 2007-09-26 | 2009-01-06 | Medtronic, Inc. | Detecting overloading of an analog-to-digital converter of an implantable medical device |
US7714757B2 (en) * | 2007-09-26 | 2010-05-11 | Medtronic, Inc. | Chopper-stabilized analog-to-digital converter |
US7623053B2 (en) * | 2007-09-26 | 2009-11-24 | Medtronic, Inc. | Implantable medical device with low power delta-sigma analog-to-digital converter |
US7986250B2 (en) * | 2008-10-15 | 2011-07-26 | The Regents Of The University Of California | Nonlinearity robust successive requantizer |
US7961125B2 (en) * | 2008-10-23 | 2011-06-14 | Microchip Technology Incorporated | Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters |
CN103069719B (en) * | 2010-07-08 | 2016-10-05 | 密克罗奇普技术公司 | Use the two-stage gain calibration for switching type capacitor device sigma-delta modulator and the scalable scheme of chopper voltage reference |
CN102158230A (en) * | 2011-03-11 | 2011-08-17 | 苏州易能微电子科技有限公司 | Analog to digital converter (ADC) circuit |
US8384575B1 (en) * | 2011-08-15 | 2013-02-26 | Freescale Semiconductor, Inc. | Configurable continuous time sigma delta analog-to-digital converter |
US9411987B2 (en) | 2014-08-18 | 2016-08-09 | Qualcomm Incorporated | Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator |
CN104184477B (en) * | 2014-09-01 | 2017-10-03 | 长沙景嘉微电子股份有限公司 | A kind of high-performance DAC-circuit for continuous type Sigma_Delta ADC |
DE102014116599B4 (en) * | 2014-11-13 | 2021-04-22 | Idt Europe Gmbh | Method and arrangement for setting an effective resolution of an output signal in incremental delta-sigma analog digital converters |
CN104639168B (en) * | 2015-02-15 | 2017-11-10 | 芯原微电子(上海)有限公司 | Sigma Delta type analog-to-digital converter analog front circuits |
US10290573B2 (en) * | 2015-07-02 | 2019-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
EP3139186B1 (en) * | 2015-09-01 | 2018-08-01 | Nxp B.V. | Sensor circuit |
US10128866B2 (en) * | 2015-10-16 | 2018-11-13 | Sony Semiconductor Solutions Corporation | Fast current mode sigma-delta analog-to-digital converter |
US10819366B1 (en) | 2016-06-01 | 2020-10-27 | Agency For Science, Technology And Research | Delta sigma modulator for and method of generating a digital output voltage |
US10075180B2 (en) * | 2017-01-20 | 2018-09-11 | Mediatek Inc. | Circuits and methods for inter-symbol interference compensation |
JP2019057759A (en) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | Amplifier circuit, ad converter, wireless communication device, and sensor system |
CN108401122B (en) * | 2018-03-28 | 2020-04-14 | 西安微电子技术研究所 | High-precision DAC (digital-to-analog converter) for CMOS (complementary metal oxide semiconductor) image sensor |
CN112166313B (en) * | 2018-05-28 | 2022-06-21 | 希奥检测有限公司 | Sensor device and method for operating a sensor device |
CN115776301B (en) * | 2023-02-10 | 2023-04-28 | 深圳市华普微电子股份有限公司 | Calibration circuit for resistance-capacitance time constant of continuous time sigma-delta analog-to-digital converter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2126156B1 (en) * | 1971-02-25 | 1974-05-31 | Ibm France | |
US5274375A (en) * | 1992-04-17 | 1993-12-28 | Crystal Semiconductor Corporation | Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance |
KR20010023390A (en) * | 1998-06-30 | 2001-03-26 | 롤페스 요하네스 게라투스 알베르투스 | Receiver having integrated mixer and sigma-delta analog-to-digital conversion |
JP2002532937A (en) * | 1998-12-10 | 2002-10-02 | インフィネオン テクノロジース アクチエンゲゼルシャフト | Analog / digital converter |
DE60015894T2 (en) * | 1999-04-21 | 2005-12-22 | Koninklijke Philips Electronics N.V. | Sigma-delta analog to digital converter |
KR20020035586A (en) * | 2000-07-07 | 2002-05-11 | 롤페스 요하네스 게라투스 알베르투스 | Sigma-delta modulator with an adjustable feedback factor |
US6836228B1 (en) * | 2002-11-20 | 2004-12-28 | Xicor, Inc. | Analog-to-digital converter with switched integrator |
DE10327621B4 (en) * | 2003-06-18 | 2009-10-15 | Infineon Technologies Ag | Circuit arrangement and method for reducing an adaptation error in a sigma-delta modulator |
DE10331572B4 (en) * | 2003-07-11 | 2005-06-09 | Infineon Technologies Ag | Sigma-delta converter arrangement |
-
2004
- 2004-02-27 DE DE102004009611A patent/DE102004009611B4/en not_active Expired - Fee Related
-
2005
- 2005-02-25 CN CNB2005100656223A patent/CN100517977C/en not_active Expired - Fee Related
- 2005-02-26 US US11/067,602 patent/US7142143B2/en active Active
Non-Patent Citations (4)
Title |
---|
GERFERS F. et al.: A Clock Jitter Insensitive Multibit DAC Architecture for High-Performance Low-Power Continuous-Time Sigma Delta Modulators. In: Proceedings of the 2003, 10th IEEE International Conference on Electronics, Circuits and Systems, 14 17 Dec. 2003, Vol.3, S. 958-961 * |
LUH L. et al.: Feed-Forward Gain Compensation for CMOS Continuous Time Sigma Delta Modulators. In: The 6th IEEE International Conference on Electronics, Circuits and Systems, 5-8 Sept. 1999, Vol.3, S. 1685-1688 * |
LUH L. et al.: Feed-Forward Gain Compensation for CMOS Continuous Time Sigma Delta Modulators. In: The 6th IEEE International Conference on Electronics, Circuits and Systems, 5-8 Sept. 1999, Vol.3, S. 1685-1688 GERFERS F. et al.: A Clock Jitter Insensitive Multibit DAC Architecture for High-Performance Low-Power Continuous-Time Sigma Delta Modulators. In: Proceedings of the 2003, 10th IEEE International Conference on Electronics, Circuits and Systems, 14 17 Dec. 2003, Vol.3, S. 958-961 Ortmann, M., et.al.: A Continuous-Time Sigma-Delta Modulator with Switched Capacitor Controlled Current Mode Feedback. In: Solid-State Circuits Conference, 2003. ESSCIRC '03. Proceedings of the 29 th European Sept. 2003 Seiten 249-252 ISBN: 0-7803-7995-0 |
Ortmann, M., et.al.: A Continuous-Time Sigma-Delta Modulator with Switched Capacitor Controlled Current Mode Feedback. In: Solid-State Circuits Conference, 2003. ESSCIRC '03. Proceedings of the 29 th European Sept. 2003 Seiten 249-252 ISBN: 0-7803-7995-0 * |
Also Published As
Publication number | Publication date |
---|---|
CN100517977C (en) | 2009-07-22 |
US7142143B2 (en) | 2006-11-28 |
CN1661923A (en) | 2005-08-31 |
US20050206543A1 (en) | 2005-09-22 |
DE102004009611A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004009611B4 (en) | Time-continuous sigma-delta analog-to-digital converter | |
DE3908314C2 (en) | ||
DE19732840C2 (en) | Pipeline analog-to-digital converter | |
DE112012000529B4 (en) | Direct feedback for continuous time oversampled transducers | |
EP0396786B1 (en) | Integrable sigma-delta modulator of the switched-capacitor type | |
DE102013211557B4 (en) | SYSTEM AND METHOD FOR SWITCHING WITH SWITCHED CAPACITORS | |
DE102005057768B4 (en) | Time-continuous delta-sigma analog-to-digital converter | |
US7136006B2 (en) | Systems and methods for mismatch cancellation in switched capacitor circuits | |
US4851841A (en) | Gain scaling of oversampled analog-to-digital converters | |
DE102005042710B4 (en) | Device and method for the spectral shaping of a reference clock signal | |
DE60015894T2 (en) | Sigma-delta analog to digital converter | |
DE69928875T2 (en) | Delta sigma modulator with improved peak accuracy | |
DE102007054519A1 (en) | Electronic circuit and continuous-time delta-sigma modulator | |
DE60212940T2 (en) | COMPARISON OF DYNAMIC ELEMENTS IN A / D-CONVERTERS | |
DE102006002901B4 (en) | Multi-bit sigma-delta converter | |
DE102014100656B4 (en) | Time-continuous input stage | |
DE10341063B4 (en) | Feedforward filter circuit | |
DE112013000937B4 (en) | Method and device for separating the reference current from the input signal in a SIGMA-DELTA converter | |
DE4200729C2 (en) | Low-distortion output stage for a digital / analog converter | |
DE19780640B3 (en) | Low-power delta-sigma converter | |
EP0457749A1 (en) | High-accuracy charge-balance analog-digital converter | |
EP0461282B1 (en) | Oversampling analog/digital converter with noise shaping in switched capacitor techniques | |
DE19722434C1 (en) | Highly linear digital/analog conversion device | |
WO2001011787A2 (en) | Sigma-delta a/d converter | |
WO2006024317A1 (en) | Sigma-delta analog-digital converter for an xdsl multistandard input stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |