DE10140758A1 - Speicherelement für eine Halbleiterspeichereinrichtung - Google Patents
Speicherelement für eine HalbleiterspeichereinrichtungInfo
- Publication number
- DE10140758A1 DE10140758A1 DE10140758A DE10140758A DE10140758A1 DE 10140758 A1 DE10140758 A1 DE 10140758A1 DE 10140758 A DE10140758 A DE 10140758A DE 10140758 A DE10140758 A DE 10140758A DE 10140758 A1 DE10140758 A1 DE 10140758A1
- Authority
- DE
- Germany
- Prior art keywords
- areas
- area
- gox
- storage element
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000463 material Substances 0.000 claims abstract description 51
- 238000009413 insulation Methods 0.000 claims abstract description 27
- 238000003860 storage Methods 0.000 claims abstract description 26
- 239000002800 charge carrier Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000012549 training Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 3
- 230000004807 localization Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Es wird ein Aufbau eines Speicherelements (1) vorgeschlagen, bei welchem zur Ausbildung mindestens eines Bereichs (B1, ..., B4) mit geänderten elektrischen und/oder magnetischen Eigenschaften in einem vorgesehenen Isolationsbereich (GOX) eine Mehrzahl voneinander isolierter Materialbereiche (N) ausgebildet ist, welche freie Ladungsträger aufweisen oder ausbilden. Durch Beaufschlagung vorgesehener Leitungseinrichtungen (BL1, ..., BL4) mit einem elektrischen Potenzial wird in den Bereichen (B1, ..., B4) durch Beeinflussung der Materialbereiche (N) entsprechend eine Informationseinheit beschreibbar, löschbar und/oder lesbar.
Description
- Die Erfindung betrifft ein Speicherelement für eine Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Anspruchs 1.
- Es sind Speicherelemente für Halbleiterspeichereinrichtungen bekannt, bei welchen zur Informationsspeicherung von der Grundstruktur, bestehend aus einem Speicherkondensator und einem davon räumlich getrennten Auswahltransistor, abgewichen wird.
- Bei derartigen Speicherelementen für Halbleiterspeichereinrichtungen ist eine Mehrzahl paarweise voneinander im Wesentlichen elektrisch isolierter Leitungseinrichtungen vorgesehen, welche in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps oder einem Oberflächenbereich davon ausgebildet sind und welche zumindest teilweise durch einen Zwischenbereich des Halbleitersubstrats paarweise voneinander räumlich getrennt ausgebildet und angeordnet sind. Des Weiteren ist dort ein Isolationsbereich aus einem im Wesentlichen elektrisch isolierenden Material vorgesehen, welcher in mechanischem und elektrischem Kontakt mit dem Zwischenbereich und jeweils einem Überlappbereich jeder Leitungseinrichtung ausgebildet ist. Dabei ist durch Beaufschlagung der Leitungseinrichtungen, insbesondere der Überlappbereiche davon, sowie der Isolationsbereich mit einer elektrischen Potenzialverteilung im Isolationsbereich gemäß einer zu speichernden Informationseinheit zumindest temporär mindestens ein Bereich mit geänderten elektrischen und/oder magnetischen Eigenschaften ausbildbar.
- Problematisch bei diesen herkömmlichen Speicherelementen dieser Art ist, dass der Isolationsbereich nur eine im Wesentlichen räumlich zusammenhängende Änderung der elektrischen und/oder magnetischen Eigenschaften im Isolationsbereich erlaubt, so dass eine strikte räumliche Trennung gespeicherter oder zu speichernder Informationsinhalte und damit ein Übersprechen zwischen zu unterscheidenden Informationsinhalten, z. B. mehrerer Bits, nicht zufriedenstellend gewährleistet ist.
- Der Erfindung liegt die Aufgabe zugrunde, ein Speicherelement für eine Halbleiterspeichereinrichtung der eingangs erwähnten Art derart weiterzubilden, dass eine ausreichende Diskriminierung gespeicherter Informationsinhalte im Speicherelement auf einfache Art und Weise gewährleistet ist.
- Die Erfindung wird bei einem Speicherelement für eine Halbleiterspeichereinrichtung der eingangs erwähnten Art erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Speicherelements sind Gegenstand der abhängigen Unteransprüche.
- Das erfindungsgemäße Speicherelement für eine Halbleiterspeichereinrichtung, insbesondere eine Mehrbitspeicherzelle oder dergleichen, ist dadurch gekennzeichnet, dass zur Ausbildung des mindestens einen Bereichs mit geänderten oder änderbaren elektrischen und/oder magnetischen Eigenschaften im Isolationsbereich eine Mehrzahl von einander räumlich isolierter Materialbereiche vorgesehen ist, und dass die Materialbereiche im Wesentlichen freie Ladungsträger aufweisen und/oder in ihnen freie Ladungsträger ausbildbar sind.
- Es ist somit eine grundlegende Idee der vorliegenden Erfindung, die Ausbildung geänderter elektrischer und/oder magnetischer Eigenschaften im Isolationsbereich dadurch zu vereinfachen und zu begünstigen, dass eine Mehrzahl von Materialbereichen im Isolationsbereich vorgesehen ist, welche freie Ladungsträger aufweisen und/oder in welchen freie Ladungsträger ausbildbar sind. Dadurch wird erreicht, dass die elektrischen Eigenschaften oder magnetischen Eigenschaften vergleichsweise einfach, das heißt mit relativ geringen elektrischen Potenzialen in den räumlich isolierten Materialbereichen ausgebildet werden können. Dabei bleibt durch lokales Beaufschlagen auch der jeweils vorgesehene Informationsinhalt in lokaler Art und Weise im Isolationsbereich vorhanden. Des Weiteren ergibt sich eine weitere Lokalisierung und damit ein Vermeiden von Übersprechen durch die Isolation der Mehrzahl von Materialbereichen gegeneinander oder voneinander, wobei diese Isolation gegebenenfalls einfach durch räumliche Separation bewerkstelligt wird.
- Dazu ist es in vorteilhafter Weise vorgesehen, dass die Materialbereiche im Isolationsbereich eingebettet sind.
- Besonders stark lokalisierte Strukturen ergeben sich, wenn als Materialbereiche Nanodots oder dergleichen vorgesehen sind. Unter Nanodots sind sehr kleine Inseln eines Materials B in einer Matrix eines Materials A zu verstehen. Alternativ ist auch die Ausbildung von einem lokalisierten Bereich B innerhalb des Materials A denkbar, wobei dieser Bereich B beispielsweise durch starke Schädigung des Materials A wesentlich geänderte elektrische Eigenschaften hat.
- Wesentliche Eigenschaft der Materialbereiche im Isolationsbereich ist das Vorhandensein von im Wesentlichen freien Ladungsträgern oder die Möglichkeit, im Wesentlichen freie Ladungsträger im Material der Materialbereiche des Isolationsbereichs ausbilden zu können. Besonders vorteilhaft ist es daher, dass die Materialbereiche im Isolationsbereich ein Metall, ein Halbleitermaterial, insbesondere Silizium, Germanium und/oder dergleichen, gegebenenfalls in entsprechend dotierter Form, aufweisen oder aus einem derartigen Material gebildet sind.
- Vorteilhaft, aber nicht zwingend, ist es, wenn die Materialbereiche im Isolationsbereich jeweils im Wesentlichen gleichartig ausgebildet sind. Dies betrifft sowohl die geometrischen Eigenschaften, als auch die elektrischen und/oder magnetischen Eigenschaften der Materialbereiche und des diesen Materialbereichen zugrundeliegenden Materials.
- Die Materialbereiche im Isolationsbereich können auf verschiedenartige Art und Weise ausgebildet werden. So ist es zum Beispiel vorgesehen, dass die Materialbereiche des Isolationsbereichs als auf einer ersten Isolatorschicht des Isolationsbereichs nicht durchgängig abgeschiedene und dann in einer zweiten Isolatorschicht des Isolationsbereichs eingebettete Materialbereiche ausgebildet oder abgeschieden sind.
- Andererseits können die Materialbereiche des Isolationsbereichs auch als Implantationsgebiete im Isolationsbereich ausgebildet sein.
- Gegebenenfalls bietet sich nach der Ausbildung der eigentlichen Materialbereiche im Isolationsbereich eine Temperung bei vergleichsweise hohen Temperaturen an, wodurch durch einen entsprechenden Oxidationsprozess die entsprechenden Materialbereiche weiter verkleinert werden können, um so die Informationslokalisierung und das Übersprechverhalten weiter zu verbessern.
- Grundsätzlich ist es denkbar, dass die Materialbereiche und insbesondere die Nanodots im gesamten Isolationsbereich ausgebildet werden. Es ist aber von besonderem Vorteil, wenn gemäß einer weiter bevorzugten Ausführungsform des erfindungsgemäßen Speicherelements die Materialbereiche in räumlich voneinander getrennten Gebieten oder Bereichen des Isolationsbereichs ausgebildet sind und insbesondere in unmittelbar räumlicher Nachbarschaft zu den Überlappbereichen der jeweiligen Leitungseinrichtungen. Dadurch wird erreicht, dass ausschließlich in diesen Bereichen in unmittelbarer räumlicher Nachbarschaft von Überlappbereichen der jeweiligen Leitungseinrichtungen ein Zugriff auf den Isolationsbereich und die dort vorgesehenen Materialbereiche oder Nanodots erfolgt, so dass sich eine lokale Ausbildung, Löschung und/oder Auslesung von Informationsinhalten im Isolationsbereich realisieren lässt. Durch diese Eigenschaften ergibt sich grundsätzlich die Möglichkeit, den Isolationsbereich mit einer Vielzahl von Informationseinheiten, zum Beispiel von n Bits, auszubilden.
- Zum Steuern des Beschreibens, Löschens und/oder Lesens des erfindungsgemäßen Speicherelements ist es vorgesehen, dass eine von den Leitungseinrichtungen im Wesentlichen elektrisch isolierte Steuerleitungseinrichtung vorgesehen ist und dass durch die Steuerleitungseinrichtung der Isolationsbereich lokal oder global mit einer Steuerpotenzialverteilung beaufschlagbar ist. Durch diese Maßnahme wird eine Beeinflussung des Ausbildens, Änderns und/oder Abtastens der elektrischen und/oder magnetischen Eigenschaften der Materialbereiche des Isolationsbereichs verbessert und/oder weiter ermöglicht.
- Dabei ist es insbesondere vorgesehen, dass die Leitungseinrichtungen und insbesondere die Überlappbereiche davon jeweils paarweise mit dem jeweils dazwischen vorgesehenen Abschnitt des Zwischenbereichs ein Feldeffekttransistorelement bilden. Dabei ist es ferner vorgesehen, dass diese Elementekombination als Feldeffekttransistorelement jeweils durch die Steuerleitungseinrichtung als Gateanschluss und den Isolationsbereich als Gateisolation steuerbar ist.
- Es ist von besonderem Vorteil, dass die Bereiche änderbarer elektrischer und/oder magnetischer Eigenschaften jeweils durch eine zusammenhängende Gruppe von Materialbereichen und insbesondere durch eine zusammenhängende Gruppe von Nanodots gebildet wird. Auf diese Weise werden die Lokalisierung der Informationseinheiten und damit das Übersprechen weiter verbessert.
- Dabei ist insbesondere vorgesehen, dass jeweils ein Bereich des Isolationsbereichs zur Speicherung einer Informationseinheit, also z. B. eines Bits ausgebildet ist.
- Besonders vorteilhaft gestaltet sich das Beschreiben, Löschen und/oder Lesen der Informationsinhalte oder -einheiten dann, wenn die Bereiche mittels hochenergetischer oder heißer Ladungsträger in Bezug auf die Informationseinheit beschreibbar, lesbar und/oder löschbar ausgebildet sind.
- Nachfolgend wird die Erfindung anhand der folgenden Bemerkungen weiter erläutert:
- In Flashspeicherzellen können mehrere Bits pro Zelle dadurch gespeichert werden, dass verschiedene Ladungszustände gespeichert werden, oder dadurch, dass je ein Bit an räumlich getrennten Orten gespeichert wird.
- Im Rahmen dieser Erfindung wird ein alternatives Zellenkonzept zur Speicherung von zwei oder mehr Bits an verschiedenen Orten in einer Speicherzelle vorgeschlagen.
- Die Speicherung von zwei Bits in einer Flashzelle wird bisher entweder durch den Einsatz einer Si-Spacertechnologie oder durch die Verwendung einer Si3N4-Schicht im NROM-Konzept realisiert.
- Anstelle eines durchgängigen floating Gates werden erfindungsgemäß z. B. Si-Nanokristalle, die in einer Siliziumdioxid-Matrix eingebettet sind, zum Speichern von Ladung verwendet. Diese werden üblicherweise durch direktes Tunneln oder Fowler-Nordheim-Tunneln programmiert und gelöscht.
- Programmiert man eine derartige Zelle mit heißen Elektronen, so kann ein unabhängiges Programmieren an beiden Enden der Zelle erreicht werden und es können z. B. zwei Bits pro Zelle gespeichert werden.
- Im Gegensatz zum NROM-Konzept, bei dem Siliziumnitrid als Speicherschicht verwendet wird, ergibt sich hier ein zusätzlicher Freiheitsgrad durch die Wahl der Si-Nanodots. Stellt man Größe und Abstand der Dots geeignet ein, so kann der laterale Ladungsverlust minimiert werden.
- Für die Herstellung und damit die Einstellung von Größe und Dichte der Si-Nanodots sind mehrere Verfahren denkbar. Zunächst kann nach Herstellung eines dünnen Oxids eine nicht durchgängige Siliziumschicht abgeschieden und diese mit einer weiteren Siliziumoxidschicht bedeckt werden.
- Die Einstellung der Dichte und der Größe der Si-Dots erfolgt dann durch geeignete Wahl der Abscheidebedingungen bei der Si-Abscheidung. Alternativ kann die gesamte Siliziumdioxidschicht aufgebracht werden und anschließend durch Siliziumimplantation - alternativ ist auch die Implantation eines anderen Halbleiters, z. B. Germanium, denkbar - die Siliziuminseln erzeugt werden. Die Einstellung von Lage, Größe und Dichte der Si-Dots erfolgt z. B. durch die geeignete Energie, Dosis und Ionenstrom der Implantation sowie durch die Bedingungen der nachfolgenden Temperung. Bei beiden Herstellungsarten kann durch eine nachträgliche thermische Oxidation bei niedriger Temperatur eine Reduktion der Größe der Si-Dots und damit ein finetuning erfolgen.
- Erfinderische Ideen liegen in der Kombination einer Flashspeicherzelle mit Si-Nanodots mit dem Programmier- und Löschverfahren mit heißen Elektronen bzw. mit heißen Löchern. Wenn es gelingt, die Si-Dots nur an den Source- und Drainenden des Bauelementes herzustellen, ist alternativ auch ein Löschen durch Fowler-Nordheim-Tunneln aus den Si- Dots möglich.
- Eine weitere Idee ist, die Einstellung der Dichte und Größe der Nanodots, um den lateralen Ladungsverlust und die ungleichmäßige Aufladung der Dots beim Schreiben und Löschen zu minimieren.
- Wie bereits erwähnt wurde, werden die erfindungsgemäßen Speicherelemente durch heiße Ladungsträger, insbesondere Elektronen programmiert bzw. durch heiße Löcher gelöscht. Das Lesen der gespeicherten Informationen in den jeweiligen Speicherelementen erfolgt in umgekehrter Richtung zum Programmieren (reverse read).
- Die nachfolgende Tabelle veranschaulicht exemplarisch die beim Beschreiben, Löschen und/oder Lesen aufzuprägenden Potenzialverhältnisse für 2-Bit-Zellen:
- Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf Grundlage bevorzugter Ausführungsformen des erfindungsgemäßen Speicherelements näher erläutert.
- Fig. 1, 2 zeigen in schematischer Querschnittsansicht sowie Draufsicht zwei Ausführungsformen des erfindungsgemäßen Speicherelements.
- Fig. 1 zeigt in schematischer und seitlicher Querschnittsansicht eine erste Ausführungsform eines erfindungsgemäßen Speicherelements 1.
- In einem Halbleitersubstrat 20 mit einem Oberflächenbereich 20a ist im Bereich der Oberfläche 20a eine erste Leitungseinrichtung BL1 mit einem Endbereich SD1 ausgebildet. Durch einen Zwischenbereich K vom Endbereich SD1 der ersten Leitungseinrichtung BL1 räumlich und materiell getrennt ist im Oberflächenbereich 20a des Halbleitersubstrats 20 eine zweite Leitungseinrichtung BL2 mit einem dem ersten Endbereich SD1 der ersten Leitungseinrichtung BL1 gegenüberliegenden Endbereich SD2 vorgesehen.
- Oberhalb des Zwischenbereichs K und somit des Oberflächenbereichs 20a des Halbleitersubstrats 20 ist der eigentliche Isolationsbereich GOX ausgebildet. In diesen Isolationsbereich GOX ist benachbart zu den Endbereichen SD1 bzw. SD2 der ersten und zweiten Leitungseinrichtungen BL1, BL2 jeweils eine Mehrzahl von Materialbereichen N vorgesehen, die in ihren elektrischen und/oder magnetischen Eigenschaften änderbar sind und die insbesondere als sogenannte Nanodots ausgebildet sind.
- Den Endbereichen SD1 und SD2 der ersten und zweiten Leitungseinrichtung BL1 und BL2 auf der abgewandten Seite des Isolationsbereichs GOX eine Steueranschlussleitung G ausgebildet, die ihrerseits in einen Isolationsbereich 30 eingebettet ist.
- Aufgrund der Anordnung, welche in Fig. 1 gezeigt ist, bilden die Endbereiche SD1 und SD2 der ersten Leitungseinrichtung BL1 und der zweiten Leitungseinrichtung BL2, welche durch den Zwischenbereich K des Halbleitersubstrats 20 voneinander räumlich und materiell getrennt sind, Source-Drain-Bereiche SD1 und SD2 als Überlappbereiche Ü1 und Ü2 in Bezug auf den als Gateisolationsbereich oder Gateoxid dienenden Isolationsbereich GOX. Die Steuerleitungseinrichtung G fungiert somit als Gateanschluss.
- Obwohl grundsätzlich der gesamte Isolationsbereich GOX mit Nanodots N ausgebildet sein kann, sind in der Ausführungsform der Fig. 1 jeweils nur zwei Bereiche B1 und B2 im Isolationsbereich GOX mit Nanodots N vorgesehen, durch welche entsprechende zusammenhängende Nanodotgebiete oder -gruppen N1 und N2 gebildet werden. Im zentralen Bereich Z des Isolationsbereichs GOX sind weitere Nanodots N punktiert angedeutet.
- Durch entsprechende Beaufschlagung mit einer Potenzialverteilung in Bezug auf die Leitungseinrichtungen BL1, BL2 und G1 als erste und zweite Source-/Drainanschlüsse bzw. als Gateanschluss kann ein entsprechendes Programmieren oder Beschreiben, Löschen und/oder ein Lesen der im Isolationsbereich GOX vorhandenen Informationsinhalte erfolgen. Dabei fungieren die Gebiete B1 und B2 jeweils als Speicherbereich für ein Bit, nämlich für ein Bit 1 und für ein Bit 2. Die oben gegebene Beschreibung in Bezug auf die Schreib-, Lösch- und/oder Leseprozesse bezieht sich auf die Anordnung der Fig. 1.
- Fig. 2 zeigt eine Draufsicht auf eine andere Ausführungsform eines erfindungsgemäßen Speicherelements 1.
- Bei der Ansicht der Fig. 2 ist die Steuerleitungseinrichtung G, also der Gateanschluss fortgelassen. Zu sehen ist der Umriss eines quadratisch ausgebildeter Isolationsbereichs GOX. Auf diesen Isolationsbereich GOX greifen vier Leitungseinrichtungen BL1, . . ., BL4 zu. Am Rand des Isolationsbereichs GOX sind in strichpunktierter Form die Überlappbereiche Ü1, . . ., Ü4 oder Source-/Drainbereiche SD1, . . ., SD4 der Leitungseinrichtungen BL1, . . ., BL4 dargestellt, welche mit entsprechenden Nanodotgebieten N1, . . ., N4 jeweils einer Mehrzahl von Nanodots N überlappen, wobei letztere als Bereiche B1, . . ., B4 in ihren elektrischen und/oder magnetischen Eigenschaften änderbaren Bereiche dienen, die ihrerseits zur Speicherung von vier einzelnen Bits Bit1 bis Bit4 geeignet sind.
- Grundsätzlich sind auch andere Anordnungen mit einer Mehrzahl von Leitungseinrichtungen BL1, . . ., BLn denkbar, wobei n die Anzahl der Leitungseinrichtungen oder Bitleitungen angibt. Mit anderen Worten, das am meisten bevorzugte Ausführungsbeispiel der Erfindung sieht eine Speicherzelle mit zwei Leitungseinrichtungen bzw. Anschlüssen vor. Generell sind aber auch n Leitungseinrichtungen BL1, . . ., BLn möglich, wobei n ≥ 2 ist und n lediglich als Beispiel den Wert 4 oder eine andere Größe annehmen kann. Bezugszeichenliste 1 Speicherelement
20 Halbleitersubstrat
20a Oberflächenbereich
30 Isolationsbereich
B1-4 Bereich mit änderbaren elektrischen/magnetischen Eigenschaften
BL1-4 Leitungseinrichtung, Bitleitung
G Gateanschluss, Steuerleitungseinrichtung
GOX Isolationsbereich, Gateoxid
K Zwischenbereich, Kanalstrecke
K12-34 Kanalstrecke
N Materialbereich, Nanodot
N1-4 Gruppe von Materialbereichen, Nanodotgruppe
SD1-4 Endbereich, Source-/Drainbereich
Ü1-4 Überlappbereich
Z zusätzliche Nanodots
Claims (13)
1. Speicherelement für eine Halbleiterspeichereinrichtung,
insbesondere Mehrbitspeicherzelle oder dergleichen,
mit einer Mehrzahl paarweise voneinander im Wesentlichen elektrisch isolierter Leitungseinrichtung (BL1, . . ., BL4), welche in einem Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps oder einem Oberflächenbereich (20a) davon ausgebildet und zumindest teilweise durch einen Zwischenbereich (K) des Halbleitersubstrats (20) paarweise voneinander räumlich getrennt ausgebildet und angeordnet sind, und
mit einem Isolationsbereich (GOX) aus einem im Wesentlichen elektrisch isolierenden Material, welcher in mechanischem und elektrischem Kontakt mit den Zwischenbereichen (K) und jeweils einem Überlappungsbereich (Ü1, . . ., Ü4) jeder Leitungseinrichtung (BL1, . . ., BL4) ausgebildet ist,
wobei durch Beaufschlagung der Leitungseinrichtungen (BL1, . . ., BL4), insbesondere der Überlappungsbereiche (Ü1, . . ., Ü4) davon, sowie des Isolationsbereichs (GOX) mit einer elektrischen Potenzialverteilung im Isolationsbereich (GOX) gemäß einer zu speichernden Informationseinheit zumindest temporär mindestens ein Bereich (B1, . . ., B4) mit geänderten elektrischen und/oder magnetischen Eigenschaften ausbildbar ist,
dadurch gekennzeichnet,
dass zur Ausbildung des mindestens einen Bereichs (B1, . . ., B4) mit geänderten elektrischen und/oder magnetischen Eigenschaften im Isolationsbereich (GOX) eine Mehrzahl von einander isolierter Materialbereiche (N) vorgesehen ist und
dass jeder der Materialbereiche (N) freie Ladungsträger aufweist und/oder dass in jedem der Materialbereiche (N) freie Ladungsträger ausbildbar sind.
mit einer Mehrzahl paarweise voneinander im Wesentlichen elektrisch isolierter Leitungseinrichtung (BL1, . . ., BL4), welche in einem Halbleitersubstrat (20) eines ersten Leitfähigkeitstyps oder einem Oberflächenbereich (20a) davon ausgebildet und zumindest teilweise durch einen Zwischenbereich (K) des Halbleitersubstrats (20) paarweise voneinander räumlich getrennt ausgebildet und angeordnet sind, und
mit einem Isolationsbereich (GOX) aus einem im Wesentlichen elektrisch isolierenden Material, welcher in mechanischem und elektrischem Kontakt mit den Zwischenbereichen (K) und jeweils einem Überlappungsbereich (Ü1, . . ., Ü4) jeder Leitungseinrichtung (BL1, . . ., BL4) ausgebildet ist,
wobei durch Beaufschlagung der Leitungseinrichtungen (BL1, . . ., BL4), insbesondere der Überlappungsbereiche (Ü1, . . ., Ü4) davon, sowie des Isolationsbereichs (GOX) mit einer elektrischen Potenzialverteilung im Isolationsbereich (GOX) gemäß einer zu speichernden Informationseinheit zumindest temporär mindestens ein Bereich (B1, . . ., B4) mit geänderten elektrischen und/oder magnetischen Eigenschaften ausbildbar ist,
dadurch gekennzeichnet,
dass zur Ausbildung des mindestens einen Bereichs (B1, . . ., B4) mit geänderten elektrischen und/oder magnetischen Eigenschaften im Isolationsbereich (GOX) eine Mehrzahl von einander isolierter Materialbereiche (N) vorgesehen ist und
dass jeder der Materialbereiche (N) freie Ladungsträger aufweist und/oder dass in jedem der Materialbereiche (N) freie Ladungsträger ausbildbar sind.
2. Speicherelement nach Anspruch 1,
dadurch gekennzeichnet,
dass die Materialbereiche (N) im Isolationsbereich (GOX)
eingebettet sind.
3. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Materialbereiche (N) als Nanodots oder dergleichen
ausgebildet ist.
4. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Materialbereiche (N) ein Metall, ein
Halbleitermaterial, insbesondere Silizium, Germanium und/oder
dergleichen, gegebenenfalls mit entsprechender Dotierung, aufweisen
oder daraus gebildet sind.
5. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Materialbereiche (N) im Wesentlichen gleichartig
ausgebildet sind.
6. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Materialbereiche (N) als auf einer ersten
Isolatorschicht nicht durchgängig abgeschiedene und dann in einer
zweiten Isolatorschicht eingebettete Materialbereiche (N)
ausgebildet sind.
7. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Materialbereiche (N) als Implantationsgebiete im
Isolationsbereich (GOX) ausgebildet sind.
8. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Materialbereiche (N) in räumlich voneinander
getrennten Gebieten oder Bereichen (B1, . . ., B4) des
Isolationsbereichs (GOX) ausgebildet sind, insbesondere in
unmittelbarer räumlicher Nachbarschaft zu den Überlappbereichen
(Ü1, . . ., Ü4) der jeweiligen Leitungseinrichtung (BL1,
BL4).
9. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass eine von den Leitungseinrichtungen (BL1, . . ., BL4) im Wesentlichen elektrisch isolierte Steuerleitungseinrichtungen (G) vorgesehen ist und
dass durch die Steuerleitungseinrichtung (G) der Isolationsbereich (GOX) lokal oder global mit einer Steuerpotenzialverteilung beaufschlagbar ist.
dass eine von den Leitungseinrichtungen (BL1, . . ., BL4) im Wesentlichen elektrisch isolierte Steuerleitungseinrichtungen (G) vorgesehen ist und
dass durch die Steuerleitungseinrichtung (G) der Isolationsbereich (GOX) lokal oder global mit einer Steuerpotenzialverteilung beaufschlagbar ist.
10. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Leitungseinrichtungen (BL1, . . ., BL4) und
insbesondere die Überlappbereiche (Ü1, . . ., Ü4) davon jeweils
paarweise mit dem jeweils dazwischen vorgesehenen Abschnitten
(K12, K13, K14, K23, K34) des Zwischenbereichs (K) ein
Feldeffekttransistorelement bilden, welches insbesondere jeweils
durch die Steuerleitungseinrichtung (G) als Gateanschluss
und dem Isolationsbereich (GOX) als Gateisolation steuerbar
ist.
11. Speicherelement nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Bereiche (B1, . . ., B4) änderbarer elektrischer
und/oder magnetischer Eigenschaften jeweils durch eine
zusammenhängende Gruppe (N1, . . ., N4) von Materialbereichen
(N) des Isolationsbereichs (GOX) und insbesondere einer
Mehrzahl von Nanodots gebildet werden.
12. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass die Bereiche (B1, . . ., B4) des Isolationsbereichs (GOX)
jeweils zur Speicherung einer Informationseinheit,
insbesondere eines Bits, ausgebildet sind.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet,
dass die Bereiche (B1, . . ., B4) des Isolationsbereichs (GOX)
mittels hochenergetischer oder heißer Ladungsträger in Bezug
auf die Informationseinheit beschreibbar, löschbar und/oder
lesbar ausgebildet sind.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10140758A DE10140758A1 (de) | 2001-08-20 | 2001-08-20 | Speicherelement für eine Halbleiterspeichereinrichtung |
| SG200204973A SG107611A1 (en) | 2001-08-20 | 2002-08-16 | Memory element for a semiconductor memory device |
| TW091118794A TW594726B (en) | 2001-08-20 | 2002-08-20 | Memory element for a semiconductor memory device |
| US10/223,955 US6724038B2 (en) | 2001-08-20 | 2002-08-20 | Memory element for a semiconductor memory device |
| FR0210405A FR2828759A1 (fr) | 2001-08-20 | 2002-08-20 | Element a memoire pour un dispositif memoire a semiconducteur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10140758A DE10140758A1 (de) | 2001-08-20 | 2001-08-20 | Speicherelement für eine Halbleiterspeichereinrichtung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10140758A1 true DE10140758A1 (de) | 2003-04-24 |
Family
ID=7696012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10140758A Ceased DE10140758A1 (de) | 2001-08-20 | 2001-08-20 | Speicherelement für eine Halbleiterspeichereinrichtung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6724038B2 (de) |
| DE (1) | DE10140758A1 (de) |
| FR (1) | FR2828759A1 (de) |
| SG (1) | SG107611A1 (de) |
| TW (1) | TW594726B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10336876A1 (de) * | 2003-08-11 | 2005-03-17 | Infineon Technologies Ag | Speicherzelle mit Nanokristallen oder Nanodots |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985926B1 (en) * | 2001-08-29 | 2006-01-10 | I-Behavior, Inc. | Method and system for matching and consolidating addresses in a database |
| FR2846795A1 (fr) * | 2002-11-05 | 2004-05-07 | St Microelectronics Sa | Procede de memorisation d'une donnee binaire dans une cellule-memoire d'un circuit integre de memoire, circuit integre correspondant et procede de fabrication |
| US7092287B2 (en) * | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US20090039417A1 (en) * | 2005-02-17 | 2009-02-12 | National University Of Singapore | Nonvolatile Flash Memory Device and Method for Producing Dielectric Oxide Nanodots on Silicon Dioxide |
| WO2006112793A1 (en) * | 2005-04-20 | 2006-10-26 | National University Of Singapore | Nonvolatile flash memory device and method for producing the same |
| TWI270214B (en) * | 2005-12-30 | 2007-01-01 | Ind Tech Res Inst | Non-volatile memory device and fabricating method thereof |
| US7619919B2 (en) * | 2007-01-12 | 2009-11-17 | Marvell World Trade Ltd. | Multi-level memory |
| US7851307B2 (en) * | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
| WO2012095811A1 (en) | 2011-01-13 | 2012-07-19 | Ramot At Tel-Aviv University Ltd. | Charge storage organic memory system |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2157489A (en) * | 1984-03-23 | 1985-10-23 | Hitachi Ltd | A semiconductor integrated circuit memory device |
| JPH05121763A (ja) * | 1991-10-30 | 1993-05-18 | Rohm Co Ltd | 半導体記憶装置の製造方法 |
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| DE59704729D1 (de) * | 1996-08-01 | 2001-10-31 | Infineon Technologies Ag | Verfahren zum betrieb einer speicherzellenanordnung |
| US6518617B1 (en) * | 1996-12-31 | 2003-02-11 | Sony Corporation | Nonvolatile semiconductor memory device |
| US5740104A (en) * | 1997-01-29 | 1998-04-14 | Micron Technology, Inc. | Multi-state flash memory cell and method for programming single electron differences |
| US6034886A (en) * | 1998-08-31 | 2000-03-07 | Stmicroelectronics, Inc. | Shadow memory for a SRAM and method |
| JP3912937B2 (ja) | 1999-08-10 | 2007-05-09 | スパンション インク | 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ |
| JP4697993B2 (ja) | 1999-11-25 | 2011-06-08 | スパンション エルエルシー | 不揮発性半導体メモリ装置の制御方法 |
| US6172905B1 (en) | 2000-02-01 | 2001-01-09 | Motorola, Inc. | Method of operating a semiconductor device |
| US6465306B1 (en) * | 2000-11-28 | 2002-10-15 | Advanced Micro Devices, Inc. | Simultaneous formation of charge storage and bitline to wordline isolation |
| US6498377B1 (en) * | 2002-03-21 | 2002-12-24 | Macronix International, Co., Ltd. | SONOS component having high dielectric property |
-
2001
- 2001-08-20 DE DE10140758A patent/DE10140758A1/de not_active Ceased
-
2002
- 2002-08-16 SG SG200204973A patent/SG107611A1/en unknown
- 2002-08-20 FR FR0210405A patent/FR2828759A1/fr active Pending
- 2002-08-20 TW TW091118794A patent/TW594726B/zh not_active IP Right Cessation
- 2002-08-20 US US10/223,955 patent/US6724038B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10336876A1 (de) * | 2003-08-11 | 2005-03-17 | Infineon Technologies Ag | Speicherzelle mit Nanokristallen oder Nanodots |
| DE10336876B4 (de) * | 2003-08-11 | 2006-08-24 | Infineon Technologies Ag | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung |
| US7119395B2 (en) | 2003-08-11 | 2006-10-10 | Infineon Technologies Ag | Memory cell with nanocrystals or nanodots |
Also Published As
| Publication number | Publication date |
|---|---|
| US6724038B2 (en) | 2004-04-20 |
| TW594726B (en) | 2004-06-21 |
| SG107611A1 (en) | 2004-12-29 |
| FR2828759A1 (fr) | 2003-02-21 |
| US20030038312A1 (en) | 2003-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60219666T2 (de) | Nichtflüchtige integrierte Mehrzustandsspeichersysteme, die dielektrische Speicherelemente verwenden | |
| DE4241457B4 (de) | P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM | |
| DE102004050641B4 (de) | Ladungsfangende Speicherzelle | |
| EP0916138B1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
| DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
| EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
| DE2743422A1 (de) | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik | |
| DE10326805A1 (de) | Speicherzelle und Herstellungsverfahren | |
| DE102004006505A1 (de) | Charge-Trapping-Speicherzelle und Herstellungsverfahren | |
| EP1573820A1 (de) | Fin-feldeffekttransistor-speicherzelle, fin-feldeffekttransistor-speicherzellen-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-speicherzelle | |
| DE4407248B4 (de) | EEPROM-Flash-Speicherzelle und Verfahren zum Bilden einer EEPROM-Flash-Speicherzelle | |
| DE19743555C2 (de) | Nichtflüchtiges Speicherbauteil | |
| DE10140758A1 (de) | Speicherelement für eine Halbleiterspeichereinrichtung | |
| DE19748495C2 (de) | EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld | |
| DE3136517C2 (de) | Nichtflüchtige Halbleiter-Speichervorrichtung | |
| DE19807010A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
| DE19807009A1 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
| EP1532689A1 (de) | Nichtflüchtiges halbleiterspeicherelement sowie zugehöriges herstellungs- und ansteuerverfahren | |
| EP1504472A1 (de) | Flash-speicherzelle und herstellungsverfahren | |
| EP1374308B1 (de) | Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben | |
| DE4135032A1 (de) | Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen | |
| DE10130765A1 (de) | Transistor-Anordnung, Verfahren zum Betreiben einer Transistor-Anordnung als Datenspeicher und Verfahren zum Herstellen einer Transistor-Anordnung | |
| EP1635395A2 (de) | Charge-trapping-Halbleiterspeicherbauelement mit Ladungshaftstellen-Speicherzellen | |
| EP0946991A1 (de) | Nichtflüchtige speicherzelle | |
| DE10296955T5 (de) | Halbleitervorrichtung bzw. Halbleiterbauelement und Herstellungsverfahren dafür |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |