DE10085374B4 - Systemmanagementspeicher für die Systemmanagement-Interrupt-Behandler wird in die Speichersteuereinrichtung integriert, unabhängig vom BIOS und Betriebssystem - Google Patents
Systemmanagementspeicher für die Systemmanagement-Interrupt-Behandler wird in die Speichersteuereinrichtung integriert, unabhängig vom BIOS und Betriebssystem Download PDFInfo
- Publication number
- DE10085374B4 DE10085374B4 DE10085374T DE10085374T DE10085374B4 DE 10085374 B4 DE10085374 B4 DE 10085374B4 DE 10085374 T DE10085374 T DE 10085374T DE 10085374 T DE10085374 T DE 10085374T DE 10085374 B4 DE10085374 B4 DE 10085374B4
- Authority
- DE
- Germany
- Prior art keywords
- memory
- processor
- smi
- system management
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Abstract
Speichersteuereinrichtung (120), die mit einem Prozessor (110) und einem Systemhauptspeicher (150) gekoppelt ist, wobei der Prozessor (110) eine Abrufadresse zum Abrufen einer Systemmanagement-Interrupt(SMI)-Behandlungsroutine aus einem Systemmanagementspeicherbereich (152) des Systemhauptspeichers (150) speichert und bei Empfang eines Systemmanagement-Interrupts (SMI) (111) ein SMI-Bestätigungssignal (113) und die Abrufadresse zum Abrufen der SMI-Behandlungsroutine ausgibt, wobei die Speichersteuereinrichtung (120) aufweist:
einen Latch-Speicher (134), der auf den Empfang des SMI-Bestätigungssignals (113) hin die von dem Prozessor (110) ausgegebene Abrufadresse zwischenspeichert,
einen integrierten Systemmanagementspeicher (124), der eine weitere SMI-Behandlungsroutine speichert, wobei die weitere SMI-Behandlungsroutine am Schluss einen Befehl enthält, der den Prozessor (110) veranlasst, zu der in dem Latch-Speicher (134) zwischengespeicherten Abrufadresse zu springen,
eine Vergleichseinheit (136) zum Vergleichen der von dem Prozessor (110) ausgegebenen Adressen mit der zwischengespeicherten Abrufadresse, und
einen mit dem Latch-Speicher (134) und der Vergleichseinheit (136) gekoppelten Decodierer (132),
der nach dem Zwischenspeichern der Abrufadresse und unabhängig von dieser...
einen Latch-Speicher (134), der auf den Empfang des SMI-Bestätigungssignals (113) hin die von dem Prozessor (110) ausgegebene Abrufadresse zwischenspeichert,
einen integrierten Systemmanagementspeicher (124), der eine weitere SMI-Behandlungsroutine speichert, wobei die weitere SMI-Behandlungsroutine am Schluss einen Befehl enthält, der den Prozessor (110) veranlasst, zu der in dem Latch-Speicher (134) zwischengespeicherten Abrufadresse zu springen,
eine Vergleichseinheit (136) zum Vergleichen der von dem Prozessor (110) ausgegebenen Adressen mit der zwischengespeicherten Abrufadresse, und
einen mit dem Latch-Speicher (134) und der Vergleichseinheit (136) gekoppelten Decodierer (132),
der nach dem Zwischenspeichern der Abrufadresse und unabhängig von dieser...
Description
- Die vorliegende Erfindung betrifft eine Speichersteuereinrichtung, die mit einem Prozessor und einem Systemhauptspeicher gekoppelt ist, wobei der Prozessor eine Abrufadresse zum Abrufen einer Systemmanagement-Interrupt(SMI)-Behandlungsroutine aus einem Systemmanagementspeicherbereich des Systemhauptspeichers speichert und bei Empfang eines Systemmanagement-Interrupts (SMI) ein SMI-Bestätigungssignal und die Abrufadresse zum Abrufen der SMI-Behandlungsroutine ausgibt, wobei die Speichersteuereinrichtung die Abrufadresse empfängt und die Befehle der SMI-Behandlungsroutine abruft. Ferner betrifft die Erfindung ein eine solche Speichersteuereinrichtung enthaltendes Computersystem sowie ein Verfahren zum Behandeln eines Systemmanagement-Interrupts.
- Eine große Mehrheit der heutigen Personalcomputersysteme implementiert einen Systemmanagement-Interrupt (SMI). Ein SMI-Signal wird an einen Prozessor angelegt, um dem Prozessor zu melden, dass ein SMI-Ereignis aufgetreten ist. Das SMI-Signal wird üblicherweise von einer eine Speichersteuereinrichtung aufweisenden Systemlogikeinrichtung an den Prozessor angelegt. Die Systemlogikeinrichtung kann das SMI-Signal aus einer Vielzahl von möglichen Gründen anlegen. Das SMI-Signal kann z. B. angelegt werden, wenn eine Systemressource Zugriff auf einen bestimmten Speicherbereich oder eine bestimmte Eingabe/Ausgabeadresse anfordert. Dieser Speicher und die Eingabe/Ausgabe-Adressen können über einen Satz von Registern programmierbar sein, welche sich üblicherweise in der Systemlogikeinrichtung befinden. Das SMI-Signal kann ebenfalls angelegt werden, wenn bestimmte Systemereignisse auftreten. In einem Computersystem können z. B. verschiedene Taktgeber bzw. Zeitgeber zum Timing verschiedener Systemereignisse implemen tiert sein. Das SMI-Signal kann angelegt werden, wenn einer dieser Taktgeber abläuft.
- Das Anlegen des SMI-Signals zeigt dem Prozessor an, dass der Prozessor damit beginnen soll, Befehle von einer Adresse abzurufen, die in einem der Register des Prozessors gespeichert ist. Dieses Register wird manchmal als Systemmanagementspeicher-Basisadressregister bezeichnet. Der Speicherbereich, der sich an der Adresse befindet, auf die das Systemmanagementspeicher-Basisadressregister verweist, kann als Systemmanagementspeicher (SMM) bezeichnet werden. In dem SMM ist eine SMI-Behandlungsroutine (SMI-Behandler) gespeichert. Der SMI-Behandler kann derart implementiert werden, dass er eine Vielfalt von Funktionen ausführen kann. Z. B. kann der SMI-Behandler Energiemanagementfunktionen ausführen oder versuchen, Systemfehlfunktionen zu korrigieren.
- Der SMM, und damit der SMI-Behandler, untersteht der Kontrolle des Basis-Eingabe/Ausgabe-Systems (BIOS). Das BIOS wird üblicherweise von einem der verschiedenen BIOS-Softwareunternehmen entwickelt und implementiert. Der SMI-Behandler wird üblicherweise während des Herstellungsprozesses des Systems in das Computersystem installiert.
- Es besteht oft der Bedarf, nach dem Herstellungsprozeß Änderungen an dem SMI-Behandler vorzunehmen. Eine solche Situation kann auftreten, wenn ein Chipsatzhersteller die Berichtigung für einen Fehler zur Verfügung stellen möchte oder neue Merkmale aktivieren oder alte Merkmale deaktivieren möchte. Diese Wünsche können durch eine Veränderung des SMI-Behandlers erfüllt werden. Das Produkt eines Chipsatzherstellers kann jedoch in Computersystemen verwendet werden, die von Dutzenden von verschiedenen Computersystemherstellern gebaut werden. Außerdem verwenden diese Systemhersteller üblicherweise irgendeines der zahlreichen BIOS-Softwareunternehmen, um den SMI-Behandler zu konzipieren und zu implementieren. Wenn der Chipsatzhersteller die SMI-Behandler verändern muss, muss er daher mit vielen verschiedenen Parteien verhandeln, um die Veränderungen durchzuführen. Der Chipsatzhersteller kann ebenfalls versuchen, mit den Vertreibern von Betriebssystemen zu verhandeln, um die Anforderungen des Chipsatzherstellers in die Betriebssysteme zu implementieren. Keine dieser Alternativen ist wünschenswert, im Wesentlichen aufgrund des großen Zeitbedarfs und Aufwandes, der erforderlich ist, um die Verhandlungen durchzuführen und die Anforderungen des Chipsatzherstellers zu implementieren.
- Aus dem
US-Patent 5,307,482 ist ein Computersystem bekannt, bei dem ein Prozessor über eine Speichersteuereinheit mit einem Systemspeicher gekoppelt ist. Im Falle eines nicht-maskierbaren Interrupts (NMI) wird von dem Prozessor über die Speichersteuereinheit eine NMI-Behandlungsroutine abgerufen. Die NMI-Behandlungsroutine ist Bestandteil der Betriebssystemroutinen, die im Hauptspeicher gespeichert sind. Die Druckschrift stellt sich die Aufgabe, die NMI-Behandlungsroutinen bei einem neuen System zu aktualisieren, beispielsweise neue Funktionen hinzuzufügen, ohne die Routinen des Betriebssystems ändern zu müssen. Um dies ausführen zu können, schlägt die Druckschrift vor, im Falle des Auftretens eines NMI zunächst nicht die Routinen des Betriebssystems, sondern systemspezifische NMI-Behandlungsroutinen auszuführen, die in einem speziellen Speicherbereich eines Firmware-Subsystems im ROM gespeichert sind. Um die Befehlsabrufe des Prozessors von den ursprünglichen NMI-Behandlungsroutinen im Hauptspeicher auf die systemspezifischen NMI-Behandlungsroutinen im Firmware-ROM umzulenken, ist neben der Speichersteuereinheit ein Override-Controller zusammen mit einer zusätzlichen Adressierlogik vorgesehen. Im Falle eines NMI fängt der Override-Controller Speicheranforderungen aus dem Prozessor ab und adressiert damit den ROM. Darüber hinaus legt er ein spezielles Signal an die Speichersteuereinheit an, damit diese Adressen und Steuersignale aus dem Prozessor ignoriert. Die systemspezifische Routine sorgt dann in einem letzten Schritt dafür, ein Abbruchbit zu setzen, welches dem Override-Controller signalisiert, dass die systemspezifische NMI-Behandlungsroutine beendet ist. Das Abbruchbit wird beispielsweise in der Speichersteuereinheit gesetzt. Die Speichersteuereinheit erzeugt daraufhin ein Beendigungsignal an den Override-Controller, wel cher daraufhin ein CPU-NMI-Signal neu erzeugt und an den Prozessor sendet. Anschließend führt der Prozessor die normale NMI-Routine im Systemspeicher über die Speichersteuereinheit aus. Das für das NMI bekannte Verfahren hat nicht nur den Nachteil, dass es eine erhebliche zusätzliche Logik erfordert; es erfordert zudem einen speziellen Befehl in der systemspezifischen NMI-Routine in Verbindung mit einem speziellen Register zum Aufnehmen des Abbruchbits. - Aus dem
US-Patent 5,978,903 sind Computersysteme bekannt, die einen gegenüber normalen Systemoperationen transparenten Systemmanagementmodus verwenden. In einem geschützten Bereich eines DRAM wird ein Systemmanagement-Adressraum zur Verfügung gestellt, in welchem beispielsweise SMI-Behandler gespeichert sind. - Der System-Management-Modus des Pentium-Prozessors ist beispielsweise in dem Abschnitt 11.5 auf den Seiten 345 bis 348 des ”PC-Hardwarebuch” von Hans-Peter Messmer, 5. Auflage, Addison Wesley, 1998, beschrieben. Gemäß Seite 203 dieses Buches kann der Systemmanagement-Interrupt als eine Art übergeordneter NMI verstanden werden.
- Ausgehend von dem oben genannten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, eine Möglichkeit der Aktualisierung von SMI-Behandlungsroutinen zu schaffen, die sowohl unabhängig vom BIOS als auch vom Betriebssystem ist, und bei der die zusätzlichen SMI-Behandlungsroutinen keine zusätzliche Spezialhardware erfordernden Befehle enthalten.
- Diese Aufgabe wird erfindungsgemäß durch eine Speichersteuereinrichtung mit den Merkmalen des Anspruchs 1 bzw. ein Computersystem mit den Merkmalen des Anspruchs 5 bzw. durch ein Verfahren mit den Merkmalen des Anspruchs 6 gelöst.
- Die Erfindung wird anhand der folgenden ausführlichen Beschreibung und anhand der beigefügten Zeichnungen von Ausführungsbeispielen der Erfindung besser verständlich, wobei diese jedoch nicht als Einschränkung der Erfindung auf bestimmte beschriebene Ausführungsbeispiele angesehen werden sollten, sondern lediglich der Erläuterung und dem Verständnis dienen.
-
1 zeigt ein Blockschaltbild eines Computersystems, das ein Ausführungsbeispiel einer Speichersteuereinrichtung aufweist, die gemäß der Erfindung implementiert ist. -
2 zeigt ein Flussdiagramm eines Ausführungsbeispiels eines Verfahrens zur Nutzung eines integrierten Systemmanagementspeicherbereichs. -
3 zeigt ein Flussdiagramm eines Ausführungsbeispiels eines zusätzlichen Verfahrens zur Nutzung eines Systemmanagementspeichers, der in eine Speichersteuereinrichtung integriert ist. - Es wird ein Ausführungsbeispiel einer Speichersteuereinrichtung mit einem integrierten Systemmanagementspeicherbereich beschrieben. Die Speichersteuereinrichtung empfängt ein SMI-Bestätigungssignal von einem Prozessor. Der Prozessor liefert dann eine Systemmanagementspeicheradresse an die Speichersteuereinrichtung. Statt SMI-Behandlerbefehle von der Adresse abzurufen, die von dem Prozessor angezeigt wird, ruft die Speichersteuereinrichtung statt dessen SMI-Behandlerbefehle aus ihrem integrierten Systemmanagementspeicherbereich ab. Bei Beendigung des SMI-Behandlers des integrierten Systemmanagementspeichers wird der Prozessor angewiesen, Befehle von der von dem Prozessor ursprünglich angegebenen Adresse abzurufen. Auf diese Weise kann eine BIOS-SMI-Routine nach der Ausführung der integrierten SMI-Routine ausgeführt werden. Der integrierte Systemmanagementspeicherbereich ermöglicht es den Herstellern von Chipsätzen oder von anderen Systemkomponenten herstellerspezifische SMI-Routinen zu vertreiben, ohne dass BIOS- oder Betriebssystemvertreiber einbezogen werden müssen. Die herstellerspezifischen SMI-Routinen können für jeden Zweck genutzt werden, der von einer Software-Routine erfüllt werden kann, einschließlich der Bereitstellung von Lösungen für Fehler oder der Aktivierung oder Deaktivierung von Systemoder Chipsatzmerkmalen, sind jedoch nicht hierauf beschränkt.
-
1 zeigt ein Blockschaltbild eines Computersystems100 , das einen Prozessor110 aufweist, der mit einer Speichersteuereinrichtung120 gekoppelt ist. Das System100 weist fer ner einen Systemhauptspeicher150 auf, der ebenfalls mit der Speichersteuereinrichtung120 gekoppelt ist. - Die Speichersteuereinrichtung
120 weist eine Host-Schnittstelleneinheit122 auf, welche die Kommunikation mit dem Prozessor110 ermöglicht. Wenn ein SMI-Ereignis auftritt, legt die Host-Einheit ein Systemmanagement-Interrupt-Signal111 an den Prozessor110 an. Systeme können mit verschiedensten SMI-Ereignissen implementiert sein, einschließlich Energiemanagementfunktionen und Zugriffen auf bestimmte Speicherbereiche, sind jedoch nicht hierauf beschränkt. Der Begriff ”SMI-Ereignis” ist hierbei so zu verstehen, daß er einen weiten Bereich von Computersystemaktivitäten einschließt, die Entwickler von Computersystemen als solche Aktivitäten möglicherweise implementieren möchten, welche die Ausführung einer Systemmanagement-Interrupt-Behandlungsroutine auslösen. - Nachdem der Prozessor
110 das Systemmanagement-Interrupt-Signal111 empfangen hat, sendet der Prozessor ein Systemmanagement-Interrupt-Bestätigungssignal113 an die Speichersteuereinrichtung120 zurück. Der Prozessor110 liefert außerdem eine Abrufadresse an die Speichersteuereinrichtung über einen Host-Bus115 . Die von dem Prozessor110 gelieferte Abrufadresse entspricht einer Adresse, die in einem (nicht dargestellten) Systemmanagement-Speicherbasisadressregister in dem Prozessor gespeichert ist. Die in dem Systemmanagement-Speicherbasisadressregister gespeicherte Adresse zeigt an, an welchem Speicherplatz sich der BIOS-Systemmanagementspeicher befindet. - Die Abrufadresse wird von dem Prozessor
110 über den Host-Bus115 geliefert und von einem Latch134 zwischengespeichert, das sich in einer Systemmanagement-Interrupt-Adressdecodiereinheit130 befindet. Die Abrufadresse wird über einen Adresspfad121 , der die Host-Einheit122 mit anderen Einheiten in der Speichersteuereinrichtung120 verbindet, an das Latch134 geliefert. Wenn die Abrufadresse in dem Latch134 zwischengespeichert ist, wird ein Setz-Signal131 an ein Flip-Flop135 geliefert. Das Setz-Signal131 verursacht das Anlegen eines Auswahlsignals137 . Das Auswahlsignal137 zeigt einem Decoder132 an, dass er die SMI-Behandlungsroutine aus einem Systemmanagementspeicher124 abrufen soll, der in die Speichersteuereinrichtung120 integriert ist. Der Decoder ruft SMI-Behandlerbefehle aus dem Systemmanagementspeicher124 ab und liefert diese Befehle an den Prozessor110 . Der Prozessor110 führt die gelieferten SMI-Behandlerbefehle aus. - Die SMI-Behandlungsroutine, die in dem Systemmanagementspeicher
124 gespeichert ist, beinhaltet am Schluss der Routine einen Befehl, der den Prozessor110 veranlasst, zu der in dem Latch134 gespeicherten Adresse zu springen. Eine Vergleichseinheit136 empfängt die von dem Prozessor110 an die Host-Schnittstelleneinheit122 über den Adressenpfad121 gelieferten Adressen. Die Vergleichseinheit136 vergleicht die empfangenen Adressen mit dem Inhalt des Latch134 . Eine Übereinstimmung zwischen einer neu empfangenen Adresse und dem Inhalt des Latch134 zeigt an, dass die in dem Systemmanagementspeicher124 gespeicherte SMI-Routine vollständig ausgeführt wurde, und dass der Prozessor110 nun versucht auf die SMI-Routine zuzugreifen, die an der Adresse gespeichert ist, welche ursprünglich in dem Systemmanagement-Speicherbasisadressregister des Prozessors spezifiziert wurde. Wird eine Übereinstimmung gefunden, liefert die Vergleichseinheit136 ein Reset-Signal133 an das Flip-Flop135 . Das Reset-Signal133 bewirkt die Wegnahme des Auswahlsignals137 . Der Decoder132 ruft dann Befehle aus dem SMM-Bereich ab, auf den die übereinstimmenden Adressen verweisen. - Der SMM-Bereich, auf den die in dem SystemmanagementSpeicherbasisadressregister des Prozessors gespeicherte Adresse ursprünglich verwies, kann sich in einem BIOS-Systemmanagementspeicherbereich
152 befinden, der in dem Systemhauptspeicher150 angeordnet. Der Decoder132 greift auf den BIOS-Systemmanagementspeicherbereich152 über eine Systemhauptspeicherschnittstelle126 zu. - Der Status eines BIOS-SMI-Freigaberegisters
138 bestimmt, ob die in dem BIOS-Systemmanagementspeicherbereich152 gespeicherte SMI-Routine nachfolgend zu der Ausführung der in dem Systemmanagementspeicher124 gespeicherten SMI-Routine ausgeführt wird. Das BIOS-SMI-Freigaberegister138 teilt dem Decoder132 mit Hilfe eines Freigabesignals139 seinen Status mit. - Ein anderes Ausführungsbeispiel der Speichersteuereinrichtung
130 kann ein Freigaberegister aufweisen, das bei Löschung die Ausführung der integrierten SMI-Routine verhindert. Das Setzen dieses Registers würde die oben beschriebene Ausführung der integrierten SMI-Behandlungsroutine ermöglichen. -
2 zeigt ein Flussdiagramm eines Verfahrens zur Ausführung einer SMI-Behandlungsroutine, die in einem integrierten Systemmanagementspeicher gespeichert ist. Im Schritt210 wird ein Systemmanagement-Interrupt-Bestätigungssignal von einem Prozessor empfangen. In Schritt220 werden Systemmanagement-Interrupt-Behandlungsbefehle von einem in eine Speichersteuereinrichtung integrierten Systemmanagementspeicher abgerufen. Der Abruf des Befehls von dem integrierten Systemmanagementspeicher erfolgt als Antwort auf den Empfang des Systemmanagement-Interrupt-Bestätigungssignals im Schritt210 . -
3 zeigt ein Flussdiagramm eines zusätzlichen Ausführungsbeispiels des beanspruchten Verfahrens zum Behandeln eines Systemmanagement-Interrupts (SMI), bei welchem eine SMI-Bahandlungsroutine in einem Systemmanagementspeicherbereich (152 ) eines Systemhauptspeichers (150 ) gespeichert ist, deren Abrufadresse in einem Prozessor (110 ) gespeichert ist, und eine weitere SMI-Behandlungsroutine in einem in eine Speichersteuereinrichtung (120 ) integrierten Systemmanagementspeicher (124 ) gespeichert ist. Im Schritt310 wird ein Systemmanagement-Interrupt-Bestätigungssignal des Prozessors empfangen. Dem Schritt310 folgend, wird eine Systemmanagementspeicheradresse von dem Prozessor geliefert und im Schritt320 zwischengespeichert. Im Schritt330 wird dann ein Systemmanagement-Interrupt-Behandlerbefehl von dem integrierten Systemmanagementspeicher abgerufen. Unabhängig von der durch den Prozessor spezifizierten Adresse erfolgt dieser Abruf aus dem integrierten Speicher. Im Schritt340 führt der Prozessor den abgerufenen Befehl aus. - Im Schritt
350 wird eine Vergleichsoperation ausgeführt, um zu bestimmen, ob eine neu von dem Prozessor gelieferte Adresse mit der zuvor im Schritt320 zwischengespeicherten Adresse übereinstimmt. Wenn die Adressen nicht übereinstimmen, kehrt der Prozessfluss zu Schritt330 zurück. Wenn die Adressen jedoch übereinstimmen, wird im Schritt360 die SMI-Behandlungsroutine von dem durch das BIOS gesteuerten Bereich des Systemhauptspeichers abgerufen. - Obwohl der Systemmanagementspeicherbereich bei den oben beschriebenen Ausführungsbeispielen in eine Speichersteuereinrichtung integriert ist, sind andere Ausführungsbeispiele möglich, bei denen sich der Systemmanagementspeicherbereich an anderer Stelle befindet. Die Verwendung eines Systemmanagementspeicherbereiches, der physikalisch getrennt von dem durch das BIOS gesteuerten Systemmanagementspeicherbereich ist, und ebenfalls getrennt ist von dem Systemhauptspeicher, hat den Vorteil, dass weder das BIOS noch ein anderes Betriebssystem oder Programm den Systemmanagementspeicher versehentlich überschreiben kann.
Claims (6)
- Speichersteuereinrichtung (
120 ), die mit einem Prozessor (110 ) und einem Systemhauptspeicher (150 ) gekoppelt ist, wobei der Prozessor (110 ) eine Abrufadresse zum Abrufen einer Systemmanagement-Interrupt(SMI)-Behandlungsroutine aus einem Systemmanagementspeicherbereich (152 ) des Systemhauptspeichers (150 ) speichert und bei Empfang eines Systemmanagement-Interrupts (SMI) (111 ) ein SMI-Bestätigungssignal (113 ) und die Abrufadresse zum Abrufen der SMI-Behandlungsroutine ausgibt, wobei die Speichersteuereinrichtung (120 ) aufweist: einen Latch-Speicher (134 ), der auf den Empfang des SMI-Bestätigungssignals (113 ) hin die von dem Prozessor (110 ) ausgegebene Abrufadresse zwischenspeichert, einen integrierten Systemmanagementspeicher (124 ), der eine weitere SMI-Behandlungsroutine speichert, wobei die weitere SMI-Behandlungsroutine am Schluss einen Befehl enthält, der den Prozessor (110 ) veranlasst, zu der in dem Latch-Speicher (134 ) zwischengespeicherten Abrufadresse zu springen, eine Vergleichseinheit (136 ) zum Vergleichen der von dem Prozessor (110 ) ausgegebenen Adressen mit der zwischengespeicherten Abrufadresse, und einen mit dem Latch-Speicher (134 ) und der Vergleichseinheit (136 ) gekoppelten Decodierer (132 ), der nach dem Zwischenspeichern der Abrufadresse und unabhängig von dieser Abrufadresse Befehle der weiteren SMI-Behandlungsroutine aus dem integrierten Systemmanagementspeicher (124 ) abruft und der nach einer von der Vergleichseinheit (136 ) gefundenen Übereinstimmung zwischen der zwischengespeicherten Abrufadresse und einer von dem Prozessor (110 ) empfangenen Adresse Befehle nicht weiter aus dem integrierten Systemmanagementspeicher (124 ), sondern aus dem Systemmanagementspeicherbereich (152 ) des Systemhauptspeichers (150 ) beginnend an der Abrufadresse abruft. - Speichersteuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die in dem Systemmanagementspeicherbereich (
152 ) des Systemhauptspeichers (150 ) gespeicherte SMI-Behandlungsroutine Teil des BIOS ist. - Speichersteuereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der integrierte Systemmanagementspeicher (
124 ) mindestens eine Größe von 128 Bytes aufweist. - Speichersteuereinrichtung nach einem der Ansprüche 1–3, gekennzeichnet durch ein mit dem Decodierer (
132 ) gekoppeltes Freigaberegister, das dann, wenn es gelöscht ist, die Ausführung der weiteren SMI-Behandlungsroutine des integrierten Systemmanagementspeichers (124 ) verhindert, und dann, wenn es gesetzt ist, die Ausführung der weiteren SMI-Behandlungsroutine vor der SMI-Behandlungsroutine aus dem Systemmanagementspeicherbereich (152 ) des Systemhauptspeichers (150 ) freigibt. - Computersystem (
1 ) mit einem Prozessor (110 ), einem Systemhauptspeicher (150 ) und einer den Prozessor (110 ) mit dem Systemhauptspeicher (150 ) koppelnden Speichersteuereinrichtung (120 ) nach Anspruch 1, wobei der Prozessor (110 ) ein Systemmanagementspeicher-Basisadress-Register zum Speichern der Abrufadresse aufweist. - Verfahren zum Behandeln eines Systemmanagement-Interrupts (SMI), bei welchem eine SMI-Behandlungsroutine in einem Systemmanagementspeicherbereich (
152 ) eines Systemhauptspeichers (150 ) gespeichert ist, deren Abrufadresse in einem Prozessor (110 ) gespeichert ist, und eine weitere SMI-Behandlungsroutine in einem in eine Speichersteuereinrichtung (120 ) integrierten Systemmanagementspeicher (124 ) gespeichert ist, wobei: a) ein SMI-Signal (111 ) von der Speichersteuereinrichtung (120 ) an den Prozessor (110 ) angelegt wird, b) ein SMI-Bestätigungssignal (113 ) von dem Prozessor zurückgegeben und von der Speichersteuereinrichtung empfangen wird (310 ), c) anschließend die von dem Prozessor gelieferte Abrufadresse der SMI-Behandlungsroutine in einem Latch-Speicher (134 ) in der Speichersteuereinrichtung zwischengespeichert wird (320 ), d) durch einen Decodierer (132 ) der Speichersteuereinrichtung unabhängig von der zwischengespeicherten Abrufadresse der SMI-Behandlungsroutine ein Befehl der in dem Systemmanagementspeicher (124 ) enthaltenen weiteren SMI-Behandlungsroutine abgerufen (330 ) und von dem Prozessor ausgeführt wird (340 ), wobei die in dem Systemmanagementspeicher (124 ) enthaltene SMI-Behandlungsroutine am Schluss einen Befehl enthält, der den Prozessor (110 ) anweist, zu der in dem Latch-Speicher (134 ) zwischengespeicherten Abrufadresse zu springen, und e) die von dem Prozessor an die Speichersteuereinrichtung ausgegebene Adresse mit der zwischengespeicherten Abrufadresse der SMI-Behandlungsroutine verglichen wird (350 ), wobei e1) bei Nicht-Übereinstimmung (350 : Nein) der nächste Befehl der in dem Systemmanagementspeicher (124 ) enthaltenen weiteren SMI-Behandlungsroutine gemäß Schritt d) abgerufen (330 ) und von dem Prozessor ausgeführt (340 ) wird und der Vergleich gemäß Schritt e) wiederholt wird (350 ), oder e2) bei Übereinstimmung (350 : Ja) der Befehlsabruf aus dem integrierten Systemmanagementspeicher (124 ) endet und der nächste Befehl durch den Decodierer von der Abrufadresse der SMI-Behandlungsroutine aus dem Systemmanagementspeicherbereich (152 ) des Systemhauptspeichers (150 ) abgerufen (360 ) und an den Prozessor zur Ausführung geliefert wird.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/475,726 | 1999-12-30 | ||
US09/475,726 US6418498B1 (en) | 1999-12-30 | 1999-12-30 | Integrated system management memory for system management interrupt handler independent of BIOS and operating system |
PCT/US2000/041832 WO2001050271A1 (en) | 1999-12-30 | 2000-11-03 | System management memory for system management interrupt handler is integrated into memory controller, independent of bios and operating system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10085374T1 DE10085374T1 (de) | 2002-12-19 |
DE10085374B4 true DE10085374B4 (de) | 2010-04-15 |
Family
ID=23888855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10085374T Expired - Fee Related DE10085374B4 (de) | 1999-12-30 | 2000-11-03 | Systemmanagementspeicher für die Systemmanagement-Interrupt-Behandler wird in die Speichersteuereinrichtung integriert, unabhängig vom BIOS und Betriebssystem |
Country Status (8)
Country | Link |
---|---|
US (2) | US6418498B1 (de) |
KR (1) | KR100551612B1 (de) |
AU (1) | AU2750601A (de) |
DE (1) | DE10085374B4 (de) |
GB (1) | GB2374179B (de) |
HK (1) | HK1046969B (de) |
TW (1) | TWI230860B (de) |
WO (1) | WO2001050271A1 (de) |
Families Citing this family (148)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040128418A1 (en) * | 2002-12-30 | 2004-07-01 | Darren Abramson | Mechanism and apparatus for SMI generation |
US8127098B1 (en) * | 2004-05-11 | 2012-02-28 | Globalfoundries Inc. | Virtualization of real mode execution |
US7225284B2 (en) * | 2004-08-02 | 2007-05-29 | Dell Products L.P. | Increasing the quantity of I/O decode ranges using SMI traps |
CN100369009C (zh) * | 2004-12-30 | 2008-02-13 | 英业达股份有限公司 | 使用系统管理中断信号的监控系统及方法 |
US7321947B2 (en) * | 2005-03-10 | 2008-01-22 | Dell Products L.P. | Systems and methods for managing multiple hot plug operations |
TWI283829B (en) * | 2005-06-29 | 2007-07-11 | Inventec Corp | Interrupt control system and method |
US7613861B2 (en) * | 2007-08-14 | 2009-11-03 | Dell Products, Lp | System and method of obtaining error data within an information handling system |
US9880862B2 (en) * | 2012-03-31 | 2018-01-30 | Intel Corporation | Method and system for verifying proper operation of a computing device after a system change |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
WO2016126474A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for parallel writing to multiple memory device locations |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
US10522212B2 (en) | 2015-03-10 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
CN107430874B (zh) | 2015-03-12 | 2021-02-02 | 美光科技公司 | 用于数据移动的设备及方法 |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
US11481206B2 (en) * | 2019-05-16 | 2022-10-25 | Microsoft Technology Licensing, Llc | Code update in system management mode |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US10789094B1 (en) * | 2019-08-22 | 2020-09-29 | Micron Technology, Inc. | Hierarchical memory apparatus |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11385903B2 (en) | 2020-02-04 | 2022-07-12 | Microsoft Technology Licensing, Llc | Firmware update patch |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5307482A (en) * | 1992-01-28 | 1994-04-26 | International Business Machines Corp. | Computer, non-maskable interrupt trace routine override |
US5978903A (en) * | 1997-08-19 | 1999-11-02 | Advanced Micro Devices, Inc. | Apparatus and method for automatically accessing a dynamic RAM for system management interrupt handling |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2136762C3 (de) | 1971-07-22 | 1974-03-28 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Einrichtung zur Erweiterung eines in einem Festwertspeicher gespeicherten Grundprogrammes |
US5263168A (en) * | 1991-06-03 | 1993-11-16 | Motorola, Inc. | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal |
US5509139A (en) | 1993-03-22 | 1996-04-16 | Compaq Computer Corp. | Circuit for disabling an address masking control signal using OR gate when a microprocessor is in a system management mode |
US5896534A (en) * | 1996-01-26 | 1999-04-20 | Dell Usa, L.P. | Operating system independent apparatus and method for supporting input/output devices unsupported by executing programs |
US5954812A (en) * | 1996-10-29 | 1999-09-21 | Texas Instruments Incorporated | Apparatus for caching system management memory in a computer having a system management mode employing address translation |
US6145048A (en) * | 1998-09-17 | 2000-11-07 | Micron Technology, Inc. | Method of processing system management interrupt requests |
US6463492B1 (en) * | 1999-04-08 | 2002-10-08 | Micron Technology, Inc. | Technique to automatically notify an operating system level application of a system management event |
-
1999
- 1999-12-30 US US09/475,726 patent/US6418498B1/en not_active Ceased
-
2000
- 2000-11-03 DE DE10085374T patent/DE10085374B4/de not_active Expired - Fee Related
- 2000-11-03 WO PCT/US2000/041832 patent/WO2001050271A1/en active Search and Examination
- 2000-11-03 GB GB0215662A patent/GB2374179B/en not_active Expired - Fee Related
- 2000-11-03 KR KR1020027008324A patent/KR100551612B1/ko not_active IP Right Cessation
- 2000-11-03 AU AU27506/01A patent/AU2750601A/en not_active Abandoned
- 2000-11-20 TW TW089124548A patent/TWI230860B/zh not_active IP Right Cessation
-
2002
- 2002-11-20 HK HK02108396.1A patent/HK1046969B/zh not_active IP Right Cessation
-
2003
- 2003-12-19 US US10/742,693 patent/USRE38927E1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5307482A (en) * | 1992-01-28 | 1994-04-26 | International Business Machines Corp. | Computer, non-maskable interrupt trace routine override |
US5978903A (en) * | 1997-08-19 | 1999-11-02 | Advanced Micro Devices, Inc. | Apparatus and method for automatically accessing a dynamic RAM for system management interrupt handling |
Non-Patent Citations (1)
Title |
---|
Hans-Peter Messmer, PC-Hardwarebuch, 5.Auflage, 1998, Addison-Wesley, S.345-348 * |
Also Published As
Publication number | Publication date |
---|---|
TWI230860B (en) | 2005-04-11 |
US6418498B1 (en) | 2002-07-09 |
KR20020062664A (ko) | 2002-07-26 |
USRE38927E1 (en) | 2005-12-27 |
DE10085374T1 (de) | 2002-12-19 |
WO2001050271A1 (en) | 2001-07-12 |
GB2374179B (en) | 2004-04-07 |
KR100551612B1 (ko) | 2006-02-13 |
HK1046969A1 (en) | 2003-01-30 |
HK1046969B (zh) | 2004-10-21 |
GB2374179A (en) | 2002-10-09 |
AU2750601A (en) | 2001-07-16 |
GB0215662D0 (en) | 2002-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10085374B4 (de) | Systemmanagementspeicher für die Systemmanagement-Interrupt-Behandler wird in die Speichersteuereinrichtung integriert, unabhängig vom BIOS und Betriebssystem | |
DE102004004796B4 (de) | Vorrichtung zur Datenübertragung zwischen Speichern | |
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE2902465A1 (de) | Datenverarbeitungsanordnung | |
DE2411963A1 (de) | Datenverarbeitungsanlage | |
DE69817170T2 (de) | Emulation von unterbrechungsmechanismus in einem multiprozessorsystem | |
DE10225664A1 (de) | System und Verfahren zum Prüfen von Systemabrufereignissen mit Systemabrufumhüllungen | |
EP0333123A2 (de) | Modular strukturiertes ISDN-Kommunikationssystem | |
DE2054068A1 (de) | Mit Programmverschachtelung arbei tendes Datenverarbeitungssystem zur gleichzeitigen Verarbeitung mehrerer Programme | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE102008058209A1 (de) | Anordnung und Verfahren um zu verhindern, dass ein Anwenderbetriebssystem in einem VMM System eine Anordnung abschaltet, die von einem Servicebetriebssystem verwendet wird | |
EP0500973A1 (de) | Initialisierungsroutine im EEPROM | |
DE2747633A1 (de) | Dv-system mit einer unterbrechungseinrichtung | |
DE2721623A1 (de) | System zur bearbeitung eines zielsystemprogrammes | |
DE60027357T2 (de) | Eine Unterbrechungssteuerung und ein Mikrorechner, der diese Unterbrechungssteuerung beinhaltet | |
DE102005026256A1 (de) | Verfahren zum Durchführen des Datentransfers zwischen Programmelementen eines Prozesses, Puffer Objekt zum Durchführen des Datentransfers, sowie Drucksystem | |
DE102019135079A1 (de) | Installation von firmware-bundles abbrechen | |
EP0010135B1 (de) | Mikroprogrammgesteuerte Ein-/Ausgabeeinrichtung und Verfahren zum Durchführen von Ein-/Ausgabeoperationen | |
DE19946959B4 (de) | Verfahren zum Laden von Daten für grundlegende Systemroutinen | |
DE2850447A1 (de) | Schneller koppler fuer uebertragungsleitungen oder peripheriegeraete eines rechners mit einer besonderen mikroinstruktionsstruktur | |
DE2507405C2 (de) | Anordnung zum Synchronisieren gleichzeitig auszuführender Tasks für Peripheriegeräte einer Datenverarbeitungsanlage | |
DE102007015507B4 (de) | Prozessor mit einem ersten und einem zweiten Betriebsmodus und Verfahren zu seinem Betrieb | |
DE19580638B4 (de) | Computersystem und Verfahren zum Steuern eines Peripheriegeräts in einem Computersystem | |
DE69834885T2 (de) | Datenverarbeitungsverfahren und Aufzeichnungsmedium | |
EP0625749B1 (de) | Betriebsverfahren für einen Rechner, und ein Rechner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110531 |