DE10036627A1 - Integrierter Schaltkreis - Google Patents

Abstract

Die Erfindung betrifft einen integrierten Schaltkreis mit mehreren, einander benachbarten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlüsse aufweisen. Hierbei ist vorgesehen, daß die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Größe aufweisen, wobei zumindest an einigen der Zellen zumindest ein logisches Element programmierbar ist und die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle vorgesehen sind, um so eine Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu erlauben.

Description

Die vorliegende Erfindung betrifft einen integrierten Schalt­ kreis nach dem Oberbegriff des unabhängigen Anspruches. Damit befaßt sich die vorliegende Erfindung allgemein mit der Her­ stellung von logischen Halbleiterbauelementen.

Aus der DE 44 16 881 C2, deren Offenbarungsgehalt durch Be­ zugnahme vollumfänglich eingegliedert ist, ist ein Verfahren zum Betrieb einer Datenverarbeitungseinrichtung mit program­ mier- und konfigurierbarer Zellstruktur bekannt. Die Daten­ verarbeitungsvorrichtung umfaßt eine Zellmatrix aus einer Vielzahl orthogonal zueinander angeordneter, homogen struktu­ rierter Zellen, welche in ihrer Funktion und Vernetzung frei programmierbar sind. Es wird nicht angegeben, wie in der Pra­ xis ein integrierter Baustein mit dieser Zellmatrix vorteil­ haft hergestellt werden kann. Außerdem wird nicht angegeben, wie die dargestellte Datenverarbeitunseinrichtung auf einfache Weise für bestimmte Anwendungen angepaßt hergestellt wer­ den kann.

Aus "Principles of CMOS VLSI Design" von N. H. Weste und K. Eshraghian, Addison-Wesley, 2. Auflage 1993, Kapitel 8, Ab­ schnitt 8.4.2.1 ist ein Blocklayout, d. h. ein Floorplan eines generischen, d. h. an bestimmte Anwendungen anpaßbaren PLA bekannt. Dabei wird eine Abbildung gezeigt, bei welcher eine Reihe von Zellen für unterschiedliche logische Funktionen nebeneinander angeordnet sind. Es wird weiter in Fig. 8.80 des Dokumentes eine physikalische Implementierung für einen PLA gezeigt, bei welcher zwei unterschiedliche logische Funk­ tionsblöcke mit unterschiedlich herangeführten Anschlüssen vorgesehen sind. Auch hier ist somit nicht angegeben, wie in der Praxis ein integrierter Baustein besonders vorteilhaft hergestellt werden kann.

Es ist wünschenswert, integrierte Schaltkreise, insbesondere hochkomplexe wie jene der in der DE 44 16 881 C2 beschriebe­ nen Art auf einfache Weise physikalisch implementieren und anpassen zu können.

Die Aufgabe der Erfindung besteht darin, Neues für die ge­ werbliche Anwendung bereitzustellen.

Die Lösung dieser Aufgabe wird unabhängig beansprucht. Bevor­ zugte Ausführungsformen finden sich in den Unteransprüchen.

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird so­ mit vorgeschlagen, daß bei einem integrierten Schaltkreis mit mehreren, einander benachbarten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlüsse aufwei­ sen, vorgesehen ist, daß die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Größe aufweisen, wobei zumindest an einigen der Zellen zumindest ein logisches Element programmierbar ist und die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle vorgese­ hen sind, um so eine willkürliche, d. h. sich nicht streng re­ gulär über den Baustein wiederholende Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu erlauben.

Ein erster wesentlicher Gedanke der Erfindung besteht demnach darin, daß ein integrierter hochkomplexer Schaltkreis, auf dem eine Vielzahl von unterschiedlichen logischen Funktionen realisiert ist, ohne weiteres hergestellt werden kann, indem darauf Zellblöcke definiert werden, die im Zellbereichsinne­ ren programmierbare logische Elemente aufweisen und nach au­ ßen hin übereinstimmend angeordnete Anschlüsse aufweisen. Da­ bei wurde erkannt, daß es allein dadurch, daß zwischen Berei­ chen für die Realisierung bestimmter Funktionen auf vorbe­ stimmmte Weise Leiterbahnen ohne eigentliche Funktion in Form von Anschlußleitungen vorgesehen werden, die Anzahl der beim Chipentwurf zu berücksichtigenden Objekte also erhöht wird, möglich wird, verschiedene Zelltypen an beliebigen Stellen auf dem integrierten Schaltkreis anzuordnen, ohne daß der vollständige Schaltkreis von Grund auf neu entworfen werden muß.

Bei dem integrierter Schaltkreis kann mit wenigstens einer der Zellarten wenigstens ein Speicher-, Floating-Point- Rechenwerk-, Integer-Rechenwerk-, Addierer-, Multiplizierer-, Verschlüsselungswerk-, Verbindungs-, Ein- und/oder Ausgabe­ mittel realisiert sein. Bei dem Verschlüsselungs- bzw. Kryp­ tographiewerk kann es sich beispielsweise um eine Schaltungs­ struktur handeln, die fest oder programmierbar die Bits eines Datenwortes gegeneinander vertauscht, um eine Ver- oder Entschlüsselung vorzunehmen. Bei einem Verbindungsmittel kann vorgesehen sein, daß zugeführte Signale ohne irgendeine Ver­ änderung auf einer gegenüberliegenden Zellseite herausgeführt werden; es sind dazu im Zellinneren z. B. ausschließlich durchgehende Leiterbahnen vorgesehen. Wenn Speichermittel vorgesehen werden, kann es sich um einen RAM-, ROM-, PROM-, EEPROM-Speicher und/oder Kombinationen vorgenannter Speicher­ typen handeln. Die Ein- und/oder Ausgabemittel können bei in­ tegrierten Schaltkreisen für die Computertechnik zur Kommuni­ kation mit einem Modemanschluß, einem Netzwerkanschluß, einem Speichermittel und/oder mit einem Peripheriegeräteanschluß wie einer Maus, einem Drucker, einer Anzeige usw. dienen.

Bevorzugt werden die Zellen für die Integration von wenig­ stens 100, bevorzugt 1000 logischen Elementen, insbesondere Gattern dimensioniert sein. Dies stellt sicher, daß der zu­ sätzliche zusätzlicher Platzaufwand für das Vorsehen von Ver­ bindungsleitungen der Zellen sich nicht wesentlich nachteilig auswirkt und zugleich stark unterschiedliche Zellfunktionen realsierbar sind. Es ist insbesondere möglich, wenigstens zwei verschiedene Zellarten vorzusehen, die jeweils zumindest 100, bevorzugt 1000 logische Gatteräquivalente umfaßt. Hier­ bei sei erwähnt, daß einleuchtenderweise mehr als zwei unter­ schiedliche Zellarten auf einem einheitlich gefertigten, durchgehenden Substrat, auf welchem der integrierten Schalt­ kreis gebildet ist, angeordnet werden können.

Die Zellen können bevorzugt so bemaßt sein, daß wenigstens eine Kantenlänge der Zellen wenigstens das 500fache, bevor­ zugt wenigstens das 1000fache der den Herstellungsprozeß cha­ rakterisierenden Gatelänge beträgt. Bei einem Herstellungs­ prozeß, mit welchem 0,25 µm-Strukturen herstellbar sind, kann also eine Zellkante zumindest eine Länge von 125 µm aufweisen.

Bevorzugt ist, wenn beide Kanten der Zelle eine bestimmte Mindestgröße nicht unterschreiten. Dazu können wenigstens zwei Kantenlängen der Zellen wenigstens das 200fache, bevor­ zugt wenigstens das 500fache der den Herstellungsprozeß cha­ rakterisierenden Gatelänge betragen.

Bevorzugt ist es, wenn die Zellen verschiedener Arten zumin­ dest im wesentlichen identische Größen aufweisen, also allen­ falls nichtsignifikante Größenabweichungen besitzen.

Die Anschlüsse werden bevorzugt zumindest einen der Anschlüs­ se Versorgungsspannung und/oder Masse, und/oder zumindest ei­ ne Zell-Ein- und/oder Ausgabeleitung umfassen, wobei es ins­ besondere möglich ist, daß die Zell-Ein- und/oder Ausgabelei­ tung einen Teil eines Ein- und/oder Ausgabebusses darstellt und/oder eine Taktleitung umfaßt. In diesem Fall werden die für jeweilige Bits vorgesehen Zu- und/oder Ableitungen an je­ weils hinreichend korrespondierenden Stellen längs der Zell­ wand angeordnet sein. Dies ermöglicht es, daß zwei oder mehr voneinander unabhängige Busse an die Zelle herangeführt wer­ den und/oder durch diese hindurch laufen, ohne daß Signal­ transferprobleme relevant werden.

Es ist bevorzugt, zumindest einige der Zellanschlüsse am Zellrand anzuordnen. Dies erlaubt eine kachelartige Nebenein­ anderordnung der Bauelemente, was herstellungstechnisch gün­ stig ist. Die kachelartige Nebeneinanderordnung wird bevor­ zugt ohne Überlappung der Einzelelemente erreicht, was das Layout weiter vereinfacht. Die Anschlüsse sind dabei voll­ ständig bis zum Rand geführt, so daß auf der Maske Anschlüsse benachbarter Zellen aneinander stoßen und im integrierten Schaltkreis ineinander übergehen.

Alternativ und/oder zusätzlich können zumindest einige der Zellanschlüsse auf der Zellober- und/oder Unterseite angeord­ net sein. Dies erlaubt es, zumindest zwei Lagen Zellen über­ einander vorzusehen. Bei einer Zellstruktur gemäß DE 44 16 881 können insbesondere die Rechenwerke wie Multiplizierer, Addierer usw. in einer ersten Lage und die damit verbundenen Steuerautomaten, d. h. Statemachines, in der zweiten Lage an­ geordnet werden.

Die Erfindung wird im folgenden nur beispielsweise anhand der Zeichnung erläutert. In dieser zeigt:

Fig. 1 einen integrierten Schaltkreis der vorliegenden Erfindung;

Fig. 2 einen Ausschnitt aus dem integrierten Schaltkreis mit einer einzelnen Zellen;

Fig. 3 verschiedene Zellen des erfindungsgemäßen inte­ grierten Schaltkreises mit jeweiligen logischen Elementen.

Nach Fig. 1 umfaßt ein allgemein mit 1 bezeichneter inte­ grierter Schaltkreis 1 eine Reihe unterschiedlicher Arten von Zellen 2a-2e mit jeweiligen logischen Elementen 3a-3e. Die einzelnen Zellen sind voneinander abgegrenzt, wie durch Grenzlinien 4 veranschaulicht. An den Zellen sind Anschlüsse 5a-5d vorgesehen, die die Zellen 2a-2e über die Grenzlinien hinweg mit den jeweiligen Nachbarzellen bzw. nach außen ver­ binden.

Bei den Zellen 2a handelt es sich um Speicherzellen 2a, die für die wahlfreie Speicherung von Daten, d. h. für Lese- und/oder Schreiboperationen ausgelegt sind. Bei der Zelle 2b handelt es sich um eine I/O-Zelle 2b, d. h. um eine Eingabe- Ausgabe-Einheit-Zelle 2b. Die I/O-Zelle 2b ist dazu ausgebildet, eine Ein- und/oder Ausgabe zu einem oder mehreren Peri­ pheriegeräten wie einer Maus, einem Trackball, einem Touch­ pad, einem Drucker, einem Modem, einer Kamera, einem Anzeige­ gerät und/oder einer Grafikkarte vorzusehen. Bei den Zellen 2c handelt es sich um Floating-Point-Unit-Zellen 2c, d. h. Gleitkomma-Einheit-Zellen 2c, die dazu ausgebildet sind, Gleitkomma-Rechenoperationen auf Daten durchzuführen, die Gleitkomma-Zahlen repräsentieren. Bei den Zellen 2d handelt es sich um Rechenwerk-Zellen 2d, die dazu ausgelegt sind, lo­ gische Operationen sowie arithmetische Operationen auf Daten durchzuführen, die logische Operanden bzw. ganze Zahlen re­ präsentieren. Bei den Zellen 2e handelt es sich um multipli­ zierende Zellen 2e, die Zahlen repräsentierende Daten multi­ plikativ miteinander verknüpfen.

Jede der Zellen 2a bis 2e ist aus einer Vielzahl von Gattern (nicht gezeigt) in per se bekannter Weise aufgebaut. Diese Gatter bilden die logischen Elemente 3a-3e der Zellen. Von den Gattern sind zumindest einige in jeder Zelle während der Laufzeit programmierbar, um eine jeweils erforderliche Aufga­ be mit der Zelle ausführen zu können.

Die Grenzlinien 4 zwischen den Zellen müssen nicht durch eine reale Struktur implementiert sein. Vielmehr können sie durch einen zwischen den eng beieinander liegenden Gattern und an­ deren Bestandteilen der Zellen 2a bis 2e angeordneten und nur von den Leitungen der Anschlüsse 5 durchquerten Freiraum de­ finiert sein, der bei einem guten Entwurf eine allenfalls ge­ ringe Ausdehnung besitzt. Dabei können die gegebenenfalls nur gedachten Grenzlinien 4 so angeordnet werden, daß die einzel­ nen Zellen 2a bis 2e zumindest im wesentlichen identische Größen besitzen. Die Grenzlinien 4 bilden dabei ein die jeweilige Zelle 2 umschreibendes Viereck 6, welches Seiten 4a- 4d aufweist, vgl. Fig. 2.

Nach den Fig. 2 und 3 sind an jeder der Seiten 4a bis 4d An­ schlüsse 5a-5d vorgesehen, die die Zellen 2a-2e an mit den jeweiligen Nachbarzellen verbinden bzw. vom integrierten Schaltkreis nach außen führen und/oder an den Außenseiten der Außenzellen des integrierten Schaltkreises 1 auf geeignete Weise abgeschlossen sind.

Anschluß 5a stellt einen aus Eingangsleitungen 7a und Aus­ gangsleitungen 7b bestehenden Busanschluß 5a dar. Anschluß 5c stellt einen aus Eingangsleitungen 8b und Ausgangsleitungen 8a bestehenden Busanschluß 5c dar. Im Inneren der Zelle 2d sind Schalter vorgesehen, um wahlweise Daten von den Ein­ gangsleitungen 7a des Busanschlusses 5a zu den Ausgangslei­ tungen 8a des Busanschlusses 5c zu übertragen und/oder andere Daten mit gleichem Datenformat an die Ausgangsleitungen 8a zu übertragen. Es ist somit ein interner Bus 9 vorgesehen. Die Eingangsleitungen 7a und die Ausgangsleitungen 8a sind bis unmittelbar an den durch die Grenzlinie 4a bzw 4c definierten Zellrand geführt. Die Eingangsleitungen 7a liegen dabei zu­ gleich so genau gegenüber den jeweiligen Ausgangsleitungen 8a, daß bei Nebeneinanderanordnung zweier Zellen Ausgangslei­ tungen 8a der ersten Zelle mit Eingangsleitungen 7a der zwei­ ten Zelle in elektrisch leitender Verbindung stehen.

In entsprechender Weise sind am Anschluß 5a noch Ausgangslei­ tungen 7b vorgesehen, die mit Eingangsleitungen 8b des An­ schlusses 5c korrespondieren wie zuvor für das Ein/Ausgangs­ leitungspaar 7a, 8a erläutert. Weiter korrespondieren die an der Seite 4b vorgesehenen Ein- und Ausgangsleitungen des Anschlußes 5b mit Ausgangs- und Eingangsleitungen des Anschlus­ ses 5d der Seite 4d.

Im Inneren der Zelle 2d sind ein Rechenwerk 10 für die Ver­ knüpfung von auf den Eingangsleitungen der Anschlüsse 5 ein­ laufenden Daten sowie ein zugehöriger Steuerautomat 11 und eine Reihe interner Verbindungen 12a bis 12c zwischen diesen untereinander und zur Verbindung derselben mit dem Bus 9 in per se bekannter Weise vorgesehen.

Nach Fig. 3 weisen die Zellen 2a bis 2e der verschiedenen Zellarten identische Größen auf wie durch die identische Grö­ ße der die Zelle umschreibenden Grenzlinien 4 veranschau­ licht. Die Anschlussleitungen 5 aller Zellen 2a bis 2e sind jeweils bis an die Zellgrenze 4 herangeführt, wo sie an den jeweils gleichen Positionen liegen. Die interne Verbindungen zwischen den Anschlüssen 5 an einer Zelle 2 untereinander und zu den in der Zelle vorgesehenen logischen Elementen kann da­ bei von Zelle zu Zelle variieren.

Der integrierte Schaltkreis der vorliegenden Erfindung wird hergestellt wie folgt:

Zunächst werden die für einen spezifischen Anwendefall erfor­ derlichen Speicherkapazitäten, Rechenleistungen, Ein-Ausgabe- Anforderungen usw. des integrierten Schaltkreises 1 bestimmt. Dann wird ermittelt, mit welchen Schaltungen wie Speicher-, Floating-Point-Rechenwerk-, Integer-Rechenwerk-, Addierer-, Multiplizierer-, Verschlüsselungswerk-, Verbindungs-, Ein- und/oder Ausgabeschaltungen usw. diese Funktionen realisier­ bar sind. Diese Schaltungen werden nun blockweise zusammenge­ faßt, um jeweilige Zellarten zu definieren, z. B. RAM-Zellen (Speicherzelle für wahlfreien Zugriff), I/O-Zellen, Floating- Point-Unit-Zellen, Rechenwerk-Zellen, multiplizierende Zellen usw. Gegebenenfalls wird dabei geprüft, ob diese Funktionen schon für früher hergestellte integrierte Schaltkreise be­ reitgestellt wurden. Es wird dabei versucht, die gewünschten Funktionen so auf unterschiedliche Zellarten zu verteilen, daß alle Zellarten eine zumindest näherungsweise einen glei­ chen Flächenbedarf aufweisen. Die Zellart mit dem höchsten Flächenbedarf bestimmt dabei die Größe aller Zellarten.

Nach der Funktionsaufteilung auf verschiedene Zellarten 2a bis 2e werden die zwischen den Zellen benötigten Anschlußlei­ tungen 5 bestimmt. Dann wird eine räumliche Anordnung der An­ schlußleitungen 5 an den Zellen festgelegt. Die Zellen der jeweiligen Zellarten 2a bis 2e werden dann jeweils entworfen, ohne daß eine weitere Beeinflussung durch den Entwurf der an­ deren Zellarten erfolgt. Dabei werden vom Inneren der Zellen 2 Leitungsanschlüsse 5 bis an den Zellrand 4 gelegt. Von den in den verschiedenen Zellarten vorgesehenen Gattern werden dabei zumindest einige in jeder Zelle so entworfen, daß sie während der Laufzeit programmierbar sind, um eine jeweils er­ forderliche Aufgabe mit der Zelle ausführen zu können. Dies ist dann der Fall, wenn die Verbindungsstruktur veränderbar ist, d. h. die ausgewerteten Anschlüsse und/oder die Funktion eines Rechenwerkes usw. verändert werden kann.

Dies geschieht für alle Zellarten nacheinander, sofern nicht auf Entwürfe für früher hergestellte integrierte Schaltkreise zurückgegriffen werden kann. Stellt sich dabei heraus, daß der Platzbedarf für die größte Zellart nicht ausreicht, kön­ nen alle Zellen einfach dadurch vergrößert werden, daß die Anschlußleitungen 5 entsprechend verlängert werden. Dies er­ möglicht es insbesondere, in großen Gruppen einen parallelen Entwurf aller Zellarten gleichzeitig vorzunehmen.

Es wird dann die Funktionsfähigkeit jeder einzelnen Zellart für sich überprüft, ohne daß die Funktionsfähigkeit anderer Zellarten gleichzeitig mitgeprüft werden müßte. Dies verrin­ gert den Gesamtrechenaufwand für die Überprüfung des inte­ grierten Schaltkreises wesentlich und ermöglicht so den ein­ fachen Entwurf hochkomplexer Schaltkreise aus sich regulär wiederholenden, selbst komplexen Einheiten.

Nach Abschluß des Entwurfes der letzten fertigzustellenden Zellart wird ein Gesamtentwurf erstellt, bei dem die ver­ schiedenen Zellarten so nebeneinander plaziert werden, daß die entsprechenden Ein- und Ausgangsleitungen in elektrisch leitende Verbindung stehen. Danach werden erforderlichenfalls die elektrischen Verbindungen zwischen den Zellen überprüft. Auch hierfür ist der Überprüfungsaufwand sehr gering.

Erforderlichenfalls werden weitere, sich nicht wiederholende Einheiten vorgesehen, wie Überspannungsschutzschaltungen. Die seals, d. h. Chipabschlüsse, Leitungsabschlüsse für am Schalt­ kreisrand liegende Anschlussleitungen, Teststrukturen usw. So kann für einen tatsächlichen Entwurf einer Schaltung nach DE 44 16 881 C2 ein einzelner Konfigurationsmanager vorgesehen werden, der eine von den anderen Zellarten abweichende An­ schlussleitungsanordnung besitzt.

Auf diese Weise kann ein integrierter Schaltkreis für einen spezifischen Zweck in sehr kurzer Zeit entworfen und zur Her­ stellung gegeben werden. Die Herstellung selbst erfolgt dann auf konventionelle Weise.

Es sei darauf hingewiesen, daß neben oder anstelle der in den Fig. 1 und 3 gezeigten Zellarten auch andere verwendbar sind.

Beispielsweise ist es möglich, anstelle von zwei verschiede­ nen Zellarten, von denen die erste Gleitkomma-Operationen und die zweite arithmetische Verknüpfungen ganzer Zahlen durch­ führt, lediglich eine einzige Zellart zur Implementierung dieser Funktionen vorzusehen, mit der beide Operationsarten ausgeführt werden können.

Es sei darauf hingewiesen, daß die Zellen nicht zwingend viereckig ausgebildet werden müssen. Insbesondere sind andere Ausgestaltungen anderen Zellformen verwendbar, welche eine überdeckende Neben- bzw. Übereinander-Anordnung erlauben. So ist die Verwendung sechs- oder dreieckiger Zellen denkbar. Weiter ist es denkbar, zwei oder mehr Zellformen zu mischen, z. B. Dreiecke mit Trapezen. Es werden dann die Anschlüsse an den Zellgrenzen für alle Zellformen so positioniert, daß eine nachbarschaftliche Anordnung der verschiedenen Zellformen wie gewünscht möglich wird. Auch damit liegen also die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle, um so die erfindungsgemäße Zellartendurchmischung bei der benachbarten Anordnung der Zellen zu ermöglichen.

Es sei darauf hingewiesen, daß die korrespondierenden Ein- und Ausgangsleitungen auf benachbarten Seiten der Zellen nicht zwingend über eine Busstruktur verbunden werden müssen. So ist es insbesondere möglich, andere als die auf der einen Seite eingespeisten Daten auf der gegenüberliegenden auszuge­ ben. Die Daten können z. B. durch das Rechenwerk verändert werden.

Bezugszeichenliste

1

integrierter Schaltkreis

2

Zellenarten

2

a RAM-Zelle (Speicherzelle für wahlfreien Zugriff)

2

b I/O-Zelle (Eingabe-Ausgabe-Einheit-Zelle)

2

c Floating-Point-Unit-Zelle (Gleitkomma-Einheit-Zelle)

2

d Rechenwerk-Zelle (ALU)

2

e Multiplizierende Zelle

3

logische Elemente der Zellen

2

a-

2

e

4

Zellgrenze
4a, b, c, d Seiten der Zelle

5

Anschlüsse an den Zellen

2

5a, b, c, d Busanschlüsse an den Seiten

6

umschreibendes Viereck

6

7

a Eingangsleitungen am Busanschluß

5

a

8

a Ausgangsleitungen am Busanschluß

5

c

9

interner Bus

10

Rechenwerk der Zelle

2

d

11

Steuerautomat

11

der Zelle

2

d

12

interne Verbindungen in Zelle

2

d

Claims (17)

1. Integrierter Schaltkreis mit mehreren, einander benach­ barten Zellen, wobei wenigstens zwei Arten von Zellen vorgesehen sind, welche Anschlüsse aufweisen, dadurch ge­ kennzeichnet, daß die Zellen eine zur Integration einer Vielzahl logischer Elemente ausreichende Größe aufweisen, wobei zumindest an einigen der Zellen zumindest ein logi­ sches Element programmierbar ist und die Anschlüsse an zumindest im wesentlichen übereinstimmenden Positionen der Zelle vorgesehen sind, um so eine Zellartendurch­ mischung bei der benachbarten Anordnung der Zellen zu er­ lauben.

2. Integrierter Schaltkreis nach dem vorhergehenden Anspruch dadurch gekennzeichnet, daß mit wenigstens einer der Zel­ larten wenigstens ein Speicher-, Floating-Point- Rechenwerk-, Integer-Rechenwerk-, Addierer-, Multiplizierer-, Verschlüsselungswerk-, Verbindungs-, Ein- und/oder Ausgabemittel realisiert ist.

3. Integrierter Schaltkreis nach dem vorhergehenden An­ spruch, dadurch gekennzeichnet, daß wenigstens eine der Zellarten einen RAM-, ROM-, PROM-, EEPROM-Speichermittel und/oder Kombinationen vorgenannter Speichertypen umfaßt.

4. Integrierter Schaltkreis nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß wenigstens einer der Zel­ larten ein Ein- und/oder Ausgabemittel zur Kommunikation mit einem Modemanschluß, einem Netzwerkanschluß, einem Speichermittel und/oder mit einem Peripheriegerätean­ schluß realisiert.

5. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zellen für die Integration von wenigstens 100, bevorzugt 1000 logischen Elementen, insbesondere Gattern dimensioniert sind.

6. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens zwei verschiedene Zellarten vorgesehen sind, die jeweils zu­ mindest 100, bevorzugt zumindest 1000 logische Gat­ teräquivalente umfaßt.

7. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine Kantenlänge der Zellen wenigstens das 500fache, bevorzugt wenigstens das 1000fache der den Herstellungsprozeß cha­ rakterisierenden Gatelänge beträgt.

8. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens zwei Kantenlängen der Zellen wenigstens das 200fache, bevorzugt wenigstens das 500fache der den Herstellungsprozeß charakterisierenden Gatelänge beträgt.

9. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zellen ver­ schiedener Arten zumindest im wesentlichen identische Größen aufweisen.

10. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlüsse zu­ mindest einen der Anschlüsse Versorgungsspannung und/oder Masse, und/oder zumindest eine Zell-Ein- und/oder Ausga­ beleitung umfassen.

11. Integrierter Schaltkreis nach dem vorhergehenden An­ spruch, dadurch gekennzeichnet, daß die Zell-Ein- und/oder Ausgabeleitung einen Teil eines Ein- und/oder Ausgabebusses darstellt und/oder eine Taktleitung umfaßt.

12. Integrierter Schaltkreis nach dem vorhergehenden An­ spruch, dadurch gekennzeichnet, daß die Zell-Ein- und/oder Ausgabeleitungen wenigstens zwei voneinander ge­ trennte Busse umfassen.

13. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß alle sich entspre­ chenden Anschlüsse der unterschiedlichen Zellarten an je­ weils gleichen Positionen angeordnet sind.

14. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einige der Zellanschlüsse am Zellrand angeordnet sind.

15. Integrierter Schlatkreis nach dem vorhergehenden An­ spruch, dadurch gekennzeichnet, daß eine Vielzahl von Zellen nebeneinander angeordnet ist.

16. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einige der Zellanschlüsse auf der Zellober- und/oder Unterseite angeordnet ist.

17. Integrierter Schaltkreis nach dem vorhergehenden An­ spruch, dadurch gekennzeichnet, daß zumindest zwei Lagen Zellen übereinander vorgesehen sind.