DE10023102A1

DE10023102A1 - Bi-directional interface for reception and transmission of data bits between RAM and processor, has reception probe circuits that generate signals enabling connection between clock signal source and transmission probe circuits

Info

Publication number: DE10023102A1
Application number: DE2000123102
Authority: DE
Inventors: Peter Dr Poechmueller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-05-11
Filing date: 2000-05-11
Publication date: 2001-11-22

Abstract

The signals generated by the reception probe circuits enable the connection of the data bit sequence sources and the input of the transmission probe circuits. The reception probe circuits receive the output from the transmission probe circuits when the reception probe circuits are in the activated state. The interface includes reception probe circuits (ET) which are activated when the interface is set to a test mode by a setting unit (MS). The reception probe circuits generate signals which enable the connection between a clock signal source (TG) and the transmission probe circuits (AT), when in the activated state. An Independent claim is also included for a method for testing an interface.

Description

Die Erfindung betrifft eine Schnittstelle zum Senden und Emp fangen von Datenbits und eines begleitenden Strobesignals, gemäß dem Oberbegriff des Patentanspruchs 1. Gegenstand der Erfindung ist ferner ein Verfahren zum Testen einer derarti gen Schnittstelle.The invention relates to an interface for sending and Emp catch data bits and an accompanying strobe signal, according to the preamble of claim 1. Subject of The invention is also a method for testing such a interface.

Beim Empfang binärcodierter digitaler Daten wird die Folge der ankommenden Datenbits üblicherweise mit einer der Bitrate entsprechenden Frequenz abgetastet. Das hierfür verwendete Abtastsignal muß nicht nur in seiner Frequenz sondern auch in seiner Phase auf den Takt der empfangenen Bits abgestimmt sein, derart daß die Abtastzeitpunkte möglichst mitten in die Bitperioden treffen bzw. nicht zu nahe an den Bitgrenzen lie gen, wo die zuverlässige Erfassung des gültigen Binärwertes nicht mehr garantiert ist. Diese Phasensynchronisierung muß umso präziser sein, je höher die Bitrate ist; bei Bitraten von z. B. 200 MHz sollte die Toleranz nicht mehr als ±400 Pi cosekunden betragen.The consequence is when binary-coded digital data is received of the incoming data bits usually with one of the bit rate corresponding frequency sampled. The one used for this Sampling signal must not only in its frequency but also in its phase matched to the clock of the bits received be such that the sampling times are in the middle of the Bit periods hit or not too close to the bit boundaries where the reliable detection of the valid binary value is no longer guaranteed. This phase synchronization must the more precise the higher the bit rate; at bit rates from Z. B. 200 MHz, the tolerance should not be more than ± 400 Pi coseconds.

Eine Synchronisierung der empfangsseitigen Abtastung mit dem Takt der ankommenden Datenbits kann erfolgen, indem man das empfangsseitig erzeugte Abtastsignal aus der selben Taktquel le ableitet, die auf der Sendeseite den Takt der gesendete Bitfolge bestimmt. Zu berücksichtigen sind hierbei jedoch eventuelle Unterschiede in den Laufzeiten, welche die Taktsi gnale auf den Wegen von der gemeinsamen Quelle zur Sendeseite einerseits und zur Empfangsseite andererseits erfahren. Fer ner ist die Laufzeit der Daten von der Sende- zur Empfangs seite zu berücksichtigen. Nur wenn diese Laufzeitparameter bekannt sind oder ausreichend genau justiert bzw. reprodu ziert werden können, lassen sich geeignete Maßnahmen zur ge nauen Synchronisierung des empfangsseitig erzeugten Abtastsignals treffen. Im allgemeinen ist dies aber bei Bitraten oberhalb 100 MHz kaum oder nur schwer möglich.A synchronization of the reception-side scanning with the Clock of the incoming data bits can be done by the sampling signal generated at the receiving end from the same clock source le derives that on the sending side the clock the sent Bit sequence determined. However, this must be taken into account possible differences in the terms that the Taktsi gnale on the way from the common source to the transmission side experienced on the one hand and to the reception side on the other. Fer ner is the runtime of the data from the send to the receive side to consider. Only if these runtime parameters are known or adjusted or reproduced with sufficient accuracy can be decorated, suitable measures for ge exact synchronization of the scanning signal generated at the receiving end to meet. In general, however, this is the case with bit rates above 100 MHz hardly or only with difficulty.

Bei höheren Bitraten in der Größenordnung 200 MHz (und mehr) nutzt man daher bevorzugt eine andere Methode der Abtastsyn chronisierung. Bei dieser anderen Methode wird eine Zeitbasis für das Abtastsignal, welches auf der Empfangsseite zur Abta stung der Datenbits dienen soll, an der Sendeseite erzeugt und als sogenanntes Strobesignal parallel mit den Daten in nerhalb des selben Leitungsbündels zur Empfangsseite gesen det. Zur Erzeugung des Strobesignals wird auf Sendeseite eine Bitfolge simuliert, in welcher die beiden Binärwerte entspre chend der Bitrate der zu sendenden Daten alternieren, mit den gleichen Taktflanken und in gleicher Weise wie die zu senden de Datenbitfolge generiert werden. Die Flanken des so gebil deten Strobesignals sind bei ordnungsgemäßer Funktion der Strobesignalerzeugung zeitlich koinzident mit den Bitgrenzen der Datenbitfolge und kommen auch zeitgleich mit ihnen an der Empfangsseite an; sie können somit, vorzugsweise nach Durch laufen einer Verzögerung gleich der Hälfte der Bitperiode, unmittelbar zur empfangsseitigen Datenabtastung herangezogen werden.At higher bit rates in the order of 200 MHz (and more) another method of sampling syn is therefore preferably used chronization. This other method uses a time base for the scanning signal which is received on the receiving side for sampling the data bits should serve, generated on the transmission side and as a so-called strobe signal in parallel with the data in read to the receiving end within the same trunk group det. To generate the strobe signal, a Simulated bit sequence in which the two binary values correspond alternate with the bit rate of the data to be sent, with the same clock edges and in the same way as to send de data bit sequence are generated. The flanks of the so formed The strobe signals are the proper function of the Strobe signal generation coincident with the bit boundaries of the data bit sequence and also arrive at the same time with them Reception side at; they can thus, preferably by run a delay equal to half the bit period, immediately used for data sampling at the receiving end become.

Das vorstehend beschriebene, mit Strobesignal-Übertragung ar beitende System eignet sich gut für schnelle Datenkommunika tion zwischen verschiedenen Baugruppen oder Geräten einer Da tenverarbeitungsanlage, z. B. zwischen einem Hochgeschwindig keitsspeicher und einem Prozessor. Insbesondere bewährt es sich zur Kommunikation zwischen einem RAM-Speicherchip und einem Mikrokontroller und gestattet den Betrieb mit doppelter Datenrate (DDR-Betrieb), bei welchem die Datenbits mit der doppelten Frequenz des Systemtaktsignals aufeinanderfolgen, also sowohl mit der ansteigenden als auch mit der fallenden Flanke des Taktsignals abgetastet werden. Für solche (aber auch andere) Anwendungsfälle ist eine bidirektionale Daten- und Strobesignal-Übertragung erwünscht. Hierzu ist an beiden Enden der Übertragungsstrecke jeweils eine Schaltungsanordnung erforderlich, die sowohl die Ausgangsfunktionen einer Sendeseite als auch die Eingangsfunktionen einer Empfangssei te übernehmen kann und im folgenden als "bidirektionale Schnittstelle" bezeichnet wird.The above described ar with strobe signal transmission processing system is well suited for fast data communication tion between different modules or devices of a da ten processing plant, e.g. B. between a high speed memory and a processor. In particular, it has proven itself to communicate between a RAM memory chip and a microcontroller and allows operation with double Data rate (DDR operation) at which the data bits with the double frequency of the system clock signal in succession, So with both the rising and the falling Edge of the clock signal can be sampled. For such (but other) use cases is a bidirectional data and strobe signal transmission desired. This is at both Circuit ends each of the transmission path required that both the output functions of a Sending side as well as the input functions of a receiving egg te can take over and in the following as "bidirectional Interface "is called.

Bidirektionale Schnittstellen zum Senden und Empfangen einer Anzahl N ≧ 1 paralleler Ströme von Datenbits über N parallele Daten-Übertragungsleitungen und eines begleitenden, den ge meinsamen Takt der Datenbitströme angebenden Strobesignals über einer Strobe-Übertragungsleitung sind bekannt. In einer solchen Schnittstelle ist für jede der Übertragungsleitungen ein gesonderter bidirektionaler Daten-Port vorgesehen, und für die Strobe-Übertragungsleitung ist ein bidirektionaler Strobe-Port vorgesehen. Alle diese Ports sind vorzugsweise gleichartig aufgebaut und enthalten jeweils eine Sendetast schaltung, die im aktiven Zustand unter Steuerung durch ein übergeordnetes, ihrem Steueranschluß angelegtes Taktsignal eine ihrem Eingang angelegte Bitfolge in einer mit dem Takt signal synchronisierten Weise auf ihren Ausgang gibt. Jeder Port enthält ferner eine der Sendetastschaltung parallelge schaltete Empfangstastschaltung, die aktivierbar ist, um das an ihrem Eingang empfangene Signal zu ihrem Ausgang zu über tragen.Bi-directional interfaces for sending and receiving one Number N ≧ 1 parallel streams of data bits over N parallel Data transmission lines and an accompanying, the ge common clock of the strobe signal indicating data bit streams over a strobe transmission line are known. In a such interface is for each of the transmission lines a separate bidirectional data port is provided, and for the strobe transmission line is a bidirectional one Strobe port provided. All of these ports are preferred constructed in the same way and each contain a send button circuit that is in the active state under the control of a higher-level clock signal applied to its control connection a bit sequence applied to its input in one with the clock signal synchronized way on their output there. Everyone Port also contains one of the transmit key circuits in parallel switched reception key circuit that can be activated to the signal received at its input to its output via wear.

Während des Einsatzes der Schnittstelle sind die Ports an die zugeordneten Übertragungsleitungen angeschlossen. Im Sendebe trieb werden Taktsignale und die zu sendenden Datenbitströme mit einer durch das Taktsignal bestimmten Bitrate an die Sen detastschaltungen der Daten-Ports gelegt, so daß die taktsyn chronierten Sendedaten in die Daten-Übertragungsleitungen laufen. An die Sendetastschaltung des Strobe-Port wird eine mit der gleichen Bitrate alternierende Bitfolge gelegt, so daß das mit dem Takt synchronisierte Strobesignal in die Strobe-Übertragungsleitung läuft. Die Empfangstastschaltungen aller Ports werden im inaktiven Zustand gehalten. The ports are connected to the assigned transmission lines connected. In broadcast Clock signals and the data bit streams to be sent are driven with a bit rate determined by the clock signal to the sen Detastschaltungen the data ports placed so that the clock sync chronized transmission data in the data transmission lines to run. One is attached to the transmit button circuit of the strobe port alternating bit sequence with the same bit rate, see above that the strobe signal synchronized with the clock into the Strobe transmission line is running. The reception key circuits all ports are kept inactive.

Im Empfangsbetrieb werden die Empfangstastschaltungen aller Ports aktiviert. Das am Strobe-Port empfangene Strobesignal wird somit von der betreffenden Empfangstastschaltung durch gelassen und dann an Taststeueranschlüsse der Empfangstast schaltungen der Daten-Ports übertragen. An die Steueran schlüsse der Sendetastschaltungen werden keine Taktsignale gelegt, so daß diese Schaltungen inaktiv bleiben.In reception mode, the reception key circuits are all Ports activated. The strobe signal received at the strobe port is thus by the relevant receive key circuit left and then on key control connections the receive key circuits of the data ports. To the tax Close of the transmit key circuits are no clock signals placed so that these circuits remain inactive.

Schnittstellen dieser Gattung und Funktionsweise werden seit einiger Zeit für die Datenkommunikation zwischen dynamischen, mit doppelter Datenrate betriebenen RAMs (sogenannte DDR- RAMs) und zugeordneten Mikrokontrollern eingesetzt. Vor dem praktischen Einsatz in solchen oder anderen Fällen und/oder zur Erforschung der Ursachen eines aufgetretenen Fehlbetriebs ist es erwünscht, auch zu prüfen, ob und inwieweit die ange strebte zeitliche Beziehung zwischen dem Strobesignal und dem Datensignal eingehalten wird. Die üblichen Testvorrichtungen liefern ein eigenes Taktsignal, dessen Phasenbeziehung zum Strobesignal nicht zwangsläufig die gleiche ist wie im Nor malbetrieb. Somit können diese Vorrichtungen die Einhaltung der Beziehung zwischen Datenbit- und Strobesignal nicht durch direkten Vergleich dieser beiden Signale prüfen, sondern al lenfalls nur durch getrennten Vergleich jedes der beiden Si gnale mit dem Taktsignal, um aus den getrennten Vergleicher gebnissen anschließend die gegenseitige Beziehung beider Si gnale zu berechnen. Dieser Weg kann jedoch zusätzliche Meß fehler erbringen.Interfaces of this type and functionality have been in use since some time for data communication between dynamic, RAMs operated at twice the data rate (so-called DDR RAMs) and assigned microcontrollers. Before the practical use in such or other cases and / or to research the causes of a malfunction that has occurred it is desirable to also check whether and to what extent the strived for temporal relationship between the strobe signal and the Data signal is observed. The usual test fixtures provide its own clock signal, the phase relationship to the Strobe signal is not necessarily the same as in the Nor painting operation. Thus, these devices can comply the relationship between data bit and strobe signal check the direct comparison of these two signals, but al if necessary, only by comparing each of the two Si separately gnale with the clock signal to get out of the separate comparator then the mutual relationship between the two Si to calculate gnale. This way, however, additional measuring to make mistakes.

Die Aufgabe der Erfindung besteht darin, für eine bidirektio nale Schnittstelle der oben beschriebenen Gattung eine Test möglichkeit zu schaffen, die es gestattet, die Einhaltung der zeitlichen Beziehung zwischen der Tastung der zu sendenden Datenbits und dem zu sendenden Strobesignal in einfacherer und zuverlässigerer Weise als bisher zu prüfen. Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 beschrie bene Ausbildung der Schnittstelle gelöst. Die wesentlichen Merkmale eines Verfahrens zur Durchführung des Tests an der erfindungsgemäßen Schnittstelle sind im Patenanspruch 10 an gegeben. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.The object of the invention is to provide a bidirectional interface of the type described above, a test option that allows compliance with the temporal relationship between the keying of the data bits to be sent and the strobe signal to be sent in a simpler and more reliable manner than before to consider. This object is achieved by the bene training of the interface described in claim 1. The essential features of a method for carrying out the test at the interface according to the invention are given in patent claim 10 . Advantageous refinements and developments of the invention are characterized in the subclaims.

Gemäß der Erfindung ist die Schnittstelle so ausgebildet, daß neben dem Sendemodus und dem Empfangsmodus ein dritter Modus als "Testmodus" eingestellt werden kann, bei welchem zumin dest die Empfangstastschaltungen der Daten-Ports aktiviert sind und eine Signalverbindung vom Ausgang der Sendetast schaltung des Strobe-Port zu den Steueranschlüssen der Emp fangstastschaltungen der anderen Ports auch während derjeni gen Zeiten existiert, in denen Taktsignale und Bitfolgen an die Sendetastschaltungen gelegt werden und letztere aktiv sind. Durch die erfindungsgemäßen Schaltungsmittel zur Einstel lung eines Testmodus läßt sich die Schnittstelle also in ei nen Zustand versetzen, in welchem gleichzeitig die Sendetast schaltungen aller Ports im Sendebetrieb und die Empfangstast schaltungen aller Ports im Empfangsbetrieb arbeiten. Die Sen de- und Empfangstastschaltungen der Daten-Ports führen also beide gleichzeitig ihren periodischen Tastbetrieb im Rhythmus des Datentaktes durch, so daß jedes am Eingang einer Sende tastschaltung eingeschleuste Datenbit direkt von der im glei chen Port befindlichen Empfangstastschaltung unter Steuerung durch das Strobesignal zurückgeschleust wird.According to the invention, the interface is designed such that in addition to the send mode and the receive mode, a third mode can be set as "test mode", in which at least least the receive pushbuttons of the data ports are activated are and a signal connection from the output of the transmit button switching the strobe port to the control connections of the emp snapshot circuits of the other ports also during those times exist in which clock signals and bit sequences the transmit button circuits are set and the latter active are. By means of the circuit means according to the invention for setting test mode, the interface can thus be set in one Set a state in which the transmit button is pressed at the same time circuits of all ports in transmit mode and the receive button circuits of all ports work in receive mode. The sen De and receive key circuits of the data ports thus lead both at the same time their periodic tactile operation in rhythm of the data clock through, so that each at the input of a transmission key circuit inserted data bit directly from the in the same Chen port receiving receive circuit under control is returned by the strobe signal.

Solange die eingeschleuste Bitfolge mit der rückgeschleusten Bitfolge übereinstimmt, erfüllt das Strobesignal die notwen digen Voraussetzungen hinsichtlich seiner zeitlichen Bezie hung zum Datensignal. Gibt es Abweichungen zwischen einge schleuster und rückgeschleuster Bitfolge, dann deutet dies darauf hin, daß die Flanken des Strobesignals zu früh oder zu spät für eine zuverlässige Abtastung der Datenbits erzeugt werden. Der erfindungsgemäß einstellbare Testmodus liefert also zwei Signale, deren direkter Vergleich Aufschluß darüber gibt, ob die Zeitlage des Strobesignals innerhalb der tole rierbaren Grenzen ist. As long as the inserted bit sequence with the returned loop Bit sequence matches, the strobe signal fulfills the necessary conditions regarding its temporal relationship hung to the data signal. Are there any discrepancies between more and more bit sequence, then this indicates indicates that the edges of the strobe signal are too early or too generated late for reliable sampling of the data bits become. The test mode adjustable according to the invention delivers thus two signals, the direct comparison of which gives information about it indicates whether the timing of the strobe signal within the tole limits.

Zur Durchführung einer diesbezüglichen Prüfung ist vorzugs weise eine Anschlußeinrichtung vorgesehen zum wahlweisen An schließen des Eingangs der Sendetastschaltung und des Aus gangs der Empfangstastschaltung eines jeden der Daten-Ports an die Vergleichseingänge eines Vergleichers. In einer beson deren Ausführungsform enthält die im Testmodus hergestellte Verbindung vom Ausgang der Sendetastschaltung des Strobe-Port zu den Steueranschlüssen der Empfangstastschaltungen der Da ten-Ports ein Verzögerungsglied einstellbarer Verzögerungs zeit. Durch Variation dieser Verzögerungszeit im Testmodus und gleichzeitige Beobachtung des Vergleichers kann festge stellt werden, wie breit der tolerierbare Spielraum für die Zeitlage des Strobesignals ist.It is preferable to carry out a test in this regard as a connection device provided for optional An close the input of the transmit button circuit and the off the reception key circuit of each of the data ports to the comparison inputs of a comparator. In a particular their embodiment contains the one produced in the test mode Connection from the output of the push button circuit of the strobe port to the control connections of the reception key circuits of the Da ten ports a delay element adjustable delay time. By varying this delay time in test mode and simultaneous observation of the comparator can fix how wide the tolerable scope for the The timing of the strobe signal is.

Die Erfindung wird nachstehend anhand der beigefügten Zeich nungen näher erläutert.The invention is described below with reference to the accompanying drawing nations explained in more detail.

Fig. 1 zeigt schematisch den Aufbau einer herkömmlichen Schnittstelle zusammen mit Wellenformen von Signalen, die an verschiedenen Punkten der Schnittstelle während eines Sende betriebs erscheinen, aufgetragen über einer gemeinsamen Zei tachse; Fig. 1 shows schematically the structure of a conventional interface together with waveforms of signals that appear at different points of the interface during a transmission operation, plotted over a common time axis;

Fig. 2 zeigt die Schnittstelle nach Fig. 1 zusammen mit Wellenformen von Signalen, wie sie während eines Empfangsbe triebs erscheinen; Fig. 2 shows the interface of Figure 1 together with waveforms of signals as they appear during a receive operation;

Fig. 3 zeigt die Schnittstelle mit erfindungsgemäßen Er gänzungen und Wellenformen von Signalen, wie sie in einem er findungsgemäßen Testbetrieb erscheinen. Fig. 3 shows the interface with supplements and waveforms of signals according to the invention, as they appear in a test operation according to the invention.

Die in den Fig. 1 und 2 dargestellte Schnittstelle enthält eine Mehrzahl N bidirektionaler Daten-Ports DP(1) bis DP(N) zum Senden und Empfangen einer entsprechenden Mehrzahl von Datensignalen D(1) bis D(N) über zugeordnete Daten- Übertragungsleitungen DL(1) bis DL(N). Zusätzlich vorgesehen ist ein bidirektionaler Strobe-Port SP zum Senden und Empfan gen eines Strobesignals S über eine gesonderte Strobe- Übertragungsleitung SL. Bei ihrem Einsatz ist die Schnitt stelle an einem elektronischen Baustein angeordnet oder bildet einen Teil dieses Bausteins, in welchem die Bits der zu sendenden bzw. zu empfangenden Daten bereitgestellt bzw. ver arbeitet oder gespeichert werden und der im folgenden allge mein als "Nutzschaltung" bezeichnet wird. In einer bevorzug ten Anwendung der Schnittstelle ist diese Nutzschaltung ein Speicherbaustein mit dynamischem RAM, das im Fast-Page-Modus mit doppelter Datenrate betrieben wird, allgemein bekannt un ter der Kurzbezeichnung "DDR-RAM".The interface shown in FIGS. 1 and 2 includes a plurality N bidirectional data port DP (1) through DP (N) for transmitting and receiving a corresponding plurality of data signals D (1) to D (N) via associated data transmission lines DL ( 1 ) to DL (N). In addition, a bidirectional strobe port SP is provided for transmitting and receiving a strobe signal S via a separate strobe transmission line SL. When used, the interface is arranged on an electronic module or forms part of this module, in which the bits of the data to be sent or received are processed or processed or stored and which is hereinafter referred to generally as "useful circuit" becomes. In a preferred application of the interface, this user circuit is a memory chip with dynamic RAM, which is operated in fast-page mode with double data rate, generally known under the short name "DDR-RAM".

Alle Ports DP, SP der dargestellten Schnittstelle sind gleichartig aufgebaut (abgesehen von einer weiter unten er läuterten Modifikation im Strobe-Port SP) und enthalten je weils eine Sendetastschaltung AT und eine Empfangstastschal tung ET. In jedem Port DP bzw. SP sind der Ausgang der Sende tastschaltung AT und der Eingang der Empfangstastschaltung ET mit einem an die betreffende Übertragungsleitung DL bzw. SL anzuschließenden Schaltungsknoten verbunden. Nachstehend wer den die Funktionen dieser Elemente bei den verschiedenen Be triebsarten der Schnittstelle beschrieben.All ports DP, SP of the interface shown are constructed in the same way (apart from one below) explained modification in strobe port SP) and each contain because a transmit button circuit AT and a receive button tung ET. The output is the send in each port DP or SP key circuit AT and the input of the reception key circuit ET with one to the relevant transmission line DL or SL connected circuit nodes to be connected. Below who the functions of these elements in the various Be Operating modes of the interface described.

Broadcast mode

Im Sendebetrieb gemäß der Fig. 1 werden dem Eingang jeder Sendetastschaltung AT zeitlich aufeinanderfolgend die Bi närpegel einer jeweils zugeordneten Bitfolge angelegt, die von der Nutzschaltung (nicht gezeigt) bereitgestellt wird. Jede Sendetastschaltung AT hat einen mit "c" bezeichneten Steueranschluß, der im Betrieb mit einer gemeinsamen Taktquelle TG verbunden ist. Diese Verbindung ist durch den geschlossen Zustand eines Schalters AS dargestellt, der das entsprechende Schließsignal A mit dem Zustand "1" von einer Modus-Steuerschaltung MS empfängt, wenn dort Befehl "Senden" anliegt. Das Taktsignal T der Taktquelle TG ist im Sendebe trieb vorzugsweise der Systemtakt der Nutzschaltung.In transmit mode according to FIG. 1, the input of each transmit pushbutton circuit AT is successively applied to the binary levels of a respectively assigned bit sequence, which is provided by the useful circuit (not shown). Each transmit pushbutton circuit AT has a control terminal labeled "c", which is connected to a common clock source TG during operation. This connection is represented by the closed state of a switch AS, which receives the corresponding closing signal A with the state "1" from a mode control circuit MS when the "Send" command is present. The clock signal T of the clock source TG is in transmission, preferably the system clock of the useful circuit.

Jede Sendetastschaltung AT ist so ausgelegt, daß sie beim Er scheinen einer Taktflanke an ihrem Steueranschluß den am Eingang anstehenden Binärwert aufnimmt und am Ausgang so lange zur Verfügung stellt ("latcht"), bis mit der nächsten Takt flanke das nächste Bit in der gleichen Weise "gelatcht" wird. Im hier beschriebenen Beispielsfall erfolgt das Latchen bei jeder Flanke des mit einem Tastverhältnis von 50% erzeugten Taktsignals, also mit dem Doppelten der Taktfrequenz. Dement sprechend ausgebildete Sendetastschaltungen sind unter dem Namen "OCD" (On-Chip-Driver) bekannt und werden üblicherweise verwendet in den Ports von DDR-RAM-Schnittstellen, die auf dem Chip des Speicherbausteins integriert sind.Each transmit button circuit AT is designed so that it at Er seem a clock edge at their control connection that at the input pending binary value and at the output for so long provides ("latches") until the next clock edge the next bit is "latched" in the same way. In the example described here, latching takes place at each edge of the generated with a 50% duty cycle Clock signal, i.e. twice the clock frequency. Dement Talking trained transmit key circuits are under the The name "OCD" (on-chip driver) is known and commonly used used in the ports of DDR RAM interfaces on the chip of the memory chip are integrated.

Im einzelnen werden den Eingängen der Sendetastschaltungen AT der Daten-Ports DP die Bits für das jeweils zu sendende Da tensignal D angelegt. Als Beispiel sei zunächst der erste Da ten-Port DP(1) betrachtet, dessen Sendetastschaltung AT z. B. die Bitfolge 1001 angelegt wird. Irgendwann während der er sten Vorderflanke des rechts neben dem Port DP(1) eingezeich neten Taktsignals T, symbolisch dargestellt durch den Zeit punkt t_t der Flankenmitte, reagiert die Sendetastschaltung AT des Port DP(1), so daß deren Ausgang beginnt, von niedrigem Pegel (L-Pegel, entsprechend dem Binärwert 0) auf hohen Pegel (H-Pegel, entsprechend dem Binärwert 1 des ersten Bits der genannten Bitfolge) überzugehen. Die Mitte der betreffenden Übergangsflanke erscheint zu einem Zeitpunkt t_d, der naturge mäß etwas später als t_t ist, wie an der Wellenform D(1) er kennbar, die das betreffende Datensignal der zugeordneten Da ten-Übertragungsleitung DL(1) zeigt. Bei der nächsten Takt flanke geht D(1) von H- auf L-Pegel (entsprechend dem Binär wert 0 des nächsten Bits), bei der dritten Taktflanke des Si gnals T bleibt das Datensignal D(1) auf L-Pegel, weil das nächste Bit am Eingang der betreffenden AT ebenfalls eine "0" darstellt, und bei der vierten Taktflanke geht es wieder auf H-Pegel, entsprechenden dem folgenden Bits "1".Specifically, the bits for the data signal D to be transmitted are applied to the inputs of the transmit pushbuttons AT of the data ports DP. As an example, let us first consider the first data port DP ( 1 ), whose push button circuit AT z. B. the bit sequence 1001 is created. Sometime during the first leading edge of the clock signal T drawn to the right of the port DP ( 1 ), symbolically represented by the time t _{t of} the center of the edge, the transmit key circuit AT of the port DP ( 1 ) reacts so that its output begins from low Level (L level, corresponding to binary value 0) to high level (H level, corresponding to binary value 1 of the first bit of the bit sequence mentioned). The center of the transition edge in question appears at a time t _d , which is naturally somewhat later than t _t , as can be seen from the waveform D ( 1 ) which shows the data signal in question of the associated data transmission line DL ( 1 ). On the next clock edge D ( 1 ) goes from H to L level (corresponding to the binary value 0 of the next bit), on the third clock edge of signal T, the data signal D ( 1 ) remains at L level because that the next bit at the input of the relevant AT also represents a "0", and the fourth clock edge goes back to H level, corresponding to the following bit "1".

In ähnlicher Weise arbeiten auch die anderen Daten-Ports. Als zusätzliches Beispiel zeigt die Zeichnung im oberen Teil, zu sammen mit dem gemeinsamen Taktsignal T, das Datensignal D(N), das vom letzten Daten-Port DP(N) für die Daten- Übertragungsleitung DL(N) gesendet wird, wenn an die Sende tastschaltung AT dieses Port die Bitfolge 1101 gelegt wird.The other data ports work in a similar way. As an additional example, the drawing shows in the upper part, together with the common clock signal T, the data signal D (N) which is sent from the last data port DP (N) for the data transmission line DL (N) when to the Send key circuit AT this port the bit sequence 1101 is set.

Die Datenbits werden den Sendetastschaltungen AT der Daten ports mit der gleichen Rate angelegt, in welcher das Taktsi gnal diese Schaltungen tastet.The data bits are the transmit key circuits AT of the data ports created at the same rate at which the Taktsi gnal gropes these circuits.

Die zeitliche Beziehung zwischen den Taktflanken und den Flanken der gesendeten Datensignale, d. h. die Zeitdifferenz t_d-t_t, kann variieren, z. B. durch interne Spannungseinbrüche bei bestimmten Datenfolgen. Außerdem ist es insbesondere bei hohen Datenraten aus den weiter oben erwähnten Gründen schwierig, auf der Gegenseite, wo die gesendeten Datensignale empfangen werden, das Taktsignal ausreichend genau auf das Datensignal nachzusynchronisieren. Deshalb wird in der Schnittstelle im Sendebetrieb das Strobesignal erzeugt und über die Strobe-Übertragungsleitung SL an die Gegenseite ge sendet. Hierzu wird der Sendetastschaltung AT des Strobe-Port SP eine "simulierte" Strobe-Bitfolge angelegt, in welcher die beiden Binärpegel von Bit zu Bit zwischen "0" und "1" wech seln. Die besagte Strobe-Bitfolge führt zur Absendung eines Signals S, das periodisch mit der Frequenz des Taktsignals T zwischen H- und L-Pegel wechselt. Da die Sendetastschaltung AT des Strobe-Port SP baugleich mit den Sendetastschaltungen AT der Daten-Ports ist, hat jede Flanke des unten in der Zeichnung dargestellten Strobesignals S von der zugeordneten Flanke des Taksignals T einen Zeitabstand t_s-t_t, der im Ide alfall gleich dem Abstand t_d-t_t einer zugeordneten Datensi gnalflanke zur betreffenden Taktflanke ist. Das heißt, die Flanken des Strobesignals S sind im Idealfall koinzident mit den Flanken der gesendeten Datensignale D und können somit auf der Gegenseite die Zeitbasis für eine zuverlässige Abta stung der Datensignale bilden.The temporal relationship between the clock edges and the edges of the transmitted data signals, ie the time difference t _d -t _t , can vary, e.g. B. by internal voltage drops in certain data sequences. In addition, in particular at high data rates, it is difficult for the reasons mentioned above to re-synchronize the clock signal with the data signal with sufficient accuracy on the opposite side where the transmitted data signals are received. Therefore, the strobe signal is generated in the interface in the transmission mode and ge on the strobe transmission line SL sends to the opposite side. For this purpose, the transmit pushbutton circuit AT of the strobe port SP is created a "simulated" strobe bit sequence in which the two binary levels change from bit to bit between "0" and "1". Said strobe bit sequence leads to the sending of a signal S which changes periodically with the frequency of the clock signal T between H and L levels. Since the transmit key circuit AT of the strobe port SP is identical to the transmit key circuits AT of the data ports, each edge of the strobe signal S shown below in the drawing has a time interval t _s -t _t from the associated edge of the clock signal T, which in the ideal case is equal to the distance t _d -t _{t of} an associated data signal edge to the relevant clock edge. This means that the edges of the strobe signal S are ideally coincident with the edges of the transmitted data signals D and can thus form the time base for a reliable sampling of the data signals on the other side.

Die Empfangstastschaltungen ET der Ports DP und vorzugsweise auch des Strobe-Port SP sind ebenfalls einander gleich aufgebaut. Sie haben ebenfalls einen mit "c" bezeichneten Steuer anschluß und sind so beschaffen, daß sie im aktiven Zustand das an ihrem Eingang liegende Signal zu ihrem Ausgang über tragen, unter Steuerung durch ein dem Steueranschluß angeleg tes Empfangstastsignal. Im dargestellten Fall haben alle Emp fangstastschaltungen ET jeweils einen gesonderten, mit "a" bezeichneten Aktivierungsanschluß, und ihre Aktivierung er folgt durch Beaufschlagung dieses Anschlusses mit einem vor bestimmten Aktivierungssignalpegel (H-Pegel in gezeigten Fall). Im aktivierten Zustand "latchen" die Empfangstast schaltungen ET mit jeder steigenden und fallenden Flanke des Empfangstastsignals (Latch-Signal) ihre Eingangssignale und geben diese auf ihren Ausgang.The receive key circuits ET of the ports DP and preferably the strobe port SP are also constructed identically to one another. You also have a tax labeled "c" connection and are designed so that they are active the signal at its input to its output wear, under control by a control connection Receive button signal. In the case shown, all emp flying restart circuits ET each have a separate "a" designated activation port, and their activation he follows by supplying this connection with one certain activation signal level (H level shown in Case). When activated, the receive button "latches" circuits ET with each rising and falling edge of the Receive key signal (latch signal) their input signals and pass this on their exit.

Lediglich die Empfangstastschaltung ET des Strobe-Port SP ist so beschaltet bzw. modifiziert, daß sie im aktivierten Zu stand stets ihr Eingangssignal auf ihren Ausgang gibt, ohne zu latchen, um die Empfangstastsignale (Latch-Signale) für die Empfangstastschaltungen ET der Daten-Ports zu erzeugen. Dies wird im dargestellten Fall erreicht durch die in den Fi guren gezeigte Verbindung des Steueranschlusses der Empfang stastschaltung ET des Strobe-Port SP mit dem Eingang dieser Schaltung. Es sind auch andere Realisierungsformen möglich, z. B. eine Ausbildung der betreffenden Empfangstastschaltung als einfache Torschaltung, die mittels des Aktivierungs signalpegels durchgeschaltet wird.Only the receive pushbutton circuit ET of the strobe port SP is wired or modified so that in the activated Zu always stood their input signal on their output without to latch to the receive key signals (latch signals) for to generate the receive pushbuttons ET of the data ports. This is achieved in the case shown by the in the Fi guren shown connection of the control connection of reception State circuit ET of the strobe port SP with the input of this Circuit. Other forms of implementation are also possible, e.g. B. training of the relevant receive key circuit as a simple gate circuit that is activated by means of the activation signal level is switched through.

Die Ausgänge der Empfangstastschaltungen ET der Daten-Ports DP sind im Betrieb mit der Nutzschaltung verbunden. Der Aus gang der Empfangstastschaltung des Strobe-Port SP ist über ein Verzögerungsglied VG mit den Steueranschlüssen der Emp fangstastschaltungen ET der Daten-Ports DP verbunden.The outputs of the receive pushbuttons ET of the data ports DP are connected to the user circuit during operation. The end the receiving key circuit of the strobe port SP is over a delay element VG with the control connections of the emp Snap probe circuits ET of the data ports DP connected.

Im Sendebetrieb werden alle Empfangstastschaltungen ET inak tiv (gesperrt) gehalten, indem an ihre Aktivierungsanschlüsse L-Pegel gelegt wird. Dies ist in Fig. 1 symbolisiert durch entsprechende Schaltstellung eines Umschalters Es, eingestellt durch den Zustand "0" eines Steuersignals E, das von der Modus-Steuereinrichtung MS in diesem Zustand abgegeben wird, wenn dort der Befehl "Senden" anliegt.In transmit mode, all receive pushbuttons ET are kept inactive (blocked) by applying an L level to their activation connections. This is symbolized in FIG. 1 by the corresponding switch position of a changeover switch Es, set by the state "0" of a control signal E which is output by the mode control device MS in this state when the command "send" is present.

Receiving operation

Während des Empfangsbetriebs, der in Fig. 2 dargestellt ist, liegt an der Modus-Steuerschaltung der Befehl "Empfangen", wodurch das Steuersignal A auf "0" und das Steuersignal E auf "1" geschaltet wird. Infolge des hierdurch geöffneten Schal ters AS ist das Taktsignal T von den Steueranschlüssen der Sendetastschaltungen AT aller Ports DP, SP abgekoppelt, so daß diese Schaltungen inaktiv sind. Der Schalter ES ist auf H-Pegel geschaltet, so daß die Empfangstastschaltungen ET al ler Ports DP, SP nunmehr aktiviert sind. Ein von der Empfang stastschaltung ET des Strobe-Port SP empfangenes Strobesignal wird also über das Verzögerungsglied VG zu den Steueran schlüssen der Empfangstastschaltungen ET der Daten-Ports durchgelassen.During the receive operation, which is shown in FIG. 2, the "receive" command is applied to the mode control circuit, as a result of which the control signal A is switched to "0" and the control signal E to "1". As a result of the switch AS thus opened, the clock signal T is decoupled from the control connections of the transmit pushbutton circuits AT of all ports DP, SP, so that these circuits are inactive. The switch ES is switched to H level, so that the receive pushbuttons ET al ler ports DP, SP are now activated. A strobe signal received by the reception switching circuit ET of the strobe port SP is thus passed through the delay element VG to the control connections of the reception switching circuits ET of the data ports.

Es sei als Beispiel angenommen, daß die im Empfangsbetrieb über die Daten-Übertragungsleitungen DL ankommenden Datensi gnale D und das über die Strobe-Übertragungsleitung ankommen de Strobesignal S von einer auf der Gegenseite vorhandenen Schnittstelle stammen, die in der gleichen Weise aufgebaut ist genau so arbeitet, mit den gleichen Bitfolgen, wie vor stehend beschrieben. Somit können die in der Fig. 1 gezeich neten Wellenformen (mit Ausnahme des nun fehlenden Taktsi gnals T) unverändert auch für die Beispielsbeschreibung des Empfangsbetriebs gemäß Fig. 2 verwendet werden.It is assumed as an example that the data signals D arriving in the receiving mode via the data transmission lines DL and the strobe signal S arriving via the strobe transmission line come from an interface present on the opposite side, which is constructed in the same way and works in exactly the same way , with the same bit sequences as described before. Thus, the waveforms drawn in FIG. 1 (with the exception of the now missing clock signal T) can also be used unchanged for the example description of the receiving operation according to FIG. 2.

Das von der Empfangstastschaltung ET des Strobe-Port SP durchgelassene Strobesignal S wird im Verzögerungsglied VG um eine feste Verzögerungszeit t_v verzögert, um sicherzustellen, daß die Strobesignalflanken die Empfangstastschaltungen ET der Daten-Ports DP in jedem Fall erst dann erreichen, wenn sich der Pegel des betreffenden Datensignals stabilisiert hat. Vorzugsweise ist diese Verzögerungszeit so bemessen, daß im Idealfall (also wenn t_d = t_s), die Strobesignalflanke an den Steueranschlüssen der Empfangstastschaltungen ET der Da ten-Ports DP mitten zwischen den Datensignalflanken er scheint. Dies bedeutet im beschriebenen Fall eine Verzöge rungszeit gleich 1/4 Periode des Strobesignals S (entspricht 1/2 des Kehrwertes der Bitrate). Somit werden die Datensigna le D von den Empfangstastschaltungen ET möglichst zuverlässig abgetastet. Die zur Abtastung um die Zeitspanne t_v verzögerte Version S_v des Strobesignals S ist in der Zeichnung direkt unterhalb des Datensignals D(1) dargestellt.The strobe signal S passed by the receive key circuit ET of the strobe port SP is delayed in the delay element VG by a fixed delay time t _{v in} order to ensure that the strobe signal edges only reach the receive key circuits ET of the data ports DP only when the level has reached of the data signal concerned has stabilized. This delay time is preferably such that, in the ideal case (ie if t _d = t _s ), the strobe signal edge at the control terminals of the receive pushbuttons ET of the data ports DP appears in the middle between the data signal edges. In the case described, this means a delay time equal to 1/4 period of the strobe signal S (corresponds to 1/2 of the reciprocal of the bit rate). Thus, the data signals D are sampled as reliably as possible by the reception key circuits ET. The version S _{v of} the strobe signal S delayed for sampling by the time period t _v is shown in the drawing directly below the data signal D ( 1 ).

Es kann jedoch vorkommen, daß der Flankenzeitpunkt t_s des Strobesignals S um ein derartiges Maß vom Zeitpunkt t_d der zugeordneten Flanke des Datensignals D abweicht, daß letzte res nicht korrekt abgetastet wird. Ursache für eine solche Abweichung kann z. B. sein, daß die Sendetastschaltungen AT nicht alle genau in ihrem Zeitverhalten übereinstimmen. In der Fig. 2 ist gestrichelt der Fall eines zu späten Strobesi gnals S' dargestellt, dessen Flankenzeitpunkt t_s' um ein Zeitmaß t_x gegenüber dem idealen Zeitpunkt t_s so weit ver schoben ist, daß die Empfangstastschaltungen ET der Daten- Ports DP die Datensignale D an Flanke abtasten, was zu Ab tastfehlern führen kann. Es ist also erwünscht, eine Schnitt stelle daraufhin zu überprüfen, ob sie bei Erzeugung der Da ten- und Strobesignale einen höchstzulässigen Zeitabstand t_x zwischen den Datensignalflanken und den Strobesignalflanken einhält.However, it can happen that the edge instant t _{s of} the strobe signal S deviates from the instant t _{d of} the associated edge of the data signal D to such an extent that the last res is not correctly sampled. The reason for such a deviation can e.g. B. be that the transmit pushbuttons AT do not all match exactly in their timing. In Fig. 2 the case of a Strobesi gnals S 'is shown in dashed lines, the edge time t _s ' by a measure of time t _x compared to the ideal time t _s so far ver that the receive pushbuttons ET of the data ports DP Scan data signals D on the edge, which can lead to scanning errors. It is therefore desirable to check an interface for whether it maintains a maximum permissible time interval t _x between the data signal edges and the strobe signal edges when the data and strobe signals are generated.

Test operation

Zur Durchführung der vorstehend genannten Prüfung werden heu te komplexe Testersysteme eingesetzt. Allerdings können diese Systeme externe Signale nur in Bezug auf eine interne Refe renzbasis messen. Eine Messung der Zeitbeziehung zwischen Strobesignal S und Datensignalen D erfolgt also durch zwei Messungen: erstens eine Messung des Strobesignals S gegenüber der internen Referenz und zweitens eine Messung des Datensi gnals D gegenüber der internen Referenz. Durch Subtraktion der Ergebnisse kann dann auf Unterschiede in der Zeitbezie hung zwischen Strobe- und Datensignal geschlossen werden. Diese "doppelte" Messung ist ungenau, da alle Meßfehler dop pelt auftreten können.To carry out the above test, hay complex tester systems. However, these can Systems external signals only in relation to an internal reference measure the reference basis. A measurement of the time relationship between Strobe signal S and data signals D are therefore carried out by two Measurements: first, a measurement of the strobe signal S versus the internal reference and secondly a measurement of the data i gnals D compared to the internal reference. By subtraction The results can then reflect differences in time between the strobe and data signals. This "double" measurement is inaccurate because all measurement errors are dop pelt can occur.

Gemäß der Erfindung wird die Einstellung eines besonderen Testmodus ermöglicht, der dieses Problem umgeht. Hierzu sind Mittel zur Einstellung eines Betriebszustandes vorgesehen, in dem gleichzeitig alle Sendetastschaltungen AT im Sendebetrieb und alle Empfangstastschaltungen ET im Empfangsbetrieb arbei ten. Die Fig. 3 zeigt die in den Fig. 1 und 2 dargestellte Schnittstelle in einer entsprechend modifizierten Form.According to the invention, the setting of a special test mode which avoids this problem is made possible. For this purpose, means are provided for setting an operating state in which all transmit pushbuttons AT work in transmit mode and all receive pushbuttons ET work in receive operation. FIG. 3 shows the interface shown in FIGS . 1 and 2 in a correspondingly modified form.

Gemäß Fig. 3 ist die Modus-Steuerschaltung MS so ausgebildet, daß sie beim Anlegen eines Befehls "Test" beide Signale A und E auf "1" schaltet. Hierdurch wird der Schalter AS geschlos sen und Schalter ES auf H-Pegel gestellt, so daß die Steuer anschlüsse der Sendetastschaltungen AT aller Ports DP, SP Taktsignale T von der Taktquelle empfangen, und die Empfang stastschaltungen ET aller Ports aktiviert sind.Referring to FIG. 3, the mode control circuit is formed MS so that it switches to "1" if an "Test" command, both signals A and E. As a result, the switch AS is closed and the switch ES is set to H level, so that the control connections of the transmit pushbuttons AT all ports DP, SP receive clock signals T from the clock source, and the receive switch circuits ET of all ports are activated.

Wenn im so eingestellten Testmodus Daten- bzw. die alternie renden Strobe-Bits an die Eingänge der Sendetastschaltungen AT der Daten-Ports DP gelegt werden, z. B. im gleichen Muster wie oben für den Sendebetrieb beschrieben, erscheinen an den Ausgängen dieser Schaltungen die gleichen Datensignale und am Ausgang der Sendetastschaltung ET des Strobe-Port das gleiche Strobesignal S wie im Falle der Fig. 1. Im vorliegenden Test modus wird das Strobesignal S jedoch durch die aktivierte Empfangstastschaltung ET des Strobe-Port SP unmittelbar zum Ausgang dieser Schaltung geschleust und nach Verzögerung als verzögertes Strobesignal S_v an die Steueranschlüsse der Emp fangstastschaltungen ET der Daten-Ports DP gelegt. Dies wie derum bewirkt, daß die erzeugten Datensignale D in der glei chen Weise wie bei dem anhand der Fig. 2 beschriebenen Empfangsbetrieb zu den Ausgängen der zugeordneten Empfangstast schaltungen ET geschleust werden.If in the test mode set in this way, data or alternating strobe bits are placed at the inputs of the transmit pushbuttons AT of the data ports DP, for. B. in the same pattern as described above for the transmit mode, the same data signals appear at the outputs of these circuits and the same strobe signal S at the output of the transmit pushbutton circuit ET of the strobe port as in the case of FIG. 1. In the present test mode, the strobe signal is S however, through the activated receive pushbutton circuit ET of the strobe port SP, is passed directly to the output of this circuit and, after a delay, is applied as a delayed strobe signal S _v to the control terminals of the receive pushbutton circuits ET of the data ports DP. This in turn causes the generated data signals D in the same way as in the receive operation described with reference to FIG. 2 to the outputs of the associated receive key circuits ET are sluiced.

Natürlich müssen, zumindest im Testbetrieb, die Eingänge der Sendetastschaltungen AT von den Ausgängen der zugeordneten Empfangstastschaltungen ET jedes Ports entkoppelt sein. So fern diese Entkopplung nicht ohnehin (in der Schnittstelle selbst oder in der Nutzschaltung) vorgesehen ist, sind ent sprechende Zusatzmittel vorzusehen, z. B. ein elektronischer Schalter im Wege der Ausgangsleitung jeder Sendetastschaltung AT, der sich öffnet, wenn die Modus-Steuersignale E und A beide den Logikwert "1" haben.Of course, at least in test mode, the inputs of the Transmit pushbuttons AT from the outputs of the assigned Receive key circuits ET of each port can be decoupled. Like this not this decoupling anyway (in the interface itself or in the useful circuit) is provided to provide speaking additives, e.g. B. an electronic Switches by way of the output line of each transmit push button circuit AT, which opens when the mode control signals E and A both have the logic value "1".

Wenn die Schnittstelle in Ordnung ist, d. h. wenn das Strobe signal S zeitrichtig bezüglich der Datensignale D erzeugt wird (t_s = t_d, wie für den ordnungsgemäßen Sendebetrieb in Fig. 1 gezeigt), und wenn die Verzögerungszeit t_v in der gleichen Weise wie im Empfangsbetrieb gemäß Fig. 2 bemessen ist (gleich der Hälfte des Kehrwertes der durch das Taktsi gnal T bestimmten Bitrate), dann stimmen an jedem Daten-Port DP die Bits, die vom zurückgeschleusten Datensignal am Aus gang der betreffenden Empfangstastschaltung ET dargestellt werden, mit den Datenbits am Eingang der zugeordneten Sende tastschaltung AT überein. Dies läßt sich in einfacher Weise verifzieren, z. B. durch einen Komparator KM, der an den ein zelnen Daten-Ports DP in geeigneter Weise anschließbar ist, wie in Fig. 3 am Daten-Port DP(1) gezeigt. Vorzugsweise sind entsprechende Anschlußstellen "u" und "v" an jedem Daten-Port DP vorgesehen.If the interface is OK, ie if the strobe signal S is generated in time with respect to the data signals D (t _s = t _d , as shown for the correct transmission operation in FIG. 1), and if the delay time t _v in the same way as is dimensioned in the receive mode of FIG. 2 (equal to half the reciprocal of the determined by the Taktsi gnal T bit rate), then vote at each data port DP, the bits from the back locked-data signal at from the respective reception sampling circuit ET gear shown, with the data bits at the input of the associated transmit key circuit AT match. This can be easily verified, e.g. B. by a comparator KM, to which an individual data port DP can be connected in a suitable manner, as shown in FIG. 3 at the data port DP ( 1 ). Corresponding connection points "u" and "v" are preferably provided on each data port DP.

In bevorzugter Ausführungsform der Erfindung enthält die Schnittstelle Vorkehrungen, um auch prüfen zu können, wie groß der Spielraum für tolerierbare Phasenabweichungen zwi schen dem Strobesignals S und den Datensignalen D ist. Gemäß der Fig. 3 ist die Möglichkeit geschaffen, das für die feste Verzögerungszeit t_v sorgende Verzögerungsglied VG vorüberge hend durch ein variables Verzögerungslied VG' zu ersetzen, das z. B. mittels geeigneter Umschalter VU eingefügt werden kann. Der Einstellbereich des variierbaren Verzögerungsglie des VG' ist vorzugsweise so, daß eine Verzögerungszeit t_v' im Bereich t_v ± x eingestellt werden kann, wobei x vorzugsweise mindestens gleich 0,5 t_v ist. Somit kann durch Variation der Verzögerungszeit eine Vor- und Rückverschiebung der Phasenla ge des Strobesignals simuliert werden. Durch gleichzeitige Beobachtung des Komparators KM kann festgestellt werden, in nerhalb welcher Grenzen dieser Verschiebung die Schnittstelle noch befriedigend arbeitet. Sind diese festgestellten Grenzen enger als ein vorgeschriebener Toleranzbereich, der bei Bi traten von 200 MHz beispielsweise ±400 Picosekunden betragen kann, ist die Schnittstelle als unbrauchbar zu bewerten.In a preferred embodiment of the invention, the interface contains provisions in order to also be able to check how large the scope for tolerable phase deviations between the strobe signal S and the data signals D is. According to FIG. 3, the possibility is created to temporarily replace the delay element VG providing the fixed delay time t _v with a variable delay element VG 'which, for. B. can be inserted using a suitable switch VU. The setting range of the variable delay element of the VG 'is preferably such that a delay time t _v ' can be set in the range t _v ± x, where x is preferably at least equal to 0.5 t _v . A forward and backward shift of the phase position of the strobe signal can thus be simulated by varying the delay time. By simultaneously observing the comparator KM it can be determined within what limits of this shift the interface is still working satisfactorily. If these determined limits are narrower than a prescribed tolerance range, which can be, for example, ± 400 picoseconds at bitrates of 200 MHz, the interface must be rated as unusable.

Die vorstehend anhand der Zeichnungsfiguren beschriebenen schaltungstechnischen Einzelheiten sind nur Ausführungsbei spiele. Die beschriebenen Funktionen können auch durch andere geeignete Schaltungen im Rahmen des Erfindungsgedankens rea lisiert werden. Insbesondere können die verschiedenen Schal ter, die in den Zeichnungen nur symbolhaft als mechanische Schalter gezeigt sind, durch elektronische Mittel wie z. B. geeignete Logikschaltungen implementiert werden, deren Ele mente auch, zumindest teilweise, Bestandteile der Nutzschal tung oder einer vorübergehend anschließbaren Testvorrichtung sein können. Dies gilt auch für die Funktionen der Modus- Steuerschaltung. Zur Aktivierung der Empfangstastschaltung ET der Daten-Ports DP und des Strobe-Port SP im Empfangs- und im Testbetrieb kann z. B. auch das Schreibaktivierungssignal ver wendet werden, wenn die Nutzschaltung ein Schreib/Lese- Speicher ist.The above described with reference to the drawing figures Circuit details are only examples games. The functions described can also be performed by others suitable circuits within the scope of the inventive concept rea be lized. In particular, the different scarf ter, which is only symbolic in the drawings as mechanical Switches are shown by electronic means such as. B. Suitable logic circuits are implemented, the Ele elements, at least in part, of components of the utility scarf device or a temporarily connectable test device could be. This also applies to the functions of the mode Control circuit. To activate the reception key switch ET of the data ports DP and the strobe port SP in the receive and in Test operation can e.g. B. also the write activation signal ver be used if the user circuit is a read / write Memory is.

Gewünschtenfalls können auch besondere Mittel vorgesehen wer den, um die Sendetastschaltungen AT aller Ports im Sendebe trieb und im Testbetrieb eigens zu aktivieren und im Emp fangsbetrieb eigens zu deaktivieren. Hierzu können die Sende tastschaltungen AT in ähnlicher Weise wie die Empfangstast schaltungen ET so ausgebildet werden, daß sie nur beim Anliegen eines Aktivierungssignalpegels (an einem gesonderten Ak tivierungsanschluß, nicht dargestellt) aktiviert sind, um ih ren Latchbetrieb unter Steuerung durch die Taktsignale durch zuführen. Das Anlegen des betreffenden Pegels kann z. B. mit tels der Modus-Steuereinrichtung MS durch ähnliche Schaltmit tel erfolgen, wie sie oben für die Aktivierung der Empfang stastschaltung ET beschrieben wurden, so daß beim Binärwert "1" des Signals A die (nicht gezeigten) Aktivierungseingänge der Sendetastschaltungen AT auf H-Pegel gelegt werden.If necessary, special funds can also be provided the to the transmit pushbuttons AT all ports in the transmit drive and to activate in test mode and in Emp Deactivate fishing operation. To do this, the send key circuits AT in a similar manner to the receive key circuits ET are designed so that they are only when concerns an activation signal level (on a separate Ak tivierungsanschluß, not shown) are activated to ih Ren latch operation under control by the clock signals respectively. The creation of the relevant level can, for. B. with means of the mode control device MS by similar Schaltmit tel as done above for activation of reception have been described, so that the binary value "1" of signal A is the activation inputs (not shown) the transmit pushbuttons AT are set to H level.

Die im Testbetrieb eingerichtete Verbindung vom Ausgang der Sendetastschaltung AT des Strobe-Port SP zu den Steueran schlüssen der Sendetastschaltungen der Daten-Ports DP muß nicht unbedingt über die Empfangstastschaltung AT des Strobe- Port SP laufen. Diese Verbindung kann auch über irgendeinen anderen Weg laufen, der eigens für den Testbetrieb vorgesehen ist und nur für diesen Betrieb durchgeschaltet wird.The connection established in test mode from the output of the Send button circuit AT of the strobe port SP to the control must close the transmit key circuits of the data ports DP not necessarily via the receive pushbutton circuit AT of the strobe Port SP run. This connection can also be through any run another way, which is specifically intended for test operation and is only switched through for this operation.

Es sei noch erwähnt, daß die Sende- und Empfangstastschaltun gen zur Vereinfachung der Beschreibung als nicht- invertierende Elemente dargestellt sind. Auch wurden die sym bolhaft dargestellten Schalter als nichtinvertierende Ele mente beschrieben. In der Praxis werden solche Elemente meist invertierend sein, so daß die Binärpegel einzelner Signale jeweils entgegengesetzt zu den beschriebenen Pegeln sind. Ebenfalls zur Vereinfachung sind in den Figuren alle Signale als "einpolig" dargestellt. Manche Signale, insbesondere das Taktsignal T und das Strobesignal S, können auch "zweipolig" erzeugt werden, in zueinander symmetrischen Versionen, so daß sich die Flanken durch Erfassung der Überkreuzungspunkte bes ser detektieren lassen.It should also be mentioned that the transmit and receive key circuits to simplify the description as non- inverting elements are shown. The sym Bollich shown switch as non-inverting ele ment described. In practice, such elements are mostly be inverting so that the binary level of individual signals are each opposite to the levels described. Also for the sake of simplicity, all the signals are in the figures shown as "single pole". Some signals, especially that Clock signal T and the strobe signal S can also be "two-pole" are generated in mutually symmetrical versions, so that the edges by capturing the crossover points let it be detected.

Claims

1. Interface for sending and receiving a number N ≧ 1 parallel streams of data bits over N parallel data transmission lines (DL) and an accompanying strobe signal (S) indicating the common clock of the data bit streams via a strobe transmission line (SL), whereby a separate bidirectional data port (DP) is provided for each of the data transmission lines (DL) and a bidirectional strobe port (SP) is provided for the strobe transmission line (SL) and each of these ports has a transmit pushbutton circuit (AT) and one in parallel therewith GE switched receive key circuit (ET), and each transmit key circuit (AT) in the active state under the control of a superordinate, applied to its control terminal clock signal (T) gives an input bit sequence applied to its output in a manner synchronized with the clock signal and each reception key circuit (ET) can be activated in order to selectively receive the signal received at its input to transmit, characterized in that means (MS, AS, ES) for setting a test mode are seen before, when activating at least the receive pushbuttons (ET) of the data ports (DP) and producing signal connections
between a clock signal source (TG) and the control connections of all transmit pushbuttons (AT),
between sources of data bit sequences and the inputs of the transmit pushbuttons (AT) of the data ports (DP),
from the output of the transmit pushbutton (AT) of the strobe port (SP) to pushbutton control connections of the receive pushbuttons (ET) of the data ports (DP).

2. Interface according to claim 1, characterized in that the means (MS, AS, ES) for setting the test mode when activated, the input of the transmitter pushbutton (AT) each port (DP, SP) from the output of the reception Decouple the push-button circuit (ET) of the relevant port.

3. Interface according to claim 1 or 2, characterized draws, that the means (MS, AS, ES) for setting the test mode when activated, the receive button circuit (ET) of the Activate strobe port (SP) and thereby the connection from the output of the transmit pushbutton (AT) of the strobe port (SP) to the control connections of the reception key circuit the data port (DP).

4. Interface according to one of the preceding claims, characterized, that when activating the means (MS, AS, ES) to the set the test mode connection from off to the transmit button circuit (AT) of the strobe port (SP) the key control connections of the reception key circuits (AT) of the data ports (DP) a delay element (VG ') adjustable delay time contains.

5. Interface according to one of the preceding claims, characterized by connection devices (u, v) to optional connection of the input of the transmitter pushbutton device (AT) and the output of the receive key circuit (ET) of each of the data ports (DP) to the ver same inputs of a comparator (KM).

6. Interface according to one of the preceding claims, characterized by such training the transmission button circuits (AT) that they put on their inputs Scan bits with each edge of the clock signal (T) and stop at their exit.

7. Interface according to one of the preceding claims, characterized by such training the transmission button circuits (ET) at least the data ports (DP) that they the bits applied to their inputs with each edge of the scan their applied control signal and stop at their exit.

8. Interface according to one of the preceding claims, characterized, that they are on the chip of a memory containing a RAM integrated module, whereby the data ports (DP) the read / write connections of the memory module bil the.

9. Interface according to claim 7, characterized in that the RAM integrated with it is one with double data rate of RAM to be operated (DDR-RAM).

10. A method for testing an interface according to one of the preceding claims,
that during activation of the means for setting the test mode
a clock signal is applied to the control connections of the transmit pushbuttons,
Data bit streams with a bit rate determined by the same clock signal are applied to the inputs of the transmit pushbuttons of the data ports,
an alternating bit sequence with the same bit rate is applied to the input of the transmit pushbutton circuit of the strobe port and
at each of the data ports, the data bit stream applied at the input of the relevant transmission key circuit is compared with the data bit stream appearing at the output of the relevant reception key circuit.