CN218772141U - 双处理器电路及分布式控制系统的控制主板 - Google Patents

Abstract

本申请涉及集成电路技术领域，提供一种双处理器电路及分布式控制系统的控制主板。该双处理器电路包括第一微处理器和第二微处理器，第一微处理器设置有第一以太网控制器，第二微处理器设置有第二以太网控制器，第一以太网控制器与第二以太网控制器通过自身的数据接口直接进行通信；所述双处理器电路还包括第一晶振和第二晶振；第一晶振用于为第一以太网控制器发送信号和第二以太网控制器接收信号提供同步时钟；第二晶振用于为第二以太网控制器发送信号和第一以太网控制器接收信号提供同步时钟。本申请无需PHY芯片也可实现两个微处理器之间的以太网通信，节省了两个PHY芯片，从而节省了成本。

Description

双处理器电路及分布式控制系统的控制主板

技术领域

本申请涉及集成电路技术领域，具体地涉及一种双处理器电路以及一种分布式控制系统的控制主板。

背景技术

DCS(Distributed Control System，分布式控制系统)现场控制站的主板主要基于嵌入式处理器为核心开发，通过板卡连接器与扩展通信接口卡进行接口扩展，实现与外部设备的通信。

现有DCS现场控制站的主板存在以下缺陷：

1、成本高。主板控制器的两个处理器之间均通过物理层信号进行通信，传输介质通常为双绞线或光纤。对于主板内处理器之间的以太网通信，需要增加两个PHY(Physical，端口物理层)芯片将处理器输出的信号转换为可以在双绞线或光纤上传输的物理信号。现有的板内芯片通信架构，需要2个PHY芯片才能实现两个处理器之间的以太网通信，成本较高。

2、处理器之间通信冗余度不足。控制主板采用多处理器协同工作，进行并发多任务处理，控制主板内处理器之间通过以太网进行通信，没有冗余通信链路。如果以太网通信故障导致中心中断，则主板会进入工作异常状态，增加维护工作量。

发明内容

为了解决上述技术缺陷之一，本申请实施例中提供了一种双处理器电路及分布式控制系统的控制主板，以节约成本。

本申请实施例提供一种双处理器电路，包括第一微处理器和第二微处理器，第一微处理器设置有第一以太网控制器，第二微处理器设置有第二以太网控制器，第一以太网控制器与第二以太网控制器通过自身的数据接口直接进行通信；所述双处理器电路还包括第一晶振和第二晶振；第一晶振用于为第一以太网控制器发送信号和第二以太网控制器接收信号提供同步时钟；第二晶振用于为第二以太网控制器发送信号和第一以太网控制器接收信号提供同步时钟。

在本申请实施例中，第一以太网控制器的数据接口和第二以太网控制器的数据接口均包括时钟信号接口和数据信号接口，时钟信号接口用于传送有源晶振产生的时钟信号。

在本申请实施例中，第一以太网控制器和第二以太网控制器均有4个用于发送信号的数据信号接口和4个用于接收信号的数据信号接口；

第一以太网控制器的4个用于发送信号的数据信号接口分别与第二以太网控制器的4个用于接收信号的数据信号接口对应；

第二以太网控制器的4个用于发送信号的数据信号接口分别与第一以太网控制器的4个用于接收信号的数据信号接口对应。

在本申请实施例中，第一以太网控制器的寄存器和第二以太网控制器的寄存器中预先设置有以太网相关的网络连接状态参数。

在本申请实施例中，所述网络连接状态参数包括接口速率和双工模式。

在本申请实施例中，第一微处理器的USB总线和第二微处理器的USB总线通过差分信号线连接，构成第一微处理器与第二微处理器之间的USB链路。

在本申请实施例中，第一以太网控制器与第二以太网控制器之间通过双向并行数据线连接。

在本申请实施例中，第一晶振和第二晶振均为有源的石英晶体振荡器。

在本申请实施例中，第一微处理器采用型号为SCM801B468A0的MPU，第二微处理器采用型号为SCM621L144MJA0的MCU。

本申请实施例还提供一种分布式控制系统的控制主板，包括上述的双处理器电路。

本申请实施例提供的双处理器电路，通过以太网控制器自带的数据接口直接将两个以太网控制器输出的数据链路层信号互联，通过增加两个晶振为两个以太网控制器发送信号和接收信号提供同步时钟，无需PHY芯片也可实现两个微处理器之间的以太网通信，节省了两个PHY芯片，从而节省了成本。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为现有的DCS控制主板内芯片通信架构图；

图2为本申请实施例一提供的双处理器电路的通信连接示意图；

图3为本申请实施例一提供的双处理器电路中以太网控制器之间的连接示意图；

图4为本申请实施例二提供的双处理器电路的通信连接示意图。

具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

如背景技术中所介绍的，现有的板内芯片通信架构，需要2个PHY芯片才能实现两个处理器之间的以太网通信，成本较高。图1为现有的DCS控制主板内芯片通信架构图。如图1所示，主板内的微处理器A和微处理器B，其内部均设置有以太网控制器(MAC)，微处理器A的以太网控制器通过与其相连的一个PHY芯片将发送信号转换为能够在差分线上传输的物理信号，另一个PHY芯片接收通过差分线传输的物理信号，将其转换为微处理器B的以太网控制器的接收信号；微处理器B的以太网控制器通过与其相连的一个PHY芯片将发送信号转换为能够在差分线上传输的物理信号，另一个PHY芯片接收通过差分线传输的物理信号，将其转换为微处理器A的以太网控制器的接收信号，以此实现微处理器A与微处理器B之间的以太网通信。

本申请针对DCS控制主板内两个集成在微处理器芯片中的以太网控制器之间的以太网连接，提出无PHY芯片的连接方案，以降低DCS控制主板的成本。

本申请实施例提供一种双处理器电路，包括第一微处理器和第二微处理器，第一微处理器设置有第一以太网控制器，第二微处理器设置有第二以太网控制器，第一以太网控制器与第二以太网控制器通过自身的数据接口直接进行通信；所述双处理器电路还包括第一晶振和第二晶振，第一晶振用于为第一以太网控制器发送信号和第二以太网控制器接收信号提供同步时钟，第二晶振用于为第二以太网控制器发送信号和第一以太网控制器接收信号提供同步时钟。本申请实施例通过以太网控制器自带的数据接口直接将两个以太网控制器输出的数据链路层信号互联，通过增加两个晶振为两个以太网控制器发送信号和接收信号提供同步时钟，无需PHY芯片也可实现两个微处理器之间的以太网通信，节省了两个PHY芯片，从而节省了成本。

以下对本申请实施例的技术方案进行详细阐述。

实施例一

图2为本申请实施例一提供的双处理器电路的通信连接示意图；如图2所示，本申请实施例提供一种双处理器电路，包括第一微处理器和第二微处理器，第一微处理器设置有第一以太网控制器，第二微处理器设置有第二以太网控制器，第一以太网控制器与第二以太网控制器通过自身的数据接口直接进行通信，例如通过以太网控制器本身的MII接口(即媒体独立接口)进行通信。第一以太网控制器与第二以太网控制器之间通过双向并行数据线连接，进行双向并行数据传输。

现有技术方案中需要根据通信协议，选择通过以太网控制器或以太网收发器芯片提供同步时钟。通常是一个方向的数据传输需要一个同步时钟，对发送方和接收方进行双向同步，因此需要两个同步时钟。考虑到数据同步问题，本实施例的双处理器电路还设置有两个晶振，以提供同步时钟信号。

图3为本申请实施例一提供的双处理器电路中以太网控制器之间的连接示意图。如图3所示，以太网控制器之间设置有第一晶振和第二晶振，第一晶振用于为第一以太网控制器发送信号提供发送同步时钟TXCLK，同时为第二以太网控制器接收信号提供接收同步时钟RXCLK；第二晶振用于为第二以太网控制器发送信号提供发送同步时钟TXCLK，同时为第一以太网控制器接收信号提供接收同步时钟RXCLK。第一以太网控制器的数据接口和第二以太网控制器的数据接口均包括时钟信号接口和数据信号接口，时钟信号接口用于传送有源晶振产生的时钟信号(TXCLK、RXCLK)。具体的，第一以太网控制器和第二以太网控制器均有4个用于发送信号的数据信号接口和4个用于接收信号的数据信号接口。第一以太网控制器的4个用于发送信号(TX[3:0])的数据信号接口分别与第二以太网控制器的4个用于接收信号的数据信号接口对应，第二以太网控制器的4个用于发送信号的数据信号接口分别与第一以太网控制器的4个用于接收信号(RX[3:0])的数据信号接口对应。

现有技术方案中，以太网控制器从PHY芯片获取网络连接状态参数。本实施例的技术方案中，没有采用PHY芯片，以太网控制器无法获取网络连接状态参数，但对于板内通信，可以预先设置网络连接状态参数。在第一以太网控制器的寄存器和第二以太网控制器的寄存器中设置以太网相关的网络连接状态参数，即可实现太网控制器之间的板内通信。其中，网络连接状态参数包括接口速率(百兆速率或十兆速率)、双工模式(全双工模式或半双工模式)等。

实施例二

由于控制主板内处理器之间通过以太网进行通信，没有冗余通信链路，本实施例提供一种具有冗余通信链路的双处理器电路。如图4所示，本实施例提供的双处理器电路包括第一微处理器和第二微处理器，第一微处理器设置有第一以太网控制器，第二微处理器设置有第二以太网控制器，第一以太网控制器与第二以太网控制器通过自身的数据接口直接进行通信。第一以太网控制器与第二以太网控制器之间通过双向并行数据线连接(传输双向并行数据)，例如可以通过电路板上的印制线路实现两者的物理连接，构成第一微处理器与第二微处理器之间的以太网链路。第一微处理器和第二微处理器自带USB总线，第一微处理器的USB总线和第二微处理器的USB总线通过差分信号线连接(传输差分信号)，构成第一微处理器与第二微处理器之间的USB链路。第一微处理器与第二微处理器之间的USB链路，作为备用通信链路，在以太网通信故障时，第一微处理器与第二微处理器可通过USB链路进行通信，避免通信中断，以提高通信可靠性。

对于以太网链路，以太网控制器之间设置有第一晶振和第二晶振，第一晶振用于为第一以太网控制器发送信号提供发送同步时钟TXCLK，同时为第二以太网控制器接收信号提供接收同步时钟RXCLK；第二晶振用于为第二以太网控制器发送信号提供发送同步时钟TXCLK，同时为第一以太网控制器接收信号提供接收同步时钟RXCLK。第一以太网控制器的数据接口和第二以太网控制器的数据接口均包括时钟信号接口和数据信号接口，时钟信号接口用于传送有源晶振产生的时钟信号(TXCLK、RXCLK)。

在上述的实施例中，第一晶振和第二晶振均为有源的石英晶体振荡器(CrystalOscillator)，为以太网控制器发送/接收信号提供精确的时钟信号。

在上述的实施例中，第一微处理器和第二微处理器可采用智芯公司开发的“国网芯”系列主控芯片，例如，第一微处理器采用型号为SCM801B468A0的MPU(作为主处理器)，第二微处理器采用型号为SCM621L144MJA0的MCU(作为低功耗控制器)。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种双处理器电路，包括第一微处理器和第二微处理器，第一微处理器设置有第一以太网控制器，第二微处理器设置有第二以太网控制器，其特征在于，第一以太网控制器与第二以太网控制器通过自身的数据接口直接进行通信；

所述双处理器电路还包括第一晶振和第二晶振；

第一晶振用于为第一以太网控制器发送信号和第二以太网控制器接收信号提供同步时钟；

第二晶振用于为第二以太网控制器发送信号和第一以太网控制器接收信号提供同步时钟。

2.根据权利要求1所述的双处理器电路，其特征在于，第一以太网控制器的数据接口和第二以太网控制器的数据接口均包括时钟信号接口和数据信号接口，时钟信号接口用于传送有源晶振产生的时钟信号。

3.根据权利要求2所述的双处理器电路，其特征在于，第一以太网控制器和第二以太网控制器均有4个用于发送信号的数据信号接口和4个用于接收信号的数据信号接口；

第一以太网控制器的4个用于发送信号的数据信号接口分别与第二以太网控制器的4个用于接收信号的数据信号接口对应；

第二以太网控制器的4个用于发送信号的数据信号接口分别与第一以太网控制器的4个用于接收信号的数据信号接口对应。

4.根据权利要求1所述的双处理器电路，其特征在于，第一以太网控制器的寄存器和第二以太网控制器的寄存器中预先设置有以太网相关的网络连接状态参数。

5.根据权利要求4所述的双处理器电路，其特征在于，所述网络连接状态参数包括接口速率和双工模式。

6.根据权利要求1所述的双处理器电路，其特征在于，第一微处理器的USB总线和第二微处理器的USB总线通过差分信号线连接，构成第一微处理器与第二微处理器之间的USB链路。

7.根据权利要求1所述的双处理器电路，其特征在于，第一以太网控制器与第二以太网控制器之间通过双向并行数据线连接。

8.根据权利要求1所述的双处理器电路，其特征在于，第一晶振和第二晶振均为有源的石英晶体振荡器。

9.根据权利要求1所述的双处理器电路，其特征在于，第一微处理器采用型号为SCM801B468A0的MPU，第二微处理器采用型号为SCM621L144MJA0的MCU。

10.一种分布式控制系统的控制主板，其特征在于，包括权利要求1至9中任一项所述的双处理器电路。

Images