CN202421854U

CN202421854U - 用于dcs系统的三重冗余开关量输出模块

Info

Publication number: CN202421854U
Application number: CN2011205457706U
Authority: CN
Inventors: 傅晨晔; 李培植
Original assignee: SHANGHAI XINHUA CONTROL TECHNOLOGY (GROUP) Co Ltd
Current assignee: SHANGHAI XINHUA CONTROL TECHNOLOGY (GROUP) Co Ltd
Priority date: 2011-12-22
Filing date: 2011-12-22
Publication date: 2012-09-05
Anticipated expiration: 2021-12-22

Abstract

本实用新型公开了一种用于DCS系统的三重冗余开关量输出模块，包括三个相同的输出模块，其中，所述输出模块包括：微处理器，用于与所述FPGA相连；FPGA，用于与三个独立的控制器分别相连；以及若干开关量输出接口，用于与所述FPGA相连，并输出至端子模块；其中，所述FPGA与每个开关量输出接口之间均连接有光耦。本实用新型的一种用于DCS系统的三重冗余开关量输出模块通过三重冗余的结构设计，有效的提高了DCS系统的容错能力，使之可以自动识别并排除故障元件，并且在继续完成指定任务的同时，对故障元件进行在线修复而不中断系统操作，从而满足工业现场的各种高级的复杂控制的需求，保证了生产过程的安全稳定运行。

Description

用于DCS系统的三重冗余开关量输出模块

技术领域

本实用新型涉及一种开关量输出模块，特别地，涉及一种用于DCS系统的三重冗余开关量输出模块。

背景技术

目前，DCS系统已被广泛应用于电力、石油、化工、钢铁、造纸、水泥、脱硫、除尘、水处理等自动化控制领域中，它是一个由过程控制级和过程监控级组成的以通信网络为纽带的多级计算机系统，综合了计算机(Computer)、通讯(Communication)、显示(CRT)和控制(Control)等4C技术，其基本思想是分散控制、集中操作、分级管理、配置灵活、组态方便。

在工业现场，常见的DCS系统普遍采用双重冗余的方式进行数据的冗余。双重冗余的缺点在于：当一个模块发生故障时，很可能出现一个模块发出“1”指令，另一个模块发出“0”指令的情况，这使得仲裁电路难以判断，往往只能采用高选或者低选方式进行数据输出。这就意味着双重冗余中只要有一个模块发生故障，数据输出就很可能是不正常的。因此，随着DCS系统应用的不断深入，双重冗余的缺点日益突出，难以适应对数据输出的可靠性要求。

另外，对于DCS系统中的输出结果，一般都采用一级的回校系统，即简单的单卡输出回校，具体结构如图4所示。然而，这样的回校通常难以判断系统故障是继电器损坏、电缆老化或者掉落、还是模块本身错误，导致操作人员无法根据系统运行状态及时的纠错，还需中断过程进行专门纠错。

实用新型内容

有鉴于现有技术的上述缺陷，本实用新型所要解决的技术问题是提供一种用于DCS系统的三重冗余开关量输出模块，其通过三重冗余的结构设计，有效的提高了开关量输出模块的数据准确度，保证了生产过程安全稳定的运行。

为实现上述目的，本实用新型提供了一种用于DCS系统的三重冗余开关量输出模块，包括三个相同的输出模块，其中，所述输出模块包括：微处理器，用于与所述FPGA相连；FPGA，用于与三个独立的控制器分别相连；以及若干开关量输出接口，用于与所述FPGA相连，并输出至端子模块；其中，所述FPGA与每个开关量输出接口之间均连接有光耦。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述微处理器为32位ARM7的LPC2212。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述FPGA为XC3S250E。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述开关量输出接口的个数为16个。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述微处理器采用磁介质隔离芯片。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述FPGA上设置有5个串口。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述光耦与所述开关量输出接口之间还设置有放大器。

进一步地，上述的用于DCS系统的三重冗余开关量输出模块，其中，对于每个开关量输出接口，所述FPGA通过所述光耦连接到所述放大器的输出端，并通过所述光耦与所述端子模块相连。

上述的用于DCS系统的三重冗余开关量输出模块，其中，所述三重冗余开关量输出模块还包括看门狗电路，其与所述微处理器相连。

因此，本实用新型的一种用于DCS系统的三重冗余开关量输出模块通过三重冗余的结构设计，有效的提高了DCS系统的容错能力，使之可以自动识别并排除故障元件，并且在继续完成指定任务的同时，对故障元件进行在线修复而不中断系统操作，从而满足工业现场的各种高级的复杂控制的需求，保证了生产过程的安全稳定运行。

附图说明

图1是本实用新型的用于DCS系统的三重冗余开关量输出模块的框架示意图；

图2是本实用新型的用于DCS系统的三重冗余开关量输出模块中模块冗余的示意图；

图3是本实用新型的用于DCS系统的三重冗余开关量输出模块中通讯冗余的流程图；

图4是现有技术中开关量输出的一级的回校系统的框架示意图；

图5是本实用新型中开关量输出的两级回校系统的框架示意图。

具体实施方式

以下将结合附图对本实用新型的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本实用新型的目的、特征和效果。

本实用新型的用于DCS系统的三重冗余开关量输出模块是T3000 DCS系统的系统模块之一，其通过三重冗余化的结构与系统配合连接，实现与系统的三个独立的控制器通讯，并将三个控制器的数据进行输出表决，得出表决结果后再进行开关量的输出，从而极大的提高了整个DCS系统的容错能力。

具体地，如图2所示，本实用新型的用于DCS系统的三重冗余开关量输出模块采用了模块冗余的结构，其包括三个独立的输出模块，其均与系统的三个独立的控制器相连，接收控制器传送的指令和数据，并根据指令和数据进行开关量的输出。特别地，三个独立的输出模块采用并行工作模式，每个输出模块分别执行各自的控制程序，互不干扰。即任意一个输出模块内出现的任何一个故障都不会影响其他两个输出模块的正常运行，并且每个输出模块都会检测最终输出是否和自身输出一致。三个输出模块的输出最终输入到端子模块中，由端子模块进行三选二的选择，从而由驱动电路驱动继电器工作。

输出模块的具体结构如图1所示。由图可知，该输出模块包括有微处理器，FPGA，以及若干开关量输出接口。其中，微处理器与FPGA相连，FPGA再分别与DCS系统的三个独立的控制器相连，若干开关量输出接口再通过光耦连接到FPGA上。最后，开关量输入接口再通过电缆连接到DCS系统的端子模块上，进行三选二的驱动选择。

具体的，本实用新型中的微处理器采用的是32位的ARM7LPC2212芯片，其采用C语言编程，从而与DCS系统中的控制器进行通讯，并执行处理、表决等操作。另外，本实用新型的微处理器采用的是高速磁介质隔离芯片，其可隔离现场设备对其的干扰，保证其正常工作。

微处理器芯片通过双口RAM，采用modbus通讯协议，实现与FPGA的通讯。由于本实用新型中的DCS系统的结构特点，有多组数据需通讯。因此，在微处理器中虚拟了五个串口，用于实现和上位机的数据交换。当有上位机与控制器有数据交换时，FPGA就产生一个中断信号，以产生微处理器的外部中断。微处理器再根据中断信号响应相应的中断处理函数，完成相应的功能。

另外，微处理器通过对FPGA通讯，得到三组开关量输出数据，并进行运算提取，然后对三组数据进行三选二的选择，最终输出表决结果。其中，三选二的过程大致为：首先判断每个数据的品质，若存在通讯错误则丢弃这个数据；若品质好则参与比较，采用少数服从多数的原则，只有在极端境况下，输出保持不变。最后，微处理器将表决结果发送给FPGA，并读取回校数据结果，如回校数据与输出数据不同，则再次发送并报警。

本实用新型中的FPGA采用的是Spartan-3E系列中的XC3S250E芯片，并使用Verilog语言编程。另外，在FPGA内部搭建了一个2K的双口RAM，其可读可写，可通过该双口RAM与ARM7进行通讯。具体地，FPGA负责将ARM7发送过来的最终输出结果写出，以及将回校系统数据读取，并传送到ARM7中。

同样地，由于DCS系统的结构特点，有多组数据需通讯，故在FPGA中设置了五个串口，来实现和上位机的数据交换，以及实现ARM7和系统总线之间的接口。另外，FPGA还需要进行一定的译码工作。

本实用新型中的开关量输出接口的个数为16个，其输出端连接至端子模块，以传送最终的输出数据。在FPGA与开关量输出接口之间连接的光耦可对输出电路进行隔离，能有效地抑制系统噪声，消除接地回路的干扰，具有响应速度较快、寿命长、体积小、耐冲击等优点。

相应于本实用新型的用于DCS系统的三重冗余开关量输出模块中的模块冗余，本实用新型还采用了通讯冗余机制。在模块冗余中，每个输出模块都设有三个专用于通讯的串口，分别和三块不同的DCS系统的控制器通讯，读取指令和数据，并反馈运行状态和回校数据。因此，在通讯冗余中，当微处理器分别接收控制器传送下来的数据，进行转换处理后，采用冗余的方式进行仲裁。

参照图3，下面详细介绍一下微处理器的仲裁机制：

首先，对每个控制器的通讯品质进行判断，如果数据循环冗余校验(CRC校验)不通过，或者根本没有通讯，则该控制器的品质为坏，直接丢弃该数据；如果控制器的通讯品质好，则参与比较；

接着，微处理器对开关量输出采用以下仲裁机制：

a.若三个数据品质全好，则在三者中按设定模式输出，通常为三选二模式，也可以采用高选或者低选模式；

b.若其中某一个品质坏，则在另外两个中按设定模式输出，通常情况为：若二者相同，则输出；若二者不同；则保持原状，并且同时向上报警；

c.若其中某二或三个品质坏，则输出可根据设定按唯一好的输出，或者保持原状，并向上报警，同时系统降级。

因此，通过上述模块冗余和通讯冗余的方式，极大的提高了DCS系统的容错能力，使之能够适应高要求的工业生产现场。

对于开关量输出结果，相对于传统的一级回校系统，本实用新型采用了二级回校系统。如图5所示，为了便于开关量输出结果的输出，在每个开关量输出接口与光耦之间设置有放大器。在传统的一级回校中，放大器输出端的信号通过光耦再写入到FPGA中进行回校。本实用新型中除了将输出模块自身的输出结果进行回校，还将端子模块上三个输出模块的最终表决结果通过光耦再写入到FPGA中，从而实现二级回校。通过上述方式，进一步提高了操作人员对DCS系统运行状态的了解，使其可在第一时间就能够判断故障原因，并及时纠错。

另外，为了保证每个输出模块的正常运行，每个微处理器均连接有看门狗电路，用于计时判断。

以上详细描述了本实用新型的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本实用新型的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims

1.一种用于DCS系统的三重冗余开关量输出模块，其特征在于，包括三个相同的输出模块，其中，所述输出模块包括：

微处理器，用于与所述FPGA相连；

FPGA，用于与三个独立的控制器分别相连；

以及若干开关量输出接口，用于与所述FPGA相连，并输出至端子模块；

其中，所述FPGA与每个开关量输出接口之间均连接有光耦。

2.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述微处理器为32位ARM7的LPC2212。

3.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述FPGA为XC3S250E。

4.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述开关量输出接口的个数为16个。

5.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述微处理器采用磁介质隔离芯片。

6.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述FPGA上设置有5个串口。

7.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述光耦与所述开关量输出接口之间还设置有放大器。

8.如权利要求7所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，对于每个开关量输出接口，所述FPGA通过所述光耦连接到所述放大器的输出端，并通过所述光耦与所述端子模块相连。

9.如权利要求1所述的用于DCS系统的三重冗余开关量输出模块，其特征在于，所述三重冗余开关量输出模块还包括看门狗电路，其与所述微处理器相连。