CN116208359A - 具有自适应默认拒绝（dbd）访问控制的硬件防火墙 - Google Patents

具有自适应默认拒绝（dbd）访问控制的硬件防火墙 Download PDF

Info

Publication number
CN116208359A
CN116208359A CN202211488604.6A CN202211488604A CN116208359A CN 116208359 A CN116208359 A CN 116208359A CN 202211488604 A CN202211488604 A CN 202211488604A CN 116208359 A CN116208359 A CN 116208359A
Authority
CN
China
Prior art keywords
dbd
adaptive
policy
access
hardware firewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211488604.6A
Other languages
English (en)
Inventor
M·阿罗拉
L·L·凯斯
J·C·西尔塞罗
M·C·埃尔萨瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN116208359A publication Critical patent/CN116208359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • H04L63/0227—Filtering policies
    • H04L63/0263—Rule management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • H04L63/029—Firewall traversal, e.g. tunnelling or, creating pinholes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/20—Network architectures or network communication protocols for network security for managing network security; network security policies in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Storage Device Security (AREA)

Abstract

本公开涉及具有自适应默认拒绝(DBD)访问控制的硬件防火墙。在一实施例中，一种系统级芯片(SoC)可以包括：多个核心域；以及通过硬件防火墙耦合到所述多个核心域的存储器，其中所述硬件防火墙被配置成响应于事件而执行自适应默认拒绝(DBD)访问策略。在另一实施例中，一种电路可以包括：被配置成产生自适应DBD策略的访问控制策略生成器；以及耦合到所述访问控制策略生成器的硬件防火墙，所述硬件防火墙被配置成执行所述自适应DBD策略。在又一实施例中，一种方法可以包括：存储第一DBD配置状态的指示，所述第一DBD配置状态可用以执行第一DBD访问控制策略；以及将所述所存储指示改变为第二DBD配置状态，所述第二DBD配置状态可用以执行第二DBD访问控制策略。

Description

具有自适应默认拒绝(DBD)访问控制的硬件防火墙
技术领域
本公开大体上涉及电子电路，并且更特别地，涉及用于具有自适应默认拒绝(DBD)访问控制的硬件防火墙的系统和方法。
背景技术
用于使用硬件防火墙实施访问控制的机制在嵌入式计算空间中是众所周知的。通常，硬件防火墙在每次重置时禁用，并且在启动后即刻显式地编程。在被完全编程与启用之后，硬件防火墙针对以下各项检查存储器事务：(a)正确访问模式，和/或(b)与每个寻址存储器空间相关联的读取、写入与执行权限。
从硬件防火墙通电直到其编程完成为止，常规硬件防火墙将固定访问控制机制(例如，通常通过执行“允许所有”或“拒绝所有”策略)不加区别地应用到所有存储器事务。
然而，本发明的发明人已认识到，固定访问控制在许多应用中是不合需要的，尤其是那些需要更复杂设置、不同操作模式或特定唤醒要求的应用。为了解决这些以及其它顾虑，本发明的发明人已开发用于具有自适应默认拒绝访问控制的硬件防火墙的机制。
发明内容
根据一种实施方式，一种系统级芯片(SoC)包括：
多个核心域；以及
通过硬件防火墙耦合到所述多个核心域的存储器，其中所述硬件防火墙被配置成响应于事件而执行自适应默认拒绝(DBD)访问策略。
在一个或多个实施方式中，所述多个核心域包括实时处理域和应用程序域。
在一个或多个实施方式中，所述存储器在所述实时处理域与所述应用程序域之间共享。
在一个或多个实施方式中，所述硬件防火墙包括资源域控制器(RDC)。
在一个或多个实施方式中，所述事件包括重置事件或低电力模式退出事件。
在一个或多个实施方式中，所述硬件防火墙被配置成自以下时间开始执行所述自适应DBD访问策略：(a)所述重置的拒绝时间，或(b)低电力模式退出事件的时间。
在一个或多个实施方式中，所述硬件防火墙被配置成执行所述自适应DBD访问策略，直到由信任根(RoT)装置编程的访问策略实行为止。
在一个或多个实施方式中，所述自适应DBD访问策略是至少部分地基于DBD配置状态而生成。
在一个或多个实施方式中，所述DBD配置状态与隧道规则相关联。
在一个或多个实施方式中，所述隧道规则指定向核心域授予对所述存储器的至少一区的访问权限。
在一个或多个实施方式中，第一隧道规则另外指定所述核心域在安全操作模式中运行。
在一个或多个实施方式中，所述多个隧道规则中的每一个映射到所述SoC的不同生命周期阶段。
在一个或多个实施方式中，另一自适应DBD访问策略至少部分地基于另一DBD配置状态。
在一个或多个实施方式中，所述另一DBD配置状态与另一隧道规则相关联。
在一个或多个实施方式中，所述另一隧道规则指定向另一核心域授予对所述存储器的访问权限。
根据另一种实施方式，一种电路包括：
被配置成产生自适应默认拒绝(DBD)策略的访问控制策略生成器；以及
耦合到所述访问控制策略生成器的硬件防火墙，所述硬件防火墙被配置成执行所述自适应DBD策略。
在一个或多个实施方式中，所述自适应DBD策略至少部分地基于存储在一次性可编程(OTP)存储器中的DBD配置状态而将核心域识别为具有对硬件资源的访问权限。
在一个或多个实施方式中，响应于所述电路已到达后续生命周期阶段，所述硬件防火墙被配置成执行另一自适应DBD策略，并且其中所述另一自适应DBD策略至少部分地基于存储在所述OTP存储器中的另一DBD配置状态而将另一核心域识别为具有对所述硬件资源的访问权限。
根据另一种实施方式，一种方法包括，在电子芯片中：
将第一默认拒绝(DBD)配置状态的指示存储在一次性可编程(OTP)存储器中，其中所述第一DBD配置状态能够由硬件防火墙用来执行第一DBD访问控制策略；以及
将所述所存储指示改变为第二DBD配置状态，其中所述第二DBD配置状态能够由所述硬件防火墙用来执行第二DBD访问控制策略。
在一个或多个实施方式中，所述方法另外包括响应于所述电子芯片已在离散生命周期阶段之间转变的确定而改变所述所存储指示。
附图说明
本发明通过例子示出并且不受附图的限制，在附图中，类似的参考标号指示类似的元件。图式中的元件为简单和清楚起见被示出，并且未必是按比例绘制。
图1为根据一些实施例的微芯片的例子的框图，所述微芯片具有多个处理域和被配置成实施自适应默认拒绝(DBD)访问控制的一个或多个硬件防火墙。
图2为根据一些实施例的自适应DBD策略生成器的例子的框图。
图3为根据一些实施例的用于执行自适应DBD策略的方法的例子的流程图。
具体实施方式
公开用于具有自适应默认拒绝(DBD)访问控制的硬件防火墙的系统和方法。如本文中所使用，术语“硬件防火墙”涉及电子电路系统，所述电子电路系统被配置成执行对一个或多个存储资源或微芯片内的区的访问权限。在操作中，硬件防火墙实现目标存储器位置相对于所选择的(多个)处理核心或(多个)总线主控器的隔离(或共享)。
特别地，本文所描述的系统和方法实现默认访问控制“隧道”的创建和管理，所述默认访问控制“隧道”提供一组特定处理核心或总线主控器，所述特定处理核心或总线主控器在重置或电力状态改变事件期间具有对微芯片的所选组件的访问权限，而同时限制或拒绝所有其它核心或总线主控器的访问权限。
在各种实施方案中，这些系统和方法可以至少部分地通过实现硬件防火墙中的隧道规则而显著地并且安全地减少在重置或低电力模式退出事件后的唤醒时间(例如，相比于“拒绝所有”策略的应用)。硬件防火墙可以被配置成执行具有可变隧道规则的自适应DBD访问控制策略，所述可变隧道规则向所选(多个)核心或(多个)总线主控器授予指定类型的访问权限以排除所有其它核心或总线主控器。
自适应DBD访问控制策略可以取决于微芯片的生命周期而改变。通过使默认访问控制自适应，DBD策略的执行变得更有用并且测试友好。举例来说，当装置处于其生命周期的制造阶段时，默认访问控制可以使得生产测试器有权访问某些测试特征，但无权访问安全敏感区域。一旦装置到达现场生命周期阶段，就可以改变这些默认访问控制，使得系统发起程序可以被授予对使其能够对电力、重置和时钟进行排序的特征的访问权限，同时又无权访问受保护区。
图1为根据一些实施例的微芯片100的例子的框图，所述微芯片100具有多个处理域与被配置成实施自适应DBD访问控制的一个或多个硬件防火墙。在多种应用中，微芯片100可以实施为系统级芯片(SoC，System on Chip，亦可称“片上系统”)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等。
微芯片100包括核心域101A-N和共享域110。如本文中所使用，术语“域”涉及微芯片100内的资源(例如，核心、外围装置、存储器等)的逻辑集合。核心域101A-N中的每一个包括以下中的相应的一个或多个：中央处理单元(CPU)102A-N、互连件103A-N(例如，总线、纵横接线器、芯片上网络组件等)、资产或资源104A-N(例如，存储器、输入/输出或“I/O”组件等)、和硬件防火墙105A-N(例如，资源域控制器或“RDC”)。
在一些情况下，核心域101A-N中的每一个可以实施离散应用程序域。举例来说，核心域101A可以为在信任根(RoT)装置控制下的实时处理域，而核心域101N可以为运行LINUX或ANDROID操作系统(OS)的应用程序域。在核心域101A-N中的每一个中，CPU 102A-N可以包括任何合适的微控制器、微处理器、数字信号处理器(DSP)、专用指令集处理器(ASIP)等等。
同样，在核心域101A-N中的每一个中，硬件防火墙105A-N中的相应一个提供保护资产或资源104A-N中的对应一个的访问控制操作。在关于针对安全资产或资源104A的事务的重置或低电力模式退出事件之后，管理器106A即刻生成并且处置待通过硬件防火墙105A执行的默认访问控制策略，直到硬件防火墙105A被完全编程为止。类似地，管理器106N关于针对安全资产或资源104N的事务生成并且处置待通过硬件防火墙105N执行的默认访问控制策略，直到硬件防火墙105N被完全编程为止。
除了图1中所示出的组件以外，共享域110还可以包括呈现为对互连件113的主控器的额外资源(除了CPU以外)。此资源的例子可以包括但不限于具有直接存储器访问(DMA)能力的装置，例如图形处理单元(GPU)等等。
关于微芯片100，如果访问控制策略的应用排他地被限制于每个离散域，那么将不存在特别的安全暗示。然而，因为共享域110允许共享资源111A-N变为核心域101A-N中的一个给定核心域的部分(在如此编程时)，所以共享域110的存在增加微芯片100的安全攻击表面。
举例来说，尽管共享域110内的硬件防火墙112A-N通过核心域101A或核心域101N编程，但如果硬件防火墙112A-N被配置成默认“允许所有”，那么穿过电力循环的任何域将暂时地失去其防火墙编程，并且允许对共享资源111A-N不受限制的访问。另一方面，如果硬件防火墙112A-N被配置成默认“拒绝所有”，那么穿过电力循环的任何域将阻止对共享资源111A-N的所有访问，直到硬件防火墙112A-N被完全重新编程为止，并且因此将延长唤醒时间(有时不必要)。
因此，在各种实施方案中，核心域101A可以被配置成识别对应域状态107A，使用域状态107A的状态来将管理器106A设置为保护模式108A，并且使用域状态107A的状态来将硬件防火墙105A设置为自适应DBD模式109A。
类似地，核心域101N可以被配置成识别相应域状态107N，使用域状态107N的状态来将管理器106N设置为保护模式108N，并且使用域状态107N的状态来将硬件防火墙105N设置为自适应DBD模式109N。在一些情况下，域状态107A-N(例如，指示重置或唤醒处理)可以通过耦合到早期重置指示118的RDC保护电路系统117来识别。
共享域110可以被配置成识别相应域状态114，并且使用域状态114来将自适应DBD策略115A应用到来自核心域101A的事务，并且将自适应DBD策略115N应用到来自核心域101N的事务。此外，硬件防火墙112A可以被配置成使用域状态114来将自适应DBD策略116A应用到针对共享资源111A的事务，并且硬件防火墙112N可以被配置成使用域状态114来将自适应DBD策略116N应用到针对共享资源111N的事务。
通常，硬件防火墙105A-N和/或112A-N中的每一个可以执行通过其属于的域和/或其希望保护或固定到的每个特定资源104A-N和/或111A-N独特地配置的不同自适应DBD策略109A-N和/或116A-N。然而，在一些情况下，自适应DBD策略109A-N和116A-N中的两个或更多个可以彼此相同。
自适应DBD策略109A-N和/或116A-N中的每一个可以包括一个或多个隧道规则，所述隧道规则允许所选存储器事务默认地通过(例如，在启动期间)，同时拒绝所有其它存储器事务。可以选择所允许的存储器事务，以在至少部分地取决于微芯片100或包括微芯片100的装置的生命周期阶段(例如，制造、现场、维修等)而减少硬件防火墙105A-N和/或112A-N在其对应域101A-N和/或110的重置或低电力模式退出之后的(重新)编程时间。
图2为自适应DBD策略生成器201的例子的框图。在一些实施例中，可以在管理器106A-N中的每一个中提供具有其自身的自适应DBD策略生成器201的电路系统200的不同实例。在其它实施例中，(多个)自适应DBD策略生成器201可以为安全包围区、硬件信任根(RoT)等等的部分。
在操作中，自适应DBD策略生成器201至少部分地基于以下生成默认自适应DBD访问控制策略208：DBD启用状态位203、DBD配置状态位204(例如，4位)、(多个)微芯片生命周期阶段位205和/或全域有效(GVLD)状态位207。可以将DBD启用状态位203、DBD配置状态位204和(多个)微芯片生命周期阶段位205实施为保险丝或一次性可编程(OTP)存储器202。在一些实施方案中，举例来说，还可以使用提供对微芯片100的安全功能的访问权限的相同应用程序编程接口(API)来程序装置保险丝/OTP存储器202。
例如，在随机访问存储器(RAM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器等等中，GVLD状态位207可以通过软件206编程。软件206设置GVLD状态位207的值以指示硬件防火墙105A-N和/或112A-N被完全编程，并且执行来自显式编程访问控制策略上的点。
在所述时间点之前，尽管GVLD状态位207的值指示硬件防火墙105A-N和/或112A-N尚未被完全编程(例如，在重置或唤醒处理期间)，但只要设置DBD启用状态位203，自适应DBD策略生成器201就使用与DBD配置状态位204和/或(多个)微芯片生命周期阶段位205相关联的隧道规则来生成默认自适应DBD访问控制策略208。
如本文所描述，自适应DBD策略可以至少再附加两个控制状态，所述控制状态调节默认DBD访问策略，如下表1中所示出：
Figure BDA0003962731100000081
表1
DBD启用状态位203确定DBD模式是否由于重置或低电力模式退出事件而被启用。如果对应保险丝未熔断(DBD启用状态位203＝0)，那么相关联的硬件防火墙不监视任何访问和事务，直到硬件防火墙的检查器被完全编程并且通过软件206启用GVLD状态位207为止。在从拒绝重置到设置GVLD状态位207的时间期间，允许所有访问和事务。
然而，如果对应保险丝熔断(DBD启用状态位203＝1)，那么一旦拒绝重置，相关联硬件防火墙就进入自适应DBD模式。在此模式中，除了根据DBD配置状态位204明确允许的资源以外，默认拒绝所有访问。在一些实施方案中，硬件防火墙可以终止任何具有总线错误的存储器访问。
DBD配置状态位204可以在启用DBD模式(设置DBD启用状态位203)时执行特定隧道或例外策略。作为例子，考虑表2的说明性、非限制性实施方案：
Figure BDA0003962731100000082
Figure BDA0003962731100000091
表2
其中，“SROT”表示由安全信任根装置发布的存储器事务，通常在安全包围区(表示来自安全包围区的事务的模式或本身安全的硬件信任根的模式)中实施，“核心1”表示由CPU 102A发布的事务，“核心1[Sec]”表示由在高安全模式中操作的CPU 102A发布的事务，“核心2”表示由CPU 102N发布的事务，并且“核心2[Sec]”表示由在高安全模式中操作的CPU102N发布的事务。
除非由适用的隧道规则排除，否则默认拒绝所有存储器事务。举例来说，当DBD配置状态位204指示“1010”并且DBD启用状态位203设置为1时，除了源自SROT装置或由在高安全模式(例如，ARM的信任区域“安全世界”)中操作的CPU 102N的访问以外，拒绝所有访问。在一些情况下，可以通过增加安全等级来设定表2的隧道规则，使得在更多DBD配置状态位204写入到保险丝/OTP 202中时，允许更少类型的请求(例如，通过发布核心的实体)，和/或拒绝更多类型的事务。
在一些情况下，隧道规则可以具有一般应用性，如表2中所示出。在其它情况下，可以将隧道规则绑定到微芯片的生命周期阶段(例如，当不允许运行核心时，称为“测试器”生命周期)。举例来说，在基于生命周期的隧道设置中，对于每一个隧道规则可以存在两个相异策略，一个用于核心活动时，并且另一个用于测试器端口活动时。
除了基于可以在一个应用到另一个应用之间变化的安全策略而使所选核心域具有默认访问以外，本文所描述的系统和方法还可以减少唤醒时间，这是以下应用(例如，物联网(IoT)装置、个人可佩戴物等)中的重要要求：整个微芯片100或其各种域101A-N和110中的任何一个在短时间窗内可以多次进入与退出低电力模式。这些装置的总体电力耗散为关键客户要求，并且与电力模式转变相关联的进入与退出时间的减少为最大化在断电和/或睡眠状态中花费的时间的重要促成因素。
使用本文所描述的系统和方法，涉及从低电力模式退出的启动处理可以在安全模式中由特定核心执行，如由DBD配置状态位204所规定。举例来说，如果核心域101N指派到运行ARM的信任固件或安全世界固件的“应用程序域或Linux”，那么可以将DBD配置状态位204设置为“1010”以仅允许CPU 102N运行信任固件，从而在从低电力模式退出时具有对由硬件防火墙保护的资源的默认访问权限。这意味着不需要在某些操作发生之前完全重新配置或重新编程硬件防火墙，从而减少唤醒时间。
图3为用于执行自适应DBD策略208的方法300的例子的流程图。特别地，方法300示出在重置、启动期间和/或在从低电力模式退出时，可以如何通过微芯片100和/或其各个核心域101A-N或110处置安全或控制访问策略。
在启动阶段期间，框301在重置或低电力退出(或“唤醒”)事件之后即刻生成自适应DBD策略208。在框302处，初始化硬件防火墙105A-N和/或112A-N，并且在框303处，用自适应DBD策略208更新硬件防火墙105A-N和/或112A-N。在电力事件(例如，重置、进入省电模式等)之前，框304保存微芯片100(或相关(多个)核心域101A-N或110)的完整上下文。接着，当微芯片100(或(多个)相关核心域101A-N或110)从低电力模式退出和/或当从重置操作唤醒时，框305恢复微芯片100(或(多个)相关核心域101A-N或110)的完整上下文。
可以注意到，在不存在本文所描述的系统和方法的情况下，微芯片100(例如，SROT)将必须在允许关于受保护资源的任何存储器事务之前执行框304的完整上下文保存(在低电力进入之前)与框305的完整上下文恢复(在低电力退出之后)。取决于所涉及硬件防火墙的数目，相比于实施本文所描述的系统和方法时，固定DBD控制访问策略可能花费多达三十倍的时间，使得自适应DBD控制访问策略208的(多个)隧道规则在完成完整上下文恢复之前允许对特定域的默认访问权限。
为了使总体机制(重新)测试友好并且安全，可以设计自适应DBD控制访问策略208以匹配在微芯片的生命周期和/或早期调试阶段的各种阶段期间预期的特性，例如，设计方式允许在制造生命周期阶段期间开通更多访问路径(但仍限制对任何机密的访问权限)，同时阻止客户生命周期阶段的所有访问，客户生命周期阶段为装置现场安放在客户的产品中的阶段。在一些实施方案中，微芯片100的当前生命周期阶段可以指示装置保险丝/OTP存储器202中的(多个)位205。
在许多实施方案中，微芯片100可以并入到多种电子装置中，所述电子装置包括：例如，计算机系统或信息技术(IT)产品，例如服务器、台式计算机、膝上型计算机、存储器、开关、路由器等；电信硬件；消费装置或家用电器，例如手机、平板计算机、可佩戴装置、IoT装置、电视机、摄像机、音响系统等；科学仪器；工业机器人；医疗或实验室电子装置，例如成像、诊断或治疗装备等；运输车辆，例如汽车、公共汽车、卡车、火车、船舶、飞机等；军用装备等。更一般地说，这些系统和方法可以并入到具有一个或多个电子零件或组件的任何装置或系统中。
尽管本文中参考特定实施例描述了本发明，但可以在不脱离如所附权利要求书中所阐述的本发明的范围的情况下进行各种修改和改变。因此，应在说明性而非限制性意义上看待本说明书和图式，并且希望所有这些修改都包括在本发明的范围内。并不希望将本文中相对于特定实施例描述的任何益处、优势或针对问题的解决方案解释为任何或所有权利要求的关键、需要或必不可少的特征或元件。
除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别这些术语所描述的元件。因此，这些术语未必希望指示此类元件的时间或其它优先级排序。术语“耦合”或“可操作地耦合”被限定为连接，但未必是直接连接，也未必以机械方式连接。除非另有陈述，否则术语“一(a和an)”被限定为一个或多个。术语“包括(comprise)”(以及包括的任何形式，例如“包括(comprises和comprising)”)、“具有(have)”(以及具有的任何形式，例如“具有(has和having)”)、“包括(include)”(以及包括的任何形式，例如“包括(includes和including)”)以及“含有(contain)”(以及含有的任何形式，例如“含有(contains和containing)”)是开放式连系动词。因此，“包括(comprises)”、“具有”、“包括(includes)”或“含有(contain)”一个或多个元件的系统、装置或设备拥有所述一个或多个元件，但不限于仅拥有所述一个或多个元件。类似地，“包括(comprises)”、“具有(has)”、“包括(includes)”或“含有(contains)”一个或多个操作的方法或处理拥有所述一个或多个操作，但不限于仅拥有所述一个或多个操作。

Claims (10)

1.一种系统级芯片(SoC)，其特征在于，包括：
多个核心域；以及
通过硬件防火墙耦合到所述多个核心域的存储器，其中所述硬件防火墙被配置成响应于事件而执行自适应默认拒绝(DBD)访问策略。
2.根据权利要求1所述的SoC，其特征在于，所述事件包括重置事件或低电力模式退出事件。
3.根据权利要求2所述的SoC，其特征在于，所述硬件防火墙被配置成自以下时间开始执行所述自适应DBD访问策略：(a)所述重置的拒绝时间，或(b)低电力模式退出事件的时间。
4.根据权利要求3所述的SoC，其特征在于，所述硬件防火墙被配置成执行所述自适应DBD访问策略，直到由信任根(RoT)装置编程的访问策略实行为止。
5.根据权利要求1所述的SoC，其特征在于，所述自适应DBD访问策略是至少部分地基于DBD配置状态而生成。
6.根据权利要求5所述的SoC，其特征在于，所述DBD配置状态与隧道规则相关联。
7.根据权利要求6所述的SoC，其特征在于，另一自适应DBD访问策略至少部分地基于另一DBD配置状态。
8.一种电路，其特征在于，包括：
被配置成产生自适应默认拒绝(DBD)策略的访问控制策略生成器；以及
耦合到所述访问控制策略生成器的硬件防火墙，所述硬件防火墙被配置成执行所述自适应DBD策略。
9.根据权利要求8所述的电路，其特征在于，所述自适应DBD策略至少部分地基于存储在一次性可编程(OTP)存储器中的DBD配置状态而将核心域识别为具有对硬件资源的访问权限。
10.一种方法，其特征在于，所述方法包括，在电子芯片中：
将第一默认拒绝(DBD)配置状态的指示存储在一次性可编程(OTP)存储器中，其中所述第一DBD配置状态能够由硬件防火墙用来执行第一DBD访问控制策略；以及
将所述所存储指示改变为第二DBD配置状态，其中所述第二DBD配置状态能够由所述硬件防火墙用来执行第二DBD访问控制策略。
CN202211488604.6A 2021-11-30 2022-11-25 具有自适应默认拒绝（dbd）访问控制的硬件防火墙 Pending CN116208359A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/456,911 2021-11-30
US17/456,911 US20230171229A1 (en) 2021-11-30 2021-11-30 Hardware firewalls with adaptive deny-by-default (dbd) access control

Publications (1)

Publication Number Publication Date
CN116208359A true CN116208359A (zh) 2023-06-02

Family

ID=86499585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211488604.6A Pending CN116208359A (zh) 2021-11-30 2022-11-25 具有自适应默认拒绝（dbd）访问控制的硬件防火墙

Country Status (2)

Country Link
US (1) US20230171229A1 (zh)
CN (1) CN116208359A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898830A (en) * 1996-10-17 1999-04-27 Network Engineering Software Firewall providing enhanced network security and user transparency
US20050180095A1 (en) * 1996-11-29 2005-08-18 Ellis Frampton E. Global network computers
US7644436B2 (en) * 2002-01-24 2010-01-05 Arxceo Corporation Intelligent firewall
US8594333B2 (en) * 2008-09-05 2013-11-26 Vixs Systems, Inc Secure key access with one-time programmable memory and applications thereof
US9922210B2 (en) * 2013-04-29 2018-03-20 Sri International Componentized provisioning
WO2016130915A1 (en) * 2015-02-13 2016-08-18 Google Inc. Transparent hardware-assisted memory decompression
US9560015B1 (en) * 2016-04-12 2017-01-31 Cryptzone North America, Inc. Systems and methods for protecting network devices by a firewall
US11093641B1 (en) * 2018-12-13 2021-08-17 Amazon Technologies, Inc. Anonymizing sensitive data in logic problems for input to a constraint solver
US20200293485A1 (en) * 2019-03-13 2020-09-17 Moon J. Kim On demand multiple heterogeneous multicore processors
US11483350B2 (en) * 2019-03-29 2022-10-25 Amazon Technologies, Inc. Intent-based governance service
US11012442B2 (en) * 2019-04-11 2021-05-18 Schweitzer Engineering Laboratories, Inc. Address resolution protocol response handling
US20220337604A1 (en) * 2019-09-24 2022-10-20 Pribit Technology, Inc. System And Method For Secure Network Access Of Terminal
WO2021138479A1 (en) * 2019-12-31 2021-07-08 Stryker Corporation Operating devices in an operating room
US11757886B2 (en) * 2020-12-10 2023-09-12 Amazon Technologies, Inc. Analysis of role reachability using policy complements
US11609879B2 (en) * 2021-02-26 2023-03-21 Nvidia Corporation Techniques for configuring parallel processors for different application domains

Also Published As

Publication number Publication date
US20230171229A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US10565132B2 (en) Dynamic configuration and peripheral access in a processor
US10489332B2 (en) System and method for per-task memory protection for a non-programmable bus master
EP2587376B1 (en) Systems and methods for semaphore-based protection of shared system resources
US20040177266A1 (en) Data processing system with peripheral access protection and method therefor
US20140137231A1 (en) INCORPORATING ACCESS CONTROL FUNCTIONALITY INTO A SYSTEM ON A CHIP (SoC)
JP2016516228A (ja) システムオンチップ内のスレーブユニットへの、コントロール下でのアクセス方法および回路装置
JP6071341B2 (ja) 領域記述子グローバル化制御を有するメモリ管理ユニット
JP2012128850A (ja) メモリ保護ユニットおよび記憶素子へのアクセスコントロール方法
DE102020127800A1 (de) Ein-chip-system und verfahren zu dessen betrieb
US11714647B2 (en) Resource allocation in a multi-processor system
CN112835846A (zh) 片上系统
DE102022108625A1 (de) Mehrere physische anforderungsschnittstellen für sicherheitsprozessoren
CN112835845A (zh) 用于管理形成例如微控制器的片上系统的调试的方法和对应片上系统
WO2008030727A2 (en) Access control of memory space in microprocessor systems
US20150378944A1 (en) A method of and circuitry for controlling access by a master to a peripheral, a method of configuring such circuitry, and associated computer program products
US20090158011A1 (en) Data processing system
US10037287B2 (en) Method for protecting memory against unauthorized access
CN109564555A (zh) 基于上下文的保护系统
CN116208359A (zh) 具有自适应默认拒绝（dbd）访问控制的硬件防火墙
JP3072706B2 (ja) データ保護装置及びコンピュータ・システム
CN116340243A (zh) 一种双核可信执行的安全芯片架构
US10592663B2 (en) Technologies for USB controller state integrity protection
US20230185904A1 (en) Method and system for freedom from interference (ffi)
CN116166609A (zh) 存储器防火墙的动态管理
WO2022199807A1 (en) Device and method for managing resource access

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication