CN115808612B - 一种芯片物理ip测试系统、方法及电子设备 - Google Patents

Abstract

本申请公开一种芯片物理IP测试系统、方法及电子设备，涉及芯片测试技术领域。系统包括：仪器配置模块、寄存器读写模块、单元测试模块、数据分析处理模块和自动化测试模块；所述仪器配置模块分别和所述单元测试模块和所述寄存器读写模块连接；所述单元测试模块和所述数据分析处理模块连接；所述自动化测试模块和所述单元测试模块连接，可以减少了复杂繁琐的人工测试可能引入的各种问题，实现了芯片物理IP的各项测试，测试也变得更加快速和灵活，极大缩短了测试周期，加快整体芯片上市时间，通过图形化界面减少测试人员学习成本，支持研发测试计划导入，测试用例单元化管理及自动化执行，低代码用例开发，更加有效地实现测试数据分析与探索。

Description

一种芯片物理IP测试系统、方法及电子设备

技术领域

本申请涉及芯片测试技术领域，尤其涉及一种芯片物理IP测试系统、方法及电子设备。

背景技术

随着我国在智能驾驶、人工智能（Artificial Intelligence，AI）、5G等应用技术方向上的创新突破与市场的快速增长，半导体已经在高速发展中逐渐迈向高端、复杂的芯片应用场景。

半导体网际协议（Internet Protocol，IP）行业处于产业链最上游，为芯片设计提供基本模块。按产品类型分，半导体IP常见分类为处理器IP、接口IP、物理IP与数字IP，往下细分又可分为处理器、接口、模拟、基础、安全IP以及SoC架构和IP加速。物理IP可分为射频IP与数模混合IP。其中，物理接口类IP，如DDR控制器IP等也可归为接口类IP，在IPnest的行业统计口径中并入到接口IP类别中。物理IP当中数模混合IP种类较多，包括SoC子系统、数据接口、存储、单元库以及模拟IP等。

IP核及供应商生态圈可降低芯片开发成本，提升开发效率。SoC开发成本可拆解为IP资格、SoC设计、验证、物理设计、软件、原型、确认与测试几部分，其中成本主要来源于验证、软件、SoC设计与物理设计，四类成本占比总计91%，而半导体IP将应用于芯片设计、物理设计以及IP验证等多个环节，是芯片开发成本中的重要一环。面对这些趋势，测试作为覆盖芯片产品生命周期的性能与质量的重要关卡，也是数据收集的重要手段，测试创新将直接加速芯片研发的进程与质量管控高效落地。面对IP功能的快速扩展，测试人员能力不足而导致的测试项目延迟、效率低下，从而影响整体芯片的上市时间，也影响了芯片的质量，缩短上市时间是半导体IP首要需求来源。

因此，亟需一种芯片物理IP测试系统来提高测试效率和质量，以及缩短芯片上市时间。

发明内容

本申请的目的在于提供一种芯片物理IP测试系统、方法及电子设备，以解决现有测试效率较低和质量较差，以及芯片上市时间较长的问题。

第一方面，本申请提供一种芯片物理IP测试系统，所述系统应用于开源集成开发环境中，所述系统包括：

仪器配置模块、寄存器读写模块、单元测试模块、数据分析处理模块和自动化测试模块；

其中，所述仪器配置模块分别和所述单元测试模块和所述寄存器读写模块连接；所述单元测试模块和所述数据分析处理模块连接；所述自动化测试模块和所述单元测试模块连接；

所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口；

所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；

所述单元测试模块，用于基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；

所述数据分析处理模块，用于确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；

所述自动化测试模块，用于设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列。

采用上述技术方案的情况下，本申请实施例提供的芯片物理IP测试系统，包括：仪器配置模块、寄存器读写模块、单元测试模块、数据分析处理模块和自动化测试模块；其中，所述仪器配置模块分别和所述单元测试模块和所述寄存器读写模块连接；所述单元测试模块和所述数据分析处理模块连接；所述自动化测试模块和所述单元测试模块连接；所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口；所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；所述单元测试模块，用于基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；所述数据分析处理模块，用于确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；所述自动化测试模块，用于设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列，减少了复杂繁琐的人工测试可能引入的各种问题，实现了芯片物理IP的各项测试，测试也变得更加快速和灵活，极大的缩短了测试周期，从而加快整体芯片上市时间，相比于现有单点工具可以更加快速的实现各环节研发与测试协同，通过图形化界面减少测试人员的学习成本，支持研发测试计划导入，测试用例单元化管理及自动化执行，低代码用例开发，更加有效地实现测试数据分析与探索。

在一种可能的实现方式中，所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口，包括：

所述仪器配置模块，用于对待测试仪器或待测试芯片进行分类，基于预存的测试仪器和芯片对应的通信协议集合将多个通信协议地址化处理，得到通信协议地址集合；

所述仪器配置模块，还用于确定所述待测试仪器或所述待测试芯片对应的当前通信地址，基于所述当前通信地址调用所述通信协议地址集合中对应的通信接口。

在一种可能的实现方式中，所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令，包括：

所述寄存器读写模块，用于提供所述待测试芯片对应的支持读写的寄存器信息，通过所述寄存器信息确定目标寄存器地址进行读写操作，根据所述待测试芯片和对应的通信协议确定目标读写命令，将所述目标读写命令和所述待测试芯片返回的信息打印至日志窗口并存档。

在一种可能的实现方式中，所述数据分析处理模块，还用于响应用户输入的查看数据指令，显示所述测试报告对应的数据。

在一种可能的实现方式中，在所述自动化测试模块，还用于设置定时执行自动化测试，导入导出测试序列。

第二方面，本申请还提供一种芯片物理IP测试方法，应用于第一方面任一所述的芯片物理IP测试系统中，所述方法包括：

所述仪器配置模块确定待测试仪器或待测试芯片对应的通信接口；

所述寄存器读写模块基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；

所述单元测试模块基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；

所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；

所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列。

在一种可能的实现方式中，所述仪器配置模块确定待测试仪器或待测试芯片对应的通信接口，包括：

所述仪器配置模块对待测试仪器或待测试芯片进行分类，基于预存的测试仪器和芯片对应的通信协议集合将多个通信协议地址化处理，得到通信协议地址集合；

所述仪器配置模块确定所述待测试仪器或所述待测试芯片对应的当前通信地址，基于所述当前通信地址调用所述通信协议地址集合中对应的通信接口。

在一种可能的实现方式中，所述寄存器读写模块基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令，包括：

所述寄存器读写模块提供所述待测试芯片对应的支持读写的寄存器信息，通过所述寄存器信息确定目标寄存器地址进行读写操作，根据所述待测试芯片和对应的通信协议确定目标读写命令，将所述目标读写命令和所述待测试芯片返回的信息打印至日志窗口并存档。

在一种可能的实现方式中，在所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告之后，还包括：

所述数据分析处理模块响应用户输入的查看数据指令，显示所述测试报告对应的数据；

在所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列之后，还包括：

在所述自动化测试模块设置定时执行自动化测试，导入导出测试序列。

第二方面提供的芯片物理IP测试方法的有益效果与第一方面或第一方面任一可能的实现方式描述的芯片物理IP测试系统的有益效果相同，此处不做赘述。

第三方面，本申请还提供一种电子设备，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得所述装置执行第二方面任一可能的实现方式描述的芯片物理IP测试方法。

第三方面提供的电子设备的有益效果与第二方面或第二方面任一可能的实现方式描述的芯片物理IP测试系统的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请实施例提供的一种芯片物理IP测试系统的结构示意图；

图2示出了本申请实施例提供的一种芯片物理IP测试方法的流程示意图；

图3为本申请实施例提供的一种电子设备的硬件结构示意图；

图4为本申请实施例提供的芯片的结构示意图。

附图标记：

A-开源集成开发环境；10-芯片物理IP测试系统；101-仪器配置模块；102-寄存器读写模块；103-单元测试模块；104-数据分析处理模块；105-自动化测试模块；F-待测试仪器；C-待测试芯片；300-电子设备；310-处理器；320-通信接口；330-存储器；340-通信线路；400-芯片；440-总线系统。

实施方式

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b或c中的至少一项（个），可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

图1示出了本申请实施例提供的一种芯片物理IP测试系统的结构示意图，如图1所示，所述系统应用于开源集成开发环境A中，所述芯片物理IP测试系统10包括：

仪器配置模块101、寄存器读写模块102、单元测试模块103、数据分析处理模块104和自动化测试模块105；

其中，所述仪器配置模块101分别和所述单元测试模块103和所述寄存器读写模块102连接；所述单元测试模块103和所述数据分析处理模块104连接；所述自动化测试模块105分别和所述单元测试模块103和所述仪器配置模块101连接。

所述仪器配置模块101，用于确定待测试仪器F或待测试芯片C对应的通信接口；

所述寄存器读写模块102，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；

所述单元测试模块103，用于基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；

所述数据分析处理模块104，用于确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；

所述自动化测试模块105，用于设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列。

本申请实施例中的芯片物理IP测试系统，顺应数字化趋势在组织和流程设计上做出了重新设计，将经验、技术能力、质量保证手段建立在测试的方法与流程上，而且通过测试收集的大数据不断迭代模型方法，实现测试验证自动化，测试数据自动化收集，将测试经验固化到系统中。

综上所述，本申请实施例提供的芯片物理IP测试系统，包括：仪器配置模块、寄存器读写模块、单元测试模块、数据分析处理模块和自动化测试模块；其中，所述仪器配置模块分别和所述单元测试模块和所述寄存器读写模块连接；所述单元测试模块和所述数据分析处理模块连接；所述自动化测试模块和所述单元测试模块连接；所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口；所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；所述单元测试模块，用于基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；所述数据分析处理模块，用于确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；所述自动化测试模块，用于设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列，减少了复杂繁琐的人工测试可能引入的各种问题，实现了芯片物理IP的各项测试，测试也变得更加快速和灵活，极大的缩短了测试周期，从而加快整体芯片上市时间，相比于现有单点工具可以更加快速的实现各环节研发与测试协同，通过图形化界面减少测试人员的学习成本，支持研发测试计划导入，测试用例单元化管理及自动化执行，低代码用例开发，更加有效地实现测试数据分析与探索。

可选的，本申请中的开源集成开发（IDE）环境，可以承载整个测试系统，包括整个测试系统代码的编写、代码生成、界面设计、调试和编译等功能。

具体的，一种芯片物理IP测试系统依赖于代码的编写实现，因此可以选定pycharm和VS studio为开源IDE环境，使用python语言和C#两种开发方式，实现测试系统各个模块的功能，通过强大的IDE环境灵活的设计整个测试系统的代码框架，将各个模块紧密的结合在一起。

可选的，所述仪器配置模块，用于添加物理IP测试所需使用的硬件设备，可以用于确定待测试仪器或待测试芯片对应的通信接口，可以具体包括：

所述仪器配置模块，用于对待测试仪器或待测试芯片进行分类，基于预存的测试仪器和芯片对应的通信协议集合将多个通信协议地址化处理，得到通信协议地址集合；所述仪器配置模块，还用于确定所述待测试仪器或所述待测试芯片对应的当前通信地址，基于所述当前通信地址调用所述通信协议地址集合中对应的通信接口。

具体的，芯片物理IP测试中涉及到各种各样的仪器和芯片，其中包括但不限于信号源、频谱仪、相噪仪、温箱和逻辑分析仪等。不同仪器根据使用场景使用不同的通信协议，包括但不限于GPIB、USB、TCPIP等。各种各样的仪器来自不同的厂商，不同厂商的仪器基本都有一个共同点，那就是他们都使用了通用的VISA协议，即虚拟仪器软件结构，VISA函数库驻留在计算机系统内，是计算机与仪器的标准软件通信接口，计算机通过它来控制仪器，上面提到的python和C#都提供了VISA协议库，比如python的pyvisa。如何将多种仪器进行分类是仪器配置模块最重要的工作。芯片物理IP测试系统通过将不同种类的仪器进行抽象化，先将各个厂商的仪器进行分类，然后将相同厂商的仪器使用到的VISA API封装到这个类里面，然后将所有通信协议进行地址化，通过用户使用时传参进来的通信地址进行调用对应的通信接口，这样单元测试模块不需要知道具体的仪器，只要仪器配置好了地址和输入输出端口就能直接调用对应仪器封装好的API进行仪器的控制。另外， IDE环境前端支持新增仪器代码，可以通过仪器类代码模板添加全新的仪器类型，也可以在现有类型直接添加不同型号的仪器，还可以直接扩展现有型号仪器的API。芯片也一样，把不同芯片当作不同的仪器，同样也可以进行抽象化和分类，与芯片建立通信是进行芯片控制的前提。

可选的，所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令，包括：

所述寄存器读写模块，用于提供所述待测试芯片对应的支持读写的寄存器信息，通过所述寄存器信息确定目标寄存器地址进行读写操作，根据所述待测试芯片和对应的通信协议确定目标读写命令，将所述目标读写命令和所述待测试芯片返回的信息打印至日志窗口并存档。

具体的，芯片物理IP测试最重要的就是对芯片的控制，本系统实现了对芯片寄存器的读写控制。寄存器读写模块提供界面化的操作，支持直接通过界面对寄存器进行手动读写操作。测试人员可以通过导入规定好模板的寄存器表单查看芯片支持读写的寄存器信息，通过对应的寄存器地址进行读写，根据不同的芯片和不同的芯片通信协议发送不同的读写命令，将读写的命令和芯片返回的信息打印到日志窗口并存档。同时也支持将寄存器表单组合成测试项，进行批量读写。

可选的，单元测试模块可以把所有的仪器和寄存器读写模块串通起来，用于单个物理IP测试流程的调试。

具体的，实现了寄存器读写手动测试后，就可以通过寄存器读写模块和仪器配置模块的结合，实现单元测试模块。将芯片物理IP测试的每一个测试用例独立编写成自动化执行的单位测试代码，通过单位测试代码按用例步骤顺序对仪器和芯片寄存器进行控制和读写。单元测试模块支持实时修改和编译，前端支持用户传入参数后执行单元测试，然后将单元测试输出的测试数据保存起来传给数据分析模块。单元测试在整个测试系统中起到中间联结的作用，是搭建自动化测试模块的基础。所述单位测试代码为对应的所述测试用例的测试代码。

可选的，所述数据分析处理模块可以把单元测试模块采集回来的数据进行分析和处理，减少测试人员手工分析的工作量，具体的，还用于响应用户输入的查看数据指令，显示所述测试报告对应的数据。

具体的，测试数据对用户来说是最终检验测试的依据，根据测试数据可以判断测试结果，传统测试过程中，很大部分测试时间其实都是花费在数据的处理和分析上，因此数据分析处理模块可以大大的节省测试人员在本阶段所花费的时间。根据数据的类型，将不同数据保存成不同的格式，例如.xml、.csv、.png、.wave等，再根据保存后的数据类型进行数据分析，然后将最终结果返回到测试系统前端，生成测试报告，测试人员也可以通过测试报告提供的文件路径直接查看保存的数据。测试报告所需的测试数据可以自行选择。

可选的，在所述自动化测试模块可以把所有的单元测试模块之间实现互相连接，按照一定的逻辑条件和执行顺序进行自动化测试，具体的，还用于设置定时执行自动化测试，导入导出测试序列。

具体的，自动化测试模块支持用户新建测试序列，通过添加单元测试用例，达到自动化测试的目的。本系统的自动化测试模块相较于其他自动化测试脚本，最核心的一点是支持通过界面操作的方式从前端添加各种执行逻辑，例如循环、判断、延时、断言等，根据测试人员需要的执行逻辑自行编辑自动化测试序列，不需要测试人员敲代码，同时也省去了开发人员配合实现自动化序列的开发时间。自动化测试序列新建完之后就可以设置定时执行自动化测试了，同时也可以导入导出测试序列，方便其他测试人员使用。自动化测试模块可以完成更多更繁琐的芯片物理IP测试，执行一些手工测试困难或不可能进行的测试，更好地利用资源，提高了测试的复用性，大大提升了芯片物理IP测试的效率。

综上所述，本申请实施例提供的芯片物理IP测试系统，仪器配置模块、寄存器读写模块、单元测试模块、数据分析处理模块和自动化测试模块；其中，所述仪器配置模块分别和所述单元测试模块和所述寄存器读写模块连接；所述单元测试模块和所述数据分析处理模块连接；所述自动化测试模块和所述单元测试模块连接；所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口；所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；所述单元测试模块，用于基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；所述数据分析处理模块，用于确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；所述自动化测试模块，用于设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列，减少了复杂繁琐的人工测试可能引入的各种问题，实现了芯片物理IP的各项测试，测试也变得更加快速和灵活，极大的缩短了测试周期，从而加快整体芯片上市时间，相比于现有单点工具可以更加快速的实现各环节研发与测试协同，通过图形化界面减少测试人员的学习成本，支持研发测试计划导入，测试用例单元化管理及自动化执行，低代码用例开发，更加有效地实现测试数据分析与探索。

图2示出了本申请实施例提供的一种芯片物理IP测试方法的流程示意图，应用于图1所述的一种芯片物理IP测试系统中，如图2所示，所述方法包括：

步骤201：所述仪器配置模块确定待测试仪器或待测试芯片对应的通信接口。

在本申请中，所述仪器配置模块对待测试仪器或待测试芯片进行分类，基于预存的测试仪器和芯片对应的通信协议集合将多个通信协议地址化处理，得到通信协议地址集合；所述仪器配置模块确定所述待测试仪器或所述待测试芯片对应的当前通信地址，基于所述当前通信地址调用所述通信协议地址集合中对应的通信接口。

步骤202：所述寄存器读写模块基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令。

在本申请中，所述寄存器读写模块提供所述待测试芯片对应的支持读写的寄存器信息，通过所述寄存器信息确定目标寄存器地址进行读写操作，根据所述待测试芯片和对应的通信协议确定目标读写命令，将所述目标读写命令和所述待测试芯片返回的信息打印至日志窗口并存档。

步骤203：所述单元测试模块基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写。

步骤204：所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告。

在本申请中，在所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告之后，还包括：

所述数据分析处理模块响应用户输入的查看数据指令，显示所述测试报告对应的数据。

步骤205：所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列。

在本申请中，在所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列之后，还包括：

在所述自动化测试模块设置定时执行自动化测试，导入导出测试序列。

综上所述，本申请实施例提供的芯片物理IP测试方法，所述仪器配置模块确定待测试仪器或待测试芯片对应的通信接口；所述寄存器读写模块基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；所述单元测试模块基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列，减少了复杂繁琐的人工测试可能引入的各种问题，实现了芯片物理IP的各项测试，测试也变得更加快速和灵活，极大的缩短了测试周期，从而加快整体芯片上市时间，相比于现有单点工具可以更加快速的实现各环节研发与测试协同，通过图形化界面减少测试人员的学习成本，支持研发测试计划导入，测试用例单元化管理及自动化执行，低代码用例开发，更加有效地实现测试数据分析与探索。

本申请提供的一种芯片物理IP测试方法，可以实现如图1所示的芯片物理IP测试系统，为避免重复，这里不再赘述。

本申请实施例中的电子设备可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机（ultra-mobile personal computer，UMPC）、上网本或者个人数字助理（personaldigital assistant，PDA）等，非移动电子设备可以为服务器、网络附属存储器（NetworkATTached Storage，NAS）、个人计算机（personal computer，PC）、电视机（television，TV）、柜员机或者自助机等，本申请实施例不作具体限定。

本申请实施例中的电子设备可以为具有操作系统的装置。该操作系统可以为安卓（Android）操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。

图3示出了本申请实施例提供的一种电子设备的硬件结构示意图。如图3所示，该电子设备300包括处理器310。

如图3所示，上述处理器310可以是一个通用中央处理器（central processingunit，CPU），微处理器，专用集成电路（application-specific integrated circuit，ASIC），或一个或多个用于控制本申请方案程序执行的集成电路。

如图3所示，上述电子设备300还可以包括通信线路340。通信线路340可包括一通路，在上述组件之间传送信息。

可选的，如图3所示，上述电子设备还可以包括通信接口320。通信接口320可以为一个或多个。通信接口320可使用任何收发器一类的装置，用于与其他设备或通信网络通信。

可选的，如图3所示，该电子设备还可以包括存储器330。存储器330用于存储执行本申请方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本申请实施例提供的方法。

如图3所示，存储器330可以是只读存储器（read-only memory，ROM）或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器（random access memory，RAM）或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器（electrically erasable programmable read-only memory，EEPROM）、只读光盘（compactdisc read-only memory，CD-ROM）或其他光盘存储、光碟存储（包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等）、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器330可以是独立存在，通过通信线路340与处理器310相连接。存储器330也可以和处理器310集成在一起。

可选的，本申请实施例中的计算机执行指令也可以称之为应用程序代码，本申请实施例对此不作具体限定。

在具体实现中，作为一种实施例，如图3所示，处理器310可以包括一个或多个CPU，如图3中的CPU0和CPU1。

在具体实现中，作为一种实施例，如图3所示，终端设备可以包括多个处理器，如图3中的处理器。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。

图4是本申请实施例提供的芯片的结构示意图。如图4所示，该芯片400包括一个或两个以上（包括两个）处理器310。

可选的，如图4所示，该芯片还包括通信接口320和存储器330，存储器330可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器（non-volatile random access memory，NVRAM）。

在一些实施方式中，如图4所示，存储器330存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。

在本申请实施例中，如图4所示，通过调用存储器存储的操作指令（该操作指令可存储在操作系统中），执行相应的操作。

如图4所示，处理器310控制终端设备中任一个的处理操作，处理器310还可以称为中央处理单元（central processing unit，CPU）。

如图4所示，存储器330可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器330的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图4中将各种总线都标为总线系统440。

如图4所示，上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器（digital signal processing，DSP）、ASIC、现场可编程门阵列（field-programmable gate array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由终端设备执行的功能。

一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由芯片物理IP测试方法执行的功能。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘（digital video disc，DVD）；还可以是半导体介质，例如，固态硬盘（solid state drive，SSD）。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”（comprising）一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包括这些改动和变型在内。

Claims (8)

1.一种芯片物理IP测试系统，其特征在于，所述系统应用于开源集成开发环境中，所述系统包括：

仪器配置模块、寄存器读写模块、单元测试模块、数据分析处理模块和自动化测试模块；

其中，所述仪器配置模块分别和所述单元测试模块和所述寄存器读写模块连接；所述单元测试模块和所述数据分析处理模块连接；所述自动化测试模块和所述单元测试模块连接；

所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口；

所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；

所述单元测试模块，用于基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；

所述数据分析处理模块，用于确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；

所述自动化测试模块，用于设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列；

所述仪器配置模块，用于确定待测试仪器或待测试芯片对应的通信接口，包括：

所述仪器配置模块，用于对待测试仪器或待测试芯片进行分类，基于预存的测试仪器和芯片对应的通信协议集合将多个通信协议地址化处理，得到通信协议地址集合；

所述仪器配置模块，还用于确定所述待测试仪器或所述待测试芯片对应的当前通信地址，基于所述当前通信地址调用所述通信协议地址集合中对应的通信接口；

所述单位测试代码为对应的所述测试用例的测试代码。

2.根据权利要求1所述的芯片物理IP测试系统，其特征在于，所述寄存器读写模块，用于基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令，包括：

所述寄存器读写模块，用于提供所述待测试芯片对应的支持读写的寄存器信息，通过所述寄存器信息确定目标寄存器地址进行读写操作，根据所述待测试芯片和对应的通信协议确定目标读写命令，将所述目标读写命令和所述待测试芯片返回的信息打印至日志窗口并存档。

3.根据权利要求1所述的芯片物理IP测试系统，其特征在于，所述数据分析处理模块，还用于响应用户输入的查看数据指令，显示所述测试报告对应的数据。

4.根据权利要求1所述的芯片物理IP测试系统，其特征在于，在所述自动化测试模块，还用于设置定时执行自动化测试，导入导出测试序列。

5.一种芯片物理IP测试方法，其特征在于，应用于权利要求1-4任一所述的一种芯片物理IP测试系统中，所述方法包括：

所述仪器配置模块确定待测试仪器或待测试芯片对应的通信接口；

所述寄存器读写模块基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令；

所述单元测试模块基于每一个测试用例对应的自动化执行的单位测试代码，对所述待测试仪器或所述待测试芯片进行控制和读写；

所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告；

所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列；

所述仪器配置模块确定待测试仪器或待测试芯片对应的通信接口，包括：

所述仪器配置模块对待测试仪器或待测试芯片进行分类，基于预存的测试仪器和芯片对应的通信协议集合将多个通信协议地址化处理，得到通信协议地址集合；

所述仪器配置模块确定所述待测试仪器或所述待测试芯片对应的当前通信地址，基于所述当前通信地址调用所述通信协议地址集合中对应的通信接口；

所述单位测试代码为对应的所述测试用例的测试代码。

6.根据权利要求5所述的芯片物理IP测试方法，其特征在于，所述寄存器读写模块基于所述待测试芯片对应的支持读写的寄存器信息确定目标读写命令，包括：

所述寄存器读写模块提供所述待测试芯片对应的支持读写的寄存器信息，通过所述寄存器信息确定目标寄存器地址进行读写操作，根据所述待测试芯片和对应的通信协议确定目标读写命令，将所述目标读写命令和所述待测试芯片返回的信息打印至日志窗口并存档。

7.根据权利要求5所述的芯片物理IP测试方法，其特征在于，在所述数据分析处理模块确定测试过程中的测试数据类型，基于所述测试数据类型进行数据分析，确定数据分析结果并生成测试报告之后，还包括：

所述数据分析处理模块响应用户输入的查看数据指令，显示所述测试报告对应的数据；

在所述自动化测试模块设置执行逻辑，响应用户输入的目标执行逻辑命令基于所述执行逻辑编辑自动化测试序列之后，还包括：

在所述自动化测试模块设置定时执行自动化测试，导入导出测试序列。

8.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求5至7任一所述的芯片物理IP测试方法。

Images