CN114003430A - 使用地址验证检测特殊处理元数据 - Google Patents

使用地址验证检测特殊处理元数据 Download PDF

Info

Publication number
CN114003430A
CN114003430A CN202110856354.6A CN202110856354A CN114003430A CN 114003430 A CN114003430 A CN 114003430A CN 202110856354 A CN202110856354 A CN 202110856354A CN 114003430 A CN114003430 A CN 114003430A
Authority
CN
China
Prior art keywords
metadata
memory
special
addressable unit
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110856354.6A
Other languages
English (en)
Inventor
K·D·舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114003430A publication Critical patent/CN114003430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本申请涉及使用地址验证检测特殊处理元数据。例示性方法、设备和系统包含接收引导至存储器的可寻址单元的读取请求。所述读取请求包含所述可寻址单元的地址，且所述可寻址单元包含元数据部分。检测所述读取请求中的所述地址的一或多个位与所述可寻址单元的所述元数据部分中的地址验证值的对应一或多个位之间的失配。确定不匹配的所述一或多个位中的每一个的位置为存储器的所述可寻址单元的特殊处理的指示。响应于所述特殊处理的指示，读取存储器的所述可寻址单元的特殊处理元数据，且根据所述特殊处理元数据处理所述读取请求。

Description

使用地址验证检测特殊处理元数据
技术领域
本公开大体上涉及管理存储器子系统中的元数据，且更具体地说，涉及使用地址验证检测特殊处理元数据。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可使用存储器子系统将数据存储在存储器装置处并且从存储器装置检索数据。
发明内容
在一个方面，本申请提供一种方法，其包括：接收引导至存储器的可寻址单元的读取请求，其中读取请求包含可寻址单元的地址，且可寻址单元包含元数据部分；检测读取请求中的地址的一或多个位与可寻址单元的元数据部分中的地址验证值的对应一或多个位之间的失配；确定不匹配的一或多个位中的每一个的位置为存储器的可寻址单元的特殊处理的指示；和响应于特殊处理的指示：读取存储器的可寻址单元的特殊处理元数据，且根据特殊处理元数据处理读取请求。
在另一方面，本申请进一步提供一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使处理装置进行以下操作：接收引导至存储器的可寻址单元的读取请求，其中读取请求包含可寻址单元的地址，且可寻址单元包含元数据部分；检测读取请求中的地址的一或多个位与可寻址单元的元数据部分中的地址验证值的对应一或多个位之间的失配；确定不匹配的一或多个位中的每一个的位置为存储器的可寻址单元的特殊处理的指示；和响应于特殊处理的指示：读取存储器的可寻址单元的特殊处理元数据，且根据特殊处理元数据处理读取请求。
在又一方面，本申请进一步提供一种系统，其包括：存储器装置；和处理装置，其以操作方式与存储器装置耦合以进行以下操作：接收引导至存储器的可寻址单元的读取请求，其中读取请求包含可寻址单元的地址，且可寻址单元包含元数据部分；检测读取请求中的地址的一或多个位与可寻址单元的元数据部分中的地址验证值的对应一或多个位之间的失配；确定不匹配的一或多个位中的每一个的位置为存储器的可寻址单元的特殊处理的指示，其中特殊处理指示存储器的可寻址单元的至少一部分(1)解除分配，(2)经受先前错误校正失效，或(3)保持未写入；和响应于特殊处理的指示：读取存储器的可寻址单元的特殊处理元数据，且根据特殊处理元数据处理读取请求。
附图说明
根据下文提供的详细描述且根据本公开的各种实施例的附图将更加充分地理解本公开。然而，图式不应视为将本公开限制于特定实施例，而是仅用于解释和理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2说明根据本公开的一些实施例的数据和元数据的组织的实例。
图3为根据本公开的一些实施例的写入遮盖地址验证值以指示可寻址单元的特殊处理的实例方法的流程图。
图4为根据本公开的一些实施例的使用地址验证检测特殊处理元数据的实例方法的流程图。
图5为根据本公开的一些实施例的使用地址验证检测特殊处理元数据的另一实例方法的流程图。
图6为其中本公开的实施例可操作的实例计算机系统的框图。
具体实施方式
本公开的各方面涉及管理存储器子系统中的元数据。存储器子系统可为存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可使用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供将存储在存储器子系统处的数据，且可请求将从存储器子系统检索的数据。
存储器装置可为非易失性存储器装置。非易失性存储器装置是一或多个裸片的封装。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。封装中的裸片可指派到一或多个信道以用于与存储器子系统控制器通信。每一裸片可由一或多个平面组成。平面可分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND存储器装置)，每一平面由一组物理块组成，所述物理块是用于存储数据的存储器单元的群组。单元是存储信息的电子电路。
取决于单元类型，单元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。存在各种类型的单元，例如单电平单元(SLC)、多电平单元(MLC)、三电平单元(TLC)和四电平单元(QLC)。举例来说，SLC可存储一个信息位且具有两个逻辑状态。
典型的存储器子系统可含有经受特殊处理的主机数据。通常，此情况在如主机系统管理的数据大小与如存储器子系统的媒体管理的数据大小不匹配时出现。举例来说，具有4千字节媒体数据大小的存储器子系统将与具有512字节的数据大小的主机不匹配。存储器子系统通过将八个主机数据结构(例如，512字节分区)存储在一个媒体数据结构(例如，4千字节转译单元或转移单元(TU))内来解决此失配。典型的存储器子系统媒体数据结构连同每一媒体数据结构存储元数据。此元数据包含映射到媒体数据结构的逻辑块地址(LBA)的副本作为地址验证值以及用于存储在其中的主机数据结构的特殊处理指示。
举例来说，当主机数据结构已解除分配、已经受先前ECC错误或保持未写入时，主机数据可经受特殊处理。在此类情况下，当主机数据结构存储在可另外含有不需要特殊处理的主机数据结构的媒体数据结构时，经受特殊处理的单个主机数据结构的存在意味着存储器子系统不能简单地读取整个媒体数据结构的内容并将其返回到主机(或将返回至少所述主机数据结构的另一操作)。分别地针对特殊处理管理每一主机数据结构增加存储器子系统跟踪及处理的元数据的量。
常规存储器子系统验证LBA(例如，4字节地址值)作为数据完整性检查。由于存储器系统执行每次媒体数据结构读取的此比较，因此通常使用硬件数据路径中的地址验证器执行读取请求中的LBA与元数据中存储的地址验证值的比较。相比而言，常规存储器子系统使用固件来检查其它元数据(例如，12字节的特殊处理指示)。因此，特殊处理元数据消耗不可用于存储其它元数据或主机数据的存储器子系统内的空间。另外，处理用于特殊处理的每一读取请求包含(例如，使用固件)检查元数据，其可显著地促成读取延迟。
本公开的方面通过使用现有的地址验证过程检测特殊处理元数据来解决以上和其它缺陷。当产生主机数据结构的元数据时，实施例转换LBA的一或多个位以产生遮盖LBA(即，地址验证值)作为主机数据结构的特殊处理的指示。当存储器子系统读取主机数据结构时，地址验证器将指示当LBA和遮盖LBA不匹配时，在与主机数据结构相关联的元数据中存在错误。响应于失配，存储器子系统可确定特殊处理元数据指示的位图是否匹配LBA遮盖LBA失配的位转换模式(即，不匹配的位的位置)。如果位图内的一或多个位置匹配LBA遮盖LBA失配的位转换模式，则存储器子系统已确定主机数据结构经受特殊处理。由于使用LBA的现有硬件检查，因此实施例减少与主机数据结构相关联的固件处理元数据的例项以寻找特殊处理指示，且继而降低不包含经受特殊处理的主机数据结构的媒体数据结构的读取操作延迟。
另外，实施例可将LBA遮盖LBA失配中的位转换模式映射到特殊处理元数据或指令的位置。举例来说，不同转换位模式可与不同主机数据结构相关联。遮盖LBA中的转换位的位置可因此映射到经受特殊处理的媒体数据结构内的一或多个主机数据结构(例如，分区)的位置。由于经受特殊处理的主机数据结构不存储简单地读取并返回的数据，因此特殊处理元数据(例如，确认特殊处理或标识特殊处理类型)及任何特殊处理细节可存储在经受特殊处理的经映射主机数据结构中。由于将特殊处理元数据存储在未使用的主机数据结构中，因此每一媒体数据结构的元数据部分中的对应空间可释放用于其它用途(例如，遵循以上实例，每媒体数据结构高达12字节)，例如错误校正码元数据的增加、可寻址空间的增加(例如，向LBA提供附加的字节)和/或页大小的减小。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或这类的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、闪存驱动器、通用串行总线(USB)闪存驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用闪速存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的这类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与...耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。
主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND闪存接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)，或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步使用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为(但不限于)随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型闪速存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于闪存的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型闪速存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。
虽然描述了非易失性存储器装置，例如NAND类型存储器(例如，2D NAND、3DNAND)和3D交叉点非易失性存储器单元阵列，但存储器装置130可基于任何其它类型的非易失性存储器，如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)闪速存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它这类操作(例如，响应于由控制器115在命令总线上调度的命令)。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或另一合适的处理器。
存储器子系统控制器115可包含处理装置117(处理器)，其配置成执行存储于本地存储器119中的指令。在所说明的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其被配置成存储指令以用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、所提取数据等。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可替代地依赖于外部控制(例如，由外部主机提供，或由与存储器子系统110分离的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当的命令，以实现对存储器装置130和/或存储器装置140的期望的存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)和物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或存储器装置140，以及将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)和可从存储器子系统控制器115接收地址且解码所述地址以存取存储器装置130的地址电路系统(例如，行解码器和列解码器)。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。
存储器子系统110包含可使用地址验证检测特殊处理元数据的操作管理器113。在一些实施例中，控制器115包含操作管理器113的至少一部分。举例来说，控制器115可包含处理器117(处理装置)，其配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，操作管理器113是主机系统110、应用程序或操作系统的一部分。
存储器子系统110进一步包含地址验证器114以将读取操作/请求中包含的地址与存储在与存储器装置130中的对应存储器位置相关联的元数据中的地址验证值进行比较。在一些实施例中，地址验证器114被实施为用于从存储器装置130读取数据的硬件数据路径的部分。举例来说，存储器子系统110可包含充当地址验证器114的数字比较器。通过硬件比通过固件/软件更快地执行读取操作地址与地址验证值的比较。
操作管理器113可转换LBA的一或多个位以产生遮盖LBA(即，地址验证值)作为主机数据结构的特殊处理的指示。当地址验证器114标记LBA失配错误时，操作管理器113可确定失配是否为指示特殊处理的位转换模式的结果。在一些实施例中，操作管理器113使用位转换模式来定位特殊处理元数据、指令或与特殊处理相关的其它信息。下文描述关于操作管理器113的操作的另外细节。
图2说明根据本公开的一些实施例的数据和元数据的组织的实例。存储器子系统110将例如存储器装置130内的数据存储在分级组织结构中。页200可指写入到存储器的数据的物理单元。在一些实施例中，页200表示存储器装置130内的存储器的最小可写入单元。
所说明的页200分为多个可个别寻址的单元，即TU 205。每一TU 205表示可寻址的媒体数据结构。作为一个实例，TU 205可存储大致4千字节的数据和对应的元数据。
当主机数据结构小于媒体数据结构时，存储器子系统110可将多个主机媒体结构存储在单个媒体数据结构内。举例来说，每一TU 205分为多个分区210。继续以上实例，TU205可包含八个512字节分区210。例如在不经受特殊处理时，分区210存储主机数据。
每一TU 205进一步包含元数据部分215。元数据215可包含错误校正码(ECC)数据220和遮盖LBA 225。遮盖LBA 225充当地址验证值。举例来说，当TU 205内的一或多个分区210经受特殊处理时，操作管理器113可转换对应于TU 205的地址的一或多个位。所得遮盖LBA 225存储在元数据215内作为对应一或多个分区210的特殊处理的指示。参考图3至4另外详细描述遮盖LBA 225的创建和使用。
在一个实施例中，元数据215进一步包含特殊处理元数据。举例来说，特殊处理元数据可标识分区210是否已解除分配、已经受先前ECC错误、保持未写入或另外经受特殊处理。每种情况可例如响应于读取请求触发存储器子系统110的不同类型的特殊处理程序。在另一实施例中，存储器子系统110将特殊处理元数据存储在经受特殊处理的对应分区210内。如参考图3至4进一步描述，遮盖LBA 225中的转换位的模式可指示哪一(些)分区210经受特殊处理且因此指示找出特殊处理元数据的地点。
图3为根据本公开的一些实施例的写入遮盖地址验证值以指示可寻址单元的特殊处理的实例方法300的流程图。方法300可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法300由图1的操作管理器113执行。虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作305处，处理装置标识待经受特殊处理的存储器的可寻址单元。举例来说，处理装置标识已解除分配、已经受先前ECC错误或保持未写入为经受特殊处理的分区210。在一个实施例中，处理装置响应于初始通电、地址对照表的创建或类似事件标识经受特殊处理的未写入分区210。在一个实施例中，处理装置例如在分区210触发ECC错误或解除分配时响应于触发事件标识经受特殊处理的可寻址单元。
在操作310处，处理装置应用特殊处理位图遮盖以转换经受特殊处理的存储器的可寻址单元的地址验证值的一或多个位。举例来说，处理装置可使用遮盖或另一位图模式来选择性地转换用作地址验证值的LBA的副本内的一或多个位的值以创建遮盖地址验证值(例如，遮盖LBA 225)。在一个实施例中，遮盖为其中0表示将保持的位且1表示将转换的位的二进制值的序列。处理装置可使用LBA异或(XOR)此遮盖，以转换对应位并创建遮盖LBA值。
在一个实施例中，存在多个遮盖，且处理装置基于特殊处理的类型和/或TU内经受特殊处理的选择器的位置来选择遮盖。在TU内包含N个选择器的实施例中，处理装置可使用遮盖来转换N个位位置中的每一个中的一或多个位，以指示N个选择器中的哪一个(单独或组合)经受特殊处理。类似地，处理装置可使用遮盖来转换log2 N个位位置中的任一个中的一或多个位，以指示N个选择器内的哪个单个选择器经受特殊处理。所述选择器的特殊处理信息(例如，如存储在所述选择器的数据部分内)可包含也经受特殊处理的TU内的任何其它选择器的指示。其它实施例使用不同数目的转换位。举例来说，处理装置可转换经受特殊处理的每分区的多个位，以避免由于位错误引起的特殊处理的错误指示。
在操作315处，处理装置将遮盖地址验证值存储在存储器的可寻址单元的元数据中。举例来说，当将作为页200的部分的TU 205写入到存储器装置130时，处理装置将遮盖地址验证值写入元数据215内。在一个实施例中，处理装置还将特殊处理元数据连同遮盖地址验证值存储在存储器的可寻址单元的元数据部分中。举例来说，当遮盖地址验证值仅指示经受特殊处理的分区的存在(例如，而非所述分区的位置或特殊处理的类型)时，处理装置可包含所讨论的分区的位置和/或TU 205的元数据215部分中的特殊处理的类型的指示。
在操作320处，处理装置任选地将特殊处理元数据和/或信息写入到经受特殊处理的可寻址单元的数据部分。举例来说，除了或代替将特殊处理元数据写入到TU 205的元数据215部分，处理装置将特殊处理元数据和/或其它信息存储在经受特殊处理的分区210中。处理装置可写入至分区210的特殊处理的指示(例如，以确认分区210经受特殊处理)、特殊处理的类型的指示、用于处理特殊处理的指令或信息等。在一个实施例中，处理装置写入错误信息或代码以传递到主机装置作为特殊处理信息。
图4为根据本公开的一些实施例的使用地址验证检测特殊处理元数据的实例方法400的流程图。方法400可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法400由图1的操作管理器113执行。虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作405处，处理装置接收包含存储器的可寻址单元的地址的读取请求。举例来说，处理装置可从主机系统120接收读取请求，所述读取请求包含映射到存储器装置130内的TU 205的LBA。
在操作410处，处理装置确定LBA和地址验证值是否匹配。如上文所描述，处理装置可在读取路径中利用硬件地址验证器114的优势，以获得此比较结果。在一个实施例中，处理装置从地址验证器114接收匹配或失配的简单指示，例如单个位。在另一实施例中，处理装置从地址验证器114接收指示与LBA不匹配的地址验证值中的每一位位置的输出。举例来说，地址验证器114可输出对地址验证值和LBA两者执行的异或操作的结果，所述结果包含针对匹配的位位置设定为零且针对不匹配的位位置设定为一的位。
如果LBA和地址验证值匹配，则在操作415处，处理装置在没有任何特殊处理的情况下实现读取请求。举例来说，处理装置可读取TU 205并将TU 205内的分区210中的一或多个的数据返回到主机系统120。在一个实施例中，处理装置触发直接存储器存取(DMA)操作以实现读取请求。
如果LBA和地址验证值不匹配，则在操作420处，处理装置确定导致失配的位是否在对应于特殊处理位图遮盖的位位置。如果地址验证器114提供包含不匹配的位位置的失配的指示，则处理装置可将失配的位位置与一或多个位图遮盖进行比较。如果地址验证器114不提供包含失配位位置的指示，则处理装置可例如使用如上文所描述的异或操作将LBA和地址验证进行比较。在一个实施例中，处理装置使用针对每次比较的异或操作将失配位位置与一或多个位图遮盖进行比较。地址验证值中的转换位与位图遮盖之间的匹配指示TU205包含经受特殊处理的一或多个分区210。
如果失配位位置不匹配特殊处理位图遮盖，则在操作425处，处理装置执行读取错误过程。缺失匹配遮盖指示失配已由TU 205的元数据的损坏、地址对照表的错误或另一错误引起，而非由特殊处理引起。
如果失配位位置匹配特殊处理位图遮盖，则在操作430处，处理装置转换失配位，以将地址恢复到未遮盖状态。举例来说，处理装置可执行地址验证值与匹配特殊处理位图遮盖之间的异或操作，以将地址返回到初始状态。处理装置可随后请求地址验证器114重试所接收读取请求的地址与恢复的地址验证值之间的比较，以例如实现存储器装置130的读取。
在操作435处，处理装置确定所接收读取请求的地址和恢复的地址验证值当前是否导致匹配。如果地址验证器114指示另一失配，则在操作425处，处理装置执行读取错误过程。
如果地址验证器114指示所接收读取请求的地址与恢复的地址验证值之间的匹配(或如果处理装置略过操作430-435)，则在操作440处，处理装置读取对应一或多个分区210的特殊处理元数据。如上文所描述，特殊处理元数据可确认哪一(些)分区经受特殊处理，指示应用什么类型的特殊处理或关于特殊处理的其它信息。在一个实施例中，特殊处理元数据存储在TU 205的元数据部分215中。在此类实施例中，处理装置解析元数据215并读取存储在其中的特殊处理元数据。在另一实施例中，特殊处理元数据存储在一或多个分区210内，且匹配特殊处理位图遮盖映射到或另外指示哪些分区210经受特殊处理，且因此存储特殊处理元数据。另外，经受特殊处理的分区210不存储主机数据，且可替代地存储特殊处理指令或其它信息，以使处理装置根据对应特殊处理实现读取请求。
在一个实施例中，加密或另外保护特殊处理元数据以确保特殊处理过程的完整性。在此实施例中，处理装置解密特殊处理元数据作为读取特殊处理元数据的过程的部分。
在操作445处，处理装置通过对应特殊处理过程实现读取请求。举例来说，处理装置可向主机系统120传递错误信息(例如存储在对应分区210中的错误信息)，或触发另一响应到引导至经受特殊处理的分区的读取请求。
图5为根据本公开的一些实施例的使用地址验证检测特殊处理元数据的另一实例方法500的流程图。方法500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法500由图1的操作管理器113执行。虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，说明的实施例应仅作为实例理解，且说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
在操作505处，处理装置接收包含存储器的可寻址单元的地址的读取请求。如上文参考操作405所描述，处理装置可从主机系统120接收读取请求，且读取请求包含映射到存储器装置130内的TU 205的LBA。
在操作510处，处理装置检测读取请求中的地址与存储在存储器的可寻址单元的元数据部分中的对应地址验证值之间的失配。如上文参考操作410所描述，处理装置可使用地址验证器114来检测失配。
在操作515处，处理装置确定地址与地址验证值之间的转换/失配位的位位置指示存储器的可寻址单元经受特殊处理。如上文参考操作420所描述，处理装置可使用异或操作或类似比较操作来确定特殊处理位图遮盖匹配地址验证值中的失配位的模式。
在操作520处，处理装置响应于检测特殊处理的指示而读取特殊处理元数据。如上文参考操作440所描述，处理装置可从TU 205的元数据部分215或从经受特殊处理的分区210读取特殊处理元数据。
在操作525处，处理装置根据特殊处理元数据处理读取请求。如上文参考操作445所描述，处理装置可向主机系统120传递错误信息(例如存储在对应分区210中的错误信息)，或触发另一响应到引导至经受特殊处理的分区的读取请求。
图6说明计算机系统600的实例机器，在所述计算机系统600内可执行用于使得机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统600可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或使用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如执行操作系统以执行对应于图1的操作管理器113的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中进行操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。此外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统600包含经由总线630彼此通信的处理装置602、主存储器604(例如，只读存储器(ROM)、闪速存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，闪速存储器、静态随机存取存储器(SRAM)等)以及数据存储系统618。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置602配置成执行用于执行本文中所论述的操作和步骤的指令626。计算机系统600可进一步包含通过网络620通信的网络接口装置608。
数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，所述机器可读存储媒体上存储有一或多个指令集626或体现本文中所描述的方法或功能中的任何一或多种的软件。指令626还可在其由计算机系统600执行期间完全或至少部分地驻存在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含用以实施对应于操作管理器(例如，图1的操作管理器113)的功能性的指令。尽管在实例实施例中机器可读存储媒体624展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数目等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便标签。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。举例来说，计算机系统或其它数据处理系统(例如，控制器115)可响应于其处理器执行存储器或其它非暂时性机器可读存储媒体中所含的计算机程序(例如，指令序列)而实行计算机实施的方法300、400和500。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文中呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通用系统可根据本文中的教示与程序一起使用，或其可证明构造更专用的设备来执行方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。将了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪速存储器组件等。
在前述说明书中，已参考其具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，说明书和图式应在说明性意义上而非限制性意义上看待。

Claims (20)

1.一种方法，其包括：
接收引导至存储器的可寻址单元的读取请求，其中所述读取请求包含所述可寻址单元的地址，且所述可寻址单元包含元数据部分；
检测所述读取请求中的所述地址的一或多个位与所述可寻址单元的所述元数据部分中的地址验证值的对应一或多个位之间的失配；
确定不匹配的所述一或多个位中的每一个的位置为存储器的所述可寻址单元的特殊处理的指示；和
响应于所述特殊处理的指示：
读取存储器的所述可寻址单元的特殊处理元数据，且
根据所述特殊处理元数据处理所述读取请求。
2.根据权利要求1所述的方法，其中所述可寻址单元的所述元数据部分包含所述特殊处理元数据。
3.根据权利要求1所述的方法，其进一步包括：
将所述一或多个失配位的所述位置映射到存储器的所述可寻址单元的部分，其中所述特殊处理元数据存储在所述可寻址单元的所述部分中。
4.根据权利要求3所述的方法，其中所述可寻址单元的所述部分包含代替主机数据的所述特殊处理元数据和用于根据所述特殊处理元数据处理所述读取请求的额外信息。
5.根据权利要求4所述的方法，其进一步包括：
解密所述特殊处理元数据，其中加密所述特殊处理元数据以确保所述可寻址单元的所述部分经受特殊处理。
6.根据权利要求4所述的方法，其中所述额外信息包含待在存储器的所述可寻址单元的所述特殊处理中执行的指令。
7.根据权利要求1所述的方法，其中所述特殊处理指示存储器的所述可寻址单元的至少一部分(1)解除分配，(2)经受先前错误校正失效，或(3)保持未写入。
8.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使所述处理装置进行以下操作：
接收引导至存储器的可寻址单元的读取请求，其中所述读取请求包含所述可寻址单元的地址，且所述可寻址单元包含元数据部分；
检测所述读取请求中的所述地址的一或多个位与所述可寻址单元的所述元数据部分中的地址验证值的对应一或多个位之间的失配；
确定不匹配的所述一或多个位中的每一个的位置为存储器的所述可寻址单元的特殊处理的指示；和
响应于所述特殊处理的指示：
读取存储器的所述可寻址单元的特殊处理元数据，且
根据所述特殊处理元数据处理所述读取请求。
9.根据权利要求8所述的非暂时性计算机可读存储媒体，其中所述可寻址单元的所述元数据部分包含所述特殊处理元数据。
10.根据权利要求8所述的非暂时性计算机可读存储媒体，其中所述处理装置进一步进行以下操作：
将所述一或多个失配位的所述位置映射到存储器的所述可寻址单元的部分，其中所述特殊处理元数据存储在所述可寻址单元的所述部分中。
11.根据权利要求10所述的非暂时性计算机可读存储媒体，其中所述可寻址单元的所述部分包含代替主机数据的所述特殊处理元数据和用于根据所述特殊处理元数据处理所述读取请求的额外信息。
12.根据权利要求11所述的非暂时性计算机可读存储媒体，其中所述处理装置进一步进行以下操作：
解密所述特殊处理元数据，其中加密所述特殊处理元数据以确保所述可寻址单元的所述部分经受特殊处理。
13.根据权利要求11所述的非暂时性计算机可读存储媒体，其中所述额外信息包含待在存储器的所述可寻址单元的所述特殊处理中执行的指令。
14.根据权利要求8所述的非暂时性计算机可读存储媒体，其中所述特殊处理指示存储器的所述可寻址单元的至少一部分(1)解除分配，(2)经受先前错误校正失效，或(3)保持未写入。
15.一种系统，其包括：
存储器装置；和
处理装置，其以操作方式与所述存储器装置耦合以进行以下操作：
接收引导至存储器的可寻址单元的读取请求，其中所述读取请求包含所述可寻址单元的地址，且所述可寻址单元包含元数据部分；
检测所述读取请求中的所述地址的一或多个位与所述可寻址单元的所述元数据部分中的地址验证值的对应一或多个位之间的失配；
确定不匹配的所述一或多个位中的每一个的位置为存储器的所述可寻址单元的特殊处理的指示，其中所述特殊处理指示存储器的所述可寻址单元的至少一部分(1)解除分配，(2)经受先前错误校正失效，或(3)保持未写入；和
响应于所述特殊处理的指示：
读取存储器的所述可寻址单元的特殊处理元数据，且
根据所述特殊处理元数据处理所述读取请求。
16.根据权利要求15所述的系统，其中所述可寻址单元的所述元数据部分包含所述特殊处理元数据。
17.根据权利要求15所述的系统，其中所述处理装置进一步进行以下操作：
将所述一或多个失配位的所述位置映射到存储器的所述可寻址单元的部分，其中所述特殊处理元数据存储在所述可寻址单元的所述部分中。
18.根据权利要求17所述的系统，其中所述可寻址单元的所述部分包含代替主机数据的所述特殊处理元数据和用于根据所述特殊处理元数据处理所述读取请求的额外信息。
19.根据权利要求18所述的系统，其中所述处理装置进一步进行以下操作：
解密所述特殊处理元数据，其中加密所述特殊处理元数据以确保所述可寻址单元的所述部分经受特殊处理。
20.根据权利要求18所述的系统，其中所述额外信息包含待在存储器的所述可寻址单元的所述特殊处理中执行的指令。
CN202110856354.6A 2020-07-28 2021-07-28 使用地址验证检测特殊处理元数据 Pending CN114003430A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/941,022 US11372716B2 (en) 2020-07-28 2020-07-28 Detecting special handling metadata using address verification
US16/941,022 2020-07-28

Publications (1)

Publication Number Publication Date
CN114003430A true CN114003430A (zh) 2022-02-01

Family

ID=79921013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110856354.6A Pending CN114003430A (zh) 2020-07-28 2021-07-28 使用地址验证检测特殊处理元数据

Country Status (2)

Country Link
US (1) US11372716B2 (zh)
CN (1) CN114003430A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023001494A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 メモリシステムおよび制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762620B2 (en) * 2007-12-27 2014-06-24 Sandisk Enterprise Ip Llc Multiprocessor storage controller
US20140244901A1 (en) * 2013-02-26 2014-08-28 Lsi Corporation Metadata management for a flash drive
US9612768B2 (en) * 2015-07-23 2017-04-04 Netapp, Inc. Methods and systems for storing data at different storage tiers of a storage system
US10223295B2 (en) * 2016-03-10 2019-03-05 Microsoft Technology Licensing, Llc Protected pointers
CN109582599B (zh) * 2017-09-29 2023-12-22 上海宝存信息科技有限公司 数据储存装置以及非挥发式存储器操作方法

Also Published As

Publication number Publication date
US20220035700A1 (en) 2022-02-03
US11372716B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
US11693768B2 (en) Power loss data protection in a memory sub-system
US20210334200A1 (en) Storing translation layer metadata in host memory buffer
CN114730300A (zh) 对区命名空间存储器的增强型文件系统支持
CN113035262A (zh) 存储器子系统中奇偶校验数据的管理
CN112948284A (zh) 高速缓存媒体中的动态存取粒度
US11561855B2 (en) Error handling optimization in memory sub-system mapping
US20240134554A1 (en) Smart swapping and effective encoding of a double word in a memory sub-system
CN113066519B (zh) 存储器子系统自测操作
CN114003430A (zh) 使用地址验证检测特殊处理元数据
US11636044B2 (en) Logical-to-physical mapping
CN113126906B (zh) 用于元数据指示的方法和系统
US20230129363A1 (en) Memory overlay using a host memory buffer
US11099987B2 (en) Bit masking valid sectors for write-back coalescing
CN113961482A (zh) 高速缓存存储器的增强型重复写入数据跟踪
CN114077402A (zh) 写入类型指示命令
CN113129974A (zh) 跟踪在存储器装置处执行的操作
US11934685B2 (en) Performing memory access operations based on quad-level cell to single-level cell mapping table
US11880600B2 (en) Consolidating write request in cache memory
US11741008B2 (en) Disassociating memory units with a host system
CN113094293B (zh) 存储器系统及相关方法和计算机可读存储介质
US20240069774A1 (en) Deferred zone adjustment in zone memory system
US20230393981A1 (en) Lbat bulk update
CN113360088A (zh) 基于硬件的相干性检查技术
CN113126901A (zh) 确定在主机接口中删除的写入命令
CN113126899A (zh) 完全多平面操作启用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220201