CN113867807A - 一种缩短服务器上电时间的方法、装置、设备和存储介质 - Google Patents

一种缩短服务器上电时间的方法、装置、设备和存储介质 Download PDF

Info

Publication number
CN113867807A
CN113867807A CN202110964937.0A CN202110964937A CN113867807A CN 113867807 A CN113867807 A CN 113867807A CN 202110964937 A CN202110964937 A CN 202110964937A CN 113867807 A CN113867807 A CN 113867807A
Authority
CN
China
Prior art keywords
input
output system
upgrading
variable
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110964937.0A
Other languages
English (en)
Inventor
崔树乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110964937.0A priority Critical patent/CN113867807A/zh
Publication of CN113867807A publication Critical patent/CN113867807A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提出了一种缩短服务器上电时间的方法、装置、设备和存储介质，该方法包括在可编辑逻辑芯片中预设变量，变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功；在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。基于该方法，还提出了一种缩短服务器上电时间的装置、设备和存储介质。本发明在启动前就已经确定了要启动的输入输出系统，这样就大大缩短了服务器的整体上电时间。

Description

一种缩短服务器上电时间的方法、装置、设备和存储介质
技术领域
本发明属于服务器上电技术领域，特别涉及一种缩短服务器上电时间的方法、装置、设备和存储介质。
背景技术
在当前服务器系统中，BIOS不可或缺，所谓BIOS，Basic Input Output System，即基本输入输出系统，是固化在服务器主板上一个flash芯片上的程序，用于保存服务器系统基本输入输出程序、系统设置信息、开机后自检程序和系统自启动程序，担负着服务器硬件初始化、硬件功能自检及引导操作系统的责任。在实际应用中，BIOS会有升级的情况，可以通过BMC或者CPLD的方式实现，其中BMC：BaSeb0ardManagement Controller，即基板管理控制器；CPLD：Complex Programmable Logic Device，复杂可编程逻辑器件。
在现有技术中，有两种场景会导致BIOS升级失败，第一种场景是BIOS升级过程中，服务器系统突然断电，第二种场景是在BIOS升级过程中，并未断电，但是由于其他原因导致首次升级失败，软件会再次尝试升级，通过设置BIOS升级失败次数，超过该次数后则认定为BIOS升级失败。基于目前大多采用双BIOS切换的启动方案，即在单BIOS所存储的flash芯片方案基础上，再增加一片BIOS片选芯片、主用备用BIOS切换电路、一片存储备用BIOS的flash芯片。在实际应用中，系统上电后首先检测主用BIOS所存储的flash芯片是否损坏，如果flash芯片正常，里面存储的BIOS程序损坏，则先运行主BIOS程序，运行失败后会向CPLD发送BIOS切换指令，触发主用备用BIOS切换，进而从备用BIOS启动。对服务器产品来说，系统上电时间是客户关心的一个重要指标，也是衡量产品的亮点及优势。现有技术一的双BIOS启动方案，没有在主用BIOS启动前，对主用BIOS程序的完整性做校验，导致直接从主用BIOS启动，启动过程中发现主用BIOS程序不完整，这个时候会通过CPLD触发复位，并且切换至备用BIOS启动，这样整个系统上电时间就会很长。
发明内容
为了解决上述技术问题，本发明提出了一种缩短服务器上电时间的方法、装置、设备和存储介质。本发明在上电之前已经确定了要选择启动使用哪个输入输出系统，这样就大大缩短了服务器的整体上电时间。
为实现上述目的，本发明采用以下技术方案：
一种缩短服务器上电时间的方法，包括以下步骤：
在可编辑逻辑芯片中预设变量，所述变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功；
在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。
进一步的，所述在可编辑逻辑芯片中预设变量具体包括：
在可编辑逻辑芯片中引入更新时间的标志；且更新时间的标志保存至存储模块中。
进一步的，所述变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功具体包括：
在升级过程中，如果升级成功，则将所述更新时间的标志设置为成功标志，并保存至存储模块中；如果升级失败或者升级失败的次数超过阈值，则将所述更新时间的标志设置为失败标志，并将第一输入输出系统替换为第二输入输出系统。
进一步的，所述第一输入输出系统和第二输入输出系统互为主备关系。
进一步的，所述方法还包括可编辑逻辑芯片通过片选信号来选择当前重启使用第一输入输出系统或者第二输入输出系统。
一种缩短服务器上电时间的装置，用于实现一种缩短服务器上电时间的方法，包括可编辑逻辑芯片、第一输入输出系统和第二输入输出系统；
所述可编辑逻辑芯片用于接收主板发出的重启指令；获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在控制当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则控制在当前系统重启时调用第二输入输出系统执行重启；所述变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功。
进一步的，所述可编辑逻辑芯片通过SPI总线分别与第一输入输出系统和第二输入输出系统连接；所述可编辑逻辑芯片还与系统主板通信连接。
进一步的，所述可编辑逻辑芯片通过片选信号来选择当前重启使用第一输入输出系统或者第二输入输出系统。
本发明还提出了一种设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如所述的方法步骤。
本发明还提出了一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现所述的方法步骤。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种缩短服务器上电时间的方法、装置、设备和存储介质，该方法包括在可编辑逻辑芯片中预设变量，变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功；在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。本方法通过在CPLD程序中引入BIOS升级成功标志变量系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间，上电时间是体现服务器优势的重要指标，较短的上电时间是服务器的产品亮点，也是优于友商产品的一个重要方面。
基于一种缩短服务器上电时间的方法，本发明还提出了一种缩短服务器上电时间的装置、设备和存储介质，该装置结构简单，在现有技术的基础上容易实现。同样具有上述方法的作用，在此不做赘述。
附图说明
如图1为本发明实施例1一种缩短服务器上电时间的方法流程图；
如图2为本发明实施例2一种缩短服务器上电时间的系统连接示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种缩短服务器上电时间的方法，本方法通过在CPLD程序中引入BIOS升级成功标志变量系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间。
在可编辑逻辑芯片中预设变量，变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功。在可编辑逻辑芯片中预设变量具体包括：在可编辑逻辑芯片中引入更新时间的标志；且更新时间的标志保存至存储模块中。在升级过程中，如果升级成功，则将所述更新时间的标志设置为成功标志，并保存至存储模块中；如果升级失败或者升级失败的次数超过阈值，则将更新时间的标志设置为失败标志，并将第一输入输出系统替换为第二输入输出系统。在本发明实施例1中成功标志设置为0，失败标志设置为1。
CPLD与主用BIOS和备用BIOS直接通过SPI总线连接，在BIOS升级之前，CPLD程序会将变量update_flag默认设置为1，其中update_flag为更新时间的标志，并将该变量写入flash中固定位置，防止中途系统突然断电的异常场景，CPLD程序会根据BIOS升级成功或者失败，来设置变量update_flag的值，当系统重启时，CPLD程序会通过读取flash中存储的变量update_flag的值，来判断选择从主用BIOS还是备用BIOS启动。
在BIOS升级过程中，CPLD会检测是否升级成功，以及升级失败次数，若升级成功，则设置变量update_flag为0，若升级失败，则判断升级失败次数是否超过预设阈值，若未超过阈值，则继续再次尝试BIOS升级，若已达到阈值，则将升级失败次数清0，退出升级流程。
在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。
系统上电后，CPLD会首先从flash中读取变量update_flag的值，进行判断，若该变量值为0，则说明上次BIOS升级成功，此次启动从主用BIOS启动，若该变量值为1，则说明上次BIOS升级失败，此次启动切换至备用BIOS启动，并将备用BIOS程序拷贝至主用BIOS，这样有个好处，就是当下次再升级BIOS的时候，假设再次升级失败，则备用BIOS将会是不完整的BIOS程序，而此时就可以切换至主用BIOS启动，保证了系统可以正常启动。
本发明通过在CPLD程序中引入BIOS升级成功标志变量update_flag，在系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间。
实施例2
基于本发明实施例1一种缩短服务器上电时间的方法，本发明实施例2还提出了一种缩短服务器上电时间的装置，该装置用于实现本发明实施例1中的一种缩短服务器上电时间的方法。如图2为本发明实施例2一种缩短服务器上电时间的系统连接示意图，该装置包括可编辑逻辑芯片CPLD、第一输入输出系统和第二输入输出系统。
可编辑逻辑芯片通过SPI总线分别与第一输入输出系统和第二输入输出系统连接；可编辑逻辑芯片还与系统主板通信连接，即系统的CPU通过PCH与可编辑逻辑芯片通信连接，CPU用于为可编辑逻辑芯片发出控制指令以及接收可编辑逻辑芯片的反馈信号。
可编辑逻辑芯片用于接收主板发出的重启指令；获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在控制当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则控制在当前系统重启时调用第二输入输出系统执行重启；变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功。
在BIOS升级之前，CPLD程序会将变量update_flag默认设置为1，其中update_flag为更新时间的标志，并将该变量写入flash中固定位置，防止中途系统突然断电的异常场景，CPLD程序会根据BIOS升级成功或者失败，来设置变量update_flag的值，当系统重启时，CPLD程序会通过读取flash中存储的变量update_flag的值，来判断选择从主用BIOS还是备用BIOS启动。
在BIOS升级过程中，CPLD会检测是否升级成功，以及升级失败次数，若升级成功，则设置变量update_flag为0，若升级失败，则判断升级失败次数是否超过预设阈值，若未超过阈值，则继续再次尝试BIOS升级，若已达到阈值，则将升级失败次数清0，退出升级流程。
系统上电后，CPLD会首先从flash中读取变量update_flag的值，进行判断，若该变量值为0，则说明上次BIOS升级成功，此次启动从主用BIOS启动，若该变量值为1，则说明上次BIOS升级失败，此次启动切换至备用BIOS启动，并将备用BIOS程序拷贝至主用BIOS，这样有个好处，就是当下次再升级BIOS的时候，假设再次升级失败，则备用BIOS将会是不完整的BIOS程序，而此时就可以切换至主用BIOS启动，保证了系统可以正常启动。
实施例3
本发明还提出了一种设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现方法步骤如下：
通过在CPLD程序中引入BIOS升级成功标志变量系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间。
在可编辑逻辑芯片中预设变量，变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功。在可编辑逻辑芯片中预设变量具体包括：在可编辑逻辑芯片中引入更新时间的标志；且更新时间的标志保存至存储模块中。在升级过程中，如果升级成功，则将所述更新时间的标志设置为成功标志，并保存至存储模块中；如果升级失败或者升级失败的次数超过阈值，则将更新时间的标志设置为失败标志，并将第一输入输出系统替换为第二输入输出系统。在本发明实施例1中成功标志设置为0，失败标志设置为1。
CPLD与主用BIOS和备用BIOS直接通过SPI总线连接，在BIOS升级之前，CPLD程序会将变量update_flag默认设置为1，其中update_flag为更新时间的标志，并将该变量写入flash中固定位置，防止中途系统突然断电的异常场景，CPLD程序会根据BIOS升级成功或者失败，来设置变量update_flag的值，当系统重启时，CPLD程序会通过读取flash中存储的变量update_flag的值，来判断选择从主用BIOS还是备用BIOS启动。
在BIOS升级过程中，CPLD会检测是否升级成功，以及升级失败次数，若升级成功，则设置变量update_flag为0，若升级失败，则判断升级失败次数是否超过预设阈值，若未超过阈值，则继续再次尝试BIOS升级，若已达到阈值，则将升级失败次数清0，退出升级流程。
在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。
系统上电后，CPLD会首先从flash中读取变量update_flag的值，进行判断，若该变量值为0，则说明上次BIOS升级成功，此次启动从主用BIOS启动，若该变量值为1，则说明上次BIOS升级失败，此次启动切换至备用BIOS启动，并将备用BIOS程序拷贝至主用BIOS，这样有个好处，就是当下次再升级BIOS的时候，假设再次升级失败，则备用BIOS将会是不完整的BIOS程序，而此时就可以切换至主用BIOS启动，保证了系统可以正常启动。
本发明通过在CPLD程序中引入BIOS升级成功标志变量update_flag，在系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间。
需要说明：本发明技术方案还提供了一种电子设备，包括：通信接口，能够与其它设备比如网络设备等进行信息交互；处理器，与通信接口连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的一种缩短服务器上电时间的方法，而所述计算机程序存储在存储器上。当然，实际应用时，电子设备中的各个组件通过总线系统耦合在一起。可理解，总线系统用于实现这些组件之间的连接通信。总线系统除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。本申请实施例中的存储器用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。可以理解，存储器可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(FlashMemory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random AccessMemory)、同步连接动态随机存取存储器(SLDRAM，SyncLink Dynamic Random AccessMemory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本申请实施例描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、DSP(Digital Signal Processing，即指能够实现数字信号处理技术的芯片)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器，处理器读取存储器中的程序，结合其硬件完成前述方法的步骤。处理器执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
实施例4
本发明还提出了一种可读存储介质，可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现方法步骤如下：
通过在CPLD程序中引入BIOS升级成功标志变量系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间。
在可编辑逻辑芯片中预设变量，变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功。在可编辑逻辑芯片中预设变量具体包括：在可编辑逻辑芯片中引入更新时间的标志；且更新时间的标志保存至存储模块中。在升级过程中，如果升级成功，则将所述更新时间的标志设置为成功标志，并保存至存储模块中；如果升级失败或者升级失败的次数超过阈值，则将更新时间的标志设置为失败标志，并将第一输入输出系统替换为第二输入输出系统。在本发明实施例1中成功标志设置为0，失败标志设置为1。
CPLD与主用BIOS和备用BIOS直接通过SPI总线连接，在BIOS升级之前，CPLD程序会将变量update_flag默认设置为1，其中update_flag为更新时间的标志，并将该变量写入flash中固定位置，防止中途系统突然断电的异常场景，CPLD程序会根据BIOS升级成功或者失败，来设置变量update_flag的值，当系统重启时，CPLD程序会通过读取flash中存储的变量update_flag的值，来判断选择从主用BIOS还是备用BIOS启动。
在BIOS升级过程中，CPLD会检测是否升级成功，以及升级失败次数，若升级成功，则设置变量update_flag为0，若升级失败，则判断升级失败次数是否超过预设阈值，若未超过阈值，则继续再次尝试BIOS升级，若已达到阈值，则将升级失败次数清0，退出升级流程。
在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。
系统上电后，CPLD会首先从flash中读取变量update_flag的值，进行判断，若该变量值为0，则说明上次BIOS升级成功，此次启动从主用BIOS启动，若该变量值为1，则说明上次BIOS升级失败，此次启动切换至备用BIOS启动，并将备用BIOS程序拷贝至主用BIOS，这样有个好处，就是当下次再升级BIOS的时候，假设再次升级失败，则备用BIOS将会是不完整的BIOS程序，而此时就可以切换至主用BIOS启动，保证了系统可以正常启动。
本发明通过在CPLD程序中引入BIOS升级成功标志变量update_flag，在系统启动前，CPLD会读取该变量进行对上一次BIOS升级是否成功的预判，根据该预判结果，决定本次启动将选择主用还是备用BIOS启动，即在启动前就已经确定了启动BIOS，这样就大大缩短了服务器的整体上电时间。
本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器，上述计算机程序可由处理器执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
本申请实施例提供的一种缩短服务器上电时间的设备和存储介质中相关部分的说明可以参见本申请实施例1提供的一种缩短服务器上电时间的方法中对应部分的详细说明，在此不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种缩短服务器上电时间的方法，其特征在于，包括以下步骤：
在可编辑逻辑芯片中预设变量，所述变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功；
在当前系统重启时，可编辑逻辑芯片首先获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则在当前系统重启时，调用第二输入输出系统执行重启。
2.根据权利要求1所述的一种缩短服务器上电时间的方法，其特征在于，所述在可编辑逻辑芯片中预设变量具体包括：
在可编辑逻辑芯片中引入更新时间的标志；且更新时间的标志保存至存储模块中。
3.根据权利要求2所述的一种缩短服务器上电时间的方法，其特征在于，所述变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功具体包括：
在升级过程中，如果升级成功，则将所述更新时间的标志设置为成功标志，并保存至存储模块中；如果升级失败或者升级失败的次数超过阈值，则将所述更新时间的标志设置为失败标志，并将第一输入输出系统替换为第二输入输出系统。
4.根据权利要求1所述的一种缩短服务器上电时间的方法，其特征在于，所述第一输入输出系统和第二输入输出系统互为主备关系。
5.根据权利要求1所述的一种缩短服务器上电时间的方法，其特征在于，所述方法还包括可编辑逻辑芯片通过片选信号来选择当前重启使用第一输入输出系统或者第二输入输出系统。
6.一种缩短服务器上电时间的装置，用于实现权利要求1至5任意一项所述的一种缩短服务器上电时间的方法，其特征在于，包括可编辑逻辑芯片、第一输入输出系统和第二输入输出系统；
所述可编辑逻辑芯片用于接收主板发出的重启指令；获取变量的值，如果变量的值表示采用第一输入输出系统升级成功，则在控制当前系统重启时仍采用第一输入输出系统执行重启；如果变量的值表示采用第一输入输出系统升级失败，则控制在当前系统重启时调用第二输入输出系统执行重启；所述变量用于指示在系统重启之前的升级过程中采用第一输入输出系统是否升级成功。
7.根据权利要求6所述的一种缩短服务器上电时间的装置，其特征在于，所述可编辑逻辑芯片通过SPI总线分别与第一输入输出系统和第二输入输出系统连接；所述可编辑逻辑芯片还与系统主板通信连接。
8.根据权利要求6所述的一种缩短服务器上电时间的装置，其特征在于，所述可编辑逻辑芯片通过片选信号来选择当前重启使用第一输入输出系统或者第二输入输出系统。
9.一种设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任意一项所述的方法步骤。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任意一项所述的方法步骤。
CN202110964937.0A 2021-08-20 2021-08-20 一种缩短服务器上电时间的方法、装置、设备和存储介质 Withdrawn CN113867807A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110964937.0A CN113867807A (zh) 2021-08-20 2021-08-20 一种缩短服务器上电时间的方法、装置、设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110964937.0A CN113867807A (zh) 2021-08-20 2021-08-20 一种缩短服务器上电时间的方法、装置、设备和存储介质

Publications (1)

Publication Number Publication Date
CN113867807A true CN113867807A (zh) 2021-12-31

Family

ID=78988142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110964937.0A Withdrawn CN113867807A (zh) 2021-08-20 2021-08-20 一种缩短服务器上电时间的方法、装置、设备和存储介质

Country Status (1)

Country Link
CN (1) CN113867807A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061603A (zh) * 2019-12-30 2020-04-24 鹍骐科技（北京）股份有限公司 可记录自检数据的主板和计算机、自检数据的记录方法
CN115543694B (zh) * 2022-11-29 2023-06-09 苏州浪潮智能科技有限公司 Flash器件切换方法、装置、计算机设备和存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061603A (zh) * 2019-12-30 2020-04-24 鹍骐科技（北京）股份有限公司 可记录自检数据的主板和计算机、自检数据的记录方法
CN115543694B (zh) * 2022-11-29 2023-06-09 苏州浪潮智能科技有限公司 Flash器件切换方法、装置、计算机设备和存储介质

Similar Documents

Publication Publication Date Title
US10114655B2 (en) Rapid start up method for electronic equipment
EP1899814B1 (en) Firmware update for consumer electronic device
JP5431111B2 (ja) 情報処理装置及びシステム設定方法
US20110283274A1 (en) Firmware image update and management
US11314665B2 (en) Information processing system, information processing device, BIOS updating method for information processing device, and BIOS updating program for information processing device
CN113867807A (zh) 一种缩短服务器上电时间的方法、装置、设备和存储介质
CN111143132A (zh) 一种bios恢复方法、装置、设备及可读存储介质
CN109634781A (zh) 一种基于嵌入式程序双区备份映像系统及启动方法
CN113641537A (zh) 一种服务器的启动系统，方法及介质
RU2600101C1 (ru) Управляющий модуль узла и способ обновления встроенного программного обеспечения для этого управляющего модуля
CN111158963A (zh) 一种服务器固件冗余启动方法和服务器
CN114995852A (zh) 一种设备升级方法、设备及计算机可读存储介质
CN113721959A (zh) 一种信息处理方法、装置及电子设备
CN111399921A (zh) 一种服务器开机logo的切换方法、装置及设备
CN115309474A (zh) Bios固件启动方法、装置、计算机设备及存储介质
CN117130672A (zh) 服务器启动流程控制方法、系统、终端及存储介质
US20220206823A1 (en) Information processing method and electronic apparatus
CN116185510A (zh) 分区切换启动方法、阵列服务器和计算机可读存储介质
WO2016145774A1 (zh) 电子设备的启动方法和装置
CN114237721A (zh) 一种主板双开机的软体保护方法、系统、装置及存储介质
JP3509705B2 (ja) 交換システムにおける自動再開処理システム及び再開処理方法
CN114327535A (zh) 一种bmc固件更新保护方法及相关组件
CN111857784A (zh) 固件升级方法和固件升级系统
CN115408204A (zh) 芯片双固件备份启动方法、装置、电子设备及存储介质
CN112527400A (zh) 系统启动方法、装置、电子设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211231

WW01 Invention patent application withdrawn after publication