CN113539922A - 一种半导体复合层及其制作方法 - Google Patents

一种半导体复合层及其制作方法 Download PDF

Info

Publication number
CN113539922A
CN113539922A CN202010307285.9A CN202010307285A CN113539922A CN 113539922 A CN113539922 A CN 113539922A CN 202010307285 A CN202010307285 A CN 202010307285A CN 113539922 A CN113539922 A CN 113539922A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
width
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010307285.9A
Other languages
English (en)
Inventor
黄�俊
徐科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202010307285.9A priority Critical patent/CN113539922A/zh
Publication of CN113539922A publication Critical patent/CN113539922A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种半导体复合层，包括第一半导体层，第一半导体层的第一表面上设有第一结构，第一结构包括在第一表面上周期性平行排列的多个第一凹槽，在第一结构上形成有第二半导体层，第一结构用于在第一半导体层与第二半导体层之间形成声子晶体界面。本发明还公开了上述半导体复合层的制作方法。本发明解决了现有的半导体复合层材料的热传导率不足的问题。

Description

一种半导体复合层及其制作方法
技术领域
本发明涉及半导体材料领域，尤其涉及一种半导体复合层及其制作方法。
背景技术
半导体复合层材料是在电子器械领域中常用的一种材料，一般用于构成电子产品的电路主板、发光部件或者散热部件等处于高温环境的部件。因此，选用半导体复合层材料的时候首先要考虑的是材料的散热性。目前制作半导体复合层材料的时候所采用的常规工艺是，将几种不同的半导体材料之间，利用键合工艺整合在一起。在键合的过程中不同的半导体材料层之间使用了粘结材料，这种粘结材料会影响不同的半导体材料层之间的热传导，使得制作后的半导体复合层材料的散热效果不如预期。
发明内容
为了达到上述的目的，本发明采用了如下的技术方案：
在本发明的一方面提供了一种半导体复合层，包括第一半导体层，所述第一半导体层的第一表面上设有第一结构，所述第一结构包括在所述第一表面上周期性平行排列的多个第一凹槽，在所述第一结构上形成有第二半导体层，所述第一结构用于在所述第一半导体层与所述第二半导体层之间形成声子晶体界面。
优选地，所述第一结构的每个所述第一凹槽的宽度为所述第一半导体层的声子波长的正整数倍。
优选地，所述第一半导体层的第二表面上设有第二结构，所述第二结构包括在所述第二表面上周期性平行排列的多个第二凹槽，在所述第二结构上形成有第三半导体层，所述第二结构用于在所述第一半导体层与所述第三半导体层之间形成声子晶体界面，所述第一半导体层的所述第一表面和所述第二表面彼此相对。
优选地，所述第二结构的每个所述第二凹槽的宽度为所述第一半导体层的声子波长的正整数倍。
优选地，所述第一凹槽的宽度等于所述第二凹槽的宽度。
优选地，所述第一凹槽的宽度大于或者小于所述第二凹槽的宽度。
在本发明的另一方面提供了一种半导体复合层的制作方法，该制作方法包括：
在第一半导体层的第一表面上形成周期性平行排列的多个第一凹槽，以形成第一结构；
在所述第一结构上外延生长第二半导体层，其中，每个所述第一凹槽的宽度等于所述第一半导体层的声子波长的正整数倍。
优选地，在所述第一结构上外延生长第二半导体层之后还包括：
在所述第一半导体层的第二表面上形成周期性平行排列的多个第二凹槽，以形成第二结构；
在所述第二结构上外延生长第三半导体层，其中，每个所述第二凹槽的宽度等于所述第一半导体层的声子波长的正整数倍，所述第一半导体层的所述第一表面和所述第二表面彼此相对。
优选地，形成所述第一结构或所述第二结构的方法包括：
在所述第一半导体层的表面上依序形成掩模材料层和光刻胶层；
在所述光刻胶层上绘制预设图案，以形成预设图案层；
将所述预设图案层的图案转移至所述掩模材料层，剥离所述预设图案层，以获得掩模层；
通过所述掩模层在所述第一半导体层的表面上形成周期性平行排列的多个凹槽；
去除所述掩模层。
优选地，形成所述第一结构之前包括：
利用抛光液磨平所述第一半导体层的表面；
利用清洗液清洗经抛光的所述第一半导体层；
吹干所述第一半导体层。
与现有技术相比，本发明的半导体复合层中，将在其中之一的半导体层上形成了周期性平行排列的多个凹槽，并且使该多个凹槽的形成周期满足声子晶体界面的要求，从而抑制界面热散射，提高了不同半导体层之间的热传导率。
附图说明
图1a和图1b为本发明实施例的一种半导体复合层的结构示意图；
图2a和图2b为本发明实施例的另一种半导体复合层的结构示意图；
图3a和图3b为本发明实施例的一种半导体复合层的制作流程图；
图4a和图4b为本发明实施例的另一种半导体复合层的制作流程图；
图5a至图5e为本发明实施例的第一结构或第二结构的制作流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
为了易于描述，可在此使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”和“上面的”等的空间相对术语来描述如附图中示出的一个元件或者特征与另外的元件或者特征的关系。将理解的是，空间相对术语除了包含在附图中描绘的方位之外，它还意图包含装置在使用或者操作中的不同的方位。例如，如果附图中的装置被翻转，那么被描述为“在”其它元件或特征“下方”或者“之下”的元件随后将定位于“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可包含上方和下方两种方位。装置可另外定位(旋转90度或在其它方位处)，并相应地解释在此使用的空间相对描述语。
实施例1
本实施例提供了一种半导体复合层，如图1a和图1b所示，所述半导体复合层包括第一半导体层1，其中，所述第一半导体层1的第一表面1A上设有第一结构1a(图1b中虚线框区域)。所述第一结构1a包括所述第一表面1A上周期性平行排列的多个第一凹槽1b。所述第一凹槽1b包括槽底部1b1和分别与所述槽底部1b1连接并彼此相对的第一侧壁1b2和第二侧壁1b3。其中，所述第一结构1a上形成有第二半导体层2，所述第二半导体层2包括填充在所述第一凹槽1b内的多个第一部分2a和与所述多个第一部分2a连接的第二部分2b。
这里需要说明的是，根据本申请人研究发现半导体材料的热传导主要依靠声子(尤其是声学声子)的运动完成。因此，在半导体层上设置一种形成周期与该半导体层材料的声子波长相同的结构时，能够形成声子带隙，从而抑制多声子过程，减少布里渊声子的耗散，有利于增强半导体材料的热导率。
因此在本实施例中，将所述第一结构1a的形成周期与声子波长相同，也就是，将所述第一凹槽1b的宽度(即为第一侧壁1b2与第二侧壁1b3之间的距离)设定为与声子波长相同，或者将所述第一凹槽1b的宽度设定为第一半导体层1的声子波长的正整数倍，即可在所述第一半导体层1与所述第二半导体层2之间形成声子晶体界面，以此提高了所述第一半导体层1与所述第二半导体层2之间的热传导率，进而提高了所述半导体复合层的热传导率。
实施例2
作为实施例1的进一步的示例，如图2a和图2b所示，在实施例1的基础上，所述第一半导体层1的与所述第一表面1A相对的第二表面1B上设有第二结构1c(图2b中虚线框区域)。所述第二结构1c包括所述第二表面1B上周期性平行排列的多个第二凹槽1d。所述第二凹槽1d包括槽底部1d1和分别与所述槽底部1d1连接并彼此相对的第三侧壁1d2和第四侧壁1d3。其中，所述第二结构1c上形成有第三半导体层3，所述第三半导体层3包括填充在所述第二凹槽1d内的多个第三部分3a和与所述多个第三部分3a连接的第四部分3b。本实施例中与实施例1相同地，将所述第二结构1c的形成周期与声子波长相同，也就是，将所述第二凹槽1d的宽度(即为第三侧壁1d2和第四侧壁1d3之间的距离)设定为与声子波长相同，或者将所述第二凹槽1d的宽度设定为第一半导体层1的声子波长的正整数倍，即可在所述第一半导体层1与所述第二半导体层2之间形成声子晶体界面，以此提高了所述第一半导体层1与所述第二半导体层2之间的热传导率，进而提高了所述半导体复合层的热传导率。
需要说明的本实施例中所述第二半导体层2和所述第三半导体层3可以是相同材料，也可以是不同的材料。当所述第二半导体层2和所述第三半导体层3相同时，所述第一凹槽1b的宽度等于所述第二凹槽1d的宽度。当所述第二半导体层2和所述第三半导体层3不同时，所述第一凹槽1b的宽度和所述第二凹槽1d的宽度也不同，根据实际的材料，所述第一凹槽1b的宽度大于或者小于所述第二凹槽1d的宽度。
实施例3
本实施例提供了实施例1和实施例2的半导体复合层的具体的制作方法。
如图3a和3b所示，该制作方法包括：
在第一半导体层1的第一表面1A上形成周期性平行排列的多个第一凹槽1b，以形成第一结构1a；
在所述第一结构1a上外延生长第二半导体层2，其中，每个所述第一凹槽1b的宽度等于所述第一半导体层1的声子波长的正整数倍。
进一步地，在所述制作方法中，外延生长第二半导体层2之后还包括：
如图4a和4b所示，在所述第一半导体层1的第二表面1B上形成周期性平行排列的多个第二凹槽1d，以形成第二结构1c；
在所述第二结构1c上外延生长第三半导体层3，其中，每个所述第二凹槽1c的宽度等于所述第一半导体层1的声子波长的正整数倍。
进一步地，如图5a至图5e所示，形成所述第一结构1a或所述第二结构1c的方法包括：
在所述第一半导体层1的表面上依序形成掩模材料层4和光刻胶层5；
在所述光刻胶层5上绘制预设图案，以形成预设图案层5a；
将所述预设图案层5a的图案转移至所述掩模材料层4，剥离所述预设图案层5a，以获得掩模层4a；
通过所述掩模层4a在所述第一半导体层1的表面上进行刻蚀，以形成周期性平行排列的多个凹槽后，去除所述掩模层4a。
在这里需要说明的是，本实施例中所述的“所述第一凹槽1b的宽度等于所述第一半导体层1的声子波长的正整数倍”或者“所述第二凹槽1c的宽度等于所述第一半导体层1的声子波长的正整数倍”的意思是：所述第一凹槽1b或者所述第二凹槽1c的宽度可以是第一半导体层1的声子波长的1倍、2倍、3倍、4倍......以此类推。其中，所述第一凹槽1b或者所述第二凹槽1c的宽度等于第一半导体层1的声子波长的1倍，意味着所述第一凹槽1b或者所述第二凹槽1c的宽度等于第一半导体层1的声子波长。因此，在“所述第一凹槽1b的宽度等于所述第一半导体层1的声子波长的正整数倍”或者“所述第二凹槽1c的宽度等于所述第一半导体层1的声子波长的正整数倍”中包含了第一凹槽1b或者所述第二凹槽1c的宽度等于第一半导体层1的声子波长的示例。
需要说明的是，第一凹槽1b的宽度和第二凹槽1c的宽度可以是不同的，例如：如第一凹槽1b的宽度等于第一半导体层1的声子波长的1倍，第二凹槽1c的宽度等于第一半导体层1的声子波长的2倍。具体地，第一凹槽1b和第二凹槽1c的宽度具体是根据与第一半导体层1复合的第二半导体层或者第三半导体层的具体材料决定。
此外，本实施例的制作方法还可以包括对所述第一半导体层1的预处理步骤。具体地，以所述第一半导体层1为氮化铝单晶衬底为例，所述预处理步骤包括：
利用2μm粒径的金刚石抛光液，对氮化铝单晶衬底表面进行第一阶段抛光；
利用500nm粒径的金刚石抛光液，对经第一阶段抛光的氮化铝单晶衬底表面进行第二阶段抛光；
利用100nm粒径的金刚石抛光液，对经第二阶段抛光的氮化铝单晶衬底表面进行第三阶段抛光；
将经第三阶段抛光的氮化铝单晶衬底放入化学抛光液和SiO2球颗粒混合物中，以进行最终抛光。
进行最终抛光之后还包括：
采用去离子超声清洗氮化铝单晶衬底5～7分钟，以完成第一阶段清洗；
将第一阶段清洗后的氮化铝单晶衬底放入NaOH溶液中，超声清洗5～10分钟，以完成第二阶段清洗；
将第二阶段清洗后的氮化铝单晶衬底放入丙酮溶液中，超声清洗10～13分钟，以完成第三阶段清洗；
将第三阶段清洗后的氮化铝单晶衬底放入乙醇溶液中，超声清洗8～10分钟，以完成第四阶段清洗；
利用去离子水冲洗经第四阶段清洗的氮化铝单晶衬底之后，进行氮气吹干，以完成清洗。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.一种半导体复合层，其特征在于，包括第一半导体层，所述第一半导体层的第一表面上设有第一结构，所述第一结构包括在所述第一表面上周期性平行排列的多个第一凹槽，在所述第一结构上形成有第二半导体层，所述第一结构用于在所述第一半导体层与所述第二半导体层之间形成声子晶体界面。
2.根据权利要求1所述的半导体复合层，其特征在于，所述第一结构的每个所述第一凹槽的宽度为所述第一半导体层的声子波长的正整数倍。
3.根据权利要求1或2所述的半导体复合层，其特征在于，所述第一半导体层的第二表面上设有第二结构，所述第二结构包括在所述第二表面上周期性平行排列的多个第二凹槽，在所述第二结构上形成有第三半导体层，所述第二结构用于在所述第一半导体层与所述第三半导体层之间形成声子晶体界面，所述第一半导体层的所述第一表面和所述第二表面彼此相对。
4.根据权利要求3所述的半导体复合层，其特征在于，所述第二结构的每个所述第二凹槽的宽度为所述第一半导体层的声子波长的正整数倍。
5.根据权利要求4所述的半导体复合层，其特征在于，所述第一凹槽的宽度等于所述第二凹槽的宽度。
6.根据权利要求4所述的半导体复合层，其特征在于，所述第一凹槽的宽度大于或者小于所述第二凹槽的宽度。
7.一种半导体复合层的制作方法，其特征在于，所述制作方法包括：
在第一半导体层的第一表面上形成周期性平行排列的多个第一凹槽，以形成第一结构；
在所述第一结构上外延生长第二半导体层，其中，每个所述第一凹槽的宽度等于所述第一半导体层的声子波长的正整数倍。
8.根据权利要求7所述的制作方法，其特征在于，在所述第一结构上外延生长第二半导体层之后还包括：
在所述第一半导体层的第二表面上形成周期性平行排列的多个第二凹槽，以形成第二结构；
在所述第二结构上外延生长第三半导体层，其中，每个所述第二凹槽的宽度等于所述第一半导体层的声子波长的正整数倍，所述第一半导体层的所述第一表面和所述第二表面彼此相对。
9.根据权利要求8所述的制作方法，其特征在于，形成所述第一结构或所述第二结构的方法包括：
在所述第一半导体层的表面上依序形成掩模材料层和光刻胶层；
在所述光刻胶层上绘制预设图案，以形成预设图案层；
将所述预设图案层的图案转移至所述掩模材料层，剥离所述预设图案层，以获得掩模层；
通过所述掩模层在所述第一半导体层的表面上形成周期性平行排列的多个凹槽；
去除所述掩模层。
10.根据权利要求7所述的制作方法，其特征在于，形成所述第一结构之前包括：
利用抛光液磨平所述第一半导体层的表面；
利用清洗液清洗经抛光的所述第一半导体层；
吹干所述第一半导体层。
CN202010307285.9A 2020-04-17 2020-04-17 一种半导体复合层及其制作方法 Pending CN113539922A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010307285.9A CN113539922A (zh) 2020-04-17 2020-04-17 一种半导体复合层及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010307285.9A CN113539922A (zh) 2020-04-17 2020-04-17 一种半导体复合层及其制作方法

Publications (1)

Publication Number Publication Date
CN113539922A true CN113539922A (zh) 2021-10-22

Family

ID=78123358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010307285.9A Pending CN113539922A (zh) 2020-04-17 2020-04-17 一种半导体复合层及其制作方法

Country Status (1)

Country Link
CN (1) CN113539922A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
US20070205792A1 (en) * 2006-03-06 2007-09-06 Micron Technology, Inc. Semiconductor packages, methods of forming semiconductor packages, and methods of cooling semiconductor dies
US20100072461A1 (en) * 2008-09-24 2010-03-25 Hanvision Co., Ltd. Thermo-electric semiconductor device and method for manufacturing the same
US8094023B1 (en) * 2008-03-10 2012-01-10 Sandia Corporation Phononic crystal devices
CN102369610A (zh) * 2009-01-29 2012-03-07 惠普开发有限公司 半导体异质结构热电器件
US20120097204A1 (en) * 2010-10-22 2012-04-26 Jen-Kan Yu Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
US8508370B1 (en) * 2009-02-27 2013-08-13 Sandia Corporation Synthetic thermoelectric materials comprising phononic crystals
US20130255738A1 (en) * 2011-10-20 2013-10-03 California Institute Of Technology Phononic structures and related devices and methods
US20160020202A1 (en) * 2014-07-21 2016-01-21 Snu R&Db Foundation Apparatus for controlling heat flow
JP2017063099A (ja) * 2015-09-24 2017-03-30 国立研究開発法人情報通信研究機構 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
US20190021186A1 (en) * 2017-07-17 2019-01-17 Fractal Heatsink Technologies, LLC Multi-fractal heatsink system and method
CN110400748A (zh) * 2018-04-25 2019-11-01 韩国科学技术研究院 利用特定波长的光源使物体表面平坦化的方法以及装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Ｓｉｍｏｘ基板及びその製造方法及びｓｉｍｏｘ基板を用いた半導体装置及びｓｉｍｏｘ基板を用いた電気光学表示装置の製造方法
US20070205792A1 (en) * 2006-03-06 2007-09-06 Micron Technology, Inc. Semiconductor packages, methods of forming semiconductor packages, and methods of cooling semiconductor dies
US8094023B1 (en) * 2008-03-10 2012-01-10 Sandia Corporation Phononic crystal devices
US20100072461A1 (en) * 2008-09-24 2010-03-25 Hanvision Co., Ltd. Thermo-electric semiconductor device and method for manufacturing the same
CN102369610A (zh) * 2009-01-29 2012-03-07 惠普开发有限公司 半导体异质结构热电器件
US8508370B1 (en) * 2009-02-27 2013-08-13 Sandia Corporation Synthetic thermoelectric materials comprising phononic crystals
US20120097204A1 (en) * 2010-10-22 2012-04-26 Jen-Kan Yu Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
US20130255738A1 (en) * 2011-10-20 2013-10-03 California Institute Of Technology Phononic structures and related devices and methods
US20160020202A1 (en) * 2014-07-21 2016-01-21 Snu R&Db Foundation Apparatus for controlling heat flow
JP2017063099A (ja) * 2015-09-24 2017-03-30 国立研究開発法人情報通信研究機構 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法
US20190021186A1 (en) * 2017-07-17 2019-01-17 Fractal Heatsink Technologies, LLC Multi-fractal heatsink system and method
CN110400748A (zh) * 2018-04-25 2019-11-01 韩国科学技术研究院 利用特定波长的光源使物体表面平坦化的方法以及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XIAOLIANG ZHANG等: "Tailoring thermal conductivity of AlN films by periodically aligned surface nano-grooves", 《APPLIED PHYSICS LETTERS》, vol. 109, no. 13, pages 133107 - 148, XP012212312, DOI: 10.1063/1.4963822 *

Similar Documents

Publication Publication Date Title
US10355113B2 (en) Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
CA2229975C (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
Müller et al. Structuring of macroporous silicon for applications as photonic crystals
KR101662054B1 (ko) 태양전지용 기판의 제작 방법 및 태양전지
WO2008030960A2 (en) Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR101620981B1 (ko) 기판 식각 방법
US9250369B2 (en) Method of manufacturing hollow-structure metal grating
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
TWI412069B (zh) 氮化物半導體基板及其製造方法
TWI397618B (zh) 氮化物半導體模板及其製作方法
KR101353373B1 (ko) 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
US8450185B2 (en) Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures
CN102719888A (zh) 具有纳米微结构基板的制备方法
KR101638975B1 (ko) 중공 부재 패턴을 구비한 질화물 반도체 기판 및 제조방법
CN113539922A (zh) 一种半导体复合层及其制作方法
CN106298450A (zh) 一种纳米级图形化蓝宝石衬底及其制备方法和应用
KR101352242B1 (ko) 반도체 제조방법
CN1600723A (zh) 蚀刻制品，生产它的模板结构及该模板结构的生产方法
TWI438144B (zh) 具有奈米微構造基板的製備方法
Choi et al. Unusually high optical transparency in hexagonal nanopatterned graphene with enhanced conductivity by chemical doping
US9218965B2 (en) GaN epitaxial growth method
JP3482982B2 (ja) Ｅｇ層付きエピタキシャルウェーハの製造方法
Hung et al. Realization and characterization of aligned silicon nanowire array with thin silver film
TWI588085B (zh) 微奈米化晶片及其製造方法
TWI446583B (zh) 半導體製程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination