CN113342717A - 一种fifo读写控制方法及控制电路 - Google Patents
一种fifo读写控制方法及控制电路 Download PDFInfo
- Publication number
- CN113342717A CN113342717A CN202110702371.4A CN202110702371A CN113342717A CN 113342717 A CN113342717 A CN 113342717A CN 202110702371 A CN202110702371 A CN 202110702371A CN 113342717 A CN113342717 A CN 113342717A
- Authority
- CN
- China
- Prior art keywords
- read
- memory
- return
- read operation
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请实施例提供了一种FIFO读写控制方法及控制电路,所述方法包括,通过存储器写端口设置返回读操作起始地址,所述存储器写端口将所述读操作起始地址传输至所述存储器读端口;设置读指针返回所述返回读操作起始地址的返回控制信号;通过所述返回控制信号将读指针返回到所述返回读操作起始地址进行读操作。通过上述实施方式,本申请能够解决现有技术FIFO控制电路不能满足对FIFO存储器中的数据进行多次返回读操作的技术问题。
Description
技术领域
本申请各实施例属于集成电路技术领域,特别是涉及一种FIFO读写控制方法及控制电路。
背景技术
FIFO(First Input First Output,先入先出寄存器),与普通存储器的区别是FIFO没有外部读写地址线,如此使用起来更加方便。但缺点在于只能顺序写入数据,顺序的读出数据,且其数据地址由内部读写指针自动增加完成,并不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。
在一些特殊的应用场景中,FIFO内的数据写一次后,需要被返回读多次,现有的FIFO不能满足返回读多次的需求。
发明内容
本申请主要解决的技术问题是提供一种FIFO读写控制方法及控制电路,能够解决现有技术FIFO控制电路不能满足对FIFO存储器中的数据进行返回读多次的技术问题。
本申请为解决技术问题而采用的一个技术方案是:提供一种FIFO存储器读写操作方法,包括,
通过存储器写端口设置返回读操作起始地址,通过存储器写端口将所述返回读操作起始地址传输至所述存储器读端口;
设置读指针返回所述返回读操作起始地址的返回控制信号;
通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作。
其中,当所述写操作和读操作为异步时钟时,通过存储器写端口将所述读操作起始地址进行保存后,然后传输至所述存储器读端口;
当所述写操作和读操作为同步时钟时,通过存储器写端口直接将所述读操作起始地址传输至所述存储器读端口。
作为本申请的一个实施例,还包括,根据所述存储器读端口获取的返回读操作使能信号是否生效,读指针确定是否加载获取的返回读操作起始地址。
作为本申请的一个实施例,所述通过存储器写端口设置返回读操作起始地址之后,包括,
根据存储器写数据位数与存储器深度的比较结果,设置存储器的空满状态。
作为本申请的一个实施例,通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作,包括,
当读指针返回返回读操作起始地址后,根据读指针与写指针指示地址,设置存储器的空满状态。
作为本申请的一个实施例,所述当读指针返回返回读操作起始地址后,根据读指针与写指针指示地址,设置存储器的空满状态,包括,
当读指针的指示地址进行到和写指针的指示地址为同一地址时,存储器由非空状态变为空状态;
如果存储器的上次读操作对存储器的数据未读空,当读指针的指示地址返回到返回读操作起始地址进行读操作时,保持存储器的状态为非空状态;
如果存储器的上次读操作对存储器的数据读空,当读指针的指示地址返回到返回读操作起始地址进行读操作时,设置存储器的状态由空状态变为非空状态。
作为本申请的一个实施例,所述通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作之后,包括,
通过存储器写端口从读端口接收的返回读操作信号,确认是否进行了读操作,如果是,通过存储器写端口统计重读读操作次数。
作为本申请的一个实施例,所述通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作之后,还包括,
通过存储器写端口从读端口接收的返回标志,统计返回读操作次数;
当读指针进行最后一次读操作时,存储器写端口开始进行写操作。
作为本申请的一个实施例,当写指针再次经过上次设置的返回读操作起始地址时,可自动擦除事先设置的返回读操作起始地址,存储器处于未设置读操作起始地址的状态。
本申请为解决技术问题而采用的又一个技术方案是:提供了一种存储器的读写控制电路,包括,
存储器,被配置为通过存储器写端口设置返回读操作起始地址,且通过所述存储器写端口将所述读操作起始地址传输至所述存储器读端口;
控制信号设置单元,被配置为设置读指针返回所述返回读操作起始地址的返回控制信号;且通过所述返回控制信号将读指针返回到所述返回读操作起始地址进行读操作;
标志位逻辑产生单元,被配置为当读指针返回返回读操作起始地址后,根据读指针与写指针指示地址,设置存储器的空满状态。
本申请提供一种FIFO读写控制方法及控制电路,通过设置读操作返回所述返回读操作起始地址的返回控制信号,可以将读指针返回至返回读操作起始地址,根据设置的返回读操作起始地址的数量,进行多次返回读操作,同时根据每次读操作完成后,读指针指示地址与写指针指示地址,设置存储器的空满状态,确定是否需要继续进行写操作。通过本申请的技术方案,解决了现有技术中的只能在存储器中对一帧数据进行一次读操作的技术问题,本申请的技术方案可以反复多次读取存储器中的数据,方便了对数据的使用。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分,本领域技术人员应该理解的是,这些附图未必是按比例绘制的,在附图中:
图1为本申请现有技术的FIFO控制电路的结构示意图;
图2为本申请实施例提供的FIFO控制电路结构示意图;
图3为本申请一实施例提供的FIFO存储器读写操作方法流程示意图;
图4为本申请另一实施例提供的FIFO存储器读写操作方法流程示意图;
图5为本申请一实施例提供的FIFO存储器读写操作方法示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
如图1为现有技术中的FIFO存储器控制电路图,在图中,虚线方框内为异步FIFO存储器做异步转换用电路,同步FIFO存储器不用此虚线方框内的电路。
在现有技术中,存储器11的写端口与写指针12连接,读端口与读指针13连接,在写时钟域中的写时钟和写逻辑控制单元15的控制下,对写指针12指示的写地址进行写操作,在读时钟13域中的读时钟和读逻辑控制单元17的控制下,通过读指针13进行读操作读取存储器11中的数据,空标记产生逻辑单元16根据读指针13指示的地址信息判断存储器11的空标志或将空标志,满标记产生逻辑14获取读指针13指示的地址信息,判断是否需要进行写操作,需要说明的是,虚线方框内18为异步FIFO做异步转换用电路,同步FIFO不用此虚线方框内的电路。但是在现有技术中存储器内的数据只能被读出一次,不能满足返回读多次的需求。
为了解决现有技术中的问题,如图2所示,本申请公开了一种FIFI读写控制电路,包括,
存储器(未标出),被配置为通过存储器写端口设置返回读操作起始地址,且通过所述存储器写端口将所述读操作起始地址传输至所述存储器读端口;
控制信号设置单元26,被配置为设置读指针返回所述返回读操作起始地址的返回控制信号;且通过所述返回控制信号将读指针返回到所述返回读操作起始地址进行读操作;
标志位逻辑产生单元25,被配置为当读指针返回返回读操作起始地址后,根据读指针与写指针指示地址,设置存储器的空满状态。
如图2所示,虚线框内是通用的FIFO电路逻辑,FIFO支持同步异步时钟域,框外为本申请新增的逻辑FIFO逻辑,新增逻辑同时也支持同步异步时钟域。
在图2中,首先,读指针22和写指针21指向同一个位置,读指针22和写指针21为复位状态,同一个位置可以为存储器中数据深度为0的位置,也可以为其它的数据深度位置,本申请对此不作限制。通过存储器写端口设置返回读操作起始地址,存储器写端口将所述读操作起始地址传输至存储器读端口,当写操作和读操作为异步时钟时,存储器写端口将所述读操作起始地址进行保存后,然后传输至所述存储器读端口;当所述写操作和读操作为同步时钟时,所述存储器写端口直接将所述读操作起始地址传输至所述存储器读端口,当返回读操作使能信号生效时,读指针22就会加载该寄存器的值,也就是说,所述读指针22根据所述存储器读端口获取的返回读操作使能信号是否生效,确定是否加载获取的返回读操作起始地址,然后通过返回控制信号设置单元26控制读指针22返回至设置的返回读操作起始地址,可以再次从设置的返回读操作起始地址开始进行读数据,启动控制信号设置单元26将读指针22返回到返回读起始地址24的位置,标志位逻辑产生单元25输出存储器为满状态。
在本申请提供的控制电路中,首先通过存储器写端口设置返回读操作起始地址之后,然后根据存储器写数据位数与存储器深度的比较结果,设置存储器的空满状态,具体包括:
当对存储器写数据位数小于存储器深度时,将存储器由空状态变为非空状态。
当对存储器写数据位数等于存储器深度时,将存储器由空状态变为满状态。
当写指针再次经过上次设置的返回读操作起始地址时,可自动擦除事先设置的返回读操作起始地址,使存储器处于未设置读操作起始地址的状态,除非写端口在此设置返回读操作起始地址。此种情况,比如存储器深度为32,写数据位数为38,如果事先设置返回读操作起始地址为存储器深度为8的位置,当写指针再次经过上次设置的返回读操作起始地址时,需要将事先设置的返回读操作起始地址存储器深度为8的返回读操作地址进行擦除,存储器处于未设置读操作起始地址的状态,将原来设置的返回读操作起始地址擦除,是为了防止误操作,如果再次设置返回读操作起始地址,会覆盖原来设置的返回读操作起始地址,也会让原来设置的返回读操作起始地址失效。作为本申请的实施例,当读指针根据设置的返回读操作起始地址进行读操作时,不是每次进行读操作都将存储器中的数据读完才结束此次的读操作,也可以在此次读操作进行中时,通过返回控制信号将读指针返回到新设置的返回读操作起始地址进行读操作。
在图2所示的电路中,通过控制信号设置单元26设置的返回控制信号将读指针22返回到所述返回读操作起始地址进行读操作,每次读操作完成后,根据读指针22返回返回读操作起始地址的指示地址24与写指针21的指示地址,设置FIFO存储器的空满状态,具体包括,当读指针22的指示地址进行到和写指针21的指示地址为同一地址时,存储器由非空状态变为空状态;
如果存储器的上次读操作对存储器的数据未读空,当读指针22的指示地址返回到返回读操作起始地址进行读操作时,保持存储器的状态为非空状态;
如果存储器的上次读操作对存储器的数据读空,当读指针22的指示地址返回到返回读操作起始地址进行读操作时,设置存储器的状态由空状态为非空状态。
通过所述返回控制信号将读指针22返回到所述返回读操作起始地址进行读操作之后,包括,
通过存储器写端口从读端口接收的返回读操作信号,确认是否已进行读操作,如果是,存储器写端口统计返回读操作次数,通过本申请的实施例可以确认读指针是否根据所有返回读操作起始地址已经进行了读操作,以便确认整个读操作的有效性。
通过所述返回控制信号将读指针22返回到所述返回读操作起始地址进行读操作之后,还包括,通过存储器写端口从读端口接收的返回标志,统计返回读操作次数;
当读指针进行最后一次读操作时,存储器写端口开始进行写操作,不影响原始数据。通过本申请的实施例可以确认读指针是否已经根据设置的所有返回读操作起始地址进行了读操作,以便在读指针在进行最后一次读操作时,启动新数据的写操作。
如图3所示,本申请实施例公开了一种FIFO读写控制方法流程示意图,具体包括一些步骤:
步骤31,通过存储器写端口设置返回读操作起始地址,所述存储器写端口将所述读操作起始地址传输至所述存储器读端口;
步骤32,设置读指针返回所述返回读操作起始地址的返回控制信号;
步骤33,通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作。
在本实施例中,通过设置读操作返回所述返回读操作起始地址的返回控制信号,可以将读指针返回至返回读操作起始地址,根据设置的返回读操作起始地址的数量,进行多次返回读操作,同时根据每次读操作完成后读指针返回返回读操作起始地址的指示地址与写指针的指示地址,设置存储器的空满状态,确定是否需要继续进行写操作。通过本申请的技术方案,解决了现有技术中的只能在存储器中对一帧数据进行一次读操作的技术问题,本申请的技术方案可以反复多次读取存储器中的数据,方便了对数据的使用,也可以通过多个返回读地址起始地址的设置,返回不同的返回读操作起始地址进行读操作。
如图4所示,本申请另一个实施例公开的一种FIFO读写控制方法流程示意图,包括:
步骤41,通过存储器写端口设置返回读操作起始地址,所述存储器写端口将所述读操作起始地址传输至所述存储器读端口;
需要说明的是,先通过存储器写端口设置重复读操作起始地址,当写操作和读操作为异步时钟时,存储器写端口将所述读操作起始地址进行保存后,然后传输至所述存储器读端口;当所述写操作和读操作为同步时钟时,所述存储器写端口直接将所述读操作起始地址传输至所述存储器读端口。
步骤42,通过所述存储器读端口获取的返回读操作使能信号是否生效,读指针确定是否加载获取的返回读操作起始地址。
需要说明的是,当存储器读端口获取的返回读操作使能信号生效后,读指针才会加载该寄存器的值,这样读指针就返回到设置的返回读操作起始地址,可以再次从该地址读数据。
步骤S43,根据存储器写数据位数与存储器深度的比较结果,设置存储器的空满状态。
需要说明的是,通过根据存储器写数据位数与存储器深度的比较结果,设置存储器初始的状态,具体的分为以下几种情况:
当对存储器写数据位数小于存储器深度时,将存储器由空状态变为非空状态;
当对存储器写数据位数等于存储器深度时,将存储器由空状态变为满状态;
写操作指针再次经过读起始地址时,可将上次设置的读操作起始地址擦除,存储器处于未设置读操作起始地址的状态,除非再次设置返回读操作起始地址。
步骤S44,设置读指针返回所述返回读操作起始地址的返回控制信号;
需要说明的是,通过此步骤可以将读指针返回至返回读操作起始地址提供了控制信号。
步骤S45,通过所述返回控制信号将读指针返回到所述返回读操作起始地址进行读操作。
需要说明的是,通过设置多个的返回读操作起始地址对同一帧数据进行多次读操作,需要通过返回控制信号来实现读指针跳转至返回读操作起始地址
步骤S46,通过存储器写端口从读端口接收的返回读操作信号,并确认是否进行了读操作,如果是,通过存储器写端口统计重新读操作次数。
需要说明的是,在写操作时钟域,反馈给写操作端口的重新读信号,写端口可以检测到是否进行了重新读操作,读了几次,以便进行统计。
步骤S46,通过存储器写端口从读端口接收的返回标志,统计返回读操作次数;当读指针进行最后一次读操作时,存储器写端口进行写操作。
需要说明的是,在写操作时钟域,反馈给写操作端口的返回标志,可以用来让写端口确定读空了几次,当开始最后一次读帧数据时,写端口可以写新数据,并设置新的返回读操作起始地址。
如图5所示,为返回读一次为例详细介绍本申请的技术方案。
在图5中,按照顺序(1)-(5)依次进行:
(1)为FIFO的复位状态,也就是读指针和写指针指向同一个位置,例如,读指针和写指针都指向存储器的0单元;
(2)设置返回读操作起始地址,当写指针指示到FIFO单元为深度为8时,设置返回读操作起始地址,读端口保存返回读操作起始地址,一般写指针和读指针都是循环计数的。
(3)存储器写端口进行写操作,读端口进行读操作。
(4)读指针在读数据过程中与写指针指示位置相同,即,存储器中的数据读空,也就是FIFO状态为空状态。
(5)读指针在返回控制信号的作用下,返回返回读操作起始地址进行返回读操作,FIFO状态由空变为非空状态。
通过本申请的技术方案,解决了现有技术中的只能在存储器中对一帧数据进行一次读操作的技术问题,本申请的技术方案可以反复多次读取存储器中的数据,方便了对数据的使用,也可以通过多个返回读地址起始地址的设置,返回不同的返回读地址起始地址进行读操作。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种FIFO读写操作方法,其特征在于,包括,
通过存储器写端口设置返回读操作起始地址,并通过存储器写端口将所述返回读操作起始地址传输至所述存储器读端口;
设置读指针返回所述返回读操作起始地址的返回控制信号;
通过所述返回控制信号将读指针返回至所述返回读操作起始地址以进行读操作。
2.如权利要求1所述的一种FIFO存储器的读写操作方法,其特征在于,当所述写操作和读操作为异步时钟时,通过存储器写端口将所述返回读操作起始地址进行保存后,然后传输至所述存储器读端口;
当所述写操作和读操作为同步时钟时,通过存储器写端口直接将所述返回读操作起始地址传输至所述存储器读端口。
3.如权利要求1所述的一种FIFO存储器的读写操作方法,其特征在于,还包括,
根据所述存储器读端口获取的返回读操作使能信号是否生效,读指针确定是否加载获取的返回读操作起始地址。
4.如权利要求1所述的一种FIFO存储器的读写操作方法,其特征在于,所述通过存储器写端口设置返回读操作起始地址之后,包括,
根据存储器写数据位数与存储器深度的比较结果,设置存储器的空满状态。
5.如权利要求1所述的一种存储器的读写操作方法,其特征在于,所述通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作,包括,
当读指针返回返回读操作起始地址后,根据读指针与写指针指示地址,设置存储器的空满状态。
6.如权利要求5所述的一种FIFO存储器的读写操作方法,其特征在于,所述当读指针返回返回读操作起始地址后,根据读指针与写指针指示地址,设置存储器的空满状态,包括,
当读指针的指示地址进行到和写指针的指示地址为同一地址时,存储器由非空状态变为空状态;
如果存储器的上次读操作对存储器的数据未读空,当读指针的指示地址返回到返回读操作起始地址进行读操作时,保持存储器的状态为非空状态;
如果存储器的上次读操作对存储器的数据读空,当读指针的指示地址返回到返回读操作起始地址进行读操作时,设置存储器的状态由空状态为非空状态。
7.如权利要求1所述的一种FIFO存储器的读写操作方法,其特征在于,通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作之后,包括,
通过存储器写端口从读端口接收的返回读操作信号,确认是否已进行读操作,如果是,通过存储器写端口统计返回读操作次数。
8.如权利要求1所述的一种FIFO存储器的读写操作方法,其特征在于,通过所述返回控制信号将读指针返回至所述返回读操作起始地址进行读操作之后,还包括,
通过存储器写端口从读端口接收的返回标志,统计返回读操作次数;
当读指针进行最后一次读操作时,存储器写端口开始进行写操作。
9.如权利要求1至8任一项所述的一种FIFO存储器的读写操作方法,其特征在于,当写指针再次经过上次设置的返回读操作起始地址时,可自动擦除事先设置的返回读操作起始地址,存储器处于未设置读操作起始地址的状态。
10.一种FIFO存储器的读写控制电路,其特征在于,包括,
存储器,被配置为通过存储器写端口设置返回读操作起始地址,且通过所述存储器写端口将所述读操作起始地址传输至所述存储器读端口;
控制信号设置单元,被配置为设置读指针返回所述返回读操作起始地址的返回控制信号;且通过所述返回控制信号将读指针返回到所述返回读操作起始地址进行读操作;
标志位逻辑产生单元,被配置为当读指针返回返回读操作起始地址后,根据读指针与写指针的指示地址,设置存储器的空满状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110702371.4A CN113342717A (zh) | 2021-06-22 | 2021-06-22 | 一种fifo读写控制方法及控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110702371.4A CN113342717A (zh) | 2021-06-22 | 2021-06-22 | 一种fifo读写控制方法及控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113342717A true CN113342717A (zh) | 2021-09-03 |
Family
ID=77478134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110702371.4A Pending CN113342717A (zh) | 2021-06-22 | 2021-06-22 | 一种fifo读写控制方法及控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113342717A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114461545A (zh) * | 2021-12-30 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种fpga,fifo存储装置及数据缓存方法 |
CN116501268A (zh) * | 2023-06-28 | 2023-07-28 | 牛芯半导体(深圳)有限公司 | 应用于ddr phy的数据读取方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08110871A (ja) * | 1994-10-07 | 1996-04-30 | Fuji Photo Film Co Ltd | メモリ読出方法及び装置 |
CN101187896A (zh) * | 2007-12-14 | 2008-05-28 | 中兴通讯股份有限公司 | 一种现场可编程门阵列数据缓存的管理方法 |
CN101552041A (zh) * | 2009-05-12 | 2009-10-07 | 北京中星微电子有限公司 | 一种fifo存储单元及其实现方法 |
CN103095289A (zh) * | 2011-11-08 | 2013-05-08 | 澜起科技(上海)有限公司 | 一种信号延迟控制电路 |
US20160035399A1 (en) * | 2014-07-31 | 2016-02-04 | Texas Instruments Incorporated | Method and apparatus for asynchronous fifo circuit |
CN111400205A (zh) * | 2020-02-29 | 2020-07-10 | 华南理工大学 | 一种先进先出地址轮询缓存读写方法、系统及装置 |
-
2021
- 2021-06-22 CN CN202110702371.4A patent/CN113342717A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08110871A (ja) * | 1994-10-07 | 1996-04-30 | Fuji Photo Film Co Ltd | メモリ読出方法及び装置 |
CN101187896A (zh) * | 2007-12-14 | 2008-05-28 | 中兴通讯股份有限公司 | 一种现场可编程门阵列数据缓存的管理方法 |
CN101552041A (zh) * | 2009-05-12 | 2009-10-07 | 北京中星微电子有限公司 | 一种fifo存储单元及其实现方法 |
CN103095289A (zh) * | 2011-11-08 | 2013-05-08 | 澜起科技(上海)有限公司 | 一种信号延迟控制电路 |
US20160035399A1 (en) * | 2014-07-31 | 2016-02-04 | Texas Instruments Incorporated | Method and apparatus for asynchronous fifo circuit |
CN105320490A (zh) * | 2014-07-31 | 2016-02-10 | 德克萨斯仪器股份有限公司 | 用于异步fifo电路的方法和设备 |
CN111400205A (zh) * | 2020-02-29 | 2020-07-10 | 华南理工大学 | 一种先进先出地址轮询缓存读写方法、系统及装置 |
Non-Patent Citations (1)
Title |
---|
牛博、赵宏亮: "一种高可靠性高速可编程异步FIFO的设计", 《电子技术应用》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114461545A (zh) * | 2021-12-30 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种fpga,fifo存储装置及数据缓存方法 |
CN114461545B (zh) * | 2021-12-30 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 一种fpga,fifo存储装置及数据缓存方法 |
CN116501268A (zh) * | 2023-06-28 | 2023-07-28 | 牛芯半导体(深圳)有限公司 | 应用于ddr phy的数据读取方法 |
CN116501268B (zh) * | 2023-06-28 | 2024-02-27 | 牛芯半导体(深圳)有限公司 | 应用于ddr phy的数据读取方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6366530B1 (en) | Synchronizing data operations across a synchronization boundary between different clock domains using two-hot encoding | |
CN113342717A (zh) | 一种fifo读写控制方法及控制电路 | |
TW200935234A (en) | System and method for setting access and modification for synchronous serial interface NAND | |
US4216533A (en) | Pattern generator | |
CN103413569B (zh) | 一读且一写静态随机存储器 | |
US7523232B2 (en) | Mark/re-read and mark/re-write operations in a multi-queue first-in first-out memory system | |
CN103903651A (zh) | 双线串行端口内建自测电路及其通讯方法 | |
US20050220239A1 (en) | Asynchronous FIFO apparatus and method for passing data between a first clock domain and a second clock domain of a data processing apparatus | |
CN108932209B (zh) | 存储器装置及其操作方法 | |
CN113485672A (zh) | 基于fifo存储器的信息生成方法、装置、设备及介质 | |
CN116226018A (zh) | 一种数据解码结构 | |
US6772280B1 (en) | First-in first-out storage device | |
CN115617715A (zh) | 一种fifo装置及其数据传输方法 | |
CN113419985A (zh) | Spi系统自动读取数据的控制方法及spi系统 | |
JP2011248952A (ja) | テストモード付きフラッシュメモリ及びその接続試験方法 | |
CN101882468B (zh) | 地址信号传输方法及存储器系统 | |
JP4640366B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
CN111414148A (zh) | 面向高性能处理器的混合型fifo数据存储方法及装置 | |
JP2873229B2 (ja) | バッファメモリ制御装置 | |
CN116501268B (zh) | 应用于ddr phy的数据读取方法 | |
JPS60181851A (ja) | 部分書込み制御方式 | |
US7051183B2 (en) | Circuit for recording digital waveform data and method of doing the same | |
US6079623A (en) | Apparatus for mapping memory PCMCIA cards into I/O window address space to select an internal register and perform read and write operations using an index mechanism | |
JP2021165995A (ja) | メモリ制御装置およびメモリ制御装置の制御方法 | |
US20050128834A1 (en) | Data transfer circuit having collision detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210903 |