CN113167876A - 传感器装置、传感器模块、成像系统和操作传感器装置的方法 - Google Patents

Abstract

提出了一种传感器装置，其包括光电探测器阵列(10)。读出电路(30)连接到光电探测器阵列(10)，并且分别为阵列(10)中的每个光电探测器提供专用读出路径。此外，读出电路(20)包括至少一个控制端子(23)。时间‑数字转换器(TDC1、TDC2、TDC3、TDC4)阵列电连接到读出电路(30)的转换器输出端子(TDC_OUT)。根据待施加在至少一个控制端子(23)处的控制信号(SEL)，读出电路(20)设置为通过第一子阵列(11)的光电探测器的读出路径分别电连接到读出电路(20)的转换器输出端子(TDC_OUT)，从而使第一子阵列(11)的光电探测器激活，并且第二子阵列(12)的光电探测器未激活。

Description

传感器装置、传感器模块、成像系统和操作传感器装置的方法

本发明涉及一种传感器装置、一种传感器模块、一种成像系统和一种操作传感器装置的方法。

单光子雪崩二极管(或者简称为SPAD)是一种固态光电探测器，在光学传感器中的应用越来越广泛，包括光谱学、医疗技术、消费品和安全应用等。SPAD阵列结合了高灵敏度和空间分辨率，例如用于飞行时间传感器中的高精度距离测量。在SPAD阵列中，通常通过单个像素或像素的子阵列来限定多个区域。例如，在嵌入直接飞行时间系统中的SPAD阵列中的给定区域可以被分配给图像中的区域，以创建3D空间图像数据。

光学传感器、特别是用于移动装置的传感器通常嵌入专用传感器模块中，这些模块支持传感器的光学特性。例如，传感器模块可以提供具有内置孔和光学器件的小而坚固的封装件。然而，在传感器模块的组装过程中，光学器件相对于传感器阵列的对准可能改变，这导致例如SPAD阵列上的照明区域和光学器件的视场的映射中的偏移的问题。

图5A示出了现有技术的SPAD阵列。阵列10包括设置成行和列的单独的SPAD。行位置用A、B、C和D的大写字母表示。列位置用1、2、3和4的整数表示。例如，位于第一行和第一列中，即在行位置A和列位置1处的SPAD由附图标记SA1表示。该图示出了使用该术语的SPAD。此外，该图指示了第一子阵列11和第二子阵列12。在该表示中，第一子阵列11位于阵列10的中心。第二子阵列12包围第一子阵列11。

考虑传感器模块(未示出)和在传感器模块内部实现的SPAD阵列10。在组装过程中，SPAD阵列10与透镜14或设置在模块中的光学器件对准，例如作为传感器封装件的一部分。如图5B所示，传感器模块的光入射通过透镜14被引导到模块内部并朝向SPAD阵列10。在图5A所示的对准配置中，光照射阵列10的中心的第一子阵列11(参见光斑13)。在该示例中，第一子阵列11包括分别由SPAD SB2、SB3、SC2和SC3限定的四个区域。中心被第二子阵列12包围，该第二子阵列构成SPAD区域环以用于冗余。例如当光斑13不离开SPAD阵列10时，第二阵列12占用的冗余区域能够用于解释失调。

图5C示出了同样的SPAD阵列。然而，在该图中，光斑13不仅照射阵列10的中心的第一子阵列11的部分，而且还照射第二子阵列12的部分，即一些冗余SPAD。在该示例中，对准误差被示为一个区域的偏移，例如光斑13沿行和列分别移动一行和一列位置。由于传感器与透镜之间的失调，光斑13映射到阵列10上的不同区域。在该示例中，光斑13在左上区域可见。

假设只有单个SPAD代表一个区域，则现有技术已经提出了不同的对准补偿方案。例如，对于每个区域，添加专用的时间-数字转换器TDC以实现冗余，这将导致相当大的开销。图6A示出了具有以上讨论的4x4配置的SPAD阵列10。此外，TDC阵列14被实现并硬连线到相应SPAD。TDC由附图标记TDC1至TDC6表示。显然，有源SPAD的第一子阵列11仅使用四个TDC，而为第二阵列12提供12个TDC作为冗余，因此可以不使用。

图6B示出了另一现有技术解决方案。在该示例中，SPAD阵列仅连接到四个TDC。实际上，每个SPAD连接到专用TDC。映射由多路复用器15完成。此外，TDC的数量对应于没有冗余的区域的数量。另一方面，读出路由尤其随着区域数量的增加而变得非常复杂。当每个SPAD的从SPAD到TDC的传播延迟相等时，可以改进直接飞行时间系统。如果每个区域用多个SPAD表示，例如图6C中所示的每个区域有四个SPAD，则问题可能会变得更加复杂。在这种情况下，区域的单独的SPAD可能对应于另一个区域之外的不同区域。具有到TDC的固定读出路由可能导致在TDC处来自不同区域的混合计数。

目的是提供一种传感器装置、一种传感器模块和一种操作传感器装置的方法，其允许减小光学失调的影响。

这个目的通过独立权利要求的主题来实现。另外的改进方案和实施例在从属权利要求中描述。

应当理解，除非明确描述为替代，在下文中描述的关于任何一个实施例的任何特征可以单独使用，或者与在下文中描述的其他特征组合使用，并且也可以与任何其他实施例的一个或更多个特征、或者任何其他实施例的任何组合组合使用。此外，在不脱离如所附权利要求所限定的传感器装置、传感器模块和操作传感器装置的方法的范围的情况下，也可以采用以下未描述的等效物和修改。

在至少一个实施例中，传感器装置包括光电探测器阵列。读出电路连接到光电探测器阵列，并且分别为阵列中的每个光电探测器提供专用读出路径。此外，读出电路包括至少一个控制端子。时间-数字转换器(简称TDC)阵列电连接到读出电路的转换器输出端子。

在操作期间，控制信号能够应用于至少一个控制端子。根据控制信号，读出电路设置为分别通过第一子阵列的光电探测器的读出路径电连接到读出电路的转换器输出端子。因此，第一子阵列的光电探测器是激活的，并且第二子阵列的光电探测器是未激活的。

控制信号能够用于是第一子阵列的光电探测器相对于光电探测器阵列移位。第一子阵列的光电探测器在其各自的读出路径分别电连接到读出电路的转换器输出端子的意义上是激活的。因此，第一子阵列的光电探测器连接到时间-数字转换器阵列的相应时间-数字转换器。例如，诸如单光子雪崩二极管(或者简称SPAD)的事件脉冲之类的传感器信号被路由到时间-数字转换器以进行进一步处理。

然而，第二阵列的光电探测器的读出路径不电连接到转换器输出端子，并且因此不连接到时间-数字转换器阵列的时间-数字转换器。因此，第二阵列的光电探测器能够被认为是不激活的。例如，诸如单光子雪崩二极管的事件脉冲之类的传感器信号不被路由到时间-数字转换器以进行进一步处理。

然而，光电探测器是与第一子阵列相关联还是与第二子阵列相关联通过控制信号来确定。由于控制信号确定电连接到转换器输出端子的读出路径的配置，因此第一子阵列能够相对于光电探测器阵列移位。因此，第二子阵列的未激活光电探测器能够被认为是冗余光电探测器，如果例如由于校准过程需要，则其能够激活。

第一子阵列的移位原则上能够例如通过使用读出路径引入反向偏移来补偿由光学失调引入的偏移。因此，传感器信号在进入时间-数字转换器阵列之前基本上会重新居中。例如，通过将入射光的光斑重新居中到第一子阵列的光电探测器来补偿失调。因此，能够使用将转换器输出端子连接到TDC阵列的硬连线接口。不需要使用多路复用或复杂的交换方案。这种技术能够扩展到任何数量的光电探测器的阵列。此外，例如在传感器模块或封装的组装过程中，不需要主动透镜对准。这允许较低的成本。所提出的传感器装置能够用于各种光学传感器类型中，诸如飞行时间系统。

在至少一个实施例中，读出电路设置为通过第一子阵列的光电探测器的读出路径一次全部电连接到读出电路的输出端子。

例如，在4x4光电探测器的阵列中，第一子阵列可以用四个光电探测器表示。然后，时间-数字转换器阵列可以具有四个时间-数字转换器。光电探测器并行收集光，并且读出电路也将相应的传感器信号并行地路由到时间-数字转换器。例如，第一子阵列中的多个光电探测器可以对应于时间-数字转换器阵列中的多个时间-数字转换器。

所提出的读出电路的优点在于不需要时间-数字转换器的多路复用。此外，从光电探测器到时间-数字转换器的传播延迟能够减少，并与探测器和转换器的并行操作同步。

在至少一个实施例中，读出电路包括多个输入端子。每个光电探测器连接到多个输入端子的专用输入端子。读出电路包括多个输出端子。多个输出端子包括转换器输出端子。

根据施加到控制端子的控制信号，传感器装置被设置为接地配置或校准配置。因此，控制信号确定传感器装置是处于接地配置还是校准配置。在接地配置中，读出路径分别将专用于光电探测器阵列的光电探测器的输入端子电连接到专用输出端子。在校准配置中，读出路径分别将专用于光电探测器阵列的光电探测器的输入端子电连接到与接地配置中的专用输出端子不同的相邻的输出端子。

光电探测器的第一子阵列相对于阵列移位。该移位涉及在输入端子与输出端子之间路由读出路径。例如，在接地配置中，第一子阵列的光电探测器连接到转换器输出端子，从而连接到时间-数字转换器阵列。在校准配置中，光电探测器的不同设置定义了第一子阵列。然而，在没有控制信号施加到控制端子的情况下，它们各自的读出路径仍将连接到它们的专用输出端子，其可能与转换器输出端子不一致。例如，为了将第一子阵列的光电探测器连接到转换器输出端子，控制信号将第一子阵列的光电探测器的读出路径有效地重新路由或移位到转换器输出端子。

能够通过读出电路完成读出路径的路由或移位。时间-数字转换器不需要适应读出电路来建立该功能。因此，能够使用硬连线电路布局来实现时间-数字转换器阵列。

在至少一个实施例中，光电探测器阵列的光电探测器设置成行和/或列。在接地配置中，通过位于光电探测器阵列的中心的光电探测器来确定第一子阵列。在校准配置中，第一子阵列沿着行和/或列移位，使得通过以相对于光电探测器阵列的中心的偏移来定位的光电探测器来确定第一子阵列。

例如，考虑嵌入包括光学器件的传感器模块的传感器装置。通常，光电探测器阵列相对于传感器模块的光学器件对准。例如，为了提供更好的照明，能够将阵列的中心定位在光学器件的视场中。光学器件相对于光电探测器阵列的失调通过光学偏移来表现出来。能够使用相对于光电探测器阵列的中心的偏移来补偿该光学偏移。该偏移可以具有光学偏移的相反值，并且能够通过使第一子阵列沿着光电探测器阵列的行和/或列移位来实现。

因此，沿着行和/或列移位提供了用于根据传感器装置的配置映射光学偏移的方法。通常，可以只沿行移位、只沿列移位、或者沿着两者移位。

在至少一个实施例中，读出电路设置为使第一子阵列沿着行和/或列移位相同数量的行位置和/或列位置。通常，可以使第一子阵列沿着一个或更多个行位置和/或沿着一个或更多个构图移位。然而，通过使用相同数量的位置来实现移位，可以确保光电探测器阵列中的每个光电探测器具有单个专用读出路径。因此，诸如到同一输出端子的连接的读出路径不重叠。特别地，在移位之后，第一子阵列的光电探测器的读出路径分别连接到其专用转换器输出端子。

在至少一个实施例中，读出电路包括至少一个行移位单元，其设置为使第一子阵列沿着行相对于光电探测器阵列移位。替代地或附加地，读出电路包括至少一个列移位单元，其设置为使第一子阵列沿着列相对于光电探测器阵列移位，其中至少一个列移位单元与至少一个行移位单元串联连接。

读出电路能够使用行移位单元和/或列移位单元进行拆分。这样就有了只影响行移位或列移位的专用单元。因此，能够降低电路布局的复杂性，例如沿着读出路径的端子的互连。

此外，行移位单元和列移位单元能够被认为是可互换的，因为阵列中的行或列的定义是可互换的。实际上，相同的单元能够用于沿着行或列移位。例如，能够连接两个行移位单元，诸如将行转置到列。因此，两个行移位单元之一设置为沿着行移位，然而两个行移位单元中的第二个设置为借助于其转置互连沿着列移位。该构思能够扩展到任何数量的行移位单元和列移位单元。

在至少一个实施例中，读出电路包括串联连接的行移位单元的级联部，其中级联部中的每个行移位单元设置为使第一子阵列沿着行相对于光电探测器阵列移位不同数量的行位置。

替代地或附加地，读出电路包括串联连接的列移位单元的级联部，其中级联部中的每个列移位单元设置为使第一子阵列沿着列相对于光电探测器阵列移位不同数量的列位置。

通过级联行移位单元和/或列移位单元的多个实例，第一子阵列也能够被多个行或列移位。级联能够通过二进制加权方法来实现。例如，级联部中的第一行移位单元移位±1行位置，级联部中的第二行移位单元移位±2行位置，级联部中的第三行移位单元移位±3行位置，级联部中的第四行移位单元移位±4行位置，以此类推。这种加权方法同样能够适用于行移位单元和列移位单元。

使用级联部实现二进制加权方法的一种可能的方法是设置多个控制信号，该控制信号分别应用于级联部中的行移位单元和/或列移位单元。这样，能够选择一个行移位单元和/或列移位单元以使第一子阵列移位其对应的行和/或列位置。其余的行移位单元和/或列移位单元能够由控制信号取消选择，然后不移位第一子阵列。这样就能够在没有复杂电路布局的情况下设置预期的偏移量。

在至少一个实施例中，至少一个行移位单元和/或至少一个列移位单元包括多个移位器电路和多个选择器电路。特别地，移位器电路的数量和选择器电路的数量对应于行和/或列中的光电探测器的数量。

例如，每个读出路径可以包括一个移位器电路和一个选择器电路。移位器电路可以设置为使读出路径分别移位到给定的输出端子。因此，移位器电路确定行/列位置是否移位，并且还确定位置将被移位的行/列位置的数量。移位器电路响应于控制信号来操作。

选择器电路也可以响应于控制信号来操作。选择器电路能够被单独地激活或停用，并且因此将读出路径路由到专用输出端子。专用输出端子分别响应于施加到相关联的选择器电路的控制信号来激活或停用。

移位器电路和选择器电路为光电探测器阵列中的每个单独的光电探测器提供了方便的读出路径控制。在某种意义上，移位器电路和选择器电路建立了读出路径网络，其能够单独选择并重新路由到专用输出端子。例如，该电路能够用数字逻辑实现。

在至少一个实施例中，移位器电路设置为将读出路径分成电连接线的分支。电连接线将专用于光电探测器阵列的光电探测器的输入端子连接到专用输出端子。此外，电连接线将专用于光电探测器阵列的光电探测器的输入端子分别连接到与专用输出端子不同的至少一个相邻的输出端子。

电连接线能够借助于控制信号来选择，使得所述电连接线之一激活而其他电连接线未激活。例如，点连接心啊可以耦合到向其施加相应控制信号的相应逻辑门，诸如NAND或NOR门。根据控制信号，如果满足逻辑条件，则沿着特定的电连接线引导读出路径。这样，给定的电连接线激活或停用。因此，移位器电路能够用逻辑部件实现，并且能够是硬连线的。

在至少一个实施例中，选择器电路包括连接到至少两个移位器电路的电连接线的输入侧。此外，输出侧分别连接到专用输出端子。选择器电路可以被单独寻址以将读出路径路由到另一移位单元或在诸如转换器输出端子的专用输出端子处提供传感器信号。

在至少一个实施例中，光电探测器包括光电二极管、单光子雪崩二极管SPAD和/或雪崩光电二极管APD。所提出的传感器装置能够用于不同类型的光电探测器，特别是那些与时间-数字转换器兼容的光电探测器。

在至少一个实施例中，传感器模块包括根据以上所述的一个或更多个方面的至少一个传感器装置。此外，传感器封装件封装至少一个传感器装置。光学器件设置在传感器封装件中，其中光电探测器的第一子阵列位于光学器件的视场中。

所提出的传感器装置能够用于各种传感器模块，诸如光学传感器、测距仪和接近传感器，仅举几例。基本上，所提出的传感器装置能够嵌入传感器模块中，该传感器模块有助于光电探测器阵列，该光电探测器阵列可能需要相对于诸如透镜或透镜系统之类的光学器件对准。为了在传感器模块的制造过程中说明失调，传感器装置提供了补偿偏移的方法。特别地，嵌入传感器模块中的传感器装置能够在其接地配置中操作或者在其校准配置中校准和操作。一个或更多个控制信号可以由连接到至少一个控制端子的外部端子或借助于诸如微处理器或状态机等的内部部件来提供。

在至少一个实施例中，至少一个传感器装置、传感器封装件和光学器件设置为飞行时间传感器模块。例如，传感器封装件包括一个或更多个腔室，其中一个或更多个传感器装置放置在其中。光学器件设置在腔室的孔中，并且相应地，传感器装置设置在传感器封装件内部的孔的下方。

飞行时间应用受益于从光电探测器到时间-数字转换器的快速响应时间和低传播延迟。这允许更高的飞行时间的精确度，从而允许改进的距离检测或3D成像。

在至少一个实施例中，成像系统包括根据以上讨论的方面的至少一个传感器装置和其中嵌入至少一个传感器装置的主机系统。主机系统包括例如移动装置、3D相机或分光计中的一个。

例如，移动装置能够是移动电话、智能手机、计算机、平板电脑等。能够使用以上讨论的传感器模块将传感器装置实现到移动装置中。这样，传感器装置能够用作光学传感器，例如测距仪、接近传感器、颜色传感器或飞行时间传感器。在一些实施例中，传感器装置或传感器模块包括用于其操作的内部电子器件，诸如微处理器或状态机等。在其他实施例中，然而，成像系统提供电子器件以操作传感器装置。

例如，3D相机包括飞行时间TOF相机，并且被设置用于3D成像。通常，例如系统包括诸如光电二极管或激光二极管之类的照明单元。一个示例照明单元包括垂直腔面发射激光器VCSEL，用于照明外部物体。通常，照明单元以高达100MHz的速度发射调制光。替代地，能够使用每帧单个脉冲，诸如30Hz。

诸如单透镜或物镜之类的光学器件用于收集从外部物体反射的光，并将其成像到传感器装置上，例如CMOS或CCD光传感器。光学带通滤波器通常通过具有与照明单元相同的波长的光。

传感器装置能够用于确定到外部物体的飞行时间，例如，光电探测器能够被读出并且提供传感器信号，该传感器信号是对光从照明单元到物体并且返回阵列所用的时间的直接测量。

包括传感器装置的主机系统或传感器模块包括驱动电子器件，以控制照明单元和传感器装置。此外，传感器模块或传感器装置可以具有接口，以便与主机系统通信。

在3D相机成像系统中，可以生成两种类型的图像：常规2D图像和带有距离信息的附加1D图像。这两种图像能够被组合来产生3D图像。传感器装置允许基于装置补偿光学偏移。因此，2D图像和额外的1D图像能够以更高的精度对准。

在分光计中，定义波长的入射光可以成像在传感器装置的定义位置上，例如定义的光电探测器或诸如第一子阵列的光电探测器阵列。为了提高光谱分辨率，考虑光学偏移是很重要的。传感器装置允许基于装置这样做。

在至少一个实施例中，操作传感器装置的方法应用于包括光电探测器阵列的传感器装置。该方法包括为阵列中的光电探测器中的每个分别提供专用读出路径的步骤。读出电路提供读出路径，并且连接到光电探测器阵列。控制信号施加到读出电路。根据控制信号，读出路径通过第一子阵列的光电探测器分别电连接到专用时间-数字转换器。因此，第一子阵列的光电探测器激活，并且第二子阵列的光电探测器未激活。

第一子阵列能够相对于光电探测器阵列移位，并且补偿由透镜失调引入的偏移，例如通过使用读出路径引入反向偏移。例如，当传感器装置嵌入传感器模块中时，可能发生失调。传感器信号在进入时间-数字转换器阵列之前基本上会重新居中。例如，通过将入射光的光斑重新居中到第一子阵列的光电探测器来补偿失调。因此，能够使用连接TDC阵列的硬连线接口。不需要使用多路复用或复杂的交换方案。这种技术能够扩展到阵列中任意数量的光电探测器。此外，例如在传感器模块或封装的组装过程中，不需要主动透镜对准。这允许较低的成本。所提出的传感器装置能够用于各种光学传感器类型中，诸如飞行时间系统。

在至少一个实施例中，光电探测器阵列的光电探测器设置成行和/或列。该方法还包括在接地配置中定位光电探测器阵列的中心的第一子阵列的步骤。在校准配置中，第一子阵列根据控制信号沿着行和/或列移位。这样，第一子阵列以相对于光电探测器阵列的中心的偏移来定位。

传感器系统能够在接地配置中或在校准配置中操作，例如考虑由于光学失调的偏移。例如，这提供了传感器装置的灵活应用，因为在组装传感器模块之后能够校准该装置。在组装之后，可能不需要对传感器模块施加进一步的外部装置。

操作传感器装置的方法的另外的实施方式容易地从传感器装置、传感器模块、成像系统的各种实施方式和实施例得出，反之亦然。

在下文中，相对于附图进一步详细地描述以上提出的原理，其中提出了示例实施例。

图1A示出了读出电路的示例实施例，

图1B更详细地示出了移位器电路的示例实施例，

图2示出了传感器装置的示例实施例，

图3示出了实现为对称NOR门的选择器电路的示例，

图4示出了实现为对称NAND门的选择器电路的另一示例，

图5A示出了传感器装置的现有技术的SPAD阵列，

图5B示出了与透镜对准的现有技术的SPAD阵列，

图5C示出了具有光学失调的传感器装置的现有技术的SPAD阵列，

图6A示出了具有硬连线TDC的传感器装置的现有技术的SPAD阵列，

图6B示出了具有多路复用器的传感器装置的现有技术的SPAD阵列，以及

图6C示出了具有光学失调的传感器装置的现有技术的SPAD阵列。

图1A示出了读出电路的示例实施例。读出电路20包括连接到光电探测器阵列10的行移位单元(未示出)。在该特定示例中，阵列10包括设置成行和/或列的多个单光子雪崩二极管SPAD。附图描绘了来自光电探测器阵列10的一个特定行作为代表性示例。在此讨论的方面也能够应用于阵列中的其他行和/或列。

在该示例中的行包括表示为SA1、SB1、SC1、SD1、SE1和SF1的六个SPAD，其指示行1作为示例。相应探测器输出(未示出)分别连接到读出电路的专用输入端子。这些输入端子(按照从A到F升序)设置为A_IN、B_IN、C_IN、D_IN、E_IN和F_IN。

输入端子进一步连接到相应移位器电路21。移位器电路21分成多个电连接线211、212、213。在该特定实施例中，移位器电路21分成三个电连接线211、212、213。每个移位器21电路经由相应电连接线211、212、213之一连接到相应选择器电路22的输入侧。例如，中心电连接线212连接到专用选择器电路22的输入侧，使得经由相应输入端子A_IN、移位器电路21、中心电连接线212和专用选择器电路22建立的路径能够被认为是直接读出路径。直接读出路径分别是专用于SPAD的输入端子的读出路径。专用选择器电路22连接到专用输出端子A_OUT、B_OUT、C_OUT、D_OUT、E_OUT和F_OUT(按照从A到F升序)。关于图1B讨论了移位器电路的另外的细节。

然而，移位器电路21的其余电连接线211、213连接到相邻的选择器电路21。这些电连接线能够被认为是移位器电路21的分支。不是将输入端子直接或者经由直接读出路径连接到它们的专用输出端子(例如，A_IN至A_OUT)，而是来自分支的电连接线211、213将输入端子连接到相邻的输出端子(例如，A_IN至B_OUT)，即不同于专用输出端子的输出端子。选择器电路22包括逻辑门(例如，AND门)，以确保只有一个读出路径分别电连接到输出端子。不是直接读出路径的读出路径能够被认为是间接读出路径。

读出路径包括控制端子23。该控制端子能够用于应用控制信号SEL。控制信号改变读出电路的读出路径。换句话说，控制信号确定配置，即建立哪些读出路径以经由输入端子将阵列SPAD 10连接到特定输出端子。

在接地配置中，不能应用控制信号SEL或代表接地状态的控制信号SEL0。在这种配置中，直接读出路径将输入端子电连接到它们的专用输出端子(例如，A_IN至A_OUT)。在校准配置中，可以应用代表校准状态的不同控制信号(例如，SEL-1或SEL+1)。在这种配置中，直接读出路径不将输入端子电连接到它们的专用输出端子。相反，建立了间接读出路径之一，并将输入端子电连接到相邻的输出端子，即不同于专用输出端子的输出端子(例如，A_IN至B_OUT)。

从A至F的升序端子的顺序能够与行和/或列位置相关联。根据电连接线与输出端子的互连，间接输出路径可以建立±1、±2、±3、±4等行和/或列位置的移位。例如，图中所示示例示出-1(控制信号SEL-1)的移位。较低的电连接线用于建立从A_IN到B_OUT、B_IN到C_OUT、CC_IN到D_OUT、D_IN到E_OUT、E_IN到F_OUT以及F_IN到A_OUT的读出路径(未示出)。移位器单元可用于移位+1(控制信号SEL+1)。

图1B更详细地示出了移位器电路。移位器电路21由该图的上部中的图形符号表示。图形符号指示电连接线211、212、213及其相关联的移位+1、0和-1。

移位器电路21包括分成以上讨论的分支的电连接线211、212、213。每个电连接线经由相应的第一逻辑输入端子连接到专用逻辑门(例如NAND或NOR)。门包括第二逻辑输入端子以接收控制信号SEL+1、SEL0、SEL-1。例如，能够经由读出电路20的控制端子23接收这些控制信号。控制信号SEL+1、SEL0、SEL-1可以由连接到控制端子23的外部端子或借助于诸如微处理器或状态机等的内部部件来提供。例如，内部部件能够与传感器装置嵌入到同一芯片中。控制信号SEL+1、SEL0、SEL-1选择电连接线211、212、213从而分别建立读出路径OUT+1、OUT0和OUT-1。

在操作过程中，可以沿电连接读出路径引导由SPAD产生的事件脉冲。在该示例中，由-1行位置(例如SPAD SA1)的阵列产生的脉冲沿行移位以读出B_OUT，由SPAD SB1产生的脉冲沿行移位以读出C_OUT，依此类推。因此，所有SPAD都按同一行位置移位。输入端子与输出端子之间的连接提供了确定移位的位置数量的方便方法。基于硬连线的电路布局这是可能的，并且因此提供了高度的灵活性。

图2示出了传感器装置的示例实施例。光电探测器的阵列10包括设置成行和列的单独的SPAD。行位置用A、B、C和D的大写字母表示。列位置用1、2、3和4的整数表示。例如，位于第一行和第一列中，即在行位置A和列位置1处的SPAD由附图标记SA1表示。该图示出了使用该术语的SPAD。此外，该图指示了第一子阵列11和第二子阵列12。

考虑传感器模块(未示出)和在传感器模块内部实现的阵列10。在组装过程中，阵列10与透镜或设置在模块中的光学器件对准，例如作为传感器封装件的一部分。例如，传感器模块的光入射借助于透镜被引导到模块内部并朝向阵列10。然而，如该图的左上部分所示，入射光的光斑13仅照射阵列的左上区域。在该示例中，对准误差被示为一个区域的偏移，例如光斑13沿行和列移动一行和一列位置。由于传感器与透镜之间的失调，光斑13映射到阵列10上的不同区域。

读出电路20在该图的中上部被指示为通过一行和一列位置(两种情况下为-1)来校正对准误差。在该图的右上部分示出对准配置。应用偏移后，能够认为光斑13沿行和列移位。由此产生的配置对应于这种情况，其中光照射阵列10的中心的第一子阵列11(参见光斑13)。在该示例中，第一子阵列11包括分别由SPAD SB2、SB3、SC2和SC3限定的四个区域。中心被第二子阵列12包围，该第二子阵列构成SPAD区域环以用于冗余。第二阵列12占用的冗余区域能够用于解释失调，例如光斑13不离开SPAD阵列10。

该图的下部示出了读出架构的可能的实施例。读出架构能够被实现为单独的层，并且设置在阵列10的上方或下方，可以设置为另一层。然而，读出架构也可以在阵列旁边或者在光电探测器之间或者在阵列10的背面实现，如图所示。读出架构包括阵列10和具有第一级联部31和第二级联部32的读出电路20。

第一级联部31包括第一移位单元和第二移位单元，其分别具有四个移位器电路21和四个选择器电路22。第一移位单元经由输入端子连接到阵列10。此外，第一移位单元和第二移位单元串联连接。在该配置中，第一移位单元和第二移位单元被实现为行移位单元。实际上，第一移位单元设置为移位±1行位置，并且第二移位单元设置为移位±2行位置。

第二级联部32包括第三移位单元和第四移位单元，其分别具有四个移位器电路21和四个选择器电路22。此外，第三移位单元以交叉方式连接到第二移位单元，使得行被转置到列，反之亦然。在该配置中，第三移位单元和第四移位单元被实现为行移位单元。第二级联部32包括四个转换器输出端子，其分别连接到四个时间-数字转换器TDC1、TDC2、TDC3、TDC4。实际上，第三移位单元设置为移位±1列位置，并且第四移位单元设置为移位±2列位置。

图中所示的传感器装置与1行位置和1列位置的偏移不对准。为了补偿该光学偏移，第一子阵列以反向偏移被移位-1行位置和-1列位置。有效地，第一子阵列11从阵列10的中心移位以与照射阵列的光斑13重叠。这能够通过第一级联部和第二级联部31、32以及施加到由级联部组成的移位单元的控制信号来实现。由于级联部的串行连接，移位以串行方式执行，例如首先移位行位置，然后移位列位置，反之亦然。

考虑第一级联部31。控制信号SEL-1施加到第一行移位单元。第一行移位单元中的读出路径沿着电连接线213建立，这导致-1行位置的第一子阵列的移位。诸如SPAD的事件脉冲之类的相应传感器信号被路由到第二行移位单元。另一控制信号SEL0施加到第二行移位单元。第一行移位单元中的读出路径沿着电连接线212建立，这导致0行位置的第一子阵列的移位。因此，第一子阵列11不移位。在通过第一级联部31之后，子阵列已经被移位-1行位置。

考虑第二级联部32。由于与第一级联部31的交叉互连，行被转置为列。控制信号SEL-1施加到第三行移位单元。第三行移位单元中的读出路径沿着电连接线213建立，这导致-1列位置的第一子阵列的移位。诸如SPAD的事件脉冲之类的相应传感器信号被路由到第四行移位单元。另一控制信号SEL0施加到第四行移位单元。第四行移位单元中的读出路径沿着电连接线212建立，这导致0行位置的第一子阵列的移位。因此，第一子阵列不移位。在通过第二级联部32之后，子阵列11已经被移位-1行位置。

由于移位，第一子阵列11的SPAD电连接到转换器输出端子TDC_OUT。转换器输出端子连接到相应时间-数字转换器TDC1、TDC2、TDC3、TDC4。因此，第一子阵列11的SPAD是激活的，并且第二阵列12的SPAD是未激活的或冗余的。换句话说，诸如SPAD的事件脉冲之类的传感器信号被路由到时间-数字转换器以进行进一步处理。然而，第二阵列12的SPAD的读出路径不电连接到转换器输出端子TDC_OUT，并且因此不连接到时间-数字转换器TDC1、TDC2、TDC3、TDC4。

然而，SPAD是与第一子阵列11相关联还是与第二子阵列12相关联通过控制信号来确定。因此，第二子阵列的未激活光电探测器能够被认为是冗余光电探测器，如果例如由于校准过程需要，则其能够激活。

第一子阵列11的移位原则上能够例如通过使用读出路径引入反向偏移来补偿由光学失调引入的偏移。因此，传感器信号在进入时间-数字转换器之前基本上会重新居中。例如，通过将入射光的光斑重新居中到第一子阵列11的SPAD来补偿失调。因此，能够使用将转换器输出端子TDC_OUT连接到TDC的硬连线接口。不需要使用多路复用或复杂的交换方案。这种技术能够扩展到任何数量的SPAD和其他类型的光电探测器的阵列。此外，例如在传感器模块或封装的组装过程中，不需要主动透镜对准。这允许较低的成本。所提出的传感器装置能够用于各种光学传感器类型中，诸如飞行时间系统，或通常用于如上详细所述的各种成像系统中。

飞行时间应用受益于从光电探测器到时间-数字转换器的快速响应时间和低传播延迟。与读出电路20一起引入的复杂路由可以引入来自单独的光电探测器与时间-数字转换器TDC1至TDC4之间的传输延迟。因此，为了避免在测量中引入系统误差，飞行时间的精度通常受益于使传播延迟在测量精度内相等或不可区分。读出路径的传播延迟能够使用对称逻辑门作为选择电路来改变。

图3示出了选择器电路的示例，其被实现为具有交叉耦合的PMOS分支或电流路径的对称NOR门。该图示出了具有三个输入端子且具有相等的传播延迟的NOR门的电路布局。NOR门具有第一输入端子A1、第二输入端子A2、第三输入端子A3和输出端子O。

NOR门包括第一电流路径C1，其包括第一晶体管1、第二晶体管2、第三晶体管3和第四晶体管4。第二电流路径C2包括第一晶体管1'、第二晶体管2'和第三晶体管3'以及第四晶体管4'。最后，第三电流路径C3包括第一晶体管1”、第二晶体管2”和第三晶体管3”以及第四晶体管4”。在该特定实施例中，电流路径的第二晶体管、第三晶体管和第四晶体管是相同的类型，例如n型晶体管、或NMOS、或p型晶体管、或PMOS。然而，电流路径C1、C2和C3的第一晶体管1、1'和1”是与其他晶体管不同的类型，例如n型晶体管、或NMOS、或p型晶体管、或PMOS。给定的电流路径C1、C2、C3的晶体管沿着其信号侧串联连接在电源电压节点V1与参考电压节点V2之间，该电源电压节点向逻辑门施加电源电压VDD，该参考电压节点施加参考电压VSS。晶体管的相应控制侧连接到三个输入端子，这将在下面讨论。

第一电流路径C1的第一晶体管1、第二晶体管2、第三晶体管3和第四晶体管4在第一电流路径C1中沿着其信号侧串联连接在电源电压节点V1与参考电压节点V2之间，该电源电压节点向逻辑门施加电源电压VDD，该参考电压节点施加参考电压VSS。

第二电流路径C2的第一晶体管1'、第二晶体管2'、第三晶体管3'和第四晶体管4'在第二电流路径C2中沿着其信号侧串联在电源电压节点V1与参考电压节点V2之间，该电源电压节点向逻辑门施加电源电压VDD，该参考电压节点施加参考电压VSS。然而，第一晶体管1'连接到第四晶体管4'，该第四晶体管随后连接到第二晶体管2'，该第二晶体管最终连接到第三晶体管3'。第三晶体管3'连接到电源电压节点V1。

第三电流路径C3的第一晶体管1”、第二晶体管2”、第三晶体管3”和第四晶体管4”在第三电流路径C3中沿着其信号侧串联在电源电压节点V1与参考电压节点V2之间，该电源电压节点向逻辑门施加电源电压VDD，该参考电压节点施加参考电压VSS。然而，第一晶体管1”连接到第三晶体管3”，该第三晶体管随后连接到第四晶体管4”，该第四晶体管最终连接到第二晶体管2”。第二晶体管2”连接到电源电压节点V1。

第一电路节点、第二电路节点和第三电路节点N1、N2和N3串联连接，并且进一步连接到输出端子O。第一电路节点N1连接第一电流路径C1的第一晶体管和第二晶体管1、2的信号侧。第二电路节点N2连接第二电流路径C2的第一晶体管和第四晶体管1'、4'的信号侧。第三电路节点N3连接第三电流路径C3的第一晶体管和第三晶体管1”、3”的信号侧。

关于图3所示的NOR门，电流路径C1、C2和C3中的经由晶体管的控制侧的连接(即晶体管的门极连接)在它们的门极端子处交叉耦合。因此，电流路径C1、C2和C3中的晶体管2、2'和2”具有其连接到输入端子A3的门极端子。此外，电流路径C1、C2和C3中的晶体管3、3'和3”的门极连接交叉耦合到输入端子A2。以相同的方式，电流路径C1、C2和C3中的晶体管4、4'和4”的门极连接交叉耦合并由相同的输入端子A1驱动。第一电流路径、第二电流路径和第三电流路径C1、C2和C3的第一晶体管1、1'和1”分别耦合到第一输入端子、第二输入端子和第三输入端子A1、A2和A3。

与传统的NOR门相比，根据图3所示的NOR门的实施例，串联连接的P-MOS晶体管的分支被分成三个分支/电流路径C1、C2和C3，其中晶体管交叉耦合门极连接。晶体管2、2'和2”的门极连接由输入端子A1驱动，晶体管3、3'和3”的门极连接由输入端子A2驱动，并且晶体管4、4'和4”的门极连接由输入端子A3驱动。

能够表明，沿三个分支并且在输入信号的状态变化与输出信号的相应状态变化的发生之间的信号传播延迟对于分支是相等的，这主要是由于电流路径C1、C2和C3的晶体管与其相应端子A1、A2和A3的所提出的交叉耦合。因此，如以上所讨论的将选择器电路实现为对称的NOR门可以改善飞行时间应用中的整体信号延迟，并且因此可以导致飞行时间检测的精度的提高。

图4示出了选择器电路的示例，其被实现为具有交叉耦合的PMOS分支或电流路径的对称NAND门。该图示出了具有三个输入端子A1、A2和A3且具有相等的传播延迟的NAND门的电路布局。该电路布局与关于图3讨论的NOR门相似。晶体管是互换型的，例如与图3的实施例相比，第一晶体管1、1'和1”是不同的类型，即图3的n型晶体管或NMOS晶体管变为图4中的p型晶体管或PMOS，反之亦然。

更详细地，NAND门与NOR门的不同之处在于，第一晶体管1、1'和1”在晶体管的串联连接中改变了位置。电流路径C1的第一晶体管1现在像NOR门极的第一电流路径C1的第四晶体管4一样连接。电流路径C2的第一晶体管1'现在像NOR门极的第二电流路径C2的第三晶体管3'一样连接。电流路径C3的第一晶体管1”现在像NOR门极的第三电流路径C3的第二晶体管2”一样连接。类似地，第一电流路径C1的第四晶体管4像NOR门极的第一电流路径C1的第一晶体管1一样连接。类似地，第二电流路径C2的第三晶体管3'像NOR门极的第二电流路径C2的第一晶体管1'一样连接。第二电流路径C3的第二晶体管2”像NOR门极的第三电流路径C3的第一晶体管1”一样连接。

第一电路节点、第二电路节点和第三电路节点N1、N2和N3串联连接，并且进一步连接到输出端子O。第一电路节点N1连接第一电流路径C1的第一晶体管和第三晶体管1、3的信号侧。第二电路节点N2连接第二电流路径C2的第一晶体管和第二晶体管1'、2'的信号侧。第三电路节点N3连接第三电流路径C3的第一晶体管和第四晶体管1”、4”的信号侧。

除了它们的功能逻辑之外，NAND门和NOR门具有相似的特性。两种逻辑门都是对称的，并且允许相等的传播延迟。因此，如以上所讨论的将选择器电路实现为对称的NAND门可以改善飞行时间应用中的整体信号延迟，并且因此可以导致飞行时间检测的精度的提高。

附图标记

1、1'、1” 第一晶体管

2、2'、2” 第二晶体管

3、3'、3” 第三晶体管

4、4'、4” 第四晶体管

10 光电探测器(例如SPAD)阵列

11 第一子阵列

12 第二子阵列

13 光斑

14 透镜

15 多路复用器

20 读出电路

21 移位器电路

22 选择器电路

23 控制端子

31 第一级联部

32 第二级联部

211 电连接线

212 电连接线

213 电连接线

A1、A2、A3 输入端子

A_IN至F_IN 输入端子

A_OUT至F_OUT 输出端子

O 输出端子

SA1至SA4 SPAD

SB1至SB4 SPAD

SC1至SC4 SPAD

SD1至SD4 SPAD

SEL、SEL1 控制信号

SEL-1、SEL0 控制信号

TDC1至TDC4 时间-数字转换器

TDC_OUT 转换器输出端子

Claims (17)

1.一种传感器装置，包括：

-光电探测器阵列(10)，

-读出电路(30)，其连接到所述光电探测器阵列(10)，并且分别为阵列(10)中的每个光电探测器提供专用读出路径，还包括至少一个控制端子(23)，

-时间-数字转换器(TDC1、TDC2、TDC3、TDC4)阵列，其电连接到所述读出电路(30)的转换器输出端子(TDC_OUT)；其中：

-根据待施加在所述至少一个控制端子(23)处的控制信号(SEL)，所述读出电路(20)设置为通过第一子阵列(11)的光电探测器的读出路径分别电连接到所述读出电路(20)的转换器输出端子(TDC_OUT)，从而使所述第一子阵列(11)的光电探测器激活，并且第二子阵列(12)的光电探测器未激活。

2.根据权利要求1所述的传感器装置，其中，所述读出电路(20)设置为通过所述第一子阵列(11)的光电探测器的读出路径一次全部电连接到所述读出电路(20)的输出端子，使得第一子阵列中的多个光电探测器能够对应于时间-数字转换器阵列中的多个时间-数字转换器。

3.根据权利要求1或2所述的传感器装置，其中

-所述读出电路(30)包括多个输入端子，其中每个光电探测器连接到所述多个输入端子的专用输入端子，

-所述读出电路(20)包括多个输出端子，其中所述多个输出端子包括转换器输出端子(TDC_OUT)；其中：

-在接地配置中，所述读出路径分别将专用于所述光电探测器阵列(10)的光电探测器的输入端子电连接到专用输出端子，

-在校准配置中，所述读出路径分别将专用于所述光电探测器阵列(10)的光电探测器的输入端子电连接到与接地配置中的专用输出端子不同的相邻的输出端子，并且

-所述控制信号(SEL)确定所述传感器装置是处于接地配置还是校准配置。

4.根据权利要求3所述的传感器装置，其中

-所述光电探测器阵列(10)的光电探测器设置成行和/或列，

-在接地配置中，通过位于所述光电探测器阵列(10)的中心的光电探测器来确定所述第一子阵列(11)，并且

-在校准配置中，所述第一子阵列(11)沿着行和/或列移位，使得通过以相对于所述光电探测器阵列(10)的中心的偏移来定位的光电探测器来确定所述第一子阵列(11)。

5.根据权利要求3或4之一所述的传感器装置，其中

-所述读出电路(20)设置为使所述第一子阵列(11)沿着行和/或列移位相同数量的行位置和/或列位置，并且

-所述移位涉及在输入端子与输出端子之间路由所述读出路径。

6.根据权利要求4或5所述的传感器装置，其中所述读出电路包括：

-至少一个行移位单元，其设置为使所述第一子阵列(11)沿着行相对于所述光电探测器阵列(10)移位，和/或

-至少一个列移位单元，其设置为使所述第一子阵列(11)沿着列相对于所述光电探测器阵列(10)移位，其中所述至少一个列移位单元与所述至少一个行移位单元串联连接。

7.根据权利要求6所述的传感器装置，其中所述读出电路(20)包括：

-串联连接的行移位单元的级联部(31)，其中所述级联部中的每个行移位单元设置为使所述第一子阵列(11)沿着行相对于所述光电探测器阵列(10)移位不同数量的行位置，和/或

-串联连接的列移位单元的级联部(32)，其中所述级联部中的每个列移位单元设置为使所述第一子阵列(11)沿着列相对于所述光电探测器阵列(10)移位不同数量的列位置。

8.根据权利要求6或7所述的传感器装置，其中，所述至少一个行移位单元和/或所述至少一个列移位单元包括多个移位器电路(21)和相同数量的选择器电路(22)，其中，移位器电路(21)的数量和选择器电路(22)的数量对应于行和/或列中的光电探测器的数量。

9.根据权利要求8所述的传感器装置，其中

-所述移位器电路设置为将读出路径分成电连接线(211、212、213)分支，

-所述电连接线(211、212、213)将专用于所述光电探测器阵列(10)的光电探测器的输入端子分别连接到专用输出端子和与所述专用输出端子不同的至少一个相邻的输出端子，并且其中

-所述电连接线能够借助于控制信号来选择，使得所述电连接线之一激活而其他电连接线未激活。

10.根据权利要求9所述的传感器装置，其中所述选择器电路包括

-输入侧，其连接到至少两个移位器电路的电连接线，以及

-输出侧，其分别连接到专用输出端子。

11.一种传感器装置，包括：

-光电探测器阵列(10)，

-读出电路(30)，其连接到所述光电探测器阵列(10)，并且分别为阵列(10)中的每个光电探测器提供专用读出路径，还包括至少一个控制端子(23)，

-时间-数字转换器(TDC1、TDC2、TDC3、TDC4)阵列，其电连接到所述读出电路(30)的转换器输出端子(TDC_OUT)；其中：

-根据待施加在所述至少一个控制端子(23)处的控制信号(SEL)，所述读出电路(20)设置为通过第一子阵列(11)的光电探测器的读出路径分别电连接到所述读出电路(20)的转换器输出端子(TDC_OUT)，从而使所述第一子阵列(11)的光电探测器激活，并且第二子阵列(12)的光电探测器未激活，其中：

-所述读出电路(20)设置为使所述第一子阵列(11)沿着行和/或列移位相同数量的行位置和/或列位置，并且

-所述移位涉及在输入端子与输出端子之间路由所述读出路径；其中所述读出电路包括：

-至少一个行移位单元，其设置为使所述第一子阵列(11)沿着行相对于所述光电探测器阵列(10)移位，和/或

-至少一个列移位单元，其设置为使所述第一子阵列(11)沿着列相对于所述光电探测器阵列(10)移位，其中所述至少一个列移位单元与所述至少一个行移位单元串联连接，

-串联连接的行移位单元的级联部(31)，其中所述级联部中的每个行移位单元设置为使所述第一子阵列(11)沿着行相对于所述光电探测器阵列(10)移位不同数量的行位置，和/或

-串联连接的列移位单元的级联部(32)，其中所述级联部中的每个列移位单元设置为使所述第一子阵列(11)沿着列相对于所述光电探测器阵列(10)移位不同数量的列位置。

12.一种传感器模块，包括：

-至少一个根据权利要求1至11之一所述的传感器装置，

-传感器封装件，其封装所述至少一个传感器装置，以及

-光学器件，其设置在所述传感器封装件中，其中所述光电探测器的第一子阵列(11)位于所述光学器件的视场中。

13.根据权利要求12所述的传感器模块，其中所述至少一个传感器装置、所述传感器封装件和所述光学器件设置为飞行时间传感器模块。

14.一种成像系统，包括：

-至少一个根据权利要求1至11之一所述的传感器装置，以及

-主机系统，其中所述至少一个传感器装置嵌入在其中。

15.一种操作传感器装置的方法，所述传感器装置包括光电探测器阵列(10)，所述方法包括以下步骤：

-使用连接到所述光电探测器阵列(10)的读出电路(20)来分别为阵列(10)中的每个光电探测器提供专用读出路径，

-向所述读出电路(20)施加控制信号(SEL)，

-根据所述控制信号(SEL)，通过第一子阵列(11)的光电探测器的读出电路分别电连接到专用时间-数字转换器(TDC1、TDC2、TDC3、TDC4)，从而使所述第一子阵列(11)的光电探测器激活，并且第二子阵列(12)的光电探测器未激活。

16.根据权利要求15所述的方法，其中，所述光电探测器阵列(10)的光电探测器设置成行和/或列，并且所述方法包括以下另外的步骤：

-在接地配置中，将所述第一子阵列(11)定位在所述光电探测器阵列(10)的中心，并且

-在校准配置中，使所述第一子阵列(11)根据所述控制信号沿着行和/或列移位，使得所述第一子阵列(11)以相对于所述光电探测器阵列(10)的中心的偏移来定位。

17.根据权利要求16的方法，其中，所述移位涉及在输入端子与输出端子之间路由所述读出路径。

Images