CN113113322B - Cup通孔重叠修正方法 - Google Patents

Cup通孔重叠修正方法 Download PDF

Info

Publication number
CN113113322B
CN113113322B CN202110346111.8A CN202110346111A CN113113322B CN 113113322 B CN113113322 B CN 113113322B CN 202110346111 A CN202110346111 A CN 202110346111A CN 113113322 B CN113113322 B CN 113113322B
Authority
CN
China
Prior art keywords
holes
correction
cup
area
overlapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110346111.8A
Other languages
English (en)
Other versions
CN113113322A (zh
Inventor
李彦正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110346111.8A priority Critical patent/CN113113322B/zh
Publication of CN113113322A publication Critical patent/CN113113322A/zh
Application granted granted Critical
Publication of CN113113322B publication Critical patent/CN113113322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种CUP通孔重叠修正方法，包含：步骤一，读取芯片的版图并识别出CUP区域；步骤二，对识别出的CUP区域查找出有相邻层重叠通孔的待修正区域；步骤三，将所述步骤二中找出的所述的修正区域进行划分，划分为小的修正单元来进行修正；步骤四，在每一个修正单元中，以最下方的通孔作为修正的起点，以两层通孔间设计规则间的间隔为变量，来错开放置通孔，使通孔不会重叠；步骤五，依次对每一个单元区域进行修正，将CUP区域内的所有需要修正的修正单元进行修正。本发明通过对CUP区域具有相邻层重叠通孔的区域提取出来并划分为小的修正单元来进行处理，实现自动化的最优化错开放置通孔，消除通孔重叠的状态，改善了CUP区域的封装时的应力问题。

Description

CUP通孔重叠修正方法
技术领域
本发明涉及半导体集成电路设计领域，特别是指一种CUP通孔重叠修正方法。
背景技术
集成电路（芯片）在封装时会使用金属焊线连接焊垫（电路中的输入输出端口）到外部的封装结构的引脚上。在一定的工艺条件下，输入输出端口的物理版图设计直接影响到封装的成品率和可靠性。由于CUP(CIRCUIT UNDER PAD，焊垫下电路器件)类型的输入输出端口的芯片在焊垫区下面有电路器件存在，一些金属层次被用来连接器件，使得用作CUP焊垫区的金属比非CUP 焊垫区的少几层金属，同时在连接焊线和探针这些用作CUP 焊垫区的金属也起着保护下面电路的作用。因此，在CUP 类型的设计中，焊垫区的结构设计既要满足普通焊垫的功能，又要保护使下面的电路不受损害，而且下面的电路又给焊垫区的可靠性和稳定性有一定的影响，其设计更加复杂。
在CUP 焊垫区的窗口及周围区域，至少有顶层金属、顶层通孔和次一层金属。顶层金属和次一层金属通过顶层通孔连接起来构成基本的完全连接的贯通焊垫区的金属结构。
由于CUP结构在焊垫下有电路器件（作为输入输出结构）存在，所以封装时很可能造成外部应力通过焊垫传导到下面的电路，破坏了这个输入输出接口电路，因此造成整个芯片失效。
对于CUP区域应力传导很重要的原因就是相邻的通孔层重叠，如图1所示，即上下层通孔在垂直投影面重叠。通孔区域对于应力的传导比周围介质层要强很多。在大多数CUP结构物理版图中，通孔区域又是不能缺少的。在工艺要求的CUP设计规则中，相邻两层的通孔是不能重叠的，那就需要有一个好的方法去调整不同层通孔的放置使其不会重叠，即将两层通孔的位置错开放置，如图2所示。
发明内容
本发明所要解决的技术问题是提供一种CUP通孔重叠修正方法，使上下层的通孔的排布不重叠。
为解决上述问题，本发明实现了一种在CUP区域物理版图中相邻层通孔重叠的修正方法。这种方法不同于传统的仅靠手动调整的方法，而是在满足设计规则情况下选择最优化的排布方式，实现了自动化修正，从而解决了一些CUP区域版图修改问题。
本发明所述的CUP通孔重叠修正方法，包含如下的处理步骤：
步骤一，读取芯片的版图数据，从所述版图中识别出CUP区域；
步骤二，对识别出的所述CUP区域进行查找，找出有相邻层通孔重叠的修正区域；
步骤三，将所述步骤二中找出的所述的修正区域进行划分，划分为小的单元区域来进行修正；
步骤四，在每一个单元区域中，以最下方的通孔作为修正的起点，以两层通孔间设计规则间的间隔为变量，来错开放置通孔，使通孔不会重叠；
步骤五，依次对每一个单元区域进行修正，将CUP区域内的所有需要修正的单元区域进行修正。
进一步地改进是，所述的CUP区域是芯片内为引出封装时的引线而制作的焊垫区，所述焊垫区包含有连接电路的通孔，在通孔下方包含有电路。
进一步地改进是，所述的在修正单元范围内，确定一个角度为一个偏置量，逐步修正添加通孔；各个角度的偏移量通过不同层间通孔的偏移量来实现。
进一步地改进是，所述的角度是以实际情况来确定的，以实现添加的通孔数量达到最大化。
进一步地改进是，所述的角度包含0 °、45 °、90 °、135 °、180 °；比较哪种角度允许添加的通孔最多，就选择该角度。这个只是假定值，实际可以根据情况调整这个值。
进一步地改进是，所述步骤四中，在修正时，以两层通孔间设计规则间的间隔为变量，所述间隔是选择通孔间设计规则中最大的间隔来作为变量。
进一步地改进是，通过尽可能多的通孔数量来降低层间连接电阻，提高通孔的电流能力。
本发明通过对CUP区域具有相邻层重叠通孔的区域提取出来并划分为小的修正单元来进行处理，以最下方的通孔为修正起点，以相邻两层通孔间设计规则间隔较大的值为变量，错开放置通孔，消除通孔重叠的状态，实现自动化的最优化通孔排布，改善了CUP区域的封装时的应力问题。
附图说明
图1 是CUP区域的相邻层具有重叠通孔的剖面示意图。
图2 是CUP区域的相邻层通孔错开放置不重叠的剖面示意图。
图3 是CUP区域的相邻层通孔重叠且具有45°偏移角的示意图。
图4 是CUP区域的相邻层通孔具有45°偏移角的示意图。
图5 是CUP区域的相邻层通孔重叠且具有0°偏移角的示意图。
图6 是某一芯片版图识别出CUP区域的示意图。
图7 是对识别出的CUP区域提取出具有相邻层重叠通孔的示意图。
图8 是对图7所示的进一步划分为小的修正单元的示意图。
图9 是某一修正单元内对重叠区域重新排列的示意图。
图10 是某一修正单元内以最左下角的通孔为参考点，偏移角度为0°时的修正示意图。
图11 是某一修正单元内以最左下角的通孔为参考点，偏移角度为45°时的修正示意图。
图12 是某一修正单元内以最左下角的通孔为参考点，偏移角度为90°时的修正示意图。
图13 是本发明方法步骤示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明所述的一种CUP通孔重叠修正方法, 包含如下的步骤：
步骤一，读取芯片的版图数据，从所述版图中识别出CUP区域。
步骤二，对识别出的所述CUP区域进行查找，找出有相邻层通孔重叠的修正区域。
步骤三，将所述步骤二中找出的所述的修正区域进行划分，划分为小的单元区域来进行修正。
步骤四，在每一个单元区域中，以最下方的通孔作为修正的起点，以两层通孔间设计规则间的间隔为变量，来错开放置通孔，使通孔不会重叠。
在修正单元区域中（0-180°）范围内，以每45°（这个只是假定值，实际可以根据情况调整这个值）为一个偏置量，往上来修正添加通孔。以0 °、45 °、90 °、135 °、180 °常见的角度来说，如图3、图4、图5所示。以这五种情况修正的通孔排布，比较哪种角度情况下允许添加通孔是最多的，就选择那种方案修正。一般情况下，认为连接通孔越多，电阻越小，电流能力越强。
各个角度的偏移量通过不同层间通孔的偏移量来实现，如45 °对于在不同层都为0.4*0.4um的通孔，可以将下层通孔相对于上层通孔，向右上移动0.4um实现，其他情况类似。
步骤五，依次对每一个单元区域进行修正，将CUP区域内的所有需要修正的单元区域进行修正。
在某一实施例中，如图6所示，是读取一幅芯片的版图并从芯片的版图中识别出的CUP区域，该区域包含大量的通孔（图中的小方格），分布在版图中的不同区域。实际上这些通孔分布在版图中不同的层次，在某些地方形成了重叠，由于透视效果以及黑白图片显示的问题，有些地方可能不能清晰地展现，在此特别说明。所识别出的CUP区域包含的通孔中，有存在上下层重叠的通孔，也有不重叠彼此错开的通孔，需要对它们进行区分。
如图7所示，对识别的CUP区域继续进行查找，区分出该区域中有相邻层通孔重叠的区域。再将这些有相邻层通孔重叠的区域进行进一步地划分，分成一个个小的修正单元来进行处理。如图8所示。
假设某一个修正单元中需要修正的通孔为VIA1和VIA2，通孔的尺寸都是0.2*0.2um，通孔间的间距为0.23um,重叠区域为1.1*1.35um。
在重叠区域内，以VIA1的3X3阵列为基础，将重叠的VIA2通孔重新排列。由于通孔间间距都为0.23um(即最大间距也是0.23um)，通孔尺寸为0.2um。同层通孔的间隔尺寸（最大VIA尺寸 +最大VIA间距) 为0.43 um，如图9所示。
以下方最靠左通孔VIA1为参考点，偏移量角度为0°，添加不重叠的VIA2通孔。即只有X轴偏移+0.2um，VIA2在重叠区域内尺寸为0.43um添加，如图10所示。
同样，以左下角VIA1孔为参考点，偏移量角度为45°时，添加不重叠的VIA2通孔。即X轴偏移+0.2um，Y轴偏移+0.2um，VIA2在重叠区域内尺寸为0.43um添加，如图11所示。
以左下角VIA1孔为参考点，当偏移量角度为90°时，添加不重叠的VIA2通孔, 即Y轴偏移+0.2um VIA2在重叠区域内尺寸为0.43um添加，如图12所示。
以左下角VIA1孔为参考点，当偏移量角度为135°或180 °时，添加不重叠的VIA2通孔, 即X轴偏移为-0.2um。由于这些添加区域在重叠区域以外，所以无法添加VIA2。
通过比较这五种偏移量修正情况（0 °、45 °、90 °、135 °、180 ° ），发现在90 °情况下，修正后VIA1和VIA2不重叠并且通孔数量最多，即选取该方案进行修正。
在整个CUP区域范围，对所有修正单元内的重叠的通孔采用上述的修正方案即90°的方案进行修正，完成整个CUP区域的通孔修正，这样整个CUP区域的相邻层通孔都消除了重叠的情况，并且通孔的数量达到了最大化，能降低整个通孔连接的电阻，提高电流能力。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种CUP通孔重叠修正方法，其特征在于：包含如下几个步骤：
步骤一，读取芯片的版图数据，从所述版图中识别出CUP区域；
步骤二，对识别出的所述CUP区域进行查找，找出有相邻层通孔重叠的待修正区域；
步骤三，将所述步骤二中找出的所述的修正区域进行划分，划分为小的修正单元来进行修正；
步骤四，在每一个修正单元中，以最下方的通孔作为修正的起点，以两层通孔间设计规则间的间隔为变量，来错开放置通孔，使通孔不会重叠；在修正单元范围内，确定一个角度为一个偏移量来进行预修正，逐步修正添加不重叠通孔；各个角度的偏移量通过不同层间通孔的偏移量来实现；所述的角度是以实际情况来确定的，以实现添加的通孔数量达到最大化；
步骤五，依次对每一个单元区域进行修正，将CUP区域内的所有需要修正的修正单元进行修正。
2.如权利要求1所述的CUP通孔重叠修正方法，其特征在于：所述的CUP区域是芯片内为引出封装时的引线而制作的焊垫区，所述焊垫区包含有连接电路的通孔，在通孔下方包含有电路。
3.如权利要求1所述的CUP通孔重叠修正方法，其特征在于：所述的角度包含0 °、45 °、90 °、135 °、180 °；比较这几种角度哪种角度下允许添加的通孔最多，就选择相应的角度作为修正值。
4.如权利要求1所述的CUP通孔重叠修正方法，其特征在于：所述步骤四中，在修正时，以两层通孔间设计规则间的间隔为变量，所述间隔是选择通孔间设计规则中最大的间隔来作为变量。
5.如权利要求1所述的CUP通孔重叠修正方法，其特征在于：通过尽可能多的通孔数量来降低层间连接电阻，提高通孔的电流能力。
CN202110346111.8A 2021-03-31 2021-03-31 Cup通孔重叠修正方法 Active CN113113322B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110346111.8A CN113113322B (zh) 2021-03-31 2021-03-31 Cup通孔重叠修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110346111.8A CN113113322B (zh) 2021-03-31 2021-03-31 Cup通孔重叠修正方法

Publications (2)

Publication Number Publication Date
CN113113322A CN113113322A (zh) 2021-07-13
CN113113322B true CN113113322B (zh) 2024-03-15

Family

ID=76713283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110346111.8A Active CN113113322B (zh) 2021-03-31 2021-03-31 Cup通孔重叠修正方法

Country Status (1)

Country Link
CN (1) CN113113322B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08235232A (ja) * 1995-02-24 1996-09-13 Matsushita Electric Ind Co Ltd レイアウトの検証方法およびその装置
JPH10144798A (ja) * 1996-11-01 1998-05-29 Motorola Inc グリッド化ポートのための自動レイアウトワイヤ最小化
US6011911A (en) * 1997-09-30 2000-01-04 Synopsys, Inc. Layout overlap detection with selective flattening in computer implemented integrated circuit design
JP2000349156A (ja) * 1999-06-02 2000-12-15 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト設計方法及びそのレイアウト設計装置
JP2005309872A (ja) * 2004-04-22 2005-11-04 Ngk Spark Plug Co Ltd 電子回路基板の設計データ作成方法、電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラムならびに電子回路基板の製造方法
CN101504676A (zh) * 2008-01-10 2009-08-12 松下电器产业株式会社 设计半导体集成电路器件的方法、装置以及该器件
CN101582094A (zh) * 2008-05-14 2009-11-18 英业达股份有限公司 通孔布设系统及方法
CN101789032A (zh) * 2009-07-23 2010-07-28 芯原微电子(上海)有限公司 Cup焊垫区物理版图的设计方法及其结构
JP2010251668A (ja) * 2009-04-20 2010-11-04 Sharp Corp 配線剥離防止構造を有する半導体集積回路
CN104465446A (zh) * 2014-12-30 2015-03-25 上海集成电路研发中心有限公司 用于检测通孔的电学测试结构的制备方法
CN105183969A (zh) * 2015-08-31 2015-12-23 上海华虹宏力半导体制造有限公司 放大版图接触孔间距的方法
CN112560389A (zh) * 2020-12-24 2021-03-26 福州大学 一种基于轨道分配的实用详细布线方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895568B2 (en) * 2002-09-30 2005-05-17 Sun Microsystems, Inc. Correction of spacing violations between pure fill via areas in a multi-wide object class design layout
US7284231B2 (en) * 2004-12-21 2007-10-16 Freescale Semiconductor, Inc. Layout modification using multilayer-based constraints

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08235232A (ja) * 1995-02-24 1996-09-13 Matsushita Electric Ind Co Ltd レイアウトの検証方法およびその装置
JPH10144798A (ja) * 1996-11-01 1998-05-29 Motorola Inc グリッド化ポートのための自動レイアウトワイヤ最小化
US6011911A (en) * 1997-09-30 2000-01-04 Synopsys, Inc. Layout overlap detection with selective flattening in computer implemented integrated circuit design
JP2000349156A (ja) * 1999-06-02 2000-12-15 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト設計方法及びそのレイアウト設計装置
JP2005309872A (ja) * 2004-04-22 2005-11-04 Ngk Spark Plug Co Ltd 電子回路基板の設計データ作成方法、電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラムならびに電子回路基板の製造方法
CN101504676A (zh) * 2008-01-10 2009-08-12 松下电器产业株式会社 设计半导体集成电路器件的方法、装置以及该器件
CN101582094A (zh) * 2008-05-14 2009-11-18 英业达股份有限公司 通孔布设系统及方法
JP2010251668A (ja) * 2009-04-20 2010-11-04 Sharp Corp 配線剥離防止構造を有する半導体集積回路
CN101789032A (zh) * 2009-07-23 2010-07-28 芯原微电子(上海)有限公司 Cup焊垫区物理版图的设计方法及其结构
CN104465446A (zh) * 2014-12-30 2015-03-25 上海集成电路研发中心有限公司 用于检测通孔的电学测试结构的制备方法
CN105183969A (zh) * 2015-08-31 2015-12-23 上海华虹宏力半导体制造有限公司 放大版图接触孔间距的方法
CN112560389A (zh) * 2020-12-24 2021-03-26 福州大学 一种基于轨道分配的实用详细布线方法

Also Published As

Publication number Publication date
CN113113322A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
KR101364410B1 (ko) 칩 크랙 검출 구조를 갖는 반도체 디바이스
US8502084B2 (en) Semiconductor package including power ball matrix and power ring having improved power integrity
US6680544B2 (en) Flip-chip bump arrangement for decreasing impedance
US7489035B2 (en) Integrated circuit chip package having a ring-shaped silicon decoupling capacitor
US20220336305A1 (en) Semiconductor device having electrode pads arranged between groups of external electrodes
US6798071B2 (en) Semiconductor integrated circuit device
US20100176504A1 (en) Semiconductor device
KR20070099599A (ko) 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치
US20110079928A1 (en) Semiconductor integrated circuit and multi-chip module
US20080227284A1 (en) Wire bonding method and related device for high-frequency applications
US6670692B1 (en) Semiconductor chip with partially embedded decoupling capacitors
US11462511B2 (en) Semiconductor package including stacked semiconductor chips
CN113113322B (zh) Cup通孔重叠修正方法
US6591410B1 (en) Six-to-one signal/power ratio bump and trace pattern for flip chip design
KR101142339B1 (ko) 반도체 칩
US8592965B1 (en) On-die bond wires system and method for enhancing routability of a redistribution layer
KR950010046B1 (ko) 경사 주변 회로를 가진 집적회로 장치
US8154117B2 (en) High power integrated circuit device having bump pads
US20110233772A1 (en) Semiconductor element and semiconductor device using the same
US11270958B2 (en) Semiconductor package including capacitor
US11742340B2 (en) Semiconductor package including stacked semiconductor chips
US20220037304A1 (en) Semiconductor package including stacked semiconductor chips
US7245016B2 (en) Circuit layout structure
US6674176B2 (en) Wire bond package with core ring formed over I/O cells
JP5113509B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant