CN113067656B - 一种时间频率同步传输装置 - Google Patents
一种时间频率同步传输装置 Download PDFInfo
- Publication number
- CN113067656B CN113067656B CN202110245680.3A CN202110245680A CN113067656B CN 113067656 B CN113067656 B CN 113067656B CN 202110245680 A CN202110245680 A CN 202110245680A CN 113067656 B CN113067656 B CN 113067656B
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- control
- digital
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
本公开提供一种时间频率同步传输装置,包括:模拟控制装置,连接至信号发生装置和时间频率同步传输装置的输出端,用于基于原始射频信号和至少部分经处理的射频信号进行锁相处理,得到模拟控制信号;数字控制装置,连接至信号发生装置和时间频率同步传输装置的输出端,用于模拟模拟控制装置的锁相处理,并当模拟控制装置失锁时,得到第一平台控制信号;射频信号生成装置,与模拟控制装置的输出端和数字控制装置的输出端连接,用于基于模拟控制信号或第一平台控制信号生成经处理的射频信号。根据本公开,减小了主动补偿信号对时间频率同步传输的稳定性影响,使得最终输出的经处理的射频信号更稳定,从而提高了整个时间频率同步传输的持续稳定性。
Description
技术领域
本公开涉及通信技术领域,尤其涉及时间频率同步传输技术。
背景技术
随着通信技术的发展,各个领域对高精度的时间频率同步传输需求越来越迫切,同步传输的精度直接决定数据处理的效果。常见的光纤时间频率同步技术都是基于链路相位预补偿技术进行的,例如本地端发出的信号在光纤中进行往返传输,通过往返传输将整个链路的时延波动叠加到频率信号上,将此信号与发送的原始信号进行对比可以得到链路时延波动,利用得到的链路时延波动在本地端进行相位预补偿,再将预补偿后的信号通过光纤进行传输,即可在远端获得相位稳定的射频信号。所以,主动补偿的信号如果不稳定将会直接导致时间频率同步传输的不稳定。现有技术中存在主动补偿信号对时间频率同步传输的稳定性影响大,可能导致时间频率同步传输的稳定性降低。
发明内容
有鉴于此,本公开的目的在于提出一种时间频率同步传输装置,以至少解决上述主动补偿信号对时间频率同步传输的稳定性影响大,导致时间频率同步传输的稳定性降低等问题之一。
基于上述目的,根据本公开的第一方面,提供了一种时间频率同步传输装置,所述时间频率同步传输装置连接至产生原始射频信号的信号发生装置,所述时间频率同步传输装置包括:
模拟控制装置,连接至所述信号发生装置和所述时间频率同步传输装置的输出端,用于基于所述原始射频信号和至少部分所述经处理的射频信号进行锁相处理,得到模拟控制信号;
数字控制装置,连接至所述信号发生装置和所述时间频率同步传输装置的输出端,用于模拟所述模拟控制装置的锁相处理,并当所述模拟控制装置失锁时,得到第一平台控制信号;
射频信号生成装置,与所述模拟控制装置的输出端和所述数字控制装置的输出端连接,用于基于所述模拟控制信号或所述第一平台控制信号生成所述经处理的射频信号。
可选地,所述模拟控制装置包括:
模拟预处理模块,连接至所述射频信号生成装置的输出端,用于接收至少部分所述经处理的射频信号并进行第一预处理,得到第一模拟反馈信号;
模拟鉴相模块,连接至所述信号发生装置的输出端和所述模拟预处理模块的输出端,用于对所述原始射频信号和所述第一模拟反馈信号进行第一模拟鉴相处理,得到第一模拟鉴相信号;
模拟环路控制模块,连接至所述模拟鉴相模块,用于对所述第一模拟鉴相信号进行第一计算处理,得到所述模拟控制信号。
可选地,所述模拟鉴相模块包括:
第一鉴相器,连接至所述模拟预处理模块的输出端和所述信号生成装置的输出端,用于对所述原始射频信号和所述第一模拟反馈信号进行第一鉴相处理,得到第一鉴相信号;
第二滤波器,连接至所述第一鉴相器的输出端,用于将所述第一鉴相信号进行第二过滤处理,得到所述模拟鉴相信号。
可选地,所述模拟环路控制模块包括:
环路滤波器,连接至所述模拟鉴相模块的输出端,用于对所述模拟鉴相信号进行控制计算,得到所述模拟控制信号;
系统复位模块,连接至所述环路滤波器,用于接收来自所述射频信号生成装置的复位控制信号,以及响应于接收到所述复位控制信号,控制所述模拟控制装置复位。
可选地,所述数字控制装置包括:
数字预处理模块,连接至所述射频信号生成装置的输出端,用于接收至少部分所述经处理的射频信号并进行第二预处理,得到第二模拟反馈信号;
数字鉴相模块,连接至所述信号发生装置的输出端和所述数字预处理模块的输出端,用于对所述原始射频信号和所述第二模拟反馈信号进行第二模拟鉴相,得到第二模拟鉴相信号;
数字环路控制模块,连接至所述数字鉴相模块,用于对所述第二模拟鉴相信号进行第二计算处理,得到所述第一平台控制信号。
可选地,所述数字鉴相模块包括:
第二鉴相器,连接至所述数字预处理模块的输出端和所述信号生成装置的输出端,用于对所述原始射频信号和所述第二模拟反馈信号进行第二鉴频鉴相处理,得到第二鉴相信号;
第四滤波器,连接至所述第二鉴相器的输出端,用于将所述第二鉴相信号进行第四过滤处理,得到经过滤的第二鉴相信号。
可选地,所述数字环路控制模块包括:
第一模数转换器,连接至所述数字鉴相模块的输出端,用于将所述经过滤的第二鉴相信号转换为数字鉴相信号;
第一控制平台,连接至所述第一模数转换器的输出端,用于基于所述数字鉴相信号进行计算,得到第一控制信号;
第一数模转换器,连接至所述第一控制平台的输出端,用于将所述第一控制信号转换为模拟的所述第一平台控制信号。
可选地,所述第一控制平台还用于接收来自所述射频信号生成装置的模式控制信号,以及响应于所述接收到所述模式控制信号,控制所述数字控制装置输出所述第一平台控制信号或进行自适应训练。
可选地,所述射频信号生成装置包括:
控制信号处理模块,连接至所述模拟控制装置的输出端和所述数字控制装置的输出端,用于基于所述模拟控制信号或所述第一平台控制信号生成输入控制信号;
压控振荡器,连接至所述控制信号处理模块的输出端,用于基于所述输入控制信号进行振荡生成所述经处理的射频信号。
可选地,所述控制信号处理模块还用于:
响应于未接收到所述模拟控制信号,生成所述复位控制信号;
响应于接收到所述模拟控制信号,生成所述模式控制信号,并将所述输入控制信号和所述模式控制信号发送至所述数字控制装置。
从上面所述可以看出,本公开提供的实施例的时间频率同步传输装置,模拟控制装置和数字控制装置的混合使用,并基于二者所产生的控制信号进行综合处理,利用模拟控制装置和数字控制装置之间的切换可以保证模拟控制装置的锁相处理的稳定性,使得最终输出的经处理的射频信号更稳定,从而提高了整个时间频率同步传输的持续稳定性。
附图说明
为了更清楚地说明本公开或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为根据本公开实施例的时间频率同步传输系统的示意性框图;
图2为根据本公开实施例的模拟控制装置的示意性框图;
图3为根据本公开实施例的PID控制计算处理的示意性原理图;
图4为根据本公开实施例的数字控制装置的示意性框图;
图5为根据本公开实施例的数字控制装置的工作流程示意图;
图6为根据本公开实施例的射频信号生成装置的示意性框图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
需要说明的是,除非另外定义,本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
传统的光纤时间频率同步技术都是基于链路相位预补偿技术,这种主动补偿技术通过鉴相器将两信号的相位差提取出来,之后通过相位补偿模块进行预补偿,例如锁相环、压电陶瓷、电延迟线等等。其中,锁相环是自动控制领域一种典型的负反馈控制电路,该电路由压控振荡器模块,鉴相器模块和环路滤波器模块组成,利用外部输入信号的频率和相位信息来控制该压控振荡器,实现其输出信号对输入信号进行跟踪的功能。大多数情况下输出信号在传输系统中是作为再生信号进行传输或作为参考信号进行评估,锁相环输出信号的稳定性将直接影响频率同步传输系统的稳定性。因此,锁相环输出信号的对时间频率同步传输的稳定性影响大,可能导致时间频率同步传输的稳定性降低。
基于上述考虑,本公开实施例提供了一种时间频率同步传输装置。参见图1,图1示出了根据本公开实施例的时间频率同步传输系统的示意性框图。如图1所示,时间频率同步传输系统100,包括:
信号发生装置110,用于产生的原始射频信号;
时间频率同步传输装置120,与所述信号发生装置110连接,用于将所述原始射频信号进行时间频率同步传输处理,输出经处理的射频信号。
可选地,时间频率同步传输装置120可以包括:
模拟控制装置121,连接至所述信号发生装置110和所述时间频率同步传输装置120的输出端,用于基于所述原始射频信号和至少部分所述经处理的射频信号进行锁相处理,得到模拟控制信号;
数字控制装置122,连接至所述信号发生装置110和所述时间频率同步传输装置120的输出端,用于模拟所述模拟控制装置的锁相处理,并当所述模拟控制装置121失锁时,得到第一平台控制信号;
射频信号生成装置123,与所述模拟控制装置120的输出端和所述数字控制装置130的输出端连接,用于基于所述模拟控制信号或所述第一平台控制信号生成所述经处理的射频信号。
其中,通过模拟控制装置和数字控制装置的混合使用,并基于二者所产生的控制信号进行综合处理,利用模拟控制装置和数字控制装置之间的切换可以保证模拟控制装置的锁相处理的稳定性,使得最终输出的经处理的射频信号更稳定,从而提高了整个时间频率同步传输的持续稳定性。根据本公开的时间频率同步传输装置,克服了传统的主动补偿技术中锁相处理后的信号稳定性影响整个时间频率同步传输过程的稳定的缺陷,提高了时间频率同步传输的稳定性。
可选地,参见图1,模拟控制装置121可以包括:
模拟预处理模块1211,连接至所述射频信号生成装置123的输出端,用于接收至少部分所述经处理的射频信号并进行第一预处理,得到第一模拟反馈信号;
模拟鉴相模块1212,连接至所述信号发生装置110的输出端和所述模拟预处理模块1211的输出端,用于对所述原始射频信号和所述第一模拟反馈信号进行第一模拟鉴相处理,得到第一模拟鉴相信号;
模拟环路控制模块1213,连接至所述模拟鉴相模块1212,用于对所述第一模拟鉴相信号进行第一计算处理,得到所述模拟控制信号。
在一些实施例中,第一预处理可以包括第一放大处理和/或第一滤波处理。具体的,上述第一滤波处理可以是带通滤波处理。
在一些实施例中,第一模拟鉴相处理可以包括第一鉴相处理和/或第二滤波处理。具体的,第二滤波处理可以是低通滤波处理。
参见图2,图2示出了根据本公开实施例的模拟控制装置的示意性框图。如图2所示,在一些实施例中,所述模拟预处理模块1211可以包括:
第一放大器,连接至所述射频信号生成装置123的输出端,用于接收所述至少部分经处理的射频信号并进行第一放大处理,得到第一放大信号;
第一滤波器,连接至所述第一放大器的输出端,用于对所述第一放大信号进行第一过滤处理,得到所述第一模拟反馈信号。
在一些实施例中,所述第一放大器可以包括窄带放大器。
在一些实施例中,所述第一滤波器可以包括带通滤波器。
在一些实施例中,所述模拟鉴相模块1212可以包括:
第一鉴相器,连接至所述模拟预处理模块1211的输出端和所述信号生成装置110的输出端,用于对所述原始射频信号和所述第一模拟反馈信号进行第一鉴相处理,得到第一鉴相信号;
第二滤波器,连接至所述第一鉴相器的输出端,用于将所述第一鉴相信号进行第二过滤处理,得到所述模拟鉴相信号。
其中,上述第一鉴相器可以具有高精度的特性,该高精度的第一鉴相器连接至所述模拟预处理模块1211的输出端即连接至所述第一滤波器的输出端。
在一些实施例中,所述第二滤波器可以包括低通滤波器。
在一些实施例中,所述模拟环路控制模块1213可以包括:
环路滤波器,连接至所述模拟鉴相模块1212的输出端,用于对所述模拟鉴相信号进行所述第一计算处理,得到所述模拟控制信号。
在一些实施例中,第一计算处理可以包括PID (proportion-integration-differentiation,比例-积分-微分)控制计算处理。
具体地,参见图3,图3示出了根据本公开实施例的PID控制计算处理的示意性原理图,如图3所示,PID将目标值与反馈值II做差,该差值即为下一次调控的基础值,具有强大的自适应能力。目标值可以为期望达到的值,反馈值II可以为反馈回输入端的值,目标值与反馈值II的差即为误差值。将此误差值进行比例-积分-微分运算,得到反馈值I。反馈值I的与反馈值II之间可以存着传递函数,例如,当传递函数为y=x时,则表示反馈值I和反馈值II相同。经过多次循环后反馈值将无限逼近目标值,最终达到稳定状态。
在一些实施例中,所述模拟环路控制模块1213还可以包括:
系统复位模块,连接至所述环路滤波器,用于接收复位控制信号,以及响应于接收到所述复位控制信号,控制所述模拟控制装置121复位。
其中,具体地,该环路滤波器连接至所述第二滤波器的输出端。
在一些实施例中,所述复位控制信号可以来自于所述射频信号生成装置123。
具体来说,参见图2,模拟预处理模块1211将射频信号生成装置123的至少部分输出信号经过第一放大器放大至第一鉴相器所需的幅度,再经过带通滤波器得到第一模拟反馈信号;模拟鉴相模块1212将信号生成装置110 产生的原始射频信号和所述第一模拟反馈信号输入第一鉴相器进行鉴频鉴相处理,然后经过低通滤波后,得到第一模拟鉴相信号;模拟环路控制模块1213 在未接收到来自射频信号生成装置123的复位控制信号的情况下,接收上述第一模拟鉴相信号后在环路滤波器中进行高精度控制运算,生成模拟控制信号,并输出至射频信号生成装置123;而模拟环路控制模块1213在接收到来自射频信号生成装置123的复位控制信号的情况下,对整个模拟控制装置121 进行复位操作,然后重新开始运算控制。也就是说,模拟环路控制模块1213 构成了模拟锁相环。
可选地,参见图1,数字控制装置122可以包括:
数字预处理模块1221,连接至所述射频信号生成装置123的输出端,用于接收至少部分所述经处理的射频信号并进行第二预处理,得到第二模拟反馈信号;
数字鉴相模块1222,连接至所述信号发生装置110的输出端和所述数字预处理模块1221的输出端,用于对所述原始射频信号和所述第二模拟反馈信号进行第二模拟鉴相,得到第二模拟鉴相信号;
数字环路控制模块1223,连接至所述数字鉴相模块1222,用于对所述第二模拟鉴相信号进行第二计算处理,得到所述第一平台控制信号。
在一些实施例中,第二预处理可以包括第二放大处理和/或第三滤波处理。具体的,上述第三滤波处理可以是带通滤波处理。
在一些实施例中,第二模拟鉴相处理可以包括第二鉴相处理和/或第四滤波处理。具体的,上述第四滤波处理可以是低通滤波处理。
在一些实施例中,第二计算处理可以包括模数转换处理、自适应模型训练处理、基于训练好的模型计算处理、数模转换处理中的至少一种。
参见图4,图4示出了根据本公开实施例的数字控制装置的示意性框图。如图4所示,在一些实施例中,所述数字预处理模块1221可以包括:
第二放大器,连接至所述射频信号生成装置123的输出端,用于接收所述至少部分经处理的射频信号并进行第二放大处理,得到第二放大信号;
第三滤波器,连接至所述第二放大器的输出端,用于对所述第二放大信号进行第三过滤处理,得到第二模拟反馈信号。
在一些实施例中,所述第二放大器可以包括窄带放大器。
在一些实施例中,所述第三滤波器可以包括带通滤波器。
在一些实施例中,所述数字鉴相模块1222可以包括:
第二鉴相器,连接至所述数字预处理模块1221的输出端和所述信号生成装置110的输出端,用于对所述原始射频信号和所述第二模拟反馈信号进行第二鉴频鉴相处理,得到第二鉴相信号;
第四滤波器,连接至所述第二鉴相器的输出端,用于将所述第二鉴相信号进行第四过滤处理,得到经过滤的第二鉴相信号。
其中,上述第二鉴相器具有高精度的特性,该高精度的第二鉴相器连接至所述数字预处理模块1221的输出端即连接至所述第三滤波器的输出端。
在一些实施例中,所述第四滤波器可以包括低通滤波器。
在一些实施例中,所述数字环路控制模块1223可以包括:
第一模数转换器,连接至所述数字鉴相模块1222的输出端,用于将所述经过滤的第二鉴相信号转换为数字鉴相信号;
第一控制平台,连接至所述第一模数转换器的输出端,用于基于所述数字鉴相信号进行计算,得到第一控制信号;
第一数模转换器,连接至所述第一控制平台的输出端,用于将所述第一控制信号转换为模拟的所述第一平台控制信号。
其中,具体地,该第一模数转换器连接至所述第四滤波器的输出端。
在一些实施例中,所述第一控制平台可以基于Labview实现。
在一些实施例中,所述第一控制平台还用于接收模式控制信号,以及响应于所述接收到所述模式控制信号,控制所述数字控制装置122输出所述第一平台控制信号或进行自适应训练。其中,模式控制信号可以来自射频信号生成装置123。
在一些实施例中,所述模式控制信号可以包括第一模式信号和第二模式信号。其中,第一模式信号可以指示所述数字控制装置122以第一模式工作,第二模式信号可以指示所述数字控制装置122以第二模式工作。
在一些实施例中,第一模式信号可以采用模式控制信号为“真”表示,例如模式控制信号为高电平或数字信号“1”时,指示数字控制装置以第一模式工作。在一些实施例中,第一模式信号可以采用模式控制信号为“假”表示,例如模式控制信号为低电平或数字信号“0”时,指示数字控制装置以第二模式工作。
进一步地,在一些实施例中,所述第一控制平台响应于所述第一模式信号,所述控制平台基于所述数字鉴相信号和来自射频信号生成装置123的输入控制信号进行自适应训练,得到训练好的控制模型。
进一步地,所述训练好的控制模型可以将当前采集的数字鉴相信号作为输入,从而输出控制电压信号输入射频信号生成装置123,以使得所述射频信号生成装置123根据该输出控制电压信号生成经处理的射频信号。
进一步地,在一些实施例中,所述第一控制平台响应于所述第二模式信号,所述控制平台基于当前采集的数字鉴相信号和所述训练好的控制模型得到所述第一控制信号。
具体来说,参见图4,数字预处理模块1221将射频信号生成装置123的至少部分输出信号经过第二放大器放大至第二鉴相器所需的幅度,再经过带通滤波器得到第二模拟反馈信号;模拟鉴相模块1212将信号生成装置110 产生的原始射频信号和所述第二模拟反馈信号输入第二鉴相器进行鉴频鉴相处理,然后经过低通滤波后,得到第二模拟鉴相信号;数字环路控制模块1223 接收到所述第二模拟鉴相信号后,经过模数转换器转换为数字鉴相信号,并发送至第一控制平台;第一控制平台在接收来自射频信号生成装置123的模式控制信号和输入控制信号,如果接收到的模式控制信号是第一模式信号,第一控制平台响应于所述第一模式信号,所述控制平台基于所述数字鉴相信号和来自射频信号生成装置123的输入控制信号进行自适应训练,得到训练好的控制模型或更新训练好的控制模型;如果接收到的模式控制信号是第二模式信号,第一控制平台响应于所述第二模式信号,所述控制平台基于当前采集的数字鉴相信号和所述训练好的控制模型得到所述第一控制信号。也就是说,数字控制装置120构成了数字锁相环。
在一些实施例中,参见图5,图5示出了根据本公开实施例的数字控制装置的工作流程示意图。如图5所示,数字控制装置接收模式控制信号,确定该模式控制信号是否为真;如果该模式信号不为真,则采集第一模数转换器输出的数字鉴相信号和来自射频信号生成装置123的输入控制信号进行基于机器学习的自适应训练,得到训练好的控制模型;如果该模式信号为真,则采集当前的数字鉴相信号,并输入上述训练好的控制模型,输出得到第一平台控制信号,并输出至射频信号生成装置123。
可选地,参见图1,射频信号生成装置123可以包括:
控制信号处理模块1231,连接至所述模拟控制装置121的输出端和所述数字控制装置122的输出端,用于基于所述模拟控制信号或所述第一平台控制信号生成输入控制信号;
压控振荡器1232,连接至所述控制信号处理模块的输出端,用于基于所述输入控制信号进行振荡生成所述经处理的射频信号。
在一些实施例中,所述控制信号处理模块1231还用于:
响应于未接收到所述模拟控制信号,生成所述复位控制信号;
响应于接收到所述模拟控制信号,生成所述模式控制信号,并将所述输入控制信号和所述模式控制信号发送至所述数字控制装置。
参见图6,图6示出了根据本公开实施例的射频信号生成装置的示意性框图。如图6所示,在一些实施例中,控制信号处理模块1231可以包括:
第二模数转换器,连接至所述模拟控制装置121的输出端和所述数字控制装置122的输出端,用于将所述模拟控制信号或所述第一平台控制信号转换为数字处理信号;
第二控制平台,连接至所述第二模数转换器的输出端,用于基于所述数字处理信号进行计算,得到所述输入控制信号并发送至所述压控振荡装置 1232。
在一些实施例中,第二控制平台还连接至所述模拟控制装置121和所述数字控制装置122。
在一些实施例中,所述第二控制平台还用于:
响应于未接收到所述模拟控制信号,生成数字复位信号;
控制信号处理模块1231还可以包括:
第二数模转换器,连接至所述第二控制平台的输出端,用于将所述数字复位信号转换为所述复位控制信号。
其中,当未接收到模拟控制装置发出的所述模拟控制信号时,所述模拟控制装置可能失控,此时可以由第二控制平台产生复位控制信号将模拟控制装置进行复位后重新启动。
进一步地,第二数模转换器连接至所述模拟控制装置121的系统复位模块。
在一些实施例中,所述第二控制平台还用于:
响应于接收到所述模拟控制信号,生成所述模式控制信号,并将所述输入控制信号和所述模式控制信号发送至所述数字控制装置。
进一步地,第二控制平台连接至所述数字控制装置122的第一控制平台,用于将所述模式控制信号和所述输入控制信号发送至第一控制平台,从而控制所述数字控制装置122的工作模式;以及提供所述输入控制信号,以供所述第一控制平台的自适应训练。
在一些实施例中,所述第二控制平台可以基于Labview实现。应了解,第一控制平台和第二控制平台可以是同一控制平台,也可以是不同的控制平台,在此不做限制。
在一些实施例中,压控振荡器1232可以包括:
恒温晶体振荡器,连接至所述控制信号处理模块1231的输出端,用于基于所述控制信号提供具有预设频率的信号;
锁相介质振荡器,连接至所述恒温晶体振荡器的输出端,用于将所述预设频率的信号振荡至所述原始射频信号的频率,输出所述经处理的射频信号。
其中,恒温晶体振荡器(Oven Controlled Crystal Oscillator,OCXO)可以根据器输入电压提供高精度,低噪声的100MHz信号,锁相介质振荡器(Phase DielectricResonator Oscillators,PDRO)将此信号倍频至所需频率,得到最终的射频信号进行传输。
具体来说,参见图6,控制信号处理模块1231主要进行模拟控制部分与数字控制部分的协同控制:当整个时间频率同步传输系统正常运行时,模拟控制装置110发送模拟控制信号给第二控制平台,第二控制平台基于该模拟控制信号控制压控振荡器1232进行振荡的同时,还基于该模拟控制信号发送对应的模式控制信号给数字控制装置,数字控制装置在采集模式控制电压的同时还采集压控振荡器的输入控制信号,进行自适应训练得到控制模型;当整个时间频率同步传输系统发生波动时,第二控制平台未收到模拟控制信号,此时在第二控制平台发送复位控制信号至模拟控制装置,以控制模拟控制装置停止工作并重新启动,数字控制装置根据自适应训练得到的控制模型以及由第二模拟反馈信号得到的数字鉴相信号,进行计算后得到第一平台控制信号并输出至射频信号生成装置123,从而保证模拟锁相环的稳定性。也就是说,即使当模拟锁相环失锁时,仍然可以通过数字锁相环的输出稳定地控制射频信号生成装置123输出经处理的射频信号。然后在模拟锁相环的输出稳定后,可以将数字锁相环和模拟锁相环通过电压权重分配的方式进行输出电压的切换,最终平稳过渡到由模拟锁相环的输出控制射频信号生成装置123输出经处理的射频信号。可见,实现了模拟锁相环的失锁后自动重锁,进一步保证同步传输过程的稳定性,减小了主动补偿信号对时间频率同步传输的稳定性影响,能够进行更高精度的同步传输。
综上所述,根据本公开实施例的时间频率同步传输装置,通过模拟控制装置和数字控制装置的混合使用,并基于二者所产生的控制信号进行综合处理,利用模拟控制装置和数字控制装置之间的切换可以保证模拟控制装置的锁相处理的稳定性,使得最终输出的经处理的射频信号更稳定,从而提高了整个时间频率同步传输的持续稳定性。
需要说明的是,上述对本公开的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本公开的范围(包括权利要求)被限于这些例子;在本公开的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本公开实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。
另外,为简化说明和讨论,并且为了不会使本公开实施例难以理解,在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外,可以以框图的形式示出装置,以便避免使本公开实施例难以理解,并且这也考虑了以下事实,即关于这些框图装置的实施方式的细节是高度取决于将要实施本公开实施例的平台的(即,这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如,电路) 以描述本公开的示例性实施例的情况下,对本领域技术人员来说显而易见的是,可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开实施例。因此,这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本公开的具体实施例对本公开进行了描述,但是根据前面的描述,这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此,凡在本公开实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (9)
1.一种时间频率同步传输装置,其中,所述时间频率同步传输装置连接至产生原始射频信号的信号发生装置并输出经处理的射频信号,所述时间频率同步传输装置包括:
模拟控制装置,连接至所述信号发生装置和所述时间频率同步传输装置的输出端,用于基于所述原始射频信号和至少部分所述经处理的射频信号进行锁相处理,得到模拟控制信号;
数字控制装置,连接至所述信号发生装置和所述时间频率同步传输装置的输出端,用于模拟所述模拟控制装置的锁相处理,并当所述模拟控制装置失锁时,得到第一平台控制信号;
射频信号生成装置,与所述模拟控制装置的输出端和所述数字控制装置的输出端连接,用于基于所述模拟控制信号或所述第一平台控制信号生成所述经处理的射频信号;
其中,所述模拟控制装置包括:
模拟预处理模块,连接至所述射频信号生成装置的输出端,用于接收至少部分所述经处理的射频信号并进行第一预处理,得到第一模拟反馈信号;
模拟鉴相模块,连接至所述信号发生装置的输出端和所述模拟预处理模块的输出端,用于对所述原始射频信号和所述第一模拟反馈信号进行第一模拟鉴相处理,得到第一模拟鉴相信号;
模拟环路控制模块,连接至所述模拟鉴相模块,用于对所述第一模拟鉴相信号进行第一计算处理,得到所述模拟控制信号;
以及所述数字控制装置包括:
数字预处理模块,连接至所述射频信号生成装置的输出端,用于接收至少部分所述经处理的射频信号并进行第二预处理,得到第二模拟反馈信号;
数字鉴相模块,连接至所述信号发生装置的输出端和所述数字预处理模块的输出端,用于对所述原始射频信号和所述第二模拟反馈信号进行第二模拟鉴相,得到第二模拟鉴相信号;
数字环路控制模块,连接至所述数字鉴相模块,用于对所述第二模拟鉴相信号进行第二计算处理,得到所述第一平台控制信号。
2.根据权利要求1所述的时间频率同步传输装置,其中,所述模拟鉴相模块包括:
第一鉴相器,连接至所述模拟预处理模块的输出端和所述信号生成装置的输出端,用于对所述原始射频信号和所述第一模拟反馈信号进行第一鉴相处理,得到第一鉴相信号;
第二滤波器,连接至所述第一鉴相器的输出端,用于将所述第一鉴相信号进行第二过滤处理,得到所述模拟鉴相信号。
3.根据权利要求1所述的时间频率同步传输装置,其中,所述模拟环路控制模块包括:
环路滤波器,连接至所述模拟鉴相模块的输出端,用于对所述模拟鉴相信号进行控制计算,得到所述模拟控制信号;
系统复位模块,连接至所述环路滤波器,用于接收来自所述射频信号生成装置的复位控制信号,以及响应于接收到所述复位控制信号,控制所述模拟控制装置复位。
4.根据权利要求1所述的时间频率同步传输装置,其中,所述数字鉴相模块包括:
第二鉴相器,连接至所述数字预处理模块的输出端和所述信号生成装置的输出端,用于对所述原始射频信号和所述第二模拟反馈信号进行第二鉴频鉴相处理,得到第二鉴相信号;
第四滤波器,连接至所述第二鉴相器的输出端,用于将所述第二鉴相信号进行第四过滤处理,得到经过滤的第二鉴相信号。
5.根据权利要求4所述的时间频率同步传输装置,其中,所述数字环路控制模块包括:
第一模数转换器,连接至所述数字鉴相模块的输出端,用于将所述经过滤的第二鉴相信号转换为数字鉴相信号;
第一控制平台,连接至所述第一模数转换器的输出端,用于基于所述数字鉴相信号进行计算,得到第一控制信号;
第一数模转换器,连接至所述第一控制平台的输出端,用于将所述第一控制信号转换为模拟的所述第一平台控制信号。
6.根据权利要求5所述的时间频率同步传输装置,其中,所述第一控制平台还用于接收来自所述射频信号生成装置的模式控制信号,以及响应于接收到所述模式控制信号,控制所述数字控制装置输出所述第一平台控制信号或进行自适应训练。
7.根据权利要求1所述的时间频率同步传输装置,其中,所述射频信号生成装置包括:
控制信号处理模块,连接至所述模拟控制装置的输出端和所述数字控制装置的输出端,用于基于所述模拟控制信号或所述第一平台控制信号生成输入控制信号;
压控振荡器,连接至所述控制信号处理模块的输出端,用于基于所述输入控制信号进行振荡生成所述经处理的射频信号。
8.根据权利要求3所述的时间频率同步传输装置,其中,控制信号处理模块还用于:
响应于未接收到所述模拟控制信号,生成所述复位控制信号。
9.根据权利要求6所述的时间频率同步传输装置,其中,控制信号处理模块还用于:
响应于接收到所述模拟控制信号,生成所述模式控制信号,并将输入控制信号和所述模式控制信号发送至所述数字控制装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110245680.3A CN113067656B (zh) | 2021-03-05 | 2021-03-05 | 一种时间频率同步传输装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110245680.3A CN113067656B (zh) | 2021-03-05 | 2021-03-05 | 一种时间频率同步传输装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113067656A CN113067656A (zh) | 2021-07-02 |
CN113067656B true CN113067656B (zh) | 2022-08-09 |
Family
ID=76559945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110245680.3A Active CN113067656B (zh) | 2021-03-05 | 2021-03-05 | 一种时间频率同步传输装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113067656B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106253894A (zh) * | 2016-07-26 | 2016-12-21 | 中国电子科技集团公司第十研究所 | 高稳定性组合区域授时频率生成设备 |
CN106856404A (zh) * | 2016-12-23 | 2017-06-16 | 中国科学技术大学 | 一种数模双环混合控制结构的锁相环 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8339165B2 (en) * | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
-
2021
- 2021-03-05 CN CN202110245680.3A patent/CN113067656B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106253894A (zh) * | 2016-07-26 | 2016-12-21 | 中国电子科技集团公司第十研究所 | 高稳定性组合区域授时频率生成设备 |
CN106856404A (zh) * | 2016-12-23 | 2017-06-16 | 中国科学技术大学 | 一种数模双环混合控制结构的锁相环 |
Also Published As
Publication number | Publication date |
---|---|
CN113067656A (zh) | 2021-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI775988B (zh) | 鎖相環電子電路及其電子裝置及修正工作循環的方法 | |
CN101091316B (zh) | 用于vco中心频率调谐和限制增益变化的方法和设备 | |
US6236267B1 (en) | Linearization for power amplifiers using feed-forward and feedback control | |
KR20190083958A (ko) | 위상 동기 루프에 대한 고속 컨버징 이득 교정을 수행하는 전자 회로 및 동작 방법 | |
US20050258908A1 (en) | Digital phase locked loop with selectable normal or fast-locking capability | |
KR102418966B1 (ko) | 디지털 위상 고정 루프 및 그의 구동방법 | |
KR101304367B1 (ko) | 2-지점 변조 및 적응 지연 정합을 이용하는 디지털 위상-동기 루프 | |
EP3701631A1 (en) | Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit | |
US8957735B2 (en) | Phase-locked loop (PLL) circuit and communication apparatus | |
US20100315140A1 (en) | Compensation Of Phase Lock Loop (PLL) Phase Distribution Caused By Power Amplifier Ramping | |
US6897796B2 (en) | Sigma-delta converter arrangement | |
JP5254144B2 (ja) | 半導体集積回路装置 | |
JP2007020192A (ja) | 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法 | |
CN113067656B (zh) | 一种时间频率同步传输装置 | |
US6836188B2 (en) | PLL circuit and method for eliminating self-jitter in a signal which is received by a control circuit | |
US7202750B2 (en) | Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith | |
CN110830039B (zh) | 通信装置的控制电路、方法以及处理电路 | |
KR20210102252A (ko) | 직접 피드포워드 회로를 갖는 위상 고정 루프(pll) | |
US6617932B2 (en) | System and method for wide dynamic range clock recovery | |
JPH0993125A (ja) | Pllシンセサイザ回路 | |
EP3840219B1 (en) | Signal generator | |
US7362767B2 (en) | Integrated circuit with on-chip clock frequency matching to upstream head end equipment | |
JP2010034618A (ja) | Pll回路、無線端末装置およびpll回路の制御方法 | |
CN214101348U (zh) | 一种双参考源智能切换的锁相电路 | |
CN102307048A (zh) | 一种基于Pico RRU的时钟及其实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |