CN112765054A - 一种基于fpga的高速数据采集系统及方法 - Google Patents

一种基于fpga的高速数据采集系统及方法 Download PDF

Info

Publication number
CN112765054A
CN112765054A CN201911059477.6A CN201911059477A CN112765054A CN 112765054 A CN112765054 A CN 112765054A CN 201911059477 A CN201911059477 A CN 201911059477A CN 112765054 A CN112765054 A CN 112765054A
Authority
CN
China
Prior art keywords
data
pointer
read
buffer area
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911059477.6A
Other languages
English (en)
Inventor
宋曼谷
郭志川
黄逍颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Haiwang Technology Co ltd
Original Assignee
Institute of Acoustics CAS
Beijing Hili Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Acoustics CAS, Beijing Hili Technology Co Ltd filed Critical Institute of Acoustics CAS
Priority to CN201911059477.6A priority Critical patent/CN112765054A/zh
Publication of CN112765054A publication Critical patent/CN112765054A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种基于FPGA的高速数据传输采集系统及方法，一种基于FPGA的高速数据传输采集系统，其特征在于，所述系统包括数据接收模块、DDR缓存模块和数据上传模块；所述DDR缓存模块包括环形缓冲区、写指针和读指针；所述环形缓冲区存储数据，写指针指向环形缓冲区写入数据后的位置，读指针指向环形缓冲区读出数据后的位置；所述数据接收模块，用于接收网络数据包，对数据包解析后写入环形缓冲区，同步修改写指针的位置；当写指针和读指针的差值达到预先设定的数据量后，向所述数据上传模块发送读数据的指令；所述数据上传模块，用于当接收到读数据的指令时，读取环形缓冲区的读指针和写指针之间的数据，上传至上位机，并同步修改读指针的位置。

Description

一种基于FPGA的高速数据采集系统及方法
技术领域
本发明涉及网络信息采集领域，具体涉及一种基于FPGA的高速数据传输采集系统及方法。
背景技术
现代数字处理技术以及网络技术的飞速发展，为复杂系统对采集到的海量数据进行实时处理提供了可能性。而随着5G网络、物联网、云计算等应用不断涌现，越来越大的数据量和不断提升的数据传输速度也对现如今的数据采集处理系统提出了更高的要求。高速数据传输采集系统广泛应用于通信、网络等领域，对系统更高速，高精度，实时性的要求愈加迫切。面对日益繁重的信号采集处理任务，数据存储的速率和容量成为制约系统性能的重要因素。
随着网络带宽的逐步提高，高速口互联传输数据也日益成为业界的研究热点。在网络安全、数字算法处理等需要大量数据传输的领域，对高速网口传输的高效性、安全性、完整性要求也越来越高。而随着数据传输高速串行化的不断发展，PCIE总线、高速以太网等串行化总线标准相继提出，也使得数据的高速传输得以实现。PCIE DMA的传输方式减少了CPU干预，传输速率极快，时延较小；高速以太网与其他串行总线相比，也具有更大带宽，传输速率更快，传输距离更远等优点。
FPGA经过几十年飞速发展，已逐渐成为高速数据处理系统的主流平台之一，由于其可并行、高吞吐率的突出优点，广泛应用于网络通信各个领域。对于高速数据处理系统，通常使用FPGA来将所需处理的数据传输至上位机服务器端进行后续精度复杂的运算处理。这就涉及到FPGA与上位机间的大量数据传输的问题，因此，构建服务器与FPGA间的高速数据传输采集系统及方法已成为目前业界的研究重点。
目前常使用DDR SDRAM(DoubleData Rate SDRAM，DDR)来扩展系统的存储空间，提升数据实时存储和处理的能力。通过内存控制器来完成对内存的读写、刷新等操作，DDRSDRAM更是广泛应用于FPGA板卡设计，通过内部内存控制器的配置，完成各类需要高速缓存设计功能的实现。Xilinx、Altera、Synopsys等公司均开发公布了通用性的DDR系列控制器IP核。基于DDR SDRAM在FPGA中的重要作用，设计一种高速、低延迟的数据传输采集系统，以及一种如何将采集到的数据进行高效处理的方法具有广阔的应用场景，并且对未来网络、大数据处理具有重大的研究意义。
目前传统服务器从网口收到的数据需要经过CPU的处理，这样会占用大量的CPU资源，CPU对小包的处理能力远远不够，用纯软件方法从万兆网卡收包并放入到服务器内存，对于10Gbps如以太网长度为64字节的小包，一般线速只能做到60％甚至更低，不能达到100％线速，会出现丢包的现象。
发明内容
本发明的目的在于克服上述技术缺陷，基于FPGA提供了一套应用于网络数据采集传输场景的缓存处理系统及方法，通过该系统及方法可以实现高吞吐率数据包收发任务。服务器和FPGA板卡之间采用高速网口协议和PCIE协议进行通信，网口接收由服务器传输的数据通过AXI总线传输至DDR作为大容量缓存，再通过DMA操作将DDR中缓存的数据高速传输至上位机系统内存并进行相应的后续处理。从DDR缓存提取数据至上位机系统内存时，采用环形缓存的方法，分别设置读写指针，记录DDR缓存的数据信息，当读写指针之间的数据量达到设定值(如2MB)时，进行一次DMA操作，将数据传输至上位机系统内存。对于一路10Gbps的高速网口，本发明的方法可达到14.88Mpps(64字节小包)，实现100％线速，并可把数据同步导入服务器内存。
为实现上述目的，本发明提出了一种基于FPGA的高速数据传输采集系统，所述系统包括数据接收模块、DDR缓存模块和数据上传模块；所述DDR缓存模块包括环形缓冲区、写指针和读指针；所述环形缓冲区存储数据，写指针指向环形缓冲区写入数据后的位置，读指针指向环形缓冲区读出数据后的位置；
所述数据接收模块。用于接收网络数据包，对数据包解析后写入环形缓冲区，同步修改写指针的位置；当写指针和读指针的差值达到预先设定的数据量后，向所述数据上传模块发送读数据的指令；
所述数据上传模块，用于当接收到读数据的指令时，读取环形缓冲区的读指针和写指针之间的数据，上传至上位机，并同步修改读指针的位置。
作为上述系统的一种改进，所述数据接收模块包括XGMII核接口、FIFO、AXI总线、MIG核和计数器；
所述XGMII核接口，用于接收网络数据包，通过FPGA解析二层网络协议得到前导码指示信号及当前包结束信号，将每个数据包的有效数据写入FIFO；
所述FIFO，用于将经过跨时钟域处理的数据输出至AXI总线；AXI总线通过突发设置将FIFO的数据转发至MIG核；
所述MIG核，用于将数据写入环形缓冲区；
所述计数器，用于对AXI总线突发次数进行计数，同步修改写指针的位置。
作为上述系统的一种改进，初始状态时，所述读指针和写指针均在环形缓冲存区的起始位置；修改时，读指针和写指针沿着环形缓冲区的同一个方向进行转动。
作为上述系统的一种改进，所述预先设定的数据量为256K、512K或2M。
作为上述系统的一种改进，所述数据上传模块包括PCIE核和DMA控制器；所述DMA控制器，用于当接收到读数据的指令时，通过PCIE核读取环形缓冲区的读指针和写指针之间的数据，上传至上位机。
作为上述系统的一种改进，所述系统还包括：计时器，用于实时监控XGMII核接口是否有新的数据输入，当有新的数据输入时清零；当计时值超过预设时间时，则向所述数据上传模块发送读数据的指令；DMA控制器通过PCIE核读取环形缓冲区的剩余数据，上传至上位机。
本发明还提出可一种基于FPGA的高速数据传输采集系方法，基于上述的系统实现，所述方法包括：
所述数据接收模块接收网络数据包，对数据包解析后写入环形缓冲区，计数器对AXI总线突发次数进行计数，同步修改写指针的位置；
当写指针和读指针的差值达到预先设定的数据量后，向所述数据上传模块发送读数据的指令；
当所述数据上传模块接收到读数据的指令时，通过PCIE核读取环形缓冲区的读指针和写指针之间的数据，上传至上位机，并同步修改读指针的位置。
作为上述方法的一种改进，所述方法还包括：
系统各模块初始化；
设置AXI总线突发模式；
所述读指针和写指针均设置在环形缓冲存区的起始位置。
作为上述方法的一种改进，所述数据接收模块接收网络数据包，对数据包解析后写入环形缓冲区，具体包括：
当XGMII核接口接收到数据包，其传输输出使能为1，则FIFO写使能置1，开始向FIFO传送数据，FIFO输入位数以网口数据单位为准，当达到AXI总线设置的突发次数后，读使能置1，AXI总线开始读取FIFO中的数据，并通过MIG核传输至环形缓冲区。
作为上述方法的一种改进，所述方法还包括：当计时器的计时值超过预设的时间时，则发送读数据的指令；DMA控制器通过PCIE核读取环形缓冲区的剩余数据，上传至上位机。
与现有技术相比，本发明的优势在于：
1、本发明的高速数据传输采集系统基于FPGA实现高速网络数据包的捕获，以及PCIE高速传输，具有很高的吞吐率；对于一路10Gbps的高速网口，本方法可达到14.88Mpps(64字节小包)，实现100％线速，并可把数据同步导入服务器内存；
2、本发明提出的FPGA单板的DDR环形缓存写入及读取方法有较好的实用性，在网络数据传输应用中既可以保证数据包传输的完整性，又能够配合DMA传输减少CPU的干预消耗，从而提高传输效率，具有广泛的适用性；
3、本发明提供了系统和方法具有很好的普适性，同样适用于单路25G的光口，以及可适用于多个光口的并行数据采集，适用于20G/25G/40G/100G等高速网络数据采集；
4、本发明的系统及方法可以实现10Gbps及以上速率的高吞吐率网络数据采集。
附图说明
图1是本发明的基于FPGA的高速数据传输采集的系统的框架设计图；
图2是本发明的DDR缓存环形读取指针设置示意图；
图3是本发明的基于FPGA的高速数据传输采集的方法的流程示意图。
具体实施方式
下面结合附图进一步说明本发明的技术方案，这些实施例是用于说明本发明而不限于限制本发明的范围。
本发明提出了一种基于FPGA的高速数据传输采集系统，用于对网络采集到的数据包完整地传输至上位机进行处理，所述系统包括通过高速网口(10Gbps或更高速率)接收数据包的FPGA，FPGA将接收到的数据包通过解析数据链路层协议，经FIFO和AXI总线存入DDR缓存，通过DMA操作将缓存在大容量DDR中的数据经PCIE核接口高速传输至上位机，由用户做下一步处理。
基于状态机，由FPGA通过AXI总线写入DDR环形BUFFER，每次写入数据后同步修改写指针；通过DMA驱动程序从DDR环形缓存中读出大块数据，每次读出后同步修改读指针。读写指针沿着DDR环形缓存的同一个方向(如顺时针)进行转动。当写指针与读指针的差值达到一定大块数值后(如2MB)，由上层应用调用DMA驱动进行一次DMA读操作。当写指针在大于一定时间间隔(如50ms)无变动时(表示网络最近一段时间无新数据)，由DMA一次读取DDR环形缓存中的剩余数据。
实施例1
如图1所示，本发明的实施例1提出了一种基于FPGA的高速数据传输采集系统包括数据接收模块、DDR缓存模块和数据上传模块；
DDR缓存模块包括：环形缓冲区、写指针和读指针；环形缓冲区可以使得读写并发执行，通过移动读指针和写指针就可以实现缓冲区的数据读取和写入。
数据接收模块：用于通过FPGA的XGMII核接口来接收某服务器发来的网络数据包，解析后通过设置的异步FIFO经AXI总线存入DDR缓存模块；
数据接收模块主要实现FPGA的数据接收，保证由网口传输的数据可以稳定、完整地缓存至DDR缓存模块。
该模块主要包括XGMII核接口、一个或多个异步FIFO、AXI总线、若干个MIG核和计数器。XGMII核接口接收某服务器发来的网络数据包，由于网口传输时钟为156MHz，AXI总线读写时钟为250MHz，因此AXI总线和网口之间需要添加FIFO，完成跨时钟域转换和数据结构转换。利用设置FIFO以及控制相应的读写使能，可以避免了因数据要求而引入复杂时序建立数据转换模块导致时序错乱、数据不稳定等问题。FIFO可保证读写使能、数据和读写时钟同源，避免跨时钟域导致传输不稳定的问题发生。将使能信号作为异步FIFO的写使能，网口输出的数据接入数据FIFO的写数据接口，经过跨时钟域处理的数据由FIFO输出至AXI总线，通过对AXI总线的突发设置经MIG核传送至环形缓冲区。
计数器对AXI总线的突发次数进行计数，同步修改写指针的位置。
写指针指向环形缓冲区中可写的缓冲区，即有效数据的末尾位置。每次写入数据后同步修改写指针。读指针指向环形缓冲区中可读的缓冲区，即有效数据的开始位置；每次读完数据后同步修改读指针，读指针指向下一个数据地址位置；
如图2所示，初始状态时，读指针和写指针在起始位置重合，读写指针沿着DDR环形缓存的同一个方向(如顺时针)进行转动。当调用MIG核连续缓存数据至DDR时，写指针随之移动，当读指针和写指针之间的数据量达到预先设定的数据量的时候，读状态开启，将读指针和写指针之间的数据量读出，读指针指向新的位置。
读写指针之间的数据量大小可按照实际需求设置为256K、512K或2M等，该数据量为与上位机进行一次DMA传输的数据块大小。本实施例采用的是2M。
所述数据上传模块：用于将环形缓冲区的数据，经PCIE DMA方式传输至上位机，供用户下一步处理；
数据上传模块主要实现FPGA和上位机的数据上传，保证缓存在DDR中的数据包可以稳定地通过FPGA板传输至上位机内存，进行下一步操作。该模块主要包括PCIE核、DMA控制器。
在FPGA设计硬件计时器，实时监控网口是否有新的数据输入，当有新的数据输入时计数器清零；当计时超过初始设定的时间(如50ms)时，则认为这段时间网口一直没有新的数据输入，将DDR环形缓冲区中剩余数据(小于2MB)以DMA方式传送至上位机。
当网络接收的数据包最后一次由DDR上传至上位机内存时，由于设置读写指针之间的数据量为2MB，最后一次上传数据包中的数据量小于2MB，此时需设置判断标志，判断DDR缓存已经完成写操作，这里设置一个50ms的写指针滞留时间作为判断标准，该标准可由实际情况进行设置，此处为常用判断时间。若滞留时间超过50ms即说明写操作已完成，需将剩余的数据量全部上传到服务器。
本发明的基于FPGA的高速数据传输采集的系统的设计步骤如下：
S01：分析各个接口协议，确定各个接口的IP核设计，包括PCIE核、xgmii核、DMA核、FIFO IP核、AXI总线IP核和MIG核。
S02：完成高速网口输逻辑设计，包括接收逻辑设计、xgmii接口设计、AXI总线设计、实现高速网口的数据传输；
S03：完成DDR存储接口设计，包括一个或多个异步FIFO设计和MIG设计，实现DDR的读写操作；
S04：完成DDR环形缓存读取方法的设计，包括读写指针设计、计时模块设计、以及计数模块的逻辑设计，实现以恒定数据量读取DDR数据至上位机内存；
S05：完成PCIE核传输逻辑设计，包括接收/发送逻辑设计、DMA控制逻辑设计，实现FPGA板卡和服务器端的高速DMA读写设计；
S06：完成整个高速数据传输采集系统的功能验证，保证FPGA端到服务器端数据传输的正确性以及高效性；
S07：移植整个平台到硬件FPGA上，包含各个硬件IP，在官方提供的软件驱动基础上编写各个硬件设备的驱动；
S08：在用户层调用各个硬件IP核，形成整个高速数据传输采集系统。
实施例2
如图3所示，基于上述系统，本发明的实施例2提出了一种基于FPGA的高速数据传输采集方法，包括：
FPGA板卡上电复位后，FPGA各模块初始化，设置总线突发模式以及DDR起始读写地址。
网口传输输出使能为1后，FIFO写使能置1，开始向FIFO传送数据，FIFO输入位数以网口数据单位为准，当达到AXI总线设置的突发次数后，读使能置1，AXI总线开始读取FIFO中的数据，并通过MIG核传输至FPGA板卡上的环形缓冲区；
计数器对AXI总线突发次数进行计数；同步修改写指针的位置；
当写指针和读指针之间的数据量到达预设量的时候，发起一次DMA操作，将环形缓冲区数据读取至上位机。
若读写指针之间的数据量未达到2MB，且写指针位置未变化时间超过50ms时，将读写指针之间剩余的数据量通过DMA方式送入上位机内存，至此由网口接收到的整个数据包已全部上传至上位机。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种基于FPGA的高速数据传输采集系统，其特征在于，所述系统包括数据接收模块、DDR缓存模块和数据上传模块；所述DDR缓存模块包括环形缓冲区、写指针和读指针；所述环形缓冲区存储数据，写指针指向环形缓冲区写入数据后的位置，读指针指向环形缓冲区读出数据后的位置；
所述数据接收模块，用于接收网络数据包，对数据包解析后写入环形缓冲区，同步修改写指针的位置；当写指针和读指针的差值达到预先设定的数据量后，向所述数据上传模块发送读数据的指令；
所述数据上传模块，用于当接收到读数据的指令时，读取环形缓冲区的读指针和写指针之间的数据，上传至上位机，并同步修改读指针的位置。
2.根据权利要求1所述的系统，其特征在于，所述数据接收模块包括XGMII核接口、FIFO、AXI总线、MIG核和计数器；
所述XGMII核接口，用于接收网络数据包，通过FPGA解析二层网络协议得到前导码指示信号及当前包结束信号，将每个数据包的有效数据写入FIFO；
所述FIFO，用于将经过跨时钟域处理的数据输出至AXI总线；AXI总线通过突发设置将FIFO的数据转发至MIG核；
所述MIG核，用于将数据写入环形缓冲区；
所述计数器，用于对AXI总线突发次数进行计数，同步修改写指针的位置。
3.根据权利要求1所述的系统，其特征在于，初始状态时，所述读指针和写指针均在环形缓冲存区的起始位置；修改时，读指针和写指针沿着环形缓冲区的同一个方向进行转动。
4.根据权利要求3所述的系统，其特征在于，所述预先设定的数据量为256K、512K或2M。
5.根据权利要求3所述的系统，其特征在于，所述数据上传模块包括PCIE核和DMA控制器；所述DMA控制器，用于当接收到读数据的指令时，通过PCIE核读取环形缓冲区的读指针和写指针之间的数据，上传至上位机。
6.根据权利要求5所述的系统，其特征在于，所述系统还包括：计时器，用于实时监控XGMII核接口是否有新的数据输入，当有新的数据输入时清零；当计时值超过预设时间时，则向所述数据上传模块发送读数据的指令；DMA控制器通过PCIE核读取环形缓冲区的剩余数据，上传至上位机。
7.一种基于FPGA的高速数据传输采集系方法，基于权利要求2-6之一的系统实现，所述方法包括：
所述数据接收模块接收网络数据包，对数据包解析后写入环形缓冲区，计数器对AXI总线突发次数进行计数，同步修改写指针的位置；
当写指针和读指针的差值达到预先设定的数据量后，向所述数据上传模块发送读数据的指令；
当所述数据上传模块接收到读数据的指令时，读取环形缓冲区的读指针和写指针之间的数据，上传至上位机，并同步修改读指针的位置。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
系统各模块初始化；
设置AXI总线突发模式；
所述读指针和写指针均设置在环形缓冲存区的起始位置。
9.根据权利要求8所述的方法，其特征在于，所述数据接收模块接收网络数据包，对数据包解析后写入环形缓冲区，具体包括：
当XGMII核接口接收到数据包，其传输输出使能为1，则FIFO写使能置1，开始向FIFO传送数据，FIFO输入位数以网口数据单位为准，当达到AXI总线设置的突发次数后，读使能置1，AXI总线开始读取FIFO中的数据，并通过MIG核传输至环形缓冲区。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：当计时器的计时值超过预设的时间时，则发送读数据的指令；DMA控制器通过PCIE核，读取环形缓冲区的剩余数据，上传至上位机。
CN201911059477.6A 2019-11-01 2019-11-01 一种基于fpga的高速数据采集系统及方法 Pending CN112765054A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911059477.6A CN112765054A (zh) 2019-11-01 2019-11-01 一种基于fpga的高速数据采集系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911059477.6A CN112765054A (zh) 2019-11-01 2019-11-01 一种基于fpga的高速数据采集系统及方法

Publications (1)

Publication Number Publication Date
CN112765054A true CN112765054A (zh) 2021-05-07

Family

ID=75692012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911059477.6A Pending CN112765054A (zh) 2019-11-01 2019-11-01 一种基于fpga的高速数据采集系统及方法

Country Status (1)

Country Link
CN (1) CN112765054A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377290A (zh) * 2021-06-03 2021-09-10 电子科技大学 基于axi协议的具有深存储和双捕获功能的数据采集装置
CN113419780A (zh) * 2021-05-08 2021-09-21 中国科学院声学研究所 一种基于fpga加速卡的dpdk驱动系统
CN113794980A (zh) * 2021-08-03 2021-12-14 安徽睿极智能科技有限公司 一种离线定位数据自动上传的方法及设备
CN114281254A (zh) * 2021-12-16 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种多路数据采集存储系统
CN114968169A (zh) * 2022-05-17 2022-08-30 赵浩然 一种fgpa控制的ddr映射多个ddr_fifo实现系统及方法
CN115391247A (zh) * 2022-08-12 2022-11-25 青岛汉泰智能科技有限公司 一种phy数据传输系统
CN115514715A (zh) * 2021-06-23 2022-12-23 西门子医疗有限公司 数据传输装置、医学成像装置和用于传输数据包的方法
CN115757222A (zh) * 2022-09-28 2023-03-07 航天恒星科技有限公司 基于pl和ps的数据传输方法及装置
CN116070292A (zh) * 2023-03-07 2023-05-05 苏州宏存芯捷科技有限公司 一种基于fpga的sm4加密异构加速系统
CN117422024A (zh) * 2023-12-14 2024-01-19 苏州元脑智能科技有限公司 数据位宽转换方法、装置、计算机设备及介质
CN115514715B (zh) * 2021-06-23 2024-05-24 西门子医疗有限公司 数据传输装置、医学成像装置和用于传输数据包的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1556642A (zh) * 2003-12-31 2004-12-22 中兴通讯股份有限公司 Pos－phy总线与pci总线间的数据包转发的装置和方法
US20080016254A1 (en) * 2006-07-11 2008-01-17 Ati Technologies, Inc. Memory controller with ring bus for interconnecting memory clients to memory devices
CN101800867A (zh) * 2010-01-19 2010-08-11 深圳市同洲电子股份有限公司 一种实现环形缓冲区的方法、装置及数字电视接收终端
CN102096648A (zh) * 2010-12-09 2011-06-15 深圳中兴力维技术有限公司 基于fpga的实现多路突发数据业务缓存的系统及方法
CN102591815A (zh) * 2011-12-27 2012-07-18 Tcl集团股份有限公司 一种用环形数据缓冲区读写批量数据的方法及装置
US20140310466A1 (en) * 2001-03-05 2014-10-16 Pact Xpp Technologies Ag Multi-processor bus and cache interconnection system
CN104603867A (zh) * 2012-09-07 2015-05-06 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
US20170371811A1 (en) * 2014-12-30 2017-12-28 Micron Technology, Inc. Systems and devices for accessing a state machine
CN107729269A (zh) * 2017-09-28 2018-02-23 西安交通大学 一种NANDFlash到FPGA内部块RAM的缓存方法
CN108491333A (zh) * 2018-03-21 2018-09-04 广州多益网络股份有限公司 环形缓冲区的数据写入方法、装置、设备及介质
CN108932207A (zh) * 2017-05-23 2018-12-04 珠海全志科技股份有限公司 带有缓存区的sdio-wifi数据传输方法及系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140310466A1 (en) * 2001-03-05 2014-10-16 Pact Xpp Technologies Ag Multi-processor bus and cache interconnection system
CN1556642A (zh) * 2003-12-31 2004-12-22 中兴通讯股份有限公司 Pos－phy总线与pci总线间的数据包转发的装置和方法
US20080016254A1 (en) * 2006-07-11 2008-01-17 Ati Technologies, Inc. Memory controller with ring bus for interconnecting memory clients to memory devices
CN101800867A (zh) * 2010-01-19 2010-08-11 深圳市同洲电子股份有限公司 一种实现环形缓冲区的方法、装置及数字电视接收终端
CN102096648A (zh) * 2010-12-09 2011-06-15 深圳中兴力维技术有限公司 基于fpga的实现多路突发数据业务缓存的系统及方法
CN102591815A (zh) * 2011-12-27 2012-07-18 Tcl集团股份有限公司 一种用环形数据缓冲区读写批量数据的方法及装置
CN104603867A (zh) * 2012-09-07 2015-05-06 夏普株式会社 存储器控制装置、便携终端、存储器控制程序以及计算机可读取的记录介质
US20170371811A1 (en) * 2014-12-30 2017-12-28 Micron Technology, Inc. Systems and devices for accessing a state machine
CN108932207A (zh) * 2017-05-23 2018-12-04 珠海全志科技股份有限公司 带有缓存区的sdio-wifi数据传输方法及系统
CN107729269A (zh) * 2017-09-28 2018-02-23 西安交通大学 一种NANDFlash到FPGA内部块RAM的缓存方法
CN108491333A (zh) * 2018-03-21 2018-09-04 广州多益网络股份有限公司 环形缓冲区的数据写入方法、装置、设备及介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈智 等: ""基于FPGA 的高性能程控数字移相器设计"", 《自动化与仪器仪表》, 28 February 2017 (2017-02-28), pages 51 - 53 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113419780B (zh) * 2021-05-08 2023-05-12 中国科学院声学研究所 一种基于fpga加速卡的dpdk驱动系统
CN113419780A (zh) * 2021-05-08 2021-09-21 中国科学院声学研究所 一种基于fpga加速卡的dpdk驱动系统
CN113377290B (zh) * 2021-06-03 2022-07-26 电子科技大学 基于axi协议的具有深存储和双捕获功能的数据采集装置
CN113377290A (zh) * 2021-06-03 2021-09-10 电子科技大学 基于axi协议的具有深存储和双捕获功能的数据采集装置
CN115514715B (zh) * 2021-06-23 2024-05-24 西门子医疗有限公司 数据传输装置、医学成像装置和用于传输数据包的方法
CN115514715A (zh) * 2021-06-23 2022-12-23 西门子医疗有限公司 数据传输装置、医学成像装置和用于传输数据包的方法
CN113794980A (zh) * 2021-08-03 2021-12-14 安徽睿极智能科技有限公司 一种离线定位数据自动上传的方法及设备
CN114281254A (zh) * 2021-12-16 2022-04-05 中国兵器装备集团自动化研究所有限公司 一种多路数据采集存储系统
CN114968169B (zh) * 2022-05-17 2023-10-10 赵浩然 一种fpga控制的ddr映射多个ddr_fifo实现系统及方法
CN114968169A (zh) * 2022-05-17 2022-08-30 赵浩然 一种fgpa控制的ddr映射多个ddr_fifo实现系统及方法
CN115391247A (zh) * 2022-08-12 2022-11-25 青岛汉泰智能科技有限公司 一种phy数据传输系统
CN115391247B (zh) * 2022-08-12 2023-11-03 青岛汉泰智能科技有限公司 一种phy数据传输系统
CN115757222A (zh) * 2022-09-28 2023-03-07 航天恒星科技有限公司 基于pl和ps的数据传输方法及装置
CN115757222B (zh) * 2022-09-28 2023-06-20 航天恒星科技有限公司 基于pl和ps的数据传输方法及装置
CN116070292A (zh) * 2023-03-07 2023-05-05 苏州宏存芯捷科技有限公司 一种基于fpga的sm4加密异构加速系统
CN117422024A (zh) * 2023-12-14 2024-01-19 苏州元脑智能科技有限公司 数据位宽转换方法、装置、计算机设备及介质
CN117422024B (zh) * 2023-12-14 2024-05-03 苏州元脑智能科技有限公司 数据位宽转换方法、装置、计算机设备及介质

Similar Documents

Publication Publication Date Title
CN112765054A (zh) 一种基于fpga的高速数据采集系统及方法
CN105468547B (zh) 一种基于axi总线的便捷可配置帧数据存取控制系统
US10318468B2 (en) FPGA-based interface signal remapping method
CN108958800B (zh) 一种基于fpga硬件加速的ddr管理控制系统
CN112035389B (zh) 一种plb-axi总线转换桥及其工作方法
CN110569204B (zh) 基于fpga和ddr3 sdram的可配置图像数据缓存系统
CN209842608U (zh) 一种基于fpga fifo模块的ddr3存储器控制
CN112948295A (zh) 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
CN102314400B (zh) 一种分散聚合式dma方法及装置
CN102841871A (zh) 基于高速串行总线的DMA结构的pipeline读写方法
CN110232029B (zh) 一种基于索引的fpga中ddr4包缓存的实现方法
CN115905086A (zh) 基于axi同步读写单口sram的控制方法及控制器
CN105446699A (zh) 数据帧队列管理方法
CN111722827B (zh) 一种高效ddr访问方法
CN111782579B (zh) 一种基于fpga的以太网协议硬件逻辑处理结构
CN105608028A (zh) 基于emif接口和双口ram实现dsp与fpga高速通信方法
US20140164553A1 (en) Host ethernet adapter frame forwarding
CN108897696B (zh) 一种基于DDRx存储器的大容量FIFO控制器
CN218068843U (zh) 一种axi主端口转apb从端口的桥接电路结构及一种soc系统
CN110297785A (zh) 一种基于fpga的金融数据流控装置和流控方法
CN113360130B (zh) 一种数据传输方法、装置及系统
CN111581132B (zh) 一种基于fpga的可扩展的多端口ddr3控制器
CN102571535B (zh) 一种数据延迟装置、方法及通信系统
JP2015127935A (ja) 情報処理装置、および情報処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220920

Address after: Room 1601, 16th Floor, East Tower, Ximei Building, No. 6 Changchun Road, High-tech Industrial Development Zone, Zhengzhou City, Henan Province, 450000

Applicant after: Zhengzhou xinrand Network Technology Co.,Ltd.

Address before: 100190, No. 21 West Fourth Ring Road, Beijing, Haidian District

Applicant before: INSTITUTE OF ACOUSTICS, CHINESE ACADEMY OF SCIENCES

Applicant before: BEIJING ZHONGKE HAILI TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221228

Address after: No. 2180, 2nd Floor, Building D, Building 33, No. 99, Kechuang 14th Street, Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant after: Beijing Zhongke Haiwang Technology Co.,Ltd.

Address before: Room 1601, 16th Floor, East Tower, Ximei Building, No. 6 Changchun Road, High-tech Industrial Development Zone, Zhengzhou City, Henan Province, 450000

Applicant before: Zhengzhou xinrand Network Technology Co.,Ltd.