CN112688701B - 接收机电路以及接收机电路控制方法 - Google Patents

接收机电路以及接收机电路控制方法 Download PDF

Info

Publication number
CN112688701B
CN112688701B CN202011527021.0A CN202011527021A CN112688701B CN 112688701 B CN112688701 B CN 112688701B CN 202011527021 A CN202011527021 A CN 202011527021A CN 112688701 B CN112688701 B CN 112688701B
Authority
CN
China
Prior art keywords
signal
circuit
bandwidth
frequency locking
receiver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011527021.0A
Other languages
English (en)
Other versions
CN112688701A (zh
Inventor
花正贝
李东明
南帐镇
白东勋
范昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yisiwei Computing Technology Co ltd
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Hefei Eswin IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Hefei Eswin IC Technology Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202011527021.0A priority Critical patent/CN112688701B/zh
Publication of CN112688701A publication Critical patent/CN112688701A/zh
Priority to US18/003,724 priority patent/US20230231590A1/en
Priority to PCT/CN2021/134776 priority patent/WO2022135086A1/zh
Application granted granted Critical
Publication of CN112688701B publication Critical patent/CN112688701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种接收机电路以及接收机电路控制方法。本发明通过检测电路对输入数据进行检测，得到数据率检测结果，根据数据率检测结果自动调整接收机的带宽，从而避免使用芯片引脚或时序控制器的信息包控制接收机的带宽，实现显示驱动芯片性能最优化。

Description

接收机电路以及接收机电路控制方法
技术领域
本发明涉及接收机装置技术领域，尤其涉及一种接收机电路以及接收机电路控制方法。
背景技术
为了支持多种类型的应用产品，越来越多的显示接口协议会覆盖宽范围的数据率。支持宽范围的数据率的接收机来需要支持这些显示接口协议。为了功耗能效，接收机需要根据不同的输入数据的数据率来设定不同的带宽，其中需要的带宽越大，消耗的电流越大。在接收机中，模拟前端(Analog Front-End,AFE)将来自信道的小信号放大成大信号给时钟数据恢复电路(Clock&Data Recovery，CDR)。通常，有两种常见的方式来控制接收机的带宽。一种是通过芯片引脚(PIN)来控制。另一种是通过时序控制器(Timing Controller，TCON)发给显示驱动芯片信息包(Package)的方式来控制。然而PIN控制的方式会消耗额外的芯片引脚，Package的控制方式会受到TCON限制，难以达到显示驱动芯片性能最优化。
发明内容
本发明提供一种接收机电路以及接收机电路控制方法，以解决使用芯片引脚或时序控制器的信息包控制接收机带宽，造成难以达到显示驱动芯片性能最优化的问题。
根据本发明的第一方面，本发明提供一种接收机电路，包括：模拟前端，所述模拟前端用于输出第一信号；时钟数据恢复电路，与所述模拟前端连接，所述时钟数据恢复电路用于锁定所述第一信号的频率并输出频率锁定信号；检测电路，分别与所述模拟前端与所述时钟恢复电路连接，所述检测电路用于根据所述频率锁定信号进行数据率检测，并根据数据率检测结果输出带宽信号、偏置信号以及完成信号；其中，所述带宽信号用于调整所述时钟数据恢复电路的带宽，所述偏置信号用于调整所述模拟前端的带宽，所述完成信号用于控制所述时钟数据恢复电路锁定所述第一信号的相位。
在一些实施例中，所述检测电路包括：第一触发器，所述第一触发器用于根据电源电压信号、所述第一信号以及频率锁定信号，输出第二信号；第一逻辑门，所述第一逻辑门根据所述第二信号与一反向信号，输出第三信号；定时电路，所述定时电路根据所述第三信号，输出第四信号；第二触发器，所述第二触发器根据所述电源电压信号、所述第四信号以及所述频率锁定信号，输出所述完成信号；反相器，所述反相器根据所述完成信号，输出所述反向信号；第二逻辑门，所述第二逻辑门根据所述第一信号、所述第二信号以及所述反向信号，输出时钟计数信号；计数器，所述计数器根据所述时钟计数信号以及所述频率锁定信号，输出计数值，所述计数值用于查表以获得所述带宽信号和所述偏置信号的参数。
在一些实施例中，所述定时电路包括：驱动电路，所述驱动电路的输入端连接所述第三信号；电容，所述电容的一端连接所述驱动电路的输出端，所述电容的另一端连接接地信号；电压源，所述电压源的一端连接所述接地信号；比较器，所述比较器的第一输入端连接所述电压源的另一端，所述比较器的第二输入端连接所述所述驱动电路的输出端。
在一些实施例中，所述驱动电路包括：电流源，所述电流源的一端连接所述电源电压信号；第一开关管和第二开关管，所述第一开关管和所述第二开关管的栅极为所述输入端，所述第一开关管的源级与所述第二开关管的漏级为所述输出端，所述第一开关管的漏级与所述电流源的另一端连接，所述第二开关管的源级连接接地信号。
在一些实施例中，所述第一开关管为PMOS管，所述第二开关管为NMOS管。
在一些实施例中，当所述第三信号为第一电平时，所述第一开关管导通，所述第二开关管关闭，所述电容开始充电；当所述第三信号为第二电平时，所述第一开关管关闭，所述第二开关管导通，所述电容开始放电。
在一些实施例中，当频率锁定信号为第一电平时，所述计数器输出第一计数值，所述第一计数值用于获取所述带宽信号的带宽档位；当频率锁定信号为第二电平时，所述计数器开始计数，输出计数值。
根据本发明的第二方面，本发明提供一种接收机电路控制方法，包括：接收时钟数据恢复电路输出的频率锁定信号；根据所述频率锁定信号进行数据率检测；根据数据率检测结果输出带宽信号、偏置信号以及完成信号，其中，所述带宽信号用于调整所述时钟数据恢复电路的带宽，所述偏置信号用于调整所述模拟前端的带宽，所述完成信号用于控制所述时钟数据恢复电路锁定所述第一信号的相位。
在一些实施例中，所述方法还包括：当所述完成信号为第二电平时，所述检测电路的电路路径被切断。
相较现有技术，本发明的有益效果：通过检测电路对输入数据进行检测，得到数据率检测结果，根据数据率检测结果自动调整接收机的带宽，从而避免使用芯片引脚或时序控制器的信息包控制接收机的带宽，实现显示驱动芯片性能最优化。
附图说明
图1为本发明实施例提供的一种接收机电路的结构示意图。
图2为本发明实施例提供的一种检测电路的结构示意图。
图3为本发明实施例提供的接收机电路的时序图。
图4为本发明实施例提供的一种接收机电路控制方法的步骤流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供一种接收机电路，包括模拟前端11、时钟数据恢复电路12以及检测电路13。
模拟前端11用于输出第一信号。
时钟数据恢复电路12与模拟前端11连接。时钟数据恢复电路12用于锁定第一信号的频率并输出频率锁定信号。
检测电路13分别与模拟前端11与时钟恢复电路12连接。检测电路13用于根据频率锁定信号进行数据率检测，并根据数据率检测结果输出带宽信号、偏置信号以及完成信号。其中，带宽信号用于调整时钟数据恢复电路12的带宽，偏置信号用于调整模拟前端11的带宽，完成信号用于控制时钟数据恢复电路12锁定第一信号的相位。当频率锁定信号为第一电平(低电平)时，复位所述检测电路；当频率锁定信号为第二电平(高电平)时，所述检测电路进行数据率检测。
参阅图2，本发明实施例提供一种检测电路，包括：第一触发器21、第一逻辑门22、定时电路23、第二触发器24、反相器25、第二逻辑门26以及计数器27。
第一触发器21用于根据电源电压信号、所述第一信号以及频率锁定信号，输出第二信号。
第一逻辑门22根据所述第二信号与一反向信号，输出第三信号。
定时电路23根据所述第三信号，输出第四信号。
其中，定时电路23包括：驱动电路231、电容232、电压源233以及比较器234。
驱动电路231的输入端连接所述第三信号。驱动电路231包括：电流源2311、第一开关管2312和第二开关管2313。所述电流源231的一端连接所述电源电压信号。所述第一开关管2312和所述第二开关管2313的栅极为所述输入端，所述第一开关管2312的源级与所述第二开关管2313的漏级为所述输出端，所述第一开关管2312的漏级与所述电流源2311的另一端连接，所述第二开关管2313的源级连接接地信号。
在一些实施例中，第一开关管2312为PMOS管，第二开关管2313为NMOS管。
当所述第三信号为第一电平时，所述第一开关管导通，所述第二开关管关闭，所述电容开始充电；当所述第三信号为第二电平时，所述第一开关管关闭，所述第二开关管导通，所述电容开始放电。
电容232的一端连接所述驱动电路231的输出端，所述电容232的另一端连接所述接地信号。
电压源233的一端连接所述接地信号。
比较器234的第一输入端连接所述电压源233的另一端，所述比较器234的第二输入端连接所述所述驱动电路231的输出端。
第二触发器24根据所述电源电压信号、所述第四信号以及所述频率锁定信号，输出所述完成信号。
反相器25根据所述完成信号，输出所述反向信号。
第二逻辑门26根据所述第一信号、所述第二信号以及所述反向信号，输出时钟计数信号。
计数器27根据所述时钟计数信号以及所述频率锁定信号，输出计数值，所述计数值用于查表以获得所述带宽信号CDRBW和所述偏置信号RXBIAS的参数。当频率锁定信号为第一电平时，所述计数器输出第一计数值，所述第一计数值用于获取所述带宽信号的带宽档位；当频率锁定信号为第二电平时，所述计数器开始计数，输出计数值FREQ。其中，带宽信号RXBIAS和偏置信号CDRBW的值通过查表电路(look-up table，LUT)的LUT0和LUT1获得，以实现下文中表1的功能。
在本发明实施例中，当频率锁定信号为第一电平(低电平)时，计数器COUNTER的使能端EN为低电平，是的计数器的输出值通过查表以获取宽带信号的最大宽带档位进行输出偏置信号。当频率锁定信号为第二电平(高电平)时，计数器开始计数，每经过一个时钟信号周期，计数值加1，并输出最后的计数值。
参阅图3，本发明提供一种接收机电路的时序图。
当频率锁定信号FLOCK为第一电平(低电平)，检测电路被复位(VINT被拉到VGND)，RXBIAS被拉到最大带宽挡位，以保证最大数据率可以正常工作。
当频率锁定信号FLOCK为第二电平(高电平)，计数器开始计数。于此同时，积分电容(CINT)被参考电流(IREF)充电，积分电压(VINT)开始增长。
一旦VINT达到参考电压(VREF)，比较器234输出的第四信号由低电平变为高电平，检测电路工作结束(完成信号DRD_DONE被拉高)，计数器停止计数，保持最后值输出。
计数器输出的值是由输入频率决定的，根据如表1所示建立的对应信息表，可以设定RXBIAS和CDRBW的值。
f<sub>DATA</sub> t<sub>CK</sub> K RXBIAS AFE bias current ratio
2.0 5.00 100 LL 100％
1.6 6.25 80 LH 80％
1.2 8.33 60 HL 60％
0.8 12.5 40 HH 40％
表1
如图4所示，本发明提供一种接收机电路控制方法，包括步骤S41至步骤S43。
步骤S41，接收时钟数据恢复电路输出的频率锁定信号。
步骤S42，根据所述频率锁定信号进行数据率检测。
步骤S43，根据数据率检测结果输出带宽信号、偏置信号以及完成信号，其中，所述带宽信号用于调整所述时钟数据恢复电路的带宽，所述偏置信号用于调整所述模拟前端的带宽，所述完成信号用于控制所述时钟数据恢复电路锁定所述第一信号的相位。
在一些实施例中，当所述完成信号为第二电平时，所述检测电路的电路路径被切断，以节省功耗。
其中所述检测电路出控制偏置信号以及带宽信号的数值外，还能控制与输入数据率相关的电路参数，如功耗，压控延迟振荡器的偏置电流，CDR的锁定时间等。
本发明通过检测电路对输入数据进行检测，得到数据率检测结果，根据数据率检测结果自动调整接收机的带宽，从而避免使用芯片引脚或时序控制器的信息包控制接收机的带宽，实现显示驱动芯片性能最优化。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种接收机电路以及接收机电路控制方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (10)

1.一种接收机电路，其特征在于，包括：
模拟前端，所述模拟前端用于输出第一信号；
时钟数据恢复电路，与所述模拟前端连接，所述时钟数据恢复电路用于锁定所述第一信号的频率并输出频率锁定信号；
检测电路，分别与所述模拟前端与所述时钟数据恢复电路连接，所述检测电路用于根据所述频率锁定信号进行数据率检测，并根据数据率检测结果输出带宽信号、偏置信号以及完成信号；
其中，所述带宽信号用于调整所述时钟数据恢复电路的带宽，所述偏置信号用于调整所述模拟前端的带宽，所述完成信号用于控制所述时钟数据恢复电路锁定所述第一信号的相位。
2.如权利要求1所述的接收机电路，其特征在于，所述检测电路包括：
第一触发器，所述第一触发器用于根据电源电压信号、所述第一信号以及频率锁定信号，输出第二信号；
第一逻辑门，所述第一逻辑门根据所述第二信号与一反向信号，输出第三信号；
定时电路，所述定时电路根据所述第三信号，输出第四信号；
第二触发器，所述第二触发器根据所述电源电压信号、所述第四信号以及所述频率锁定信号，输出所述完成信号；
反相器，所述反相器根据所述完成信号，输出所述反向信号；
第二逻辑门，所述第二逻辑门根据所述第一信号、所述第二信号以及所述反向信号，输出时钟计数信号；
计数器，所述计数器根据所述时钟计数信号以及所述频率锁定信号，输出计数值，所述计数值用于查表以获得所述带宽信号和所述偏置信号的参数。
3.如权利要求2所述的接收机电路，其特征在于，所述定时电路包括：
驱动电路，所述驱动电路的输入端连接所述第三信号；
电容，所述电容的一端连接所述驱动电路的输出端，所述电容的另一端连接接地信号；
电压源，所述电压源的一端连接所述接地信号；
比较器，所述比较器的第一输入端连接所述电压源的另一端，所述比较器的第二输入端连接所述驱动电路的输出端。
4.如权利要求3所述的接收机电路，其特征在于，所述驱动电路包括：
电流源，所述电流源的一端连接所述电源电压信号；
第一开关管和第二开关管，所述第一开关管和所述第二开关管的栅极为所述输入端，所述第一开关管的源级与所述第二开关管的漏级为所述输出端，所述第一开关管的漏级与所述电流源的另一端连接，所述第二开关管的源级连接接地信号。
5.如权利要求4所述的接收机电路，其特征在于，所述第一开关管为PMOS管，所述第二开关管为NMOS管。
6.如权利要求4所述的接收机电路，其特征在于，包括：
当所述第三信号为第一电平时，所述第一开关管导通，所述第二开关管关闭，所述电容开始充电；
当所述第三信号为第二电平时，所述第一开关管关闭，所述第二开关管导通，所述电容开始放电。
7.如权利要求2所述的接收机电路，其特征在于，包括：
当频率锁定信号为第一电平时，所述计数器输出第一计数值，所述第一计数值用于获取所述带宽信号的带宽档位；
当频率锁定信号为第二电平时，所述计数器开始计数，输出计数值。
8.如权利要求1所述的接收机电路，其特征在于，包括：
当频率锁定信号为第一电平时，复位所述检测电路；
当频率锁定信号为第二电平时，所述检测电路进行数据率检测。
9.一种接收机电路控制方法，应用于如权利要求1-8任一项所述的接收机电路，其特征在于，包括：
接收时钟数据恢复电路输出的频率锁定信号；
根据所述频率锁定信号进行数据率检测；
根据数据率检测结果输出带宽信号、偏置信号以及完成信号，其中，所述带宽信号用于调整所述时钟数据恢复电路的带宽，所述偏置信号用于调整所述模拟前端的带宽，所述完成信号用于控制所述时钟数据恢复电路锁定所述第一信号的相位。
10.如权利要求9所述的接收机电路控制方法，其特征在于，所述方法还包括：
当所述完成信号为第二电平时，所述检测电路的电路路径被切断。
CN202011527021.0A 2020-12-22 2020-12-22 接收机电路以及接收机电路控制方法 Active CN112688701B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011527021.0A CN112688701B (zh) 2020-12-22 2020-12-22 接收机电路以及接收机电路控制方法
US18/003,724 US20230231590A1 (en) 2020-12-22 2021-12-01 Receiver Circuit and Receiver Circuit Control Method
PCT/CN2021/134776 WO2022135086A1 (zh) 2020-12-22 2021-12-01 接收机电路以及接收机电路控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011527021.0A CN112688701B (zh) 2020-12-22 2020-12-22 接收机电路以及接收机电路控制方法

Publications (2)

Publication Number Publication Date
CN112688701A CN112688701A (zh) 2021-04-20
CN112688701B true CN112688701B (zh) 2022-05-31

Family

ID=75450468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011527021.0A Active CN112688701B (zh) 2020-12-22 2020-12-22 接收机电路以及接收机电路控制方法

Country Status (3)

Country Link
US (1) US20230231590A1 (zh)
CN (1) CN112688701B (zh)
WO (1) WO2022135086A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688701B (zh) * 2020-12-22 2022-05-31 北京奕斯伟计算技术有限公司 接收机电路以及接收机电路控制方法
CN114220380B (zh) * 2022-02-22 2022-06-10 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771249A (en) * 1987-05-26 1988-09-13 Motorola, Inc. Phase locked loop having a filter with controlled variable bandwidth
WO1991000655A1 (en) * 1989-06-26 1991-01-10 Motorola, Inc. Receiver with variable predetection bandwidth based on expected data rate
DE69534154T2 (de) * 1994-06-10 2005-09-22 Ntt Docomo, Inc. Empfänger
US6285722B1 (en) * 1997-12-05 2001-09-04 Telcordia Technologies, Inc. Method and apparatus for variable bit rate clock recovery
US6631144B1 (en) * 1999-12-21 2003-10-07 Intel Corporation Multi-rate transponder system and chip set
US7822113B2 (en) * 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
US8798223B2 (en) * 2010-12-23 2014-08-05 Ashish K. Choudhury Clock and data recovery unit without an external reference clock
KR101918627B1 (ko) * 2012-04-04 2018-11-15 삼성전자 주식회사 데이터 수신장치 및 그 테스트 방법
CN103427830B (zh) * 2013-08-08 2016-02-03 南京邮电大学 一种具有高锁定范围的半盲型过采样时钟数据恢复电路
US9294260B2 (en) * 2013-12-27 2016-03-22 Intel Corporation Phase adjustment circuit for clock and data recovery circuit
US9923564B2 (en) * 2015-11-17 2018-03-20 Mediatek Inc. Clock data recovery apparatus and method capable of reducing more noise as well as tracking larger frequency offsets
US10567069B2 (en) * 2016-04-28 2020-02-18 Netgear, Inc. Repeater bandwidth, radio configuration, and ADC clock speed adjustment
CN108055036B (zh) * 2017-10-31 2020-12-29 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
CN209390099U (zh) * 2019-03-08 2019-09-13 北京集创北方科技股份有限公司 检测电路及时钟数据恢复电路
US10728015B1 (en) * 2019-06-06 2020-07-28 Qualcomm Incorporated Adaptive phase-locked loop bandwidth control
CN112688701B (zh) * 2020-12-22 2022-05-31 北京奕斯伟计算技术有限公司 接收机电路以及接收机电路控制方法

Also Published As

Publication number Publication date
US20230231590A1 (en) 2023-07-20
WO2022135086A1 (zh) 2022-06-30
CN112688701A (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CN112688701B (zh) 接收机电路以及接收机电路控制方法
US9118288B2 (en) Digitally-controlled power amplifier with bandpass filtering/transient waveform control and related digitally-controlled power amplifier cell
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
US7948407B2 (en) High-speed serial interface circuit and electronic instrument
CN108242922B (zh) 紧凑的占空比校正装置及通信系统
CN110999084A (zh) 具有工艺和偏移校准的混合脉冲宽度控制电路
CN102870328A (zh) 具有减少的至偏置节点的耦合的pll电荷泵
US8384457B2 (en) Duty cycle correction
US20110285441A1 (en) Clock adjustment circuit, shift detection circuit of duty ratio, imaging device and clock adjustment method
US7965118B2 (en) Method and apparatus for achieving 50% duty cycle on the output VCO of a phased locked loop
US11870244B2 (en) Common-mode transient immunity (CMTI) circuit and method of operation therefor
US20230238966A1 (en) Duty-cycle corrector circuit
US7541852B2 (en) Self-correcting buffer
US20120169372A1 (en) Differential logic circuit, frequency divider, and frequency synthesizer
US8618837B2 (en) Multi-stage digitally-controlled power amplifier
KR20040073300A (ko) 서로 상보인 두 개의 클럭 신호를 이용하여 통신을 행하는통신 장치
US10666241B2 (en) Variable delay circuit
KR101196449B1 (ko) 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
US8531213B2 (en) CMOS-inverter-type frequency divider circuit, and mobile phone including the CMOS-inverter-type frequency divider circuit
EP4312378A1 (en) Threshold voltage generator circuit and corresponding receiver device
US20240120910A1 (en) All-digital duty cycle corrector and method for correcting duty cycle of output clock
US6313770B1 (en) System for sampling an analog signal and method thereof
CN110708046A (zh) 一种占空比为25%的正交本振信号产生装置及方法
CN117478157A (zh) 阈值电压生成器电路和对应的接收器设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area)

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee after: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area)

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area)

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee after: Hefei Yisiwei Computing Technology Co.,Ltd.

Address before: 100176 no.2179, 2 / F, building D, 33, 99 Kechuang 14th Street, Beijing Economic and Technological Development Zone, Beijing (centralized office area)

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.

Patentee before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.